KR20050043656A

KR20050043656A - 불휘발성 메모리

Info

Publication number: KR20050043656A
Application number: KR1020040089140A
Authority: KR
Inventors: 구보가즈아끼
Original assignee: 가부시끼가이샤 르네사스 테크놀로지
Priority date: 2003-11-05
Filing date: 2004-11-04
Publication date: 2005-05-11
Also published as: TW200523931A; US20060120198A1; US20050105339A1; JP2005141811A; US7366019B2; US7016231B2

Abstract

2종류의 외부 공급 전압에 대응하고, 이 외부 공급 전압을 전환하는 임계값 전압 부근에서의 동작을 안정시킬 수 있으며, 또한 기입/소거 시의 동작을 안정시킬 수 있는 불휘발성 메모리를 제공한다. 2개의 전압 레벨을 임계값으로서 갖는 히스테리시스 비교기를 갖고 있는 전원 회로를 갖는 불휘발성 메모리로서, 외부 공급 전압의 상승 시에, 2.3V의 검출로 검출 신호가 "H"로 되며, 정전압 회로 등으로 이루어지는 내부 강압 회로가 동작하여, 2.2V의 내부 동작 전압을 생성하여 공급하고, 그 후, 2.1V를 검출함으로써 검출 신호가 "L"로 되며, 외부 공급 전압을 그 상태 그대로 내부 동작 전압으로서 공급함으로써, 외부 공급 전압이 2.3V 부근에서 불안정으로 되어도, 검출 신호는 "H" 그대로이기 때문에, 내부 동작 전압이 변동되지 않게 된다.

Description

불휘발성 메모리{NONVOLATILE MEMORY}

본 발명은, 불휘발성 메모리에 관한 것으로, 특히 2종류의 외부 공급 전압에 대응하는 플래시 메모리(플래시 EEPROM) 등과 같은 불휘발성 메모리에 적용하기에 유효한 기술에 관한 것이다.

본 발명자가 검토한 바에 따르면, 불휘발성 메모리에 관해서는, 이하와 같은 기술이 생각된다.

예를 들면, 2종류의 외부 공급 전압에 대응하는 불휘발성 메모리로서는, 특허 문헌1에 기재된 바와 같은 기술을 들 수 있다. 이 특허 문헌1의 기술은, 5V와 3V의 2종류의 공급 전압(Vcc)이 외부로부터 공급되어, 3V의 내부 동작 전압으로 내부 회로가 동작하도록 구성되어 있다. 이 내부 동작 전압은, 외부 공급 전압을 강압할지, 혹은 그대로 사용할지를 임계값으로 전환하도록 되어 있으며, 5V가 공급된 경우에는 3V로 강압하고, 3V가 공급된 경우에는 그대로 사용된다. 또한, 기입·소거에 필요한 고전압(Vpp)도, 외부로부터 공급된다.

[특허 문헌1]

일본 특개평5-12890호 공보

그런데, 상기와 같은 불휘발성 메모리의 기술에 대하여, 본 발명자가 검토한 결과, 이하와 같은 것이 명백하게 되었다.

예를 들면, 상기 특허 문헌1의 기술에서는, 2종류의 전압의 전환을 단일의 임계값으로 판정하기 때문에, 임계값 부근의 전압으로 동작하면, 전환 동작이 빈발하여 동작이 불안정하게 되는 경우가 있다. 즉, 도 10의 (a), (b)에 도시한 바와 같이, 외부 공급 전압(Vcc)이 임계값의 4.0V 부근에서 불안정하게 되면, 이것에 수반하여 검출 신호도 외부 공급 전압이 4.0V를 초과하면 "H"로 되고, 4.0V 이하에서는 "L"로 되며, 이 "H"와 "L"이 반복되어, 외부 공급 전압을 강압하여 내부 동작 전압을 생성할지, 혹은 외부 공급 전압을 그 상태 그대로 내부 동작 전압으로서 사용할지의 전환이 불안정하게 된다.

또한, 고전압(Vpp)이 외부로부터 공급되기 때문에, 기입/소거에 대해서는 고려되어 있지 않다.

따라서, 본 발명의 목적은, 2종류의 외부 공급 전압에 대응하고, 이 외부 공급 전압을 전환하는 임계값 전압 부근에서의 동작을 안정시킬 수 있는 불휘발성 메모리를 제공하는 것에 있다.

또한, 본 발명의 다른 목적은, 기입/소거 시의 동작을 안정시킬 수 있는 불휘발성 메모리를 제공하는 것에 있다.

본 발명의 상기 및 그 밖의 목적과 신규 특징은, 본 명세서의 기술 및 첨부 도면으로부터 명백해질 것이다.

본원에서 개시되는 발명 중, 대표적인 것의 개요를 간단히 설명하면, 다음과 같다.

본 발명은, 2종류의 외부 공급 전압에 대응하는 불휘발성 메모리에 적용되며, 내부에 히스테리시스 비교기를 갖고, 외부 공급 전압의 상승 시에, 제1 전압 레벨의 검출로 내부 강압 회로가 동작하고, 제1 전압 레벨보다 절대값으로서 작은 내부 동작 전압을 생성하여 공급하며, 그 후, 제1 전압 레벨보다 절대값으로서 작은 제2 전압 레벨을 검출함으로써 외부 공급 전압을 내부 동작 전압으로서 공급하는 전원 회로를 갖는 것이다.

이 불휘발성 메모리에서, 전원 회로로부터 공급된 내부 동작 전압을 기준으로 기입/소거/검증/판독 전압을 생성하는 전압 생성 회로를 갖는 것이다. 또한, 전압 생성 회로는, 복수 단의 차지 펌프 회로를 포함하고, 제1 외부 공급 전압 레벨과, 제1 외부 공급 전압 레벨보다 작은 제2 외부 공급 전압 레벨에 대응하여, 차지 펌프 회로의 단수를 전환하는 것이다. 특히, 제1 외부 공급 전압 레벨은 3V계이고, 제2 외부 공급 전압 레벨은 1.8V계로 하는 것이다.

또한, 이 불휘발성 메모리에서는, 1메모리 셀에 다비트의 데이터를 저장하는 다치 메모리 셀로 이루어지는 메모리 어레이를 갖고, 다치 불휘발성 메모리에 적용하도록 한 것이다.

<실시예>

이하, 본 발명의 실시예를 도면에 기초하여 상세히 설명한다. 또한, 실시예를 설명하기 위한 모든 도면에서, 동일한 기능을 갖는 부재에는 원칙적으로 동일한 부호를 붙이고, 그 반복 설명은 생략한다.

(실시예1)

우선, 도 1에 의해, 본 발명의 실시예1의 불휘발성 메모리의 개략 구성의 일례를 설명한다. 도 1은 불휘발성 메모리의 개략 구성도를 도시한다.

본 실시예1의 불휘발성 메모리는, 예를 들면 플래시 메모리로 이루어지며, 멀티플렉서(1), 데이터 입력 버퍼(2), 제어 신호 버퍼(3), 전원 회로(4)로 이루어지는 입출력 회로(5)와, 페이지 어드레스 버퍼(6), 입력 데이터 컨트롤러(7), 컬럼 어드레스 카운터(8), 판독/기입/소거 컨트롤러(9)로 이루어지는 로직 회로(10)와, 메모리 어레이(11), X 디코더(12), 데이터 레지스터(13), Y 게이트(14), Y 디코더(15), 데이터 출력 버퍼(16)로 이루어지는 메모리 회로(17)와, 판독/기입/소거 전압 생성 회로(18) 등으로 구성된다.

입출력 회로(5)에서, 멀티플렉서(1)에는 각 데이터 입출력 단자 I/O1∼I/O8을 통해 데이터가 입출력되며, 이 멀티플렉서(1)에서 입력 또는 출력이 전환된다. 이 멀티플렉서(1)를 통한 입력 데이터는 데이터 입력 버퍼(2)를 통해, 로직 회로(10)의 입력 데이터 컨트롤러(7)에 출력된다. 제어 신호 버퍼(3)에는 각 제어 신호 입력 단자 CE(칩 인에이블), RE(리드 인에이블), WE(라이트 인에이블), WP(라이트 프로텍트), CLE(커맨드 래치 인에이블), ALE(어드레스 래치 인에이블), PRE(파워 온 오토 리드 인에이블), DSE(딥 스탠바이 인에이블)를 통해 각 제어 신호가 입력되며, 이 제어 신호 버퍼(3)로부터 제어 신호가 로직 회로(10)의 판독/기입/소거 컨트롤러(9)에 출력된다. 또한, 판독/기입/소거 컨트롤러(9)로부터 직접, 제어 신호 출력 단자 R/B(레디/비지)를 통해 제어 신호가 출력된다. 또한, 이들 각 제어 신호에서, CE, RE, WE, WP, DSE, B는, 도면에서 각 기호에 바를 붙이고 있는 바와 같이 반전 신호이다.

이 입출력 회로(5)에서, 전원 회로(4)에는, 전원 단자 Vcc를 통해 외부 공급 전압이 공급되며, 이 전원 회로(4)에서 내부 동작 전압을 생성하여 로직 회로(10), 판독/기입/소거 전압 생성 회로(18)에 공급된다. 또한, 입출력 회로(5)에는, 접지 단자 Vss를 통해 접지 전압도 공급된다. 예를 들면 일례로서, 전원 단자 Vcc를 통해 공급되는 외부 공급 전압은, 3V계와 1.8V계의 2종류의 외부 공급 전압 레벨이며, 어느 것의 전압 레벨의 공급에 대해서도 2.2V의 내부 동작 전압이 생성되어 출력된다.

로직 회로(10)에서, 페이지 어드레스 버퍼(6)에는, 멀티플렉서(1), 판독/기입/소거 컨트롤러(9)로부터 제어 신호가 입력되며, 페이지 어드레스의 제어 신호가 메모리 회로(17)의 X 디코더(12)에 출력된다. 입력 데이터 컨트롤러(7)에는, 데이터 입력 버퍼(2)로부터의 데이터와, 판독/기입/소거 컨트롤러(9)로부터의 제어 신호가 입력되며, 입력 데이터의 제어 신호가 메모리 회로(17)의 Y 게이트(14)에 출력된다. 컬럼 어드레스 카운터(8)에는, 판독/기입/소거 컨트롤러(9)로부터 제어 신호가 입력되며, 컬럼 어드레스가 메모리 회로(17)의 Y 디코더(15)에 출력된다. 판독/기입/소거 컨트롤러(9)에는, 멀티플렉서(1), 제어 신호 버퍼(3)로부터 제어 신호가 입력되며, 각 제어 신호가 로직 회로(10) 내의 각 회로나, 제어 신호 버퍼(3), 메모리 회로(17) 내의 데이터 출력 버퍼(16), 판독/기입/소거 전압 생성 회로(18)에 출력된다.

메모리 회로(17)에서, 메모리 어레이(11)에는, 1메모리 셀에 다비트의 데이터를 저장하는 다치 메모리 셀이, 워드선과 비트선의 교점에 어레이 형상으로 배치되어 있다. 이 메모리 어레이(11) 내의 각 메모리 셀은, X 디코더(12), Y 게이트(14), Y 디코더(15)에 의해 임의로 선택되며, 이 선택된 메모리 셀에 대한 데이터의 판독, 데이터의 기입, 데이터의 소거가 행해진다. 이들의 판독, 기입, 소거의 데이터는 데이터 레지스터(13)에 일시적으로 저장되며, 또한 판독 데이터는 데이터 출력 버퍼(16)에 일시적으로 저장되어 출력된다.

다음으로, 도 2에 의해, 본 실시예1의 불휘발성 메모리에서, 전원 계통의 개략 구성의 일례를 설명한다. 도 2는 전원 계통의 개략 구성도를 도시한다.

전원 계통은, 외부 공급 전압이 전원 단자 Vcc를 통해 공급되며, 이 외부 공급 전압으로부터 전원 회로(4)를 통해 내부 동작 전압을 생성하고, 이 내부 동작 전압은 로직 회로(10)나, 판독/기입/소거 전압 생성 회로(18)에 공급된다. 이 판독/기입/소거 전압 생성 회로(18)에서, 승압 회로에서 내부 동작 전압을 승압하고, 또한 강압 회로에서 내부 동작 전압을 강압하여, 판독 전압, 기입 전압, 소거 전압, 검증 전압 등의 각종 동작 전압을 생성하여 메모리 회로(17)에 공급한다. 이 메모리 회로(17)에서는, 생성된 각 전압이, 판독 동작, 기입 동작, 소거 동작 등에 이용된다. 예를 들면 일례로서, 내부 동작 전압은 2.2V, 판독 전압은 ∼5Vmax, 기입 전압은 ∼15Vmax, 소거 전압은 ∼-18Vmax이다. 또한, 승압 회로에는, 예를 들면 후술하는 실시예2에서 설명하는 바와 같은 차지 펌프 회로(도 9, 외부 공급 전압 Vcc는 내부 동작 전압으로 됨)가 내장되어 있다.

다음으로, 도 3에 의해, 본 실시예1의 불휘발성 메모리에서, 다치 메모리 셀의 임계값 전압 분포의 일례를 설명한다. 도 3은 다치 메모리 셀의 임계값 전압 분포의 설명도로서, (a)는 비교예의 2치 메모리 셀, (b)는 4치 메모리 셀을 도시한다.

다치(4치) 메모리 셀은, 1메모리 셀에 다비트(2비트)의 데이터를 저장하는 것이 가능하고, 도 3의 (a)에 도시한 2치(임계값 전압(Vth) 분포가 "1"과 "0")의 메모리 셀에 대하여, 도 3의 (b)에 도시한 바와 같이, 임계값 전압(Vth) 분포가 작은 쪽으로부터, "00", "01", "10", "11"의 분포의 4치의 데이터를 저장할 수 있다.

기입 동작에서는, 예를 들면 "00" 분포는, 상단 판정 전압이 VWE1, 하단 판정 전압이 VWV1로 각각 설정되며, 마찬가지로, "01", "10" 분포는, 각각, 상단 판정 전압이 VWE2, VWE3, 하단 판정 전압이 VWV2, VWV3으로 각각 설정되며, 또한 "11" 분포는, 하단 판정 전압이 VWV4로 설정된다. 또한, 판독 동작에서는, 예를 들면 "00" 분포와 "01" 분포 사이에 판독 전압 Vr1, "01" 분포와 "10" 분포 사이에 판독 전압 Vr2, "10" 분포와 "11" 분포 사이에 판독 전압 Vr3이 각각 설정된다.

다음으로, 도 4에 의해, 본 실시예1의 불휘발성 메모리에서, 전원 회로의 구성의 일례를 설명한다. 도 4는 전원 회로의 회로도를 도시한다.

전원 회로(4)는, 이니셜 회로(21), 전압 검출 회로(22), 정전압 회로(23), 전환 회로(24) 등으로 구성되며, 특히, 내부에 히스테리시스 비교기를 갖고, 외부 공급 전압의 상승 시에, 제1 전압 레벨의 검출로 정전압 회로(23) 등으로 이루어지는 내부 강압 회로가 동작하고, 제1 전압 레벨보다 절대값으로서 작은 내부 동작 전압을 생성하여 공급하며, 그 후, 제1 전압 레벨보다 절대값으로서 작은 제2 전압 레벨을 검출함으로써 외부 공급 전압을 내부 동작 전압으로서 공급하도록 구성되어 있다. 예를 들면 일례로서, 제1 전압 레벨은 2.2V, 제2 전압 레벨은 2.1V, 내부 동작 전압은 2.2V로 설정된다.

이니셜 회로(21)는, 전원 투입 시에 내부 회로를 초기화하는 회로로서, 외부 공급 전압의 전원 라인에 접속되며, 또한 출력 라인이 전압 검출 회로(22), 정전압 회로(23)의 MOS 트랜지스터 T3, T16의 게이트에 접속되어, 게이트 제어 신호로서 이용된다.

전압 검출 회로(22)는, 외부 공급 전압의 전압 레벨을 검출하는 회로로서, 히스테리시스 특성에 의해, 외부 공급 전압의 레벨이 상승할 때에 높은 레벨, 하강할 때에 낮은 레벨로 검출하도록 되어 있다. 이 전압 검출 회로(22)는, 외부 공급 전압의 전원 라인과 접지 라인 사이에 접속된 7개의 MOS 트랜지스터 T1∼T7로 이루어지는 히스테리시스 비교기를 구성하고, 이 출력 라인은 전환 회로(24)의 인버터 IV1에 접속된다. 이 히스테리시스 비교기를 구성하는 MOS 트랜지스터 T1∼T7에서, MOS 트랜지스터 T3은 이니셜 회로(21)로부터의 출력 신호에 의해 게이트 제어되며, 또한 MOS 트랜지스터 T5는 전환 회로(24)로부터의 신호에 의해 게이트 제어된다.

정전압 회로(23)는, 강압 레벨을 결정하기 위한 정전압을 발생하는 회로로서, 외부 공급 전압의 전원 라인과 접지 라인 사이에 접속된 6개의 MOS 트랜지스터 T11∼T16으로 이루어지며, 이들 MOS 트랜지스터 T11∼T16에서, MOS 트랜지스터 T16은 이니셜 회로(21)로부터의 출력 신호에 의해 게이트 제어된다.

전환 회로(24)는, 외부 공급 전압을 강압할지, 혹은 그 상태 그대로 내부 동작 전압으로서 출력할지를 전환하는 회로로서, 2단의 인버터 IV1, IV2와 2개의 MOS 트랜지스터 T21, T22로 이루어지며, 전단의 인버터 IV1에는 전압 검출 회로(22)로부터의 출력 신호가 입력되고, 후단의 인버터 IV2로부터 전압 검출 회로(22)의 MOS 트랜지스터 T5의 게이트에 접속된다. 또한, 후단의 인버터 IV2의 출력 라인은 MOS 트랜지스터 T21의 게이트에 접속되어, 게이트 제어 신호로서 이용된다. 또한, MOS 트랜지스터 T22의 게이트는, 정전압 회로(23)의 MOS 트랜지스터 T11과 MOS 트랜지스터 T12의 접속 노드에 접속되며, 게이트 제어된다.

다음으로, 도 5 및 도 6에 의해, 전원 회로의 동작의 일례를 설명한다. 도 5는 전원 회로 내의 전압 검출 회로의 동작의 파형도를 도시한다. 도 6은 전원 회로의 동작의 파형도로서, (a)는 외부 공급 전압을 강압하는 경우, (b)는 외부 공급 전압을 강합하지 않는 경우를 도시한다.

도 5에 도시한 바와 같이, 외부 공급 전압으로서, 전원 투입 시로부터 시간의 경과와 함께 전압 레벨이 상승하고, 소정의 시간에서 일정하게 되는 전압이 공급된 경우에, 전압 검출 회로(22)의 내부 노드 B는 외부 공급 전압에 대하여 정전압 특성을 나타내기 때문에, 검출 전압을 초과하면 전압 검출 회로(22)의 출력 C는 "L"→"H"로 변화된다. 즉, 전압 검출 회로(22)의 내부 노드 B의 동작 파형은, 외부 공급 전압에 비해 상승 각도가 작아, 빠른 시간에 일정하게 된다. 또한, 검출 전압은, 내부 노드 B의 동작 파형과 반전 전압(노드 B 입력 인버터)이 교차하는 전압으로 된다.

도 6에서, 외부 공급 전압으로서 3.3V가 공급되며, 이 전압을 강압하는 경우에는, 도 6의 (a)에 도시한 바와 같이, 외부 공급 전압은, 전원 투입 시로부터 시간의 경과와 함께 상승하고, 3.3V에서 일정하게 되는 동작 파형으로 된다. 이 외부 공급 전압의 공급 상태에서, 이니셜 회로(21)의 출력 A는, 전원 투입 시로부터 소정의 시간 경과한 후에 "L"→"H"로 변화되고, 이후에는 외부 공급 전압과 동일한 동작 파형으로 된다. 그리고, 이들 외부 공급 전압, 이니셜 회로(21)의 출력 A에 기초하여, 전압 검출 회로(22)의 출력 C는, 검출 전압에 도달한 시점에서 "L"→"H"로 변화되고, 이후에는 이니셜 회로(21)의 출력 A와 동일한 동작 파형으로 된다. 따라서, 전원 회로(4)로부터 출력되는 내부 동작 전압은, 외부 공급 전압이 검출 전압을 초과하면, 외부 공급 전압을 강압하여 내부 동작 전압으로서 출력된다.

또한, 외부 공급 전압으로서 1.8V가 공급되며, 이 전압을 강압하지 않는 경우에는, 도 6의 (b)에 도시한 바와 같이, 외부 공급 전압은, 전원 투입 시로부터 시간의 경과와 함께 상승하고, 1.8V에서 일정하게 되는 동작 파형으로 된다. 이 외부 공급 전압의 공급 상태에서, 이니셜 회로(21)의 출력 A는, 전원 투입 시로부터 소정의 시간 경과한 후에 "L"→"H"로 변화되고, 이후에는 외부 공급 전압과 동일한 동작 파형으로 된다. 그리고, 이들 외부 공급 전압, 이니셜 회로(21)의 출력 A에 기초하여, 전압 검출 회로(22)의 출력 C는, 검출 전압에 도달하지 않기 때문에 "L"의 상태를 유지한다. 따라서, 전원 회로(4)로부터 출력되는 내부 동작 전압은, 외부 공급 전압이 검출 전압을 초과하지 않기 때문에, 외부 공급 전압이 그 상태 그대로 내부 동작 전압으로서 출력된다.

다음으로, 도 7에 의해, 전원 회로에서, 외부 공급 전압을 전환하는 동작의 안정성에 대하여 설명한다. 도 7은 외부 공급 전압을 전환하는 동작의 안정성의 설명도로서, (a)는 전압 파형과 검출 신호와의 관계, (b)는 검출 신호의 레벨에 대응하는 내부 동작 전압의 생성을 도시한다.

본 실시예1에서는, 전원 회로(4)에, 상술한 바와 같이, 예를 들면 일례로서의 2.3V와 2.1V의 2개의 전압 레벨을 임계값으로서 갖는 히스테리시스 비교기를 갖고 있기 때문에, 도 7의 (a)에 도시한 바와 같이, 외부 공급 전압의 상승 시에, 2.3V의 제1 전압 레벨의 검출로 검출 신호가 "H"로 되며, 정전압 회로(23) 등으로 이루어지는 내부 강압 회로가 동작하여, 2.2V의 내부 동작 전압을 생성하여 공급한다. 그 후, 2.1V의 제2 전압 레벨을 검출함으로써 검출 신호가 "L"로 되며, 외부 공급 전압을 그 상태 그대로 내부 동작 전압으로서 공급한다. 따라서, 외부 공급 전압(Vcc)이 2.3V 부근에서 불안정하게 되어도, 검출 신호는 "H" 그대로이기 때문에, 외부 공급 전압을 강압하여 내부 공급하고 있을 때에, 외부 공급 전압이 내려가도 전환 회로(24)가 작동하지 않기 때문에, 내부 동작 전압이 변동되지 않게 된다.

따라서, 본 실시예1의 불휘발성 메모리에 따르면, 2개의 임계값을 갖는 히스테리시스 비교기를 채용함으로써, 외부 공급 전압을 강압할지, 또는 그 상태 그대로 내부 동작 전압으로서 공급할지를 전환할 때의 임계값 전압 부근에서의 불안정 동작이 해소되기 때문에, 외부 공급 전압을 전환하는 임계값 전압 부근에서의 동작을 안정시킬 수 있다.

또한, 내부 동작 전압이 변동되지 않게 되기 때문에, 이 내부 동작 전압을 승압한 기입/소거 시의 내부 전압이 안정됨으로써, 기입/소거 동작을 안정시킬 수 있다.

또한, 본 실시예1과 같은 불휘발성 메모리를 메모리 카드 등에 탑재하고, 퍼스널 컴퓨터나 휴대 기기 등의 외부 기억 매체로서 이용하여, 배터리 동작을 생각한 경우, AC 전원을 기초로 하는 경우와 비교하여 외부 공급 전압은 불안정하게 되기 쉽기 때문에, 본 실시예에 따른 불휘발성 메모리는 배터리 동작의 이중 전압 제품에 적용하기에 특히 효과가 크다.

(실시예2)

우선, 도 8에 의해, 본 발명의 실시예2의 불휘발성 메모리에서, 전원 계통의 개략 구성의 일례를 설명한다. 도 8은 전원 계통의 개략 구성도를 도시한다.

본 실시예2의 불휘발성 메모리에서, 상기 실시예1과 다른 점은, 외부 공급 전압으로부터 생성된 내부 동작 전압이 로직 회로(10)에만 공급되며, 판독/기입/소거 전압 생성 회로(18)에는 외부 공급 전압이 직접 공급되는 점이다. 다른 구성 및 각 회로의 기능 등은 상기 실시예1과 마찬가지이다.

즉, 본 실시예2의 불휘발성 메모리에서의 전원 계통은, 외부 공급 전압이 전원 단자 Vcc를 통해 공급되며, 이 외부 공급 전압으로부터 전원 회로(4)를 통해 내부 동작 전압을 생성하고, 이 내부 동작 전압은 로직 회로(10)에 공급된다. 또한, 판독/기입/소거 전압 생성 회로(18a)에는, 외부 공급 전압이 직접 공급되며, 승압 회로에서 외부 공급 전압을 승압하고, 또한 강압 회로에서 외부 공급 전압을 강압하여, 판독 전압, 기입 전압, 소거 전압, 검증 전압 등의 각종 동작 전압을 생성하여 메모리 회로(17)에 공급한다. 이 메모리 회로(17)에서는, 생성된 각 전압이, 판독 동작, 기입 동작, 소거 동작 등에 이용된다.

다음으로, 도 9에 의해, 판독/기입/소거 전압 생성 회로 내의 차지 펌프 회로의 구성의 일례를 설명한다. 도 9는 판독/기입/소거 전압 생성 회로 내의 차지 펌프 회로의 회로도를 도시한다.

판독/기입/소거 전압 생성 회로(18a)에는, 외부 공급 전압을 승압하는 차지 펌프 회로가 내장되어 있다. 이 차지 펌프 회로는, 복수의 용량 소자 C1∼C8과 복수의 스위치 회로 S0∼S8, S4'로 이루어지며, 외부 공급 전압에 대응하여 동작하고, 3V가 공급된 경우에는 승압 단수가 4단(각 용량 소자 C1∼C4와 각 스위치 회로 S1∼S3, S4'를 쌍으로 하는 4단 구성)의 펌프로서 동작하고, 1.8V가 공급된 경우에는 승압 단수가 8단(각 용량 소자 C1∼C8과 각 스위치 회로 S1∼S8을 쌍으로 하는 8단 구성)의 펌프로서 동작하도록 구성되어 있다.

예를 들면, 3V 동작 시에는, 제어 신호 Φa, /Φa, /Φa'를 활성화하고, 제어 신호 Φb, /Φb를 활성화하지 않도록 제어함으로써, 4단의 스위치 회로 S1∼S3, S4'를 동작시켜 용량 소자 C1∼C4에 충전된 전압을 출력함으로써, 승압 단수를 4단의 펌프로서 동작시킨다. 또한, 1.8V 동작 시에는, 제어 신호 Φa, /Φa, Φb, /Φb를 활성화하고, 제어 신호 Φa'를 활성화하지 않도록 제어함으로써, 8단의 스위치 회로 S1∼S8을 동작시켜 용량 소자 C1∼C8에 충전된 전압을 출력함으로써, 승압 단수를 8단의 펌프로서 동작시킨다.

따라서, 본 실시예2의 불휘발성 메모리에 따르면, 상기 실시예1과 마찬가지의 효과를 얻을 수 있으며, 특히 로직 회로(10)는 동작 전압을 고정함으로써 안정 동작함과 함께, 판독/기입/소거 전압 생성 회로(18a)에는 외부 공급 전압을 직접 입력함으로써 차지 펌프 회로의 효율을 올릴 수 있다.

이상, 본 발명자에 의해 이루어진 발명을 실시예에 기초하여 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니라, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능한 것은 물론이다.

예를 들면, 상기 실시예에서는, 불휘발성 메모리로서 플래시 메모리를 예로 들어 설명하였지만, EEPROM 등의 불휘발성 메모리 등에도 적용하는 것이 가능하다.

본원에서 개시되는 발명 중, 대표적인 것에 의해 얻어지는 효과를 간단히 설명하면 이하와 같다.

(1) 제1 및 제2 전압 레벨의 2개의 임계값을 갖는 히스테리시스 비교기를 채용함으로써, 외부 공급 전압을 강압할지, 또는 그 상태 그대로 내부 동작 전압으로서 공급할지를 전환할 때의 임계값 전압 부근에서의 불안정 동작을 해소하여, 외부 공급 전압을 전환하는 임계값 전압 부근에서의 동작을 안정시킬 수 있다.

(2) 내부 동작 전압을 기준으로 기입/소거 전압을 생성함으로써, 고전압을 외부 공급하지 않는 단일 전원 동작의 불휘발성 메모리에서는, 특히 기입/소거 시의 내부 전압이 안정되기 때문에, 기입/소거 시의 동작을 안정시킬 수 있다.

도 1은 본 발명의 실시예1의 불휘발성 메모리를 도시하는 개략 구성도.

도 2는 본 발명의 실시예1의 불휘발성 메모리에서, 전원 계통을 도시하는 개략 구성도.

도 3의 (a), (b)는 본 발명의 실시예1의 불휘발성 메모리에서, 다치 메모리 셀의 임계값 전압 분포를 도시하는 설명도.

도 4는 본 발명의 실시예1의 불휘발성 메모리에서, 전원 회로를 도시하는 회로도.

도 5는 본 발명의 실시예1의 불휘발성 메모리에서, 전원 회로 내의 전압 검출 회로의 동작을 도시하는 파형도.

도 6의 (a), (b)는 본 발명의 실시예1의 불휘발성 메모리에서, 전원 회로의 동작을 도시하는 파형도.

도 7의 (a), (b)는 본 발명의 실시예1의 불휘발성 메모리에서, 외부 공급 전압을 전환하는 동작의 안정성을 도시하는 설명도.

도 8은 본 발명의 실시예2의 불휘발성 메모리에서, 전원 계통을 도시하는 개략 구성도.

도 9는 본 발명의 실시예2의 불휘발성 메모리에서, 판독/기입/소거 전압 생성 회로 내의 차지 펌프 회로를 도시하는 회로도.

도 10의 (a), (b)는 본 발명의 전제로서 검토한 비교예의 불휘발성 메모리에서, 외부 공급 전압을 전환하는 동작의 불안정성을 도시하는 설명도.

<도면의 주요 부분에 대한 부호의 설명>

1 : 멀티플렉서

2 : 데이터 입력 버퍼

3 : 제어 신호 버퍼

4 : 전원 회로

5 : 입출력 회로

6 : 페이지 어드레스 버퍼

7 : 입력 데이터 컨트롤러

8 : 컬럼 어드레스 카운터

9 : 판독/기입/소거 컨트롤러

10 : 로직 회로

11 : 메모리 어레이

12 : X 디코더

13 : 데이터 레지스터

14 : Y 게이트

15 : Y 디코더

16 : 데이터 출력 버퍼

17 : 메모리 회로

18, 18a : 판독/기입/소거 전압 생성 회로

21 : 이니셜 회로

22 : 전압 검출 회로

23 : 정전압 회로

24 : 전환 회로

Claims

내부에 히스테리시스 비교기를 갖고, 외부 공급 전압의 상승 시에, 제1 전압 레벨의 검출로 내부 강압 회로가 동작하며, 상기 제1 전압 레벨보다 절대값으로서 작은 내부 동작 전압을 생성하여 공급하고, 그 후, 상기 제1 전압 레벨보다 절대값으로서 작은 제2 전압 레벨을 검출함으로써 외부 공급 전압을 내부 동작 전압으로서 공급하는 전원 회로를 갖는 것을 특징으로 하는 불휘발성 메모리.
제1항에 있어서,

상기 전원 회로로부터 공급된 상기 내부 동작 전압을 기준으로 기입/소거/검증/판독 전압을 생성하는 전압 생성 회로를 갖는 것을 특징으로 하는 불휘발성 메모리.
제2항에 있어서,

상기 전압 생성 회로는, 복수 단의 차지 펌프 회로를 포함하고,

제1 외부 공급 전압 레벨과, 상기 제1 외부 공급 전압 레벨보다 작은 제2 외부 공급 전압 레벨에 대응하여, 상기 차지 펌프 회로의 단수를 전환하는 것을 특징으로 하는 불휘발성 메모리.
제3항에 있어서,

상기 제1 외부 공급 전압 레벨은 3V계이고, 상기 제2 외부 공급 전압 레벨은 1.8V계인 것을 특징으로 하는 불휘발성 메모리.
제1항에 있어서,

1메모리 셀에 다비트의 데이터를 저장하는 다치 메모리 셀로 이루어지는 메모리 어레이를 갖는 것을 특징으로 하는 불휘발성 메모리.