KR20050024761A - 박막 트랜지스터 및 액티브 매트릭스 평판 표시 장치 - Google Patents

박막 트랜지스터 및 액티브 매트릭스 평판 표시 장치 Download PDF

Info

Publication number
KR20050024761A
KR20050024761A KR1020030061589A KR20030061589A KR20050024761A KR 20050024761 A KR20050024761 A KR 20050024761A KR 1020030061589 A KR1020030061589 A KR 1020030061589A KR 20030061589 A KR20030061589 A KR 20030061589A KR 20050024761 A KR20050024761 A KR 20050024761A
Authority
KR
South Korea
Prior art keywords
taper angle
metal wiring
flat panel
panel display
active matrix
Prior art date
Application number
KR1020030061589A
Other languages
English (en)
Other versions
KR100543001B1 (ko
Inventor
강태욱
정창용
임충열
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030061589A priority Critical patent/KR100543001B1/ko
Priority to US10/930,896 priority patent/US7026649B2/en
Priority to CNB2004100686756A priority patent/CN100409457C/zh
Publication of KR20050024761A publication Critical patent/KR20050024761A/ko
Application granted granted Critical
Publication of KR100543001B1 publication Critical patent/KR100543001B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 활성층, 게이트 전극, 소오스/드레인 전극 및 금속 배선을 다중 프로파일로 형성하여 CD 바이어스를 감소시키며 스텝 커버리지를 개선한 박막 트랜지스터 및 그를 사용하는 액티브 매트릭스 평판 표시 장치에 관한 것으로, 절연 기판 상에 형성된 금속 배선을 포함하며, 상기 금속 배선은 에지부가 다중 테이퍼 각을 갖는 다중 프로파일로 이루어지는 박막 트랜지스터를 제공하는 것을 특징으로 한다.

Description

박막 트랜지스터 및 액티브 매트릭스 평판 표시 장치{TFT and Active Matrix FPD}
본 발명은 박막 트랜지스터 및 그를 사용하는 액티브 매트릭스 평판 표시 장치에 관한 것으로, 더욱 상세하게는 금속 배선을 다중 프로파일로 형성하여 CD 바이어스를 감소시키며 스텝 커버리지를 개선한 박막 트랜지스터 및 액티브 매트릭스 평판 표시 장치에 관한 것이다.
일반적으로 액티브 매트릭스 평판 표시 장치(Active Matrix Flat Panel Display)의 어레이 기판 상에는 다수의 게이트 라인과 데이터 라인이 교차하여 매트릭스 형태의 단위 화소들을 형성하고, 각각의 화소 영역 상에는 스위칭 및 구동 소자인 박막 트랜지스터가 형성되어 있다.
이러한 어레이 기판은 다수의 마스크 공정을 거쳐 형성되는데, 특히, 게이트 라인 및 데이터 라인 등의 금속 배선은 Al, Mo, MoW 등의 저저항 금속을 사용하여 형성한다.
이하 첨부된 도면을 참조하여, 종래 기술에 대하여 설명한다.
도 1은 종래의 액티브 매트릭스 평판 표시 장치를 도시한 단면도이다.
도 2 및 도 3은 종래의 액티브 매트릭스 평판 표시 장치의 단면 SEM 사진이다.
도 1을 참조하면, 버퍼층(110)이 형성된 절연 기판(100) 상에 폴리 실리콘막으로 된 활성층(120)을 형성한다. 기판 전면에 게이트 절연막(130)과 게이트 메탈을 증착하고, 게이트 메탈을 패터닝하여 게이트 전극(140)을 형성한다. 게이트 전극(140)을 마스크로 이용하여 불순물을 도핑하여, 소오스 영역(121)과 드레인 영역(125)을 형성한다. 그리고, 상기 활성층(120) 중 소오스 영역(121)과 드레인 영역(125) 사이의 영역은 채널 영역(123)으로 작용한다.
그 후, 층간 절연막(150)을 증착하고, 패터닝하여 소오스 영역(121)과 드레인 영역(125)의 일부를 노출시키는 콘택 홀(151, 155)을 형성한다. 절연 기판(100)의 전면에 금속층을 증착한 후, 포토레지스트를 마스크로 사용하여 사진 식각하여 소오스/드레인 전극(161, 165)과 금속 배선(167)을 형성한다. 이때, 상기 금속 배선(167)의 폭은 패널의 해상도에 따라 다르며, 일반적으로 2㎛이상이다.
상기 소오스/드레인 전극(161, 165) 및 금속 배선(167)을 형성한 후, 절연 기판(100) 전면에 보호막(170)을 형성하고, 상기 보호막에 소오스/드레인 전극(161, 165) 중 어느 하나, 예를 들면 드레인 전극(165)의 일부를 노출시키는 비아 홀(175)을 형성하고, 상기 비아 홀(175)을 통하여 상기 드레인 전극(165)과 전기적으로 연결되는 평판 표시 장치의 화소 전극(180)을 형성한다.
그런 다음, 도면상에는 도시하지 않았으나, 통상적인 평판 표시 장치의 제조 방법에 의하여 평판 표시 장치를 형성한다.
그러나, 상기와 같은 공정을 통하여 형성된 평판 표시 장치에 있어서, 상기 소오스/드레인 전극(161, 165) 및 금속 배선(167)의 에지 부분의 테이퍼 각(taper angle, α)은 도 2에서와 같이, 약 45° 내지 50° 정도로 작으며, CD 바이어스(Critical Dimension bias) 즉, 상기 소오스/드레인 전극(161, 165) 및 금속 배선(167)의 식각 전후 차이는 약 0.7㎛에 이른다. 이는 포토레지스트의 후퇴속도가 빠른 조건에서 식각 공정을 수행하여 상기 금속층을 식각함과 동시에 포토레지스트 자신 또한 식각이 진행되어 후퇴하여 과도 식각이 발생하기 때문이다. 이처럼 테이퍼 각(α)이 작은 경우에는 CD 바이어스(Critical Dimension bias)를 제어하기가 힘들다. 즉, 상기 소오스/드레인 전극(161, 165) 및 금속 배선(167)의 식각 전ㆍ후의 CD 차이가 크다.
상기한 바와 같이 CD 바이어스가 큰 경우에는 금속 배선의 폭이 정해진 폭보다 작게 형성되어 저항이 증가하는 문제점이 있다.
상기한 바와 같은 문제점을 해결하기 위하여 포토레지스트의 후퇴 속도가 느린 조건에서 상기 금속층을 식각하는 공정을 수행하여 상기 금속 배선을 형성하는 방법을 도입하였다.
상기 포토레지스트 후퇴 속도가 느린 조건에서 식각하는 공정을 사용하여 금속 배선을 형성하는 경우에는, 테이퍼 각(α')이 도 3에서와 같이, 80° 이상으로 커져 CD 바이어스가 작아지고 정해진 폭에 가까운 금속 배선을 형성할 수 있다. 그러나, 높은 테이퍼 각(α')으로 인하여 이후에 형성되는 보호막(170)의 스텝 커버리지(step coverage)가 취약한 문제점이 발생한다.
즉, 상기 금속 배선 또는 소오스/드레인 전극의 테이퍼 각은 이후에 형성되는 막의 스텝 커버리지 및 전압-전류 특성을 결정짓는 요인으로 작용하므로, 상기 테이퍼 각이 정해진 각보다 커지면 스텝 커버리지가 취약해지며, 상기 테이퍼 각이 정해진 값보다 작아지면 CD 바이어스가 커져 금속 배선의 저항의 증가로 인해 전압-전류 특성이 취약해지는 문제점이 있다.
본 발명의 목적은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명은 금속 배선을 다중 프로파일로 형성하여 CD 바이어스를 감소시키며 우수한 스텝 커버리지를 갖는 박막 트랜지스터 및 액티브 매트릭스 평판 표시 장치를 제공하는 데에 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 절연 기판 상에 형성된 금속 배선을 포함하며, 상기 금속 배선은 에지부가 다중 테이퍼 각을 갖는 다중 프로파일로 이루어지는 박막 트랜지스터를 제공하는 것을 특징으로 한다.
또한, 본 발명은 절연 기판 상에 형성된 금속 배선을 포함하며, 상기 금속 배선은 다중 테이퍼 각을 갖는 다중 프로파일로 이루어지는 평판 표시 장치를 제공하는 것을 특징으로 한다.
본 발명의 실시예에 있어서, 상기 활성층, 게이트 전극 또는 소오스/드레인 전극 및 금속 배선 중 적어도 하나는 제 1 테이퍼 각과 제 2 테이퍼 각의 2중 프로파일로 이루어지는 것이 바람직하며, 더욱 바람직하게는 상기 제 1 테이퍼 각은 70° 내지 90°이며, 상기 제 2 테이퍼 각은 40° 내지 50°인 것이 바람직하다.
또한, 상기 제 2 테이퍼 각이 지는 부분의 두께는 상기 소오스/드레인 전극 두께의 1/3 내지 2/3인 것이 바람직하다.
이하 첨부된 도면을 참조하여, 본 발명의 실시예를 설명한다.
도 4는 본 발명의 바람직한 실시예에 따른 박막 트랜지스터를 구비하는 액티브 매트릭스 평판 표시 장치의 단면도이다.
도 4를 참조하면, 상기 액티브 매트릭스 평판 표시 장치는 절연 기판(400)의 화소부 상에 형성된 활성층(410), 게이트 절연막(420) 상에 형성된 게이트 전극(430), 층간 절연막(440) 상에 형성된 소오스/드레인 전극(451, 455)을 포함하는 박막 트랜지스터를 구비하며, 어레이부 상에 형성된 게이트 라인 및 데이터 라인 등의 금속 배선(457)이 형성되어 있다. 또한, 상기 박막 트랜지스터 및 금속 배선(457)을 구비하는 절연 기판(400) 상에 상기 박막 트랜지스터의 소오스/드레인 전극(451, 455)의 일부분을 노출시키는 비아 홀(465)이 형성된 보호막(460)과, 상기 비아 홀(465)을 통하여 상기 소오스/드레인 전극(451, 455)의 어느 하나, 예를 들면 드레인 전극(455)과 전기적으로 연결되는 발광 소자(E)를 구비한다.
도 4에서는 상기 발광 소자(E)로 애노드 전극(470), 유기 발광층(480), 캐소드 전극(490)으로 이루어지는 유기 전계 발광 표시 장치를 예를 들었다.
이때, 상기 소오스/ 드레인 전극(451, 455) 및 금속 배선(457)은 제 1 테이퍼 각(α")과 제 2 테이퍼 각(α"')을 갖는 2중 프로파일 형태로 형성되어 CD 바이어스를 감소시키며, 이후에 형성되는 보호막(460)의 스텝 커버리지를 개선한다.
도 5a 내지 도 5c는 본 발명의 바람직한 실시예에 따른 박막 트랜지스터 및 평판 표시 장치의 금속 배선을 2중 프로파일로 형성하는 공정 단면도이다.
도 5a를 참조하면, 절연 기판(500) 상에 게이트 전극, 소오스/드레인 전극, 게이트 라인 또는 데이터 라인, 전원 공급 라인 등을 형성하기 위한 금속층(510)을 형성한다. 상기 금속층(510)을 형성한 후, 포토레지스트를 증착하고, 노광하고 현상하여 상기 금속 배선을 형성하기 위한 포토레지스트 패턴(520)을 형성한다.
도 5b를 참조하면, 상기 포토레지스트 패턴(520)을 마스크로 하여 상기 포토레지스트 패턴(520)의 후퇴 속도가 느린 식각 조건에서 제 1 식각 공정을 수행하여 높은 각도의 제 1 테이퍼 각(α")을 갖는 금속 배선(511)을 형성한다. 이때, 상기 제 1 테이퍼 각(α")은 70° 내지 90°인 것이 바람직하다. 이는 상기 금속 배선(511)의 CD 바이어스를 작게 하여 배선의 저항 손실을 줄이기 위함이다.
도 5c를 참조하면, 상기 제 1 테이퍼 각(α")을 갖는 금속 배선(511)을 상기 포토레지스트 패턴(520)의 후퇴 속도가 빠른 식각 조건에서 제 2 식각 공정을 수행하여 금속 배선의 에지부 상에 낮은 각도의 제 2 테이퍼 각(α"')을 형성하여, 제 1 테이퍼 각(α")과 제 2 테이퍼 각(α"')으로 이루어지는 2중 프로파일의 금속 배선(515)을 형성한다. 이때, 상기 제 2 테이퍼 각(α"')은 40° 내지 50°인 것이 바람직하다. 또한, 상기 제 2 테이퍼 각(α"')이 형성되는 부분의 두께(b)는 금속 배선(515) 전체 두께(a)의 1/3 내지 2/3인 것이 바람직하다. 이는 이후에 형성되는 보호막 등의 스텝 커버리지를 좋게 하기 위함이다. 또한, 상기 제 2 테이퍼 각(α"')이 형성되는 부분의 두께(b)가 금속 배선(515)의 두께(a)의 2/3 이상이 되면, CD 바이어스 제어가 어렵고 이로 인해 CD 바이어스가 커져 금속 배선(515)의 저항의 증가로 인해 전압-전류 특성이 취약해지기 때문이다.
도 6은 본 발명의 바람직한 실시예에 따른 액티브 매트리스 평판 표시 장치의 단면 SEM 사진이다.
도 6을 참조하면, 본 발명의 바람직한 실시예에 따른 평판 표시 장치의 금속 배선은 높은 각도를 유지하는 제 1 테이퍼 각(α")과 낮은 각도를 유지하는 제 2 테이퍼 각(α"')을 구비하는 2중의 프로파일을 갖는다.
따라서, 본 발명의 바람직한 실시예에 따른 금속 배선은 CD 바이어스가 작아 배선의 저항에 의한 손실이 적으며, 이후에 형성되는 보호막의 스텝 커버리지를 우수하게 한다.
본 발명의 실시예에서는 금속 배선을 예를 들어 설명하였으나, 절연막의 콘택 홀 또는 비아 홀 등도 다중의 프로파일을 갖도록 형성하는 것도 가능하다.
상기한 바와 같이 본 발명에 따르면, 다중 프로파일을 지닌 금속 배선을 형성함으로써, 보호막의 스텝 커버리지가 우수하며, CD 바이어스에 의하여 발생하는 배선 저항의 증가로 인한 전압 강하가 적은 평판 표시 장치를 제공할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래의 액티브 매트릭스 평판 표시 장치를 도시한 단면도.
도 2 및 도 3은 종래의 액티브 매트릭스 평판 표시 장치의 단면 SEM 사진.
도 4는 본 발명의 바람직한 실시예에 따른 액티브 매트릭스 평판 표시 장치의 단면도.
도 5a 내지 도 5c는 본 발명의 실시예에 따른 액티브 매트릭스 평판 표시 장치 금속 배선의 2중 프로파일을 형성하는 공정 단면도.
도 6은 본 발명의 바람직한 실시예에 따른 액티브 매트리스 평판 표시 장치의 단면 SEM 사진.
(도면의 주요 부위에 대한 부호의 설명)
400; 절연 기판 410; 활성층
420; 게이트 절연막 430; 게이트 전극
440; 층간 절연막 451; 소오스 전극
455; 드레인 전극 457; 금속 배선
460; 보호막 465; 비아 홀
470; 발광 소자

Claims (8)

  1. 절연 기판 상에 형성된 금속 배선을 포함하며,
    상기 금속 배선은 에지부가 다중 테이퍼 각을 갖는 다중 프로파일로 이루어지는 것을 특징으로 하는 박막 트랜지스터.
  2. 제 1 항에 있어서,
    상기 금속 배선은 제 1 테이퍼 각과 제 2 테이퍼 각의 2중 프로파일로 이루어지는 것을 특징으로 하는 박막 트랜지스터.
  3. 제 2 항에 있어서,
    상기 제 1 테이퍼 각은 70° 내지 90°이며, 상기 제 2 테이퍼 각은 40° 내지 50°인 것을 특징으로 하는 박막 트랜지스터.
  4. 제 2 항에 있어서,
    상기 제 2 테이퍼 각이 지는 부분의 두께는 상기 금속 배선 두께의 1/3 내지 2/3인 것을 특징으로 하는 박막 트랜지스터.
  5. 절연 기판 상에 형성된 금속 배선을 포함하며,
    상기 금속 배선은 다중 테이퍼 각을 갖는 다중 프로파일로 이루어지는 것을 특징으로 하는 평판 표시 장치.
  6. 제 5항에 있어서,
    상기 금속 배선은 제 1 테이퍼 각과 제 2 테이퍼 각의 2중 프로파일로 이루어지는 것을 특징으로 하는 평판 표시 장치.
  7. 제 6항에 있어서,
    상기 제 1 테이퍼 각은 70° 내지 90°이며, 상기 제 2 테이퍼 각은 40° 내지 50°인 것을 특징으로 하는 평판 표시 장치.
  8. 제 6항에 있어서,
    상기 제 2 테이퍼 각이 지는 부분의 두께는 상기 금속 배선 두께의 1/3 내지 2/3인 것을 특징으로 하는 평판 표시 장치.
KR1020030061589A 2003-09-03 2003-09-03 박막 트랜지스터 및 액티브 매트릭스 평판 표시 장치 KR100543001B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030061589A KR100543001B1 (ko) 2003-09-03 2003-09-03 박막 트랜지스터 및 액티브 매트릭스 평판 표시 장치
US10/930,896 US7026649B2 (en) 2003-09-03 2004-08-31 Thin film transistor and active matrix flat panel display using the same
CNB2004100686756A CN100409457C (zh) 2003-09-03 2004-09-03 薄膜晶体管和利用该薄膜晶体管的有源矩阵平板显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030061589A KR100543001B1 (ko) 2003-09-03 2003-09-03 박막 트랜지스터 및 액티브 매트릭스 평판 표시 장치

Publications (2)

Publication Number Publication Date
KR20050024761A true KR20050024761A (ko) 2005-03-11
KR100543001B1 KR100543001B1 (ko) 2006-01-20

Family

ID=34214813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030061589A KR100543001B1 (ko) 2003-09-03 2003-09-03 박막 트랜지스터 및 액티브 매트릭스 평판 표시 장치

Country Status (3)

Country Link
US (1) US7026649B2 (ko)
KR (1) KR100543001B1 (ko)
CN (1) CN100409457C (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101106559B1 (ko) * 2005-03-14 2012-01-19 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조 방법
KR20200027135A (ko) * 2018-09-03 2020-03-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI489519B (zh) 2004-04-28 2015-06-21 Semiconductor Energy Lab 基板上配線，半導體裝置及其製造方法
KR100812001B1 (ko) * 2006-11-10 2008-03-10 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그 제조방법
US7635864B2 (en) * 2007-11-27 2009-12-22 Lg Electronics Inc. Organic light emitting device
KR101193183B1 (ko) * 2009-09-03 2012-10-19 삼성디스플레이 주식회사 헤테로고리 화합물 및 이를 이용한 유기 발광 소자
US10199507B2 (en) * 2012-12-03 2019-02-05 Lg Display Co., Ltd. Thin film transistor, display device and method of manufacturing the same
KR102022396B1 (ko) * 2013-02-20 2019-09-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP6326312B2 (ja) * 2014-07-14 2018-05-16 株式会社ジャパンディスプレイ 表示装置
KR102430573B1 (ko) 2015-05-14 2022-08-08 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함한 백플레인 기판
CN109494214B (zh) * 2017-09-11 2021-05-04 联华电子股份有限公司 半导体装置的连接结构以及其制作方法
KR102637849B1 (ko) * 2017-11-28 2024-02-19 삼성디스플레이 주식회사 도전 패턴, 이를 포함하는 표시장치 및 도전 패턴의 제조 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528082A (en) * 1994-04-28 1996-06-18 Xerox Corporation Thin-film structure with tapered feature
TW321731B (ko) * 1994-07-27 1997-12-01 Hitachi Ltd
US5670062A (en) 1996-06-07 1997-09-23 Lucent Technologies Inc. Method for producing tapered lines
US6445004B1 (en) * 1998-02-26 2002-09-03 Samsung Electronics Co., Ltd. Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
US6337520B1 (en) * 1997-02-26 2002-01-08 Samsung Electronics Co., Ltd. Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and manufacturing method thereof
JP2985124B2 (ja) * 1997-06-12 1999-11-29 株式会社日立製作所 液晶表示装置
JP2916456B2 (ja) * 1998-02-06 1999-07-05 株式会社日立製作所 液晶表示装置の端子の形成方法
KR20000003756A (ko) 1998-06-29 2000-01-25 김영환 박막 트랜지스터 및 그의 제조방법
JP3883706B2 (ja) * 1998-07-31 2007-02-21 シャープ株式会社 エッチング方法、及び薄膜トランジスタマトリックス基板の製造方法
US6512271B1 (en) * 1998-11-16 2003-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6365917B1 (en) * 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
US8853696B1 (en) * 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
JP2001005028A (ja) * 1999-06-18 2001-01-12 Hitachi Ltd 液晶表示装置とその製造方法
JP3538084B2 (ja) * 1999-09-17 2004-06-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6825488B2 (en) * 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW495854B (en) * 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2001255543A (ja) 2000-03-10 2001-09-21 Hitachi Ltd 液晶表示装置
JP4011304B2 (ja) 2000-05-12 2007-11-21 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW480576B (en) 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same
JP3567142B2 (ja) * 2000-05-25 2004-09-22 シャープ株式会社 金属配線およびそれを用いたアクティブマトリクス基板
JP4920140B2 (ja) * 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101106559B1 (ko) * 2005-03-14 2012-01-19 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조 방법
KR20200027135A (ko) * 2018-09-03 2020-03-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US7026649B2 (en) 2006-04-11
CN1591146A (zh) 2005-03-09
CN100409457C (zh) 2008-08-06
KR100543001B1 (ko) 2006-01-20
US20050045887A1 (en) 2005-03-03

Similar Documents

Publication Publication Date Title
KR100521277B1 (ko) 애노드전극층을 전원공급층으로 사용한 평판표시장치 및그의 제조방법
KR100635042B1 (ko) 전면전극을 구비한 평판표시장치 및 그의 제조방법
KR100579182B1 (ko) 유기 전계 발광 표시 장치의 제조 방법
US7211826B2 (en) Organic electroluminescent display
US7833846B1 (en) Array substrate and method of fabricating the same
US8022398B2 (en) Thin film transistor, method of forming the same and flat panel display device having the same
JP2005070741A (ja) 有機電界発光表示装置
KR101246789B1 (ko) 어레이 기판 및 이의 제조방법
KR101344980B1 (ko) 박막 트랜지스터 및 어레이 기판의 제조 방법, 및 마스크
US10020324B2 (en) Display device
KR100543001B1 (ko) 박막 트랜지스터 및 액티브 매트릭스 평판 표시 장치
US8278159B2 (en) Thin film transistor, method of fabricating the same, and a display device including the thin film transistor
KR100752368B1 (ko) 평판표시소자 및 그 제조방법
US10361261B2 (en) Manufacturing method of TFT substrate, TFT substrate, and OLED display panel
JPH08236775A (ja) 薄膜トランジスタおよびその製造方法
US8704305B2 (en) Thin film transistor
KR20100005303A (ko) 어레이 기판 및 이의 제조방법
KR101246790B1 (ko) 어레이 기판 및 이의 제조방법
KR102449066B1 (ko) 표시장치용 어레이기판 및 그 제조방법
KR20020078116A (ko) 평판 디스플레이 장치용 박막 트랜지스터의 제조 방법
KR20110058356A (ko) 어레이 기판 및 이의 제조방법
CN108511457B (zh) 一种tft像素结构、阵列基板及其制作方法、显示装置
KR20100055127A (ko) 어레이 기판의 제조방법
KR100848102B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
JP2952984B2 (ja) アクティブマトリックス基板及び表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 15