KR20050018391A - 탄소나노튜브 에미터를 구비하는 전계 방출 디스플레이 및그 제조 방법 - Google Patents

탄소나노튜브 에미터를 구비하는 전계 방출 디스플레이 및그 제조 방법

Info

Publication number
KR20050018391A
KR20050018391A KR1020030055883A KR20030055883A KR20050018391A KR 20050018391 A KR20050018391 A KR 20050018391A KR 1020030055883 A KR1020030055883 A KR 1020030055883A KR 20030055883 A KR20030055883 A KR 20030055883A KR 20050018391 A KR20050018391 A KR 20050018391A
Authority
KR
South Korea
Prior art keywords
film
silicon oxide
electrode
oxide film
gate
Prior art date
Application number
KR1020030055883A
Other languages
English (en)
Other versions
KR100862655B1 (ko
Inventor
최준희
줄카니브안드레이
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030055883A priority Critical patent/KR100862655B1/ko
Priority to JP2004233675A priority patent/JP4869573B2/ja
Priority to CNB2004100566951A priority patent/CN100521061C/zh
Priority to US10/916,616 priority patent/US7173366B2/en
Publication of KR20050018391A publication Critical patent/KR20050018391A/ko
Application granted granted Critical
Publication of KR100862655B1 publication Critical patent/KR100862655B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/05—Preparation or purification of carbon not covered by groups C01B32/15, C01B32/20, C01B32/25, C01B32/30
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/46—Arrangements of electrodes and associated parts for generating or controlling the ray or beam, e.g. electron-optical arrangement
    • H01J29/48—Electron guns
    • H01J29/481—Electron guns using field-emission, photo-emission, or secondary-emission electron source
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H01J3/02—Electron guns
    • H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/14—Manufacture of electrodes or electrode systems of non-emitting electrodes
    • H01J9/148—Manufacture of electrodes or electrode systems of non-emitting electrodes of electron emission flat panels, e.g. gate electrodes, focusing electrodes or anode electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/304—Field emission cathodes
    • H01J2201/30446—Field emission cathodes characterised by the emitter material
    • H01J2201/30453—Carbon types
    • H01J2201/30469—Carbon nanotubes (CNTs)

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)

Abstract

탄소나노튜브 에미터를 구비하는 전계 방출 디스플레이 및 그 제조 방법에 관해 개시되어 있다. 개시된 본 발명은 CNT 에미터 둘레에 형성된 게이트 적층물이 상기 CNT 에미터 둘레의 에미터 전극을 덮는 마스크층, 상기 마스크층 상에 순차적으로 형성된 게이트 절연막, 게이트 전극, 제1 실리콘 산화막(SiOX)(X<2) 및 포커스 게이트 전극을 포함하는 것을 특징으로 하는 CNT FED 및 그 제조 방법을 제공한다. 상기 제1 실리콘 산화막은 2㎛ 이상, 바람직하게는 3㎛∼15㎛의 두께를 갖는다. 상기 제1 실리콘 산화막 및/또는 상기 게이트 절연막을 제조하는 과정에서, 실란(SiH4)의 흐름률(flow rate)은 50sccm∼700sccm으로 유지하고, 질산(N2O)의 흐름률은 700sccm∼4,500sccm로 유지한다.

Description

탄소나노튜브 에미터를 구비하는 전계 방출 디스플레이 및 그 제조 방법{Field emission display having carbon nanotube emitter and method of manufacturing the same}
1. 발명의 분야
본 발명은 평판 디스플레이 및 그 제조 방법에 관한 것으로써, 보다 자세하게는 탄소나노튜브 에미터(CNT 에미터라 함)를 구비하는 전계 방출 디스플레이(Field Emission Display)(이하, CNT FED라 함) 및 그 제조 방법에 관한 것이다.
2. 관련 기술의 설명
현재까지 널리 보급된 음극선관(Cathode Ray Tube)의 뒤를 이어서 평판 디스플레이, 예를 들면 액정 디스플레이(Liquid Crystal Display), 광방출 다이오드(Light Emitting Diode), 플라즈마 디스플레이 패널(Plasma Display Panel), 전계 방출 디스플레이(FED) 등이 정보 디스플레이 시장의 주역으로 등장할 것으로 예상된다. 그 중에서도 고화질, 고효율 및 저소비 전력을 장점으로 갖는 FED는 차세대 정보 디스플레이 소자로 큰 주목을 받고 있다.
FED의 핵심 기술은 전자가 방출되는 에미터 팁(emitter tip)의 가공기술과 그 안정성에 바탕을 두고 있다. 현재 널리 사용되고 있는 FED(이하, 종래의 FED라 함)에서 실리콘 팁이나 몰리브덴 팁이 에미터 팁으로 사용되고 있다.
그런데, 상기 실리콘 팁이나 몰리브덴 팁은 수명이 짧고 안정성이 낮으며 전자방출 효율이 좋지 못하다.
또한, 종래 기술에 의한 FED의 경우, 포커스 게이트 전극과 게이트 전극사이에 형성된 실리콘 산화막(SiO2)의 단차 부분에서 스텝 커버리지(step coverage)가 좋지 않다. 이로 인해, 상기 단차부분에 절연파괴를 일으키는 전기적 결함, 예컨대 도 1에 도시된 바와 같은 크랙(crack)(10)이 형성된다. 이러한 결함으로 인해 상기 두 전극사이에 상당한 누설전류가 발생되면서 상기 단차부분에서 주울열이 발생된다.
도 1에서 참조번호 4, 6 및 8은 각각 게이트 전극, 실리콘 산화막 및 포커스 게이트 전극을 나타낸다.
실리콘 산화막(SiO2)과 관련된 상기 문제점은 실리콘 산화막의 두께를 두껍게 형성하여 어느 정도 해소할 수 있을 것이나, 상기 실리콘 산화막을 2㎛이상의 두께로 형성할 경우, 박리(peel off) 현상이 나타나서 원하는 두께를 얻기 어렵다.
한편, 이러한 문제를 회피하기 위해, 다양한 구조를 갖는 종래의 FED가 소개되고 있는데, 임베디드 포커싱 구조(imbeded focusing structure)를 갖는 FED와 금속 메쉬 구조(metal mesh structure)를 갖는 FED가 대표적이다.
전자의 FED의 경우, 포커스 게이트 전극과 전자 추출용 게이트 전극사이에 크랙이 발생된 우려는 매우 낮다고 볼 수 있으나, 상기 포커스 게이트 전극이 유기물인 폴리이미드(polyimide) 상에 형성되기 때문에, 상기 폴리이미드로부터 휘발되는 가스를 배출하기 위한 아웃개싱(outgassing) 공정이 필요하다.
후자의 FED의 경우, 팁 둘레에 금속 메쉬를 구비함으로써 전자빔의 포커싱을 개선시킬 수 있다. 그러나 상기 금속 메쉬의 가공 및 접합이 어렵고, 특히 상기 금속 메쉬의 정렬이 잘못됨에 따라 전자빔이 쉬프트되는 문제가 있다.
본 발명이 이루고자하는 기술적 과제는 상술한 종래 기술의 문제점을 개선하기 위한 것으로서, 전자빔의 포커싱이 우수하고 포커스 게이트 전극과 게이트 전극사이의 누설전류를 최소화할 수 있는 CNT FED를 제공함에 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 제조 공정을 단순화할 수 있고, 원가를 줄일 수 있는 상기 CNT FED의 제조 방법을 제공함에 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 유리기판과, 상기 유리기판 상에 형성된 투명전극과, 상기 투명전극 상에 형성된 에미터 전극과, 상기 에미터 전극 상에 형성된 CNT 에미터와, 상기 CNT 에미터 둘레에 형성되어 상기 CNT 에미터로부터 전자빔을 추출하고, 추출된 전자빔을 주어진 위치로 포커싱하는 게이트 적층물과, 상기 게이트 적층물 위쪽에 형성되어 있고, 정보가 표시되는 전면패널 및 상기 전면패널 뒷면에 도포된 형광막을 포함하는 CNT FED에 있어서, 상기 게이트 적층물은 상기 CNT 에미터 둘레의 상기 에미터 전극을 덮는 마스크층과, 상기 마스크층 상에 순차적으로 형성된 게이트 절연막, 게이트 전극, 제1 실리콘 산화막(SiOX)(X<2) 및 포커스 게이트 전극을 포함하는 것을 특징으로 하는 CNT FED를 제공한다.
본 발명의 실시예에 의하면, 상기 게이트 절연막은 실리콘 산화막(SiO2) 또는 제2 실리콘 산화막(SiOX)(X<2)일 수 있다. 그리고 상기 제1 실리콘 산화막의 두께는 2㎛이상일 수 있으나, 바람직하게는 3㎛∼15㎛이고, 더욱 바람직하게는 6㎛∼15㎛이다. 또한, 상기 제2 실리콘 산화막의 두께는 1㎛∼5㎛이다.
본 발명의 다른 실시예에 의하면, 한 개의 상기 포커스 게이트 전극 안쪽에 복수의 상기 CNT 에미터가 구비될 수 있다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 상기한 특징을 갖는 CNT FED 제조 방법에 있어서, 상기 유리기판 및 상기 투명전극 상에 상기 투명전극의 일부가 노출되는 관통홀이 형성된 마스크층을 형성하는 제1 단계; 상기 마스크층 상에 상기 관통홀을 채우는 게이트 절연막을 형성하는 제2 단계; 상기 관통홀 둘레의 상기 게이트 절연막 상에 게이트 전극을 형성하는 제3 단계; 상기 게이트 전극 및 상기 게이트 절연막 상에 제1 실리콘 산화막(SiOX)(X<2)을 형성하는 제4 단계; 상기 관통홀 둘레의 상기 제1 실리콘 산화막 상에 포커스 게이트 전극을 형성하는 제5 단계; 및 상기 게이트 전극 안쪽의 상기 제1 실리콘 산화막 및 상기 게이트 절연막을 제거하는 제6 단계를 거쳐서 상기 게이트 적층물을 형성하는 것을 특징으로 하는 CNT FED 제조방법을 제공한다.
본 발명의 실시예에 의하면, 상기 게이트 절연막은 실리콘 산화막(SiO2) 또는 제2 실리콘 산화막(SiOX)(X<2)으로 형성할 수 있고, 상기 제1 실리콘 산화막은 2㎛이상, 바람직하게는 3㎛∼15㎛, 더욱 바람직하게는 6㎛∼15㎛의 두께로 형성할 수 있다.
또한, 상기 제1 실리콘 산화막을 형성하는 과정에서 실란(SiH4)의 흐름률 (flow rate)을 50sccm∼700sccm으로 유지할 수 있고, 질산(N2O)의 흐름률을 700sccm∼4,500sccm으로 유지할 수 있다. 그리고 공정압력은 600mTorr∼1,200mTorr로 유지할 수 있고, 상기 유리기판의 온도는 250℃∼450℃로 유지할 수 있다. 또한, RF-파워는 100W∼300W로 유지할 수 있다.
이러한 공정 조건은 상기 제2 실리콘 산화막을 형성하는 과정에 적용될 수 있다.
또한, 상기 제1 실리콘 산화막을 제거하는 단계는 상기 포커스 게이트 전극 및 그 안쪽의 상기 제1 실리콘 산화막 상에 감광막을 도포하는 단계; 상기 관통홀 위쪽에 형성된 상기 감광막을 노광하는 단계; 상기 감광막의 노광된 부분을 제거하는 단계; 상기 노광된 부분이 제거된 상기 감광막을 식각 마스크로 사용하여 상기 제1 실리콘 산화막을 습식식각하는 단계; 및 상기 감광막을 제거하는 단계를 포함할 수 있다. 이 경우, 상기 전 단계를 반복할 수 있다.
상기 감광막을 노광하는 단계에서 상기 감광막은 상기 유리기판 아래에서 자외선을 조사하여 노광할 수 있다.
본 발명의 다른 실시예에 의하면, 상기 감광막을 노광하는 단계는 상기 관통홀에 대응되는 영역에 투광창이 형성된 마스크를 상기 감광막 위쪽에 정렬시키는 단계; 및 상기 마스크 위쪽에서 상기 마스크를 향해 광을 조사하는 단계를 포함할 수 있다.
상기한 제1 실리콘 산화막 제거와 관련된 모든 단계는 상기 게이트 절연막을 제거하는 단계에 그대로 적용할 수 있다. 이때도 전체 단계를 반복할 수 있다.
본 발명의 다른 실시예에 의하면, 상기 포커스 게이트 전극을 형성하는 과정에서 상기 포커스 게이트 전극 안쪽에 복수의 상기 관통홀이 포함되도록 상기 포커스 게이트 전극을 형성할 수 있다.
이러한 본 발명을 이용하면, 포커스 게이트 전극과 게이트 전극사이에 양호한 스텝 커버리지를 확보하고, 스트레스를 최소화하기에 충분한 두께를 갖는 포커스 게이트 절연막을 구비한다. 이에 따라 상기 포커스 게이트 절연막에 크랙과 같은 결함이 형성되지 않는다. 때문에 포커스 게이트 전극과 게이트 전극사이에 누설전류를 최소화 할 수 있다. 또한, 상기 포커스 게이트 절연막의 두께가 충분히 두껍기 때문에, 상기 두 전극이 충분히 이격될 수 있고, 따라서 상기 포커스 게이트 절연막 표면에 존재하는 불순물에 기인한 상기 두 전극간의 절연이 파괴되는 것을 방지할 수 있다.
한편, 제조공정 면에서 볼 때, 마스크를 사용하는 대신, 자기정렬(self alignment)을 이용하여 감광막을 패터닝하기 때문에, 제조 공정을 단순할 수 있고, 제조 원가를 줄일 수 있다.
이하, 본 발명의 실시예에 의한 CNT FED 및 그 제조 방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
먼저, CNT FED에 대해 설명한다.
도 2를 참조하면, 유리기판(30) 상에 투명전극(32)이 형성되어 있다. 투명전극(32)은 ITO(Indium Tin Oxide)전극인 것이 바람직하다. 투명전극(32)은 에미터 전극으로 사용된다. 유리기판(30) 상에 투명전극(32)의 일부를 덮는 게이트 적층물(S1)이 형성되어 있다. 게이트 적층물(S1)사이에 투명전극(32)이 노출되는 콘택홀(44)이 형성되어 있다. 콘택홀(44)을 통해서 노출된 투명전극(32) 상에 CNT 에미터(46)가 형성되어 있다. CNT 에미터(46)로부터 전자들이 방출된다. CNT 에미터(46)는 게이트 적층물(S1)과 비 접촉상태로 형성되어 있다. 게이트 적층물(S1)은 투명전극(32)의 일부를 덮고, 제조 공정에서 백 노광용 마스크로 사용된 제1 마스크층(34)을 구비한다. 제1 마스크층(34)은 CNT 에미터(46)와 이격되어 있다. 제1 마스크층(34) 상으로 게이트 절연막(36), 게이트 전극(38), 포커스 게이트 절연막(40) 및 포커스 게이트 전극(42)이 순차적으로 적층되어 있다. 상기 적층물들(36, 38, 40, 42)은 상기한 바와 같이 축차적으로 형성되어 있되, 위로 갈수록 폭이 좁게 되어 있다. 따라서 게이트 적층물(S1)의 측면은 계단형 사면이 된다.
한편, 후술하지만, 도 2에 도시한 CNT FED의 제조 공정에서 게이트 적층물(S1)을 구성하는 많은 요소들이 자외선(Ultra Violet)을 이용한 백 노광 방식으로 패터닝된다. 따라서, 제1 마스크층(34)은 일반 가시광선에 투명하되, 상기 자외선에 불투명한 광학적 특성을 갖는 물질층이 바람직하다. 예컨대, 제1 마스크층(34)은 비정질 실리콘층이 될 수 있다. 게이트 절연막(36)은 제1 실리콘 산화막이 바람직하다. 게이트 전극(38)은 제1 크롬 전극이다. 이때, 게이트 전극(38)의 두께는 0.25㎛ 정도이다. 게이트 전극(38)은 도전성을 갖는 다른 전극일 수 있으며, 이때의 두께는 0.25㎛와 다를 수 있다. 게이트 전극(38)과 포커스 게이트 전극(42)을 절연시키는 포커스 게이트 절연막(40)은 적어도 2㎛보다 두꺼운, 바람직하게는 3㎛∼15㎛의 두께를 갖는 제2 실리콘 산화막(SiOx)인 것이 바람직하다. 이때, 상기 제2 실리콘 산화막의 분자식에서 하첨자 "X"는 2보다 작은 것이 바람직하다(X<2). 포커스 게이트 절연막(40)은 또한 상기 제2 실리콘 산화막과 동등한 혹은 유사한 물리적 성질을 갖는 절연막일 수 있다. CNT 에미터(46)를 중심으로 대칭적으로 형성된 포커스 게이트 전극(42)은 소정의 두께를 갖는 제2 크롬 전극이다. 포커스 게이트 전극(42)은 도전성을 갖는 다른 전극일 수 있고, 그때의 두께는 상기 제2 크롬 전극의 두께와 다를 수 있다.
게이트 전극(38)은 CNT 에미터(46)로부터 전자빔을 추출(extraction)하는데 사용된다. 이에 따라 게이트 전극(38)에 소정의 교류 게이트 전압(Vg), 예를 들면 +80V의 교류 게이트 전압이 인가될 수 있다.
또한, 포커스 게이트 전극(42)은 CNT 에미터(46)로부터 방출되는 전자빔이 CNT 에미터(46) 상방의 형광막(48)의 주어진 위치에 도달될 수 있도록 상기 전자빔을 모아주는 역할을 한다. 이를 위해, 포커스 게이트 전극(42)에 전자빔과 동일한 극성을 갖되, 절대값이 게이트 전압(Vg)보다 낮은 포커스 게이트 전압(Vfg)이 인가된다. 예를 들면, 포커스 게이트 전극(42)에 -10V 정도의 포커스 게이트 전압(Vfg)이 인가될 수 있다.
계속해서, 도 2를 참조하면, 게이트 적층물(S1)의 포커스 게이트 전극(42)으로부터 상방으로 주어진 거리(D)만큼 이격된 곳에 전면패널(50)이 구비되어 있다. 전면패널(50)에 다양한 형태의 정보가 표시된다. 게이트 적층물(S1)과 마주하는 전면패널(50)의 뒷면에 형광막(48)이 부착되어 있다. 형광막(48)에 상기 전자빔에 여기 되어 적색(R), 녹색(G) 및 청색(B)의 광(52)을 발하는 형광체들이 균일하게 분포되어 있다. 형광막(48)에 직류 전압(Va)이 인가되어 있다.
한편, 도 2에서 전면패널(50)과 선택된 게이트 적층물(S1)사이에 셀 분리를 위한 스페이서와 함께 블랙 매트릭스 등이 도시되어야 하나, 편의 상 생략하였다.
다음에는 상술한 본 발명의 실시예에 의한 CNT FED의 제조 방법에 대해 설명한다. 그 중에서도 게이트 적층물(S1)의 형성 과정에 대해 설명한다.
이에 앞서, 게이트 적층물(S1)에 포함된 게이트 절연막(36) 및/또는 포커스 게이트 절연막(40)의 적층 및 식각 공정에 적용될 수 있는 물질막 적층 및 식각 공정에 대해 도 3 내지 도 11을 참조하여 상세하게 설명한다.
먼저, 도 3을 참조하면, 기판(80) 상에 제1 전극(82)을 형성한다. 기판(80)은 도 2에 도시한 CNT FED(이하, 본 발명의 FED라 함)의 유리기판(30)에 대응될 수 있다. 그리고 제1 전극(82)은 ITO 전극으로써, 상기 본 발명의 FED의 투명전극(32)에 대응될 수 있다. 제1 전극(82) 상에 제2 마스크층(84)을 형성한다. 이어서 상기 제2 마스크층(84)에 제1 전극(82)이 노출되는 관통홀(86)을 형성한다. 제2 마스크층(84)은 가시광선에 대해서는 투명하되, 자외선(UV)에 대해서는 불투명한 물질층, 예를 들면 비정질 실리콘층으로 형성할 수 있다. 따라서 제2 마스크층(84)은 상기 본 발명의 FED의 제1 마스크층(34)에 대응될 수 있다.
도 4를 참조하면, 제2 마스크층(84) 상으로 관통홀(86)을 채우는 절연막(88)을 소정의 두께(t)로 형성한다. 절연막(88)은 통상의 실리콘 산화막(SiO2)보다 실리콘 함유량이 많은 실리콘 산화막(SiOX)(X<2)으로 형성하는 것이 바람직하다. 이때, 절연막(88)은 2㎛이상, 바람직하게는 3㎛∼15㎛로 형성하되, 더욱 바람직하게는 6㎛∼15㎛로 형성할 수 있다. 절연막(88)은 실리콘 산화막(SiOX)과 동등한 혹은 유사한 물질막으로 형성할 수 있다. 이때 절연막(88)은 실리콘 산화막(SiOX)의 두께와 다른 두께로 형성할 수 있다. 절연막(88)은 RF를 이용한 플라즈마 기상 화학 증착(Plasma Enhanced Chemical Vapor Deposition)방법으로 형성할 수 있다. 그러나, 두께에 따라 그 형성 방법이 다를 수 있다. 예를 들면, 상기한 두께 범위에서 절연막(88)을 상대적으로 얇게 형성하는 경우, 절연막(88)은 스퍼터링 방법으로 형성할 수 있다. 그리고 절연막(88)을 상기 두께 범위에서 상대적으로 두껍게 형성하는 경우, 절연막(88)은 전기도금법 또는 열증발법(thermal evaporation)으로 형성할 수 있다.
상기 PECVD방법을 이용하여 절연막(88)을 실리콘 산화막(SiOX)으로 형성하는 경우에 대한 구체적인 공정조건은 다음과 같다.
곧, 실리콘 산화막(SiOX)을 형성하는 동안, 기판(80)은 250℃∼450℃, 바람직하게는 340℃ 정도로 유지하고, RF 파워는 100W∼300W, 바람직하게는 160W 정도로 유지한다. 그리고 챔버내 압력은 600mTorr∼1,200mTorr, 바람직하게는 900mTorr정도로 유지한다. 또한, 소오스 가스 중 실란(SiH4)의 흐름률(flow rate)은 증착률이, 예를 들면 400nm/min이상이 되도록 유지하는 것이 바람직하다. 예컨대, 상기 실란의 흐름률은 통상의 실리콘 산화막(SiO2)를 형성할 때의 흐름률(15sccm정도)보다 훨씬 많은 50sccm∼700sccm, 바람직하게는 300sccm 정도로 유지한다. 또한 상기 소오스 가스 중 질산(N20)의 흐름률은 700sccm∼4,500sccm, 바람직하게는 1,000sccm∼3,000sccm 정도를 유지한다.
상기 실란의 흐름률은 PECVD방법을 이용하여 상기 실리콘 산화막(SiOX)을 식각하는 공정에 그대로 적용할 수 있다. 이 경우, 도 31의 제3 그래프(68)에서 볼 수 있듯이, 상술한 범위의 실란 흐름률에서 실리콘 산화막(SiOX)의 식각률은 종래의 경우(C1)보다 훨씬 증가하게 된다. 식각 공정에서의 실란 흐름률은 상기 실리콘 산화막(SiOX)의 식각률이 100nm/min 이상이 되도록 유지하는 것이 바람직하다.
상술한 공정 조건하에서 실리콘 산화막(SiOX)을 형성하는 경우, 실리콘 산화막(SiOX)은 상기한 두께 범위에 속하는 두께로 형성된다. 때문에, 종래보다 양호한 스텝 커버리지를 얻을 수 있다. 그리고 도 28의 제1 그래프(64)를 통해서 볼 수 있듯이, 증착률(Å/min)이 종래의 경우(C)보다 훨씬 증가함을 알 수 있다.
또한, 도 29의 제2 그래프(66)를 통해서 볼 수 있듯이, 상기 범위에서 질산의 흐름률을 조절하는 경우, 실리콘 산화막(SiOX)의 스트레스(MPa)는 100MPa보다 낮아짐을 알 수 있다.
또한, 도 30을 통해서 볼 수 있듯이, 질산의 흐름률을 일정하게 하고, 기판(80)의 온도를 상기 범위에서 변화시켰을 때에도 상기 실리콘 산화막(SiOX)의 스트레스는 100MPa보다 작음을 알 수 있다.
실리콘 산화막(SiOX)의 스트레스가 이와 같이 낮다는 것은 실리콘 산화막(SiOX)의 밀도가 통상의 실리콘 산화막의 밀도보다 낮다는 것을 의미한다. 곧, 실리콘 산화막(SiOX)은 다공성 물질에 가깝다는 것을 의미한다.
도 30에서 스트레스 값이 양(+)인 경우는 압축에 의한 스트레스(compressive stress)를 나타내고, 음(-)인 경우는 장력에 의한 스트레스(tensile stress)를 나타낸다. 그리고 참조도형 "▲", "●", "■" 및 "▼"은 각각 질산(N2O)의 흐름률이 2,700sccm, 2,200sccm, 1,800sccm 및 1,500sccm인 경우를 나타낸다.
상술한 공정 조건하에서 형성된 실리콘 산화막(SiOX)의 경우, 실리콘이 통상의 실리콘 산화막(SiO2)보다 풍부하고, 스트레스가 상기 통상의 실리콘 산화막보다 훨씬 낮다. 따라서, 상기 실리콘 산화막(SiOX)으로 형성된 절연막(88)의 소정 부분, 특히 단차부분에 크랙과 같은 결함이 발생될 가능성은 상기 통상의 실리콘 산화막에 비해 극히 낮다. 그러므로, 상기한 공정으로 절연막(88)을 형성하는 경우, 후속 공정에서 절연막(88) 상에 형성될 전극과 제1 전극(82)사이에 누설전류가 발생될 가능성 또한 극히 낮아지게 된다.
한편, 제2 마스크층(84)과 절연막(88)사이에 제2 마스크층(84)을 덮는 다른 절연막(본 발명의 FED의 게이트 절연막에 대응)과 다른 전극(본 발명의 FED의 게이트 전극에 대응)을 순차적으로 형성할 수 있다. 이 경우, 절연막(88)을 상기한 공정조건으로 형성하는 경우, 상기한 바와 같은 절연막(88) 특성으로 인해, 후속 공정에서 절연막(88) 상에 형성되는 전극과 상기 다른 전극사이의 누설전류는 최소화된다.
도 5를 참조하면, 절연막(88) 상에 제2 전극(90)을 형성한다. 제2 전극(90)은 크롬 전극으로 형성할 수 있으나, 다른 전극으로 형성할 수도 있다. 제2 전극(90)은 본 발명의 FED의 게이트 적층물(S1)에 포함된 포커스 게이트 전극(42)에 대응될 수 있다. 절연막(88) 상에 제2 전극(90)을 덮는 제1 감광막(92)을 형성한다. 제1 감광막(92)은 포지티브 포토레지스트막으로 형성하는 것이 바람직하다. 제1 감광막(92)을 형성한 후, 기판(80)의 아래쪽에서 기판(80)을 향해 자외선(94)을 조사하는, 소위 백 노광을 실시한다. 제2 마스크층(84)의 자외선 차단 특성으로 인해, 상기 백 노광에서 제2 마스크층(84)의 관통홀(86)을 제외한 다른 영역은 자외선(94)에 노광되지 않는다. 관통홀(86)을 통해 입사된 자외선(94)은 절연막(88)도 통과하여 제1 감광막(92)의 관통홀(86)에 대응되는 영역(92a)(이하, 노광된 영역이라 함)을 노광시킨다. 이후, 현상 공정을 실시한다. 상기 현상 공정에서 제1 감광막(92)의 노광된 영역(92a)이 제거된다. 이후 소정의 베이크 공정을 실시한다.
도 6은 상기 현상공정 및 베이크 공정을 순차적으로 거친 결과물을 보여준다. 노광된 영역(92a)이 제거된 부분을 통해서 절연막(88)이 노출되는 것을 볼 수 있다.
계속해서, 도 7을 참조하면, 절연막(88)의 일부를 노출시키는 제1 감광막(92)을 식각 마스크로 사용하여 절연막(88)에 대한 1차 식각을 실시한다. 상기 1차 식각은 소정의 에쳔트(etchant)를 사용하는 습식으로써, 소정의 시간 동안 진행한다. 상기 1차 식각에 의해, 절연막(88)의 노출된 부분에 소정의 깊이로 제1 홈(G1)이 형성된다. 제1 홈(G1)이 형성되면서 절연막(88)의 제1 홈(G1)이 형성된 부분의 두께(t1)는 상기 1차 식각에 영향을 받지 않은 부분의 두께(t)보다 얇아진다. 제1 홈(G1)은 습식 식각의 등방성 특성으로 인해 제1 감광막(92) 아래쪽으로 확장된다. 이에 따라, 제1 감광막(92)의 아래쪽에 제1 언더컷(93)이 형성된다. 상기 1차 식각 후, 제1 감광막(92)을 제거한다.
도 8을 참조하면, 제1 감광막(92)을 제거한 후, 제1 홈(G1)이 형성된 절연막(88) 상으로 제2 전극(90)을 덮는 제2 감광막(96)을 형성한다. 제2 감광막(96)은 제1 감광막(92)과 동일한 포지티브 포토레지스트막으로 형성한다. 제2 감광막(96)을 형성한 다음, 2차 백 노광을 실시한다. 상기 2차 백 노광에서 제2 감광막(96)의 콘택홀(86)에 대응되는 영역(96a)이 노광된다. 이후, 현상 공정을 실시하여 상기 노광된 영역(96a)이 제거하고, 그 결과물을 베이크한다.
도 9는 제2 감광막(96)에 대한 상기 베이크 후의 결과물을 보여준다. 제2 감광막(96)의 상기 노광된 영역(96a)이 제거된 부분을 통해서 제1 홈(G1)의 일부가 노출된다. 이 상태에서 제2 감광막(96)을 식각 마스크로 사용하여 제1 홈(G1)이 형성된 절연막(88)을 2차 식각한다. 상기 2차 식각은 소정의 에쳔트를 사용하여 습식으로 진행된다. 상기 2차 식각은 도 10에 도시한 바와 같이 제1 전극(82)이 노출될 때까지 실시한다. 상기 2차 식각에서 절연막(88)에 제1 전극(82)의 소정 영역이 노출되는 관통홀(98)이 형성된다. 관통홀(98)은 습식 식각의 특성상 제2 감광막(96) 아래로 확장된다. 이 결과, 제2 감광막(96) 아래쪽에 제2 언더컷(100)이 형성된다. 상기 2차 식각 후, 제2 감광막(96)을 에싱하고 스트립하여 제거한다. 이어서 소정의 세정 및 건조 공정을 실시한다.
도 11은 상기 세정 및 건조 공정 후의 결과물을 보여준다. 도 11을 참조하면, 절연막(88)에 제1 전극(82)이 노출되는 관통홀(98)이 매끈하게 형성된 것을 볼 수 있다.
도 12는 상기 1차 식각 직후의 결과물에 대한 주사 전자 현미경 사진으로써, 제1 감광막(92)과 제2 전극(90) 및 절연막(88)을 볼 수 있다. 그리고 절연막(88)에 제1 감광막(92) 아래로 확장된 제1 홈(G1)을 볼 수 있다.
도 13은 도 12에서 제1 감광막(92)을 제거한 결과물의 주사 전자 현미경 사진이다. 절연막(88) 상부의 패인 듯한 자국이 제1 감광막(92)이 형성되었던 자리이다.
한편, 상술한 절연막(88)에 대해서 상기 습식식각을 2회 이상 실시할 수 있다. 예컨대, 절연막(88)에 형성된 관통홀(98)은 4회에 걸친 습식식각으로 형성할 수 있다. 이때, 각 습식식각 공정은 상기 1차 식각 공정의 반복이다.
도 14는 상기 4회에 걸친 습식식각 중, 2차 습식식각을 실시한 직후의 결과물에 대한 주사 전자 현미경 사진을 보여준다. 도 14에서 참조번호 102는 제2 감광막(96)과 절연막(88)의 경계를 나타낸다.
도 15는 도 14에서 제2 감광막(96)을 제거하고, 소정의 세정 및 건조 공정을 거친 결과물에 대한 주사 전자 현미경 사진을 보여준다.
도 15를 참조하면, 제1 홈(G1)의 범위내에 제2 홈(G2)이 형성된 것을 볼 수 있다. 제1 홈(G1) 상부의 약간 오목한 부분은 제2 감광막(96)이 형성되었던 자리이다.
도 16은 상기 4회에 걸친 습식식각 중, 4차 습식식각을 실시한 후의 결과에 대한 주사 전자 현미경 사진을 보여준다.
도 16을 참조하면, 절연막(88)에 수직으로 반듯한 콘택홀이 형성된 것을 볼 수 있다. 곧, 상기 콘택홀을 전체적으로 볼 때, 그 수직 프로화일(profile)은 우수하다는 것을 알 수 있다. 참조부호 t는 절연막(88)의 두께를 나타낸다.
다른 한편으로, 상기한 절연막(88)에 대한 식각과정에서, 상기한 백 노광 대신, 감광막 위쪽에서 광을 조사하는 전방노광 방법을 이용할 수 있다.
도 17은 이에 대한 일예를 보여준다.
구체적으로, 도 17을 참조하면, 제1 감광막(92)과 주어진 간격으로 이격된 위쪽에, 콘택홀(86)에 대응되는 위치에만 투광창(TA)을 갖고 나머지 영역은 모두 차광영역인 마스크(M)를 위치시킨다. 이어서, 마스크(M) 위쪽에서 마스크(M)를 향해 광(102)을 조사한다. 마스크(M)에 조사된 광(102)의 일부는 마스크(M)에 형성된 투광창(TA)을 통해서 제1 감광막(92)에 조사된다. 이에 따라 제1 감광막(92)의 소정 영역(92a)이 노광된다. 이후, 마스크(M)을 제거한다. 제1 감광막(92)의 현상, 세정 및 베이크 등의 공정과 제1 감광막(92)을 마스크로 사용한 습식식각은 상술한 바와 같다. 상술한 전방노광은 상기 4차에 걸친 절연막(88) 패터닝 공정의 노광공정에 그대로 적용할 수 있다.
다음에는 상술한 절연막(88) 증착 및 식각 공정이 적용된, 도 2에 도시한 CNT FED 제조 방법에 대해 설명한다.
먼저, 도 18을 참조하면, 유리기판(30)에 투명전극(32)을 형성한다. 투명전극(32)은 ITO전극으로 형성하는 것이 바람직하나, 동등한 다른 전극으로 형성할 수 있다. 유리기판(30) 상에 투명전극(32)을 덮는 백 노광용 제1 마스크층(34)을 형성한다. 제1 마스크층(34)은 가시광선을 투과시키고, 자외선은 차단시키는 물질층, 예컨대 비정질 실리콘층으로 형성하는 것이 바람직하다. 제1 마스크층(34)에 투명전극(32)의 일부가 노출되는 제1 관통홀(h1)을 형성한다. 제1 관통홀(h1)을 통해서 노출되는 투명전극(32) 상에 CNT 에미터가 형성된다.
도 19를 참조하면, 제1 마스크층(34) 상으로 제1 관통홀(h1)을 채우는 게이트 절연막(36)을 형성한다. 게이트 절연막(36)은 실리콘 산화막(SiO2)으로 형성하되, 1㎛∼5㎛ 정도의 두께로 형성한다. 게이트 절연막(36)은 통상의 실리콘 산화막(SiO2) 대신에 실리콘 함유량이 많은 실리콘 산화막(SiOX)(X<2)으로 형성할 수도 있다. 이 경우에 게이트 절연막(36)은 도 3 내지 도 11에 도시한 절연막(88) 형성방법으로 형성할 수 있다. 이때, 노광 공정은 백 노광을 이용하는 것이 바람직하나, 도 17에 도시한 바와 같이 전방 노광을 이용할 수 있다.
도 20을 참조하면, 게이트 절연막(36) 상에 게이트 전극(38)을 형성한다. 게이트 전극(38)은 제1 크롬전극으로 형성한다. 이때, 게이트 전극(38)은 0.25㎛ 정도의 두께로 형성한다. 게이트 전극(38)을 패터닝하여 게이트 전극(38)에 제2 관통홀(h2)을 형성한다. 제2 관통홀(h2)을 통해서 적어도 게이트 절연막(36)의 제1 관통홀(h1)을 채우는 부분이 노출된다. 제2 관통홀(h2)의 직격은 제1 관통홀(h1)의 직경보다 넓다.
도 21을 참조하면, 게이트 전극(38) 상으로 제2 관통홀(h2)을 채우는 포커스 게이트 절연막(40)을 형성한다. 포커스 게이트 절연막(40)은 도 3 내지 도 11에 도시한 절연막(88) 형성방법으로 형성할 수 있다. 이때, 노광 공정은 상기한 백 노광을 이용하는 것이 바람직하나, 도 17에 도시한 바와 같은 전방노광을 이용할 수 있다.
한편, 두께에 따른 포커스 게이트 절연막(40)의 누설전류 특성을 보여주는 도 33의 제4 그래프(70)를 참조하면, 포커스 게이트 절연막(40)의 두께가 6㎛에 근접하면서 누설전류가 급격히 작아짐을 볼 수 있고, 두께가 6㎛를 넘어서면서 상기 누설전류는 영(0)과 구분하기 어려울 만큼 영(0)에 근접하는 것을 볼 수 있다.
이에 따라, 포커스 게이트 절연막(40)을 적어도 2㎛의 두께로 형성할 수 있으나, 바람직하게는 3㎛∼15㎛, 가장 바람직하게는 6㎛∼15㎛의 두께로 형성할 수 있다.
다시 도 21을 참조하면, 포커스 게이트 절연막(40) 상에 포커스 게이트 전극(42)을 형성한다. 포커스 게이트 전극(42)은 제2 크롬전극으로 형성한다. 이어서, 도 22에 도시한 바와 같이 포커스 게이트 전극(42)에 제3 관통홀(h3)을 형성한다. 제3 관통홀(h3)을 통해서 제2 관통홀(h2)과 그 둘레의 게이트 전극(38) 일부를 덮는 포커스 게이트 절연막(40)이 노출된다. 제3 관통홀(h3)의 직경은 제2 관통홀(h2)의 직경보다 넓다.
한편, 디자인 레이아웃(design layout)에 따라, 포커스 게이트 전극(42)과 게이트 전극(38)을 다양한 형태로 형성할 수 있다.
예를 들면, 포커스 게이트 전극(42)에 형성된 제3 관통홀(h3) 안쪽에 복수의 제2 관통홀(h2)을 형성할 수 있다. 또는 한 개의 제3 관통홀(h3) 안쪽에 한 개의 제2 관통홀(h2)을 형성할 수 있다.
도 23을 참조하면, 포커스 게이트 전극(42) 상으로 제3 관통홀(h3)을 채우는 제3 감광막(P1)을 도포한다. 이어서, 백 노광 공정을 실시한다. 곧, 유리기판(30)의 밑면에 자외선(56)을 조사한다. 자외선(56)은 투명전극(32)과 제1 관통홀(h1)과 게이트 절연막(36), 포커스 게이트 절연막(40)을 거쳐 제3 감광막(P3)에 입사된다. 제1 관통홀(h1)을 제외한 나머지 부분으로 입사된 자외선(56)은 백 노광용 제1 마스크층(34)에 의해 차단된다. 따라서, 제3 감광막(P1) 중에서 제1 관통홀(h1) 상방에 위치한 부분만 자외선(56)에 노광된다. 제3 감광막(P1)의 노광된 부분은 현상공정을 통해서 제거된다. 상기 노광된 부분이 제거된 곳을 통해서 포커스 게이트 절연막(40)의 일부가 노출된다. 제3 감광막(P1)을 식각 마스크로 사용하여 포커스 게이트 절연막(40)의 노출된 부분을 습식식각한다. 상기 습식식각은 게이트 절연막(36)이 노출될 때까지 실시하되, 도 6 내지 도 11에 도시한 식각과정을 따라 실시하는 것이 바람직하다. 이때, 상기 습식식각은 2회 혹은 그 이상의 횟수로 나누어 순차적으로 실시할 수 있다.
도 24는 제3 감광막(P1)으로 정의된 포커스 게이트 절연막(40)의 노출된 영역을 상기 습식식각으로 제거한 후의 모습을 보여준다.
도 24를 참조하면, 포커스 게이트 절연막(40)의 상기 노출된 영역이 제거된 자리에 홈(58)이 형성된 것을 볼 수 있다.
도 25 및 도 26은 홈(58)을 통해서 노출되는 게이트 절연막(36)의 일부를 제거하는 과정을 보여준다. 이 과정은 도 23 및 도 24에 도시한 포커스 게이트 절연막(40)의 노출된 부분을 제거하는 과정과 동일하다.
도 26을 참조하면, 게이트 절연막(36)의 상기 노출된 부분이 제거되면서 제2 마스크층(34), 게이트 절연막(36), 게이트 전극(38), 포커스 게이트 절연막(40) 및 포커스 게이트 전극(42)으로 이루어진 게이트 적층물에 적어도 투명전극(32)이 노출되는 홀(60)이 형성된다. 홀(60)은 도 2에 도시한 콘택홀(44)에 대응된다. 이후, 게이트 절연막(36)의 노출된 부분의 습식식각에 사용된 제4 감광막(P2)을 제거한다.
제4 감광막(P2)을 제거한 다음, 도 27에 도시한 바와 같이, 홀(60)을 통해서 노출된 투명전극(32) 상에 CNT 에미터(46)를 형성한다. CNT 에미터(46)는 스크린 프린팅법을 이용하여 형성한다. 이때, CNT 에미터(46)는 투명전극(32)의 노출된 부분의 중심 영역에 형성하는 것이 바람직하고, 둘레의 상기 게이트 적층물과 접촉되지 않게 형성하는 것이 바람직하다.
이후의 CNT FED 제조 공정은 통상의 공정을 따라 진행한다.
도 33은 상술한 제조 방법으로 형성한 도 2에 도시한 CNT FED의 게이트 전극과 포커스 게이트 절연막 및 포커스 게이트 전극을 포함하는 서로 다른 부분에 대한 주사 전자 현미경 사진을 보여준다.
도 33에서, 참조부호 A1은 게이트 전극(38)과 포커스 게이트 전극(42)사이의 제1 단차부분을 나타내고, A2는 제2 단차부분을 나타낸다.
도 33를 참조하면, 제1 및 제2 단차부분(A1, A2)이 매끈하여 스텝 커버리지가 우수함을 알 수 있다. 또한, 제1 및 제2 단차부분(A1, A2) 어디에도 크랙 등과 같은 누설전류를 유발할 수 있는 결함이 형성되지 않음을 알 수 있다.
도 34는 상술한 제조 방법으로 형성한 도 2에 도시한 CNT FED의 게이트 전극에 인가되는 전압에 따른 전자빔 포커싱 특성을 보여준다.
도 34에서 좌측화면은 게이트 전극(38)에 인가되는 전압(Vg)이 0V일 때의 전자빔 포커싱 특성을 보여주는 화면이고, 가운데 화면은 상기 전압(Vg)이 -20V일 때의 화면이며, 우측 화면은 상기 전압(Vg)이 -40V일 때의 화면이다. 각 화면의 참조부호 "B"는 형광막(48)에서 발생된 광(L)이 표시되는 영역을 나타낸다.
도 34를 참조하면, 게이트 전극(38)에 인가되는 전압(Vg)의 절대값이 클수록 전자빔 포커싱 특성이 우수하다는 것을 알 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 포커스 게이트 절연막으로써, 실리콘 산화막(SiOX) 대신, 다른 절연막을 두껍게 형성할 수도 있을 것이다. 또한, CNT 에미터를 중심으로 포커스 게이트 전극을 비대칭적으로 형성할 수도 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
상술한 바와 같이, 본 발명에 의한 CNT FED는 포커스 게이트 전극과 게이트 전극사이에 적어도 2㎛이상의 두께를 갖는 포커스 게이트 절연막을 구비한다. 이 정도 두께의 포커스 게이트 절연막은 단차부분에서 스텝 커버리지가 우수하고, 누설전류를 증가시키는 결함, 예컨대 크랙등이 형성되지 않는다. 아울러, 포커스 게이트 절연막의 두께가 두껍기 때문에, 자연히 게이트 적층물에 형성된 홀 내면을 따라 측정되는 포커스 게이트 전극과 게이트 전극간의 거리도 증가하게 된다. 이에 따라, 제조 공정에서 포커스 게이트 절연막의 측면에 부착되는 불순물 파티클에 의한 포커스 게이트 전극과 게이트 전극간의 누설전류가 작아지게 된다. 결국, 포커스 게이트 전극과 게이트 전극간의 전체 누설 전류는 종래보다 훨씬 작아지게 된다.
한편, 제조 공정 면에서, 투명전극과 게이트 절연막사이에 CNT 에미터가 형성될 투명전극 영역을 한정하는 마스크층을 형성한 다음, 상기 투명전극 아래쪽에서 자외선을 조사하여 CNT 에미터가 형성될 영역 상에 도포된 감광막을 패터닝한다. 상기 마스크층에 의해 상기 감광막의 노광될 영역은 이미 정해져 있으므로, 상기 감광막의 상기 노광될 영역을 한정하기 위한 별도의 마스크는 필요하지 않게 된다. 곧, 상기 감광막의 상기 노광될 영역은 상기 마스크층에 의해 자기정렬적으로 정해진다. 때문에 제조 공정을 단순할 수 있고, 노광공정에 사용할 마스크를 별도로 만들 필요가 없으므로, CNT FED의 제조 비용을 줄일 수 있다.
도 1은 종래 기술에 의한 전계 방출 디스플레이의 문제점을 보여주는 주사 전자 현미경(SEM) 사진이다.
도 2는 본 발명의 실시예에 의한 탄소나노튜브 에미터를 구비하는 전계 방출 디스플레이를 보여주는 단면도이다.
도 3 내지 도 11은 도 2에 도시한 전계 방출 디스플레이의 게이트 적층물에 포함된 포커스 게이트 절연막 형성 과정에 적용된 산화막 적층 및 식각공정을 단계별로 보여주는 단면도들이다.
도 12는 도 3 내지 도 11에 도시한 산화막 적층 및 식각공정에서 산화막에 대한 1차 습식 식각이 실시된 직후의, 감광막이 남아 있는 결과물에 대한 주사 전자 현미경 사진이다.
도 13은 도 12에서 감광막을 제거한 결과물의 주사 전자 현미경 사진이다.
도 14는 도 3 내지 도 11에 도시한 산화막 적층 및 식각공정에서 산화막에 대한 2차 습식 식각이 실시된 직후의, 감광막이 남아 있는 결과물에 대한 주사 전자 현미경 사진이다.
도 15는 도 14에서 감광막을 제거한 결과물의 주사 전자 현미경 사진이다.
도 16은 도 3 내지 도 11에 도시한 산화막 적층 및 식각공정에서 산화막에 대한 4차에 걸친 습식 식각이 모두 완료된 후, 감광막이 제거된 결과물에 대한 주사 전자 현미경 사진이다.
도 17은 도 3 내지 도 11에 도시한 산화막 적층 및 식각공정에서 보여준 노광방법과 다른 노광방법으로 감광막을 노광하는 과정을 보여주는 단면도이다.
도 18 내지 도 27은 도 2에 도시한 전계 방출 디스플레이에 대한 제조 방법 중 게이트 적층물과 탄소나토튜브 에미터를 형성하는 과정을 단계별로 보여주는 단면도들이다.
도 28은 도 2에 도시한 전계 방출 디스플레이의 게이트 적층물에 포함된 포커스 게이트 절연막의 증착률이 실란(SiH4)의 흐름률(flow rate)에 따라 어떻게 변화하는지를 보여주는 그래프이다.
도 29는 도 2에 도시한 전계 방출 디스플레이의 게이트 적층물에 포함된 포커스 게이트 절연막의 스트레스가 질산(N2O)의 흐름률에 따라 어떻게 변화하는지를 보여주는 그래프이다.
도 30은 도 2에 도시한 전계 방출 디스플레이의 게이트 적층물이 적층되는 기판의 온도와 질산의 흐름률에 따른 포커스 게이트 절연막의 스트레스 변화를 보여주는 그래프이다.
도 31은 도 2에 도시한 전계 방출 디스플레이의 게이트 적층물에 포함된 포커스 게이트 절연막의 식각률이 실란(SiH4)의 흐름률(flow rate)에 따라 어떻게 변화하는지를 보여주는 그래프이다.
도 32는 도 2에 도시한 전계 방출 디스플레이의 게이트 적층물에 포함된 포커스 게이트 절연막의 두께에 따른 누설전류 특성을 보여주는 그래프이다.
도 33은 도 18 내지 도 27에 도시한 전계 방출 디스플레이 제조 방법으로 형성한 결과물 중 게이트 전극, 포커스 게이트 절연막 및 포커스 게이트 전극이 적층된 부분을 보여주는 주사 전자 현미경 사진이다.
도 34는 도 2에 도시한 전계 방출 디스플레이에서 포커스 게이트에 인가되는 전압에 따른 디스플레이 특성을 설명하기 위한 도면이다.
*도면의 주요부분에 대한 부호의 설명*
30:유리기판 32:투명전극(에미터 전극)
34, 84:백 노광용 제1 및 제2 마스크층 36:게이트 절연막
38:게이트 전극 40:포커스 게이트 절연막
42:포커스 게이트 전극 44:콘택홀
46:CNT 에미터 48:형광막
50:전면패널 52:형광막에서 발생된 광
80:기판 82, 90:제1 및 제2 전극
88:절연막 92, 96, P1, P2:제1 내지 제4 감광막
86, 98:제1 및 제2 콘택홀 94:자외선
93, 100:제1 및 제2 언더컷
102:제2 감광막과 실리콘 산화막의 경계
92a, 96a:제1 및 제2 감광막의 노광된 부분
G1:제1 홈 G2:제2 홈
M:노광용 마스크 TA:투광창
t:실리콘 산화막(포커스 게이트 절연막) 두께
t1:실리콘 산화막의 1차 습식식각된 부분의 두께

Claims (25)

  1. 유리기판; 상기 유리기판 상에 형성된 투명전극; 상기 투명전극 상에 형성된 에미터 전극; 상기 에미터 전극 상에 형성된 CNT 에미터; 상기 CNT 에미터 둘레에 형성되어 상기 CNT 에미터로부터 전자빔을 추출하고, 추출된 전자빔을 주어진 위치로 포커싱하는 게이트 적층물; 상기 게이트 적층물 위쪽에 형성되어 있고, 정보가 표시되는 전면패널; 및 상기 전면패널 뒷면에 도포된 형광막을 포함하는 CNT FED에 있어서,
    상기 게이트 적층물은,
    상기 CNT 에미터 둘레의 상기 에미터 전극을 덮는 마스크층; 및
    상기 마스크층 상에 순차적으로 형성된 게이트 절연막, 게이트 전극, 제1 실리콘 산화막(SiOX)(X<2) 및 포커스 게이트 전극을 포함하는 것을 특징으로 하는 CNT FED.
  2. 제 1 항에 있어서, 상기 게이트 절연막은 제2 실리콘 산화막(SiOX)(X<2)인 것을 특징으로 하는 CNT FED.
  3. 제 1 항에 있어서, 상기 제1 실리콘 산화막의 두께는 3㎛∼15㎛인 것을 특징으로 하는 CNT FED.
  4. 제 2 항에 있어서, 상기 제2 실리콘 산화막의 두께는 1㎛∼5㎛인 것을 특징으로 하는 CNT FED.
  5. 제 1 항에 있어서, 한 개의 상기 포커스 게이트 전극 안쪽에 상기 CNT 에미터가 복수개 구비된 것을 특징으로 하는 CNT FED.
  6. 유리기판; 상기 유리 기판 상에 형성된 투명전극; 상기 투명전극 상에 형성된 에미터 전극; 상기 에미터 전극 상에 형성된 CNT 에미터; 상기 CNT 에미터 둘레에 형성되어 상기 CNT 에미터로부터 전자빔을 추출하고, 추출된 전자빔을 주어진 위치로 포커싱하는 게이트 적층물; 상기 게이트 적층물 위쪽에 형성되어 있고, 정보가 표시되는 전면패널; 및 상기 전면패널 뒷면에 도포된 형광막을 포함하는 CNT FED 제조 방법에 있어서,
    상기 게이트 적층물은,
    상기 유리기판 및 상기 투명전극 상에 상기 투명전극의 일부가 노출되는 관통홀이 형성된 마스크층을 형성하는 제1 단계;
    상기 마스크층 상에 상기 관통홀을 채우는 게이트 절연막을 형성하는 제2 단계;
    상기 관통홀 둘레의 상기 게이트 절연막 상에 게이트 전극을 형성하는 제3 단계;
    상기 게이트 전극 및 상기 게이트 절연막 상에 제1 실리콘 산화막(SiOX)(X<2)을 형성하는 제4 단계;
    상기 관통홀 둘레의 상기 제1 실리콘 산화막 상에 포커스 게이트 전극을 형성하는 제5 단계; 및
    상기 게이트 전극 안쪽의 상기 제1 실리콘 산화막 및 상기 게이트 절연막을 제거하는 제6 단계를 거쳐서 형성하는 것을 특징으로 하는 CNT FED 제조방법.
  7. 제 6 항에 있어서, 상기 게이트 절연막은 실리콘 산화막(SiO2) 또는 제2 실리콘 산화막(SiOX)(X<2)으로 형성하는 것을 특징으로 하는 CNT FED 제조방법.
  8. 제 6 항에 있어서, 상기 제1 실리콘 산화막은 3㎛∼15㎛의 두께로 형성하는 것을 특징으로 하는 CNT FED 제조방법.
  9. 제 7 항에 있어서, 상기 제2 실리콘 산화막은 1㎛∼5㎛의 두께로 형성하는 것을 특징으로 하는 CNT FED 제조방법.
  10. 제 6 항에 있어서, 상기 제1 실리콘 산화막을 형성하는 과정에서 실란(SiH4)의 흐름률(flow rate)을 50sccm∼700sccm으로 유지하는 것을 특징으로 하는 CNT FED 제조방법.
  11. 제 6 항에 있어서, 상기 제1 실리콘 산화막을 형성하는 과정에서 질산(N2O)의 흐름률을 700sccm∼4,500sccm으로 유지하는 것을 특징으로 하는 CNT FED 제조방법.
  12. 제 6 항에 있어서, 상기 제1 실리콘 산화막을 형성하는 과정에서 공정 압력은 600mTorr∼1,200mTorr로 유지하는 것을 특징으로 하는 CNT FED 제조방법.
  13. 제 6 항에 있어서, 상기 제1 실리콘 산화막을 형성하는 과정에서 상기 유리기판의 온도는 250℃∼450℃로 유지하는 것을 특징으로 하는 CNT FED 제조방법.
  14. 제 6 항에 있어서, 상기 제1 실리콘 산화막을 형성하는 과정에서 RF-파워는 100W∼300W로 유지하는 것을 특징으로 하는 CNT FED 제조방법.
  15. 제 7 항에 있어서, 상기 제2 실리콘 산화막을 형성하는 과정에서 실란(SiH4)의 흐름률(flow rate)을 50sccm∼700sccm으로 유지하는 것을 특징으로 하는 CNT FED 제조방법.
  16. 제 7 항에 있어서, 상기 제2 실리콘 산화막을 형성하는 과정에서 질산(N2O)의 흐름률을 700sccm∼4,500sccm으로 유지하는 것을 특징으로 하는 CNT FED 제조방법.
  17. 제 6 항에 있어서, 상기 제6 단계에서 상기 제1 실리콘 산화막을 제거하는 단계는,
    상기 포커스 게이트 전극 및 그 안쪽의 상기 제1 실리콘 산화막 상에 감광막을 도포하는 단계;
    상기 관통홀 위쪽에 형성된 상기 감광막을 노광하는 단계;
    상기 감광막의 노광된 부분을 제거하는 단계;
    상기 노광된 부분이 제거된 상기 감광막을 식각 마스크로 사용하여 상기 제1 실리콘 산화막을 습식식각하는 단계; 및
    상기 감광막을 제거하는 단계를 포함하는 것을 특징으로 하는 CNT FED 제조방법.
  18. 제 17 항에 있어서, 상기 제1 실리콘 산화막을 제거하는 상기 전체 단계를 반복하는 것을 특징으로 하는 CNT FED 제조방법.
  19. 제 17 항에 있어서, 상기 감광막을 노광하는 단계에서 상기 감광막은 상기 유리기판 아래에서 자외선을 조사하여 노광하는 것을 특징으로 하는 CNT FED 제조방법.
  20. 제 17 항에 있어서, 상기 감광막을 노광하는 단계는,
    상기 관통홀에 대응되는 영역에 투광창이 형성된 마스크를 상기 감광막 위쪽에 정렬시키는 단계; 및
    상기 마스크 위쪽에서 상기 마스크를 향해 광을 조사하는 단계를 포함하는 것을 특징으로 하는 CNT FED 제조방법.
  21. 제 6 항에 있어서, 상기 게이트 절연막을 제거하는 단계는,
    상기 게이트 전극 안쪽의 상기 제1 실리콘 산화막이 제거된 결과물 상에 감광막을 도포하는 단계;
    상기 관통홀 위쪽에 형성된 상기 감광막을 노광하는 단계;
    상기 감광막의 노광된 부분을 제거하는 단계;
    상기 노광된 부분이 제거된 상기 감광막을 식각 마스크로 사용하여 상기 게이트 절연막을 습식식각하는 단계; 및
    상기 감광막을 제거하는 단계를 포함하는 것을 특징으로 하는 CNT FED 제조방법.
  22. 제 21 항에 있어서, 상기 게이트 절연막을 제거하는 상기 전체 단계를 반복하는 것을 특징으로 하는 CNT FED 제조방법.
  23. 제 21 항에 있어서, 상기 감광막을 노광하는 단계에서 상기 감광막은 상기 유리기판 아래에서 자외선을 조사하여 노광하는 것을 특징으로 하는 CNT FED 제조방법.
  24. 제 21 항에 있어서, 상기 감광막을 노광하는 단계는,
    상기 관통홀에 대응되는 영역에 투광창이 형성된 마스크를 상기 감광막 위쪽에 정렬시키는 단계; 및
    상기 마스크 위쪽에서 상기 마스크를 향해 광을 조사하는 단계를 포함하는 것을 특징으로 하는 CNT FED 제조방법.
  25. 제 6 항에 있어서, 상기 포커스 게이트 전극 안쪽에 상기 관통홀이 복수개 포함되도록 상기 포커스 게이트 전극을 형성하는 것을 특징으로 하는 CNT FED 제조방법.
KR1020030055883A 2003-08-12 2003-08-12 탄소나노튜브 에미터를 구비하는 전계 방출 디스플레이 및그 제조 방법 KR100862655B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030055883A KR100862655B1 (ko) 2003-08-12 2003-08-12 탄소나노튜브 에미터를 구비하는 전계 방출 디스플레이 및그 제조 방법
JP2004233675A JP4869573B2 (ja) 2003-08-12 2004-08-10 カーボンナノチューブエミッタを具備する電界放出ディスプレイ及びその製造方法
CNB2004100566951A CN100521061C (zh) 2003-08-12 2004-08-12 具有碳纳米管发射极的场发射显示器及其制造方法
US10/916,616 US7173366B2 (en) 2003-08-12 2004-08-12 Field emission display having carbon nanotube emitter and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030055883A KR100862655B1 (ko) 2003-08-12 2003-08-12 탄소나노튜브 에미터를 구비하는 전계 방출 디스플레이 및그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050018391A true KR20050018391A (ko) 2005-02-23
KR100862655B1 KR100862655B1 (ko) 2008-10-10

Family

ID=34132165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030055883A KR100862655B1 (ko) 2003-08-12 2003-08-12 탄소나노튜브 에미터를 구비하는 전계 방출 디스플레이 및그 제조 방법

Country Status (4)

Country Link
US (1) US7173366B2 (ko)
JP (1) JP4869573B2 (ko)
KR (1) KR100862655B1 (ko)
CN (1) CN100521061C (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050058617A (ko) * 2003-12-12 2005-06-17 삼성에스디아이 주식회사 전계방출소자와, 이를 적용한 표시소자 및 그 제조방법
KR20050062742A (ko) * 2003-12-22 2005-06-27 삼성에스디아이 주식회사 전계방출소자와, 이를 적용한 표시소자 및 그 제조방법
KR20060019845A (ko) * 2004-08-30 2006-03-06 삼성에스디아이 주식회사 전자 방출 소자
JP2006073516A (ja) * 2004-08-30 2006-03-16 Samsung Sdi Co Ltd 電子放出素子及びその製造方法
KR20060024565A (ko) * 2004-09-14 2006-03-17 삼성에스디아이 주식회사 전계 방출 소자 및 그 제조방법
US7178735B2 (en) * 2004-11-15 2007-02-20 Kuo Ching Chiang Multi-function portable communication device
US7874486B2 (en) 2004-11-15 2011-01-25 Kuo-Ching Chiang Portable communication device with DMD
US9083781B2 (en) 2004-11-15 2015-07-14 Bascule Development Ag Llc Portable image-capturing device with embedded projector
US20080266129A1 (en) * 2007-04-24 2008-10-30 Kuo Ching Chiang Advanced computing device with hybrid memory and eye control module
KR20060104655A (ko) * 2005-03-31 2006-10-09 삼성에스디아이 주식회사 전자 방출 소자
CN100375217C (zh) * 2005-05-24 2008-03-12 中原工学院 双栅极结构的平板场致发射显示器及其制作工艺
CN100385603C (zh) * 2005-05-24 2008-04-30 中原工学院 带有岛栅结构的平板场致发射显示器及其制作工艺
CN101042977B (zh) * 2006-03-22 2011-12-21 清华大学 碳纳米管场发射电子源及其制造方法以及一场发射阵列
CN100573783C (zh) 2006-04-05 2009-12-23 清华大学 碳纳米管场发射电子源的制造方法
CN101086939B (zh) 2006-06-09 2010-05-12 清华大学 场发射元件及其制备方法
CN101093765B (zh) * 2006-06-23 2011-06-08 清华大学 场发射元件及其制备方法
CN101093764B (zh) * 2006-06-23 2012-03-28 清华大学 场发射元件及其制备方法
CN100573778C (zh) * 2006-07-07 2009-12-23 清华大学 场发射阴极及其制造方法
KR20080047917A (ko) * 2006-11-27 2008-05-30 삼성에스디아이 주식회사 전자 방출원용 카본계 물질, 이를 포함한 전자 방출원,상기 전자 방출원을 구비한 전자 방출 소자 및 상기 전자방출원의 제조 방법
US20080180641A1 (en) * 2007-01-31 2008-07-31 Kuo Ching Chiang Triple mono-color light source projector
US8640954B2 (en) 2007-04-10 2014-02-04 Bascule Development Ag Llc Filter-free projector
TWI602417B (zh) * 2007-04-24 2017-10-11 台灣積體電路製造股份有限公司 可攜式通訊裝置
CN101441972B (zh) * 2007-11-23 2011-01-26 鸿富锦精密工业（深圳）有限公司 场发射像素管
CN101441969B (zh) * 2007-11-23 2010-07-28 清华大学 场发射像素管
WO2009131754A1 (en) * 2008-03-05 2009-10-29 Georgia Tech Research Corporation Cold cathodes and ion thrusters and methods of making and using same
CN101625946B (zh) * 2008-07-09 2011-03-30 清华大学 电子发射器件
CN101556889B (zh) * 2009-05-15 2010-06-02 西安交通大学 表面传导电子发射平板显示器件的电子发射源制作方法
CN101702395B (zh) * 2009-10-29 2011-06-01 彩虹集团公司 一种顶栅结构场致发射显示器后板及其制作方法
US9646798B2 (en) 2011-12-29 2017-05-09 Elwha Llc Electronic device graphene grid
US9018861B2 (en) 2011-12-29 2015-04-28 Elwha Llc Performance optimization of a field emission device
US9349562B2 (en) 2011-12-29 2016-05-24 Elwha Llc Field emission device with AC output
US9171690B2 (en) * 2011-12-29 2015-10-27 Elwha Llc Variable field emission device
US9627168B2 (en) 2011-12-30 2017-04-18 Elwha Llc Field emission device with nanotube or nanowire grid
US9058954B2 (en) 2012-02-20 2015-06-16 Georgia Tech Research Corporation Carbon nanotube field emission devices and methods of making same

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07282720A (ja) * 1994-04-08 1995-10-27 Sony Corp 電子放出源の製造方法
JPH08162008A (ja) * 1994-11-30 1996-06-21 Sony Corp 電界放出型マイクロカソードの製造方法
KR970023568A (ko) * 1995-10-31 1997-05-30 윤종용 전계 방출 표시소자와 그 구동 방법 및 제조 방법
US5872422A (en) * 1995-12-20 1999-02-16 Advanced Technology Materials, Inc. Carbon fiber-based field emission devices
US6599847B1 (en) * 1996-08-27 2003-07-29 Taiwan Semiconductor Manufacturing Company Sandwich composite dielectric layer yielding improved integrated circuit device reliability
JP3171121B2 (ja) * 1996-08-29 2001-05-28 双葉電子工業株式会社 電界放出型表示装置
JPH10308167A (ja) 1997-03-04 1998-11-17 Pioneer Electron Corp 電子放出素子及びこれを用いた表示装置
US6016185A (en) * 1997-10-23 2000-01-18 Hugle Lithography Lens array photolithography
KR100260262B1 (ko) * 1997-11-29 2000-07-01 김영남 전계방출소자의 메탈 팁 어레이 형성방법
JP3486131B2 (ja) * 1999-05-14 2004-01-13 株式会社東芝 電子放出素子およびその製造方法
KR100362899B1 (ko) * 1999-06-15 2002-12-28 일진나노텍 주식회사 탄소 나노튜브를 이용한 전계방출 표시소자의 제조 방법
KR20010091420A (ko) * 2000-03-15 2001-10-23 윤덕용 금속실리사이드가 코팅된 실리콘 팁의 제조방법
JP4388669B2 (ja) * 2000-05-22 2009-12-24 富士通株式会社 電界放出陰極の製造方法
JP2001351512A (ja) * 2000-06-05 2001-12-21 Fujitsu Ltd 電界放出陰極の製造方法
KR100442840B1 (ko) * 2001-01-05 2004-08-02 삼성에스디아이 주식회사 삼극관 탄소나노튜브 전계방출 어레이의 제조 방법
US6699642B2 (en) * 2001-01-05 2004-03-02 Samsung Sdi Co., Ltd. Method of manufacturing triode carbon nanotube field emitter array
JP2002246310A (ja) * 2001-02-14 2002-08-30 Sony Corp 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
JP2002270084A (ja) * 2001-03-07 2002-09-20 Jeol Ltd 冷陰極電子源
KR100763890B1 (ko) * 2001-08-06 2007-10-05 삼성에스디아이 주식회사 Ｃｎｔ를 적용한 전계방출표시소자의 제조방법
KR100438835B1 (ko) * 2001-12-18 2004-07-05 삼성에스디아이 주식회사 기판에서 들뜬 구조물의 형성 방법 및 이를 적용한 들뜬구조의 게이트 전극 및 ｆｅｄ 제조방법
JP2003197087A (ja) * 2001-12-27 2003-07-11 Sony Corp 冷陰極電界電子放出表示装置用カソードパネル及び冷陰極電界電子放出表示装置
KR100413815B1 (ko) * 2002-01-22 2004-01-03 삼성에스디아이 주식회사 삼극구조를 가지는 탄소나노튜브 전계방출소자 및 그제조방법
KR100571805B1 (ko) * 2003-01-29 2006-04-17 삼성에스디아이 주식회사 전계방출소자와 이를 적용한 표시소자 및 그 제조방법
TWI231521B (en) * 2003-09-25 2005-04-21 Ind Tech Res Inst A carbon nanotubes field emission display and the fabricating method of which
KR20050058617A (ko) * 2003-12-12 2005-06-17 삼성에스디아이 주식회사 전계방출소자와, 이를 적용한 표시소자 및 그 제조방법
KR20050062742A (ko) * 2003-12-22 2005-06-27 삼성에스디아이 주식회사 전계방출소자와, 이를 적용한 표시소자 및 그 제조방법

Also Published As

Publication number Publication date
CN100521061C (zh) 2009-07-29
JP4869573B2 (ja) 2012-02-08
JP2005063969A (ja) 2005-03-10
US7173366B2 (en) 2007-02-06
CN1581416A (zh) 2005-02-16
KR100862655B1 (ko) 2008-10-10
US20050035701A1 (en) 2005-02-17

Similar Documents

Publication Publication Date Title
KR100862655B1 (ko) 탄소나노튜브 에미터를 구비하는 전계 방출 디스플레이 및그 제조 방법
US7508124B2 (en) Field emission device, display adopting the same and method of manufacturing the same
JP3863781B2 (ja) 三極管カーボンナノチューブ電界放出アレイの製造方法
KR100837407B1 (ko) 전계방출소자의 제조방법
US7268480B2 (en) Field emission device, display adopting the same and method of manufacturing the same
JP2005340194A (ja) 電界放出素子及びそれを適用した電界放出表示素子
US7489070B2 (en) Field emission device and field emission display using the same having a concave-shaped cathode to enhance electron focusing
US20060290260A1 (en) Field emission display having carbon nanotube emitter and method of manufacturing the same
KR100372020B1 (ko) 카본 나노튜브 - 전계방사 디스플레이의 제조방법
KR100724369B1 (ko) 자외선 차폐층을 구비한 전계방출소자 및 그 제조 방법
KR100565198B1 (ko) 탄소 나노튜브 전계방출소자 및 제조방법
JP2009199939A (ja) 電子放出装置及び電子放出装置の製造方法
US7049742B2 (en) Method and structure for substrate having inserted electrodes for flat display device and the device using the structure
KR100262199B1 (ko) 전계방출 캐소드 및 이의 제조방법
KR20060067010A (ko) 백라이트용 전계 방출 소자
KR20070068963A (ko) 전계 방출 표시 장치 및 그의 제조방법
JP2009277373A (ja) 冷陰極素子及びその製造方法並びにそれを備えた冷陰極ディスプレイ、照明装置及び液晶表示素子用バックライト

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee