JPH07282720A - 電子放出源の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 各画素領域内の各マイクロチップが形成され
る微細孔の形状や深さを均一化して、信頼性の高い電子
放出源を作製する。 【構成】 蒸着層２４をマスクとして各微細孔１８内に
ドライエッチングを施すことで、各微細孔１８を、ゲー
トライン１５と絶縁層１４とを貫通してカソードライン
１３の表面に到達する完全な状態に形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば極薄型のディス
プレイ装置に使用して好適な電子放出源の製造方法に関
するものである。

【０００２】

【従来の技術】一般に、例えば極薄型のディスプレイ装
置としては、スクリーン内部に電子放出源を設け、その
各画素領域内に電子放出材料からなる多数のマイクロチ
ップを形成し、所定の電気信号に応じて対応する画素領
域のマイクロチップを励起させることでスクリーンの蛍
光面を光らせるものが案出されている。

【０００３】この電子放出源は、帯状に形成された複数
本のカソードラインと、このカソードラインの上部にお
いてカソードラインと交差して帯状に形成された複数本
のゲートラインとが設けられ、上記カソードラインの上
記ゲートラインとの各交差領域がそれぞれ１画素領域と
して形成されている。

【０００４】具体的に、従来の電子放出源は、図１１に
示すように、例えばガラス材よりなる下部基板１０１の
表面上に帯状の複数本のカソードライン１０３が各々等
間隔に形成されている。これらのカソードライン１０３
には、各接続端部１０３ａを除いて絶縁層１０４が成膜
され、その上に各カソードライン１０３と交差して帯状
の複数本のゲートライン１０５が各々等間隔に形成され
て、各カソードライン１０３とともにマトリクス構造を
構成している。さらに、各カソードライン１０３の接続
端部１０３ａ及び各ゲートライン１０５の接続端部１０
５ａが制御手段１０７にそれぞれ接続されて導通してい
る。

【０００５】ここで、各カソードライン１０３の各ゲー
トライン１０５との各交差領域においては、上記絶縁層
１０４にカソードライン１０３からゲートライン１０５
へ通じる多数の孔部１０４ａが形成され、これら各孔部
１０４ａ内に微小冷陰極であるマイクロチップ１０６が
設けられている。

【０００６】これら各マイクロチップ１０６は、電子放
出材料、例えばモリブデンよりなり、ほぼ円錐体に形成
され、それぞれカソードライン１０３上に配されてい
る。そして、各マイクロチップ１０６の円錐体の先端部
１０６ａは、ゲートライン１０５に形成されている電子
通過用のゲート１０５ｂにほぼ位置している。すなわ
ち、ゲートライン１０５上には、各ゲート１０５ｂが形
成され、さらにその下部の絶縁層１０４に形成された孔
部１０４ａを通じてカソードライン１０３の表面に至る
微細孔１０８が形成され、ゲートライン１０５上から見
れば、各微細孔１０８内にマイクロチップ１０６が形成
されていることになる。このように、各カソードライン
１０３の各ゲートライン１０５との各交差領域には多数
のマイクロチップ１０６が設けられて画素領域が形成さ
れ、個々の画素領域が１つの画素（ピクセル）に対応し
ている。

【０００７】上記電子放出源においては、上記制御手段
１０７により所定のカソードライン１０３及びゲートラ
イン１０５を選択してこれらの間に所定の電圧をかける
ことで、対応する画素領域内の各マイクロチップ１０６
にこの所定電圧が印加されると、各マイクロチップ１０
６の先端部１０６ａからトンネル効果によって電子が放
出される。なお、この所定電圧値は各マイクロチップ１
０６の円錐体の先端部１０６ａ付近の電界の強さが１０
⁸ 〜１０¹⁰Ｖ／ｍ程となる程度の値である。

【０００８】このとき、上記電子放出源が内蔵されたデ
ィスプレイ装置においては、所要の画素領域を励起する
ことで各マイクロチップ１０６から放出された電子が、
制御手段１０７によりさらにカソードライン１０３とア
ノード間に印加された電圧によって加速され、ゲートラ
イン１０５と上記アノード間に形成された真空部を通っ
て蛍光面に到達する。そして、この電子線により蛍光面
から可視光が放出される。

【０００９】ここで、上記各微細孔１０８を形成する方
法としては、先ず図１２に示すように、カソードライン
１０３とゲートライン１０５との各交差領域にレジスト
層１１１を成膜した後、レジスト層１１１上にこのレジ
スト層１１１を貫通する所定数の微細孔１１２を形成す
る。

【００１０】そして、図１３に示すように、各微細孔１
１２が形成されたレジスト層１１１をマスクとしてエッ
チングを施し、ゲートライン１０５と絶縁層１０４を貫
通する略々円形の微細孔１０８を形成する。その後、上
記レジスト層１１１を剥離して除去することによって各
微細孔１０８が完成する。

【００１１】

【発明が解決しようとする課題】ところで近時では、デ
ィスプレイ装置の大型化が要求されている。この要求に
答えるには、上述の電子放出源の作製時において、特に
マイクロチップ１０６が配される微細孔１０８を形成す
る際に、電子放出源の大型化に伴いカソードラインとゲ
ートラインとの上記交差領域の数も増大するために、各
微細孔１０８の形成に対してエッチング速度を均一化す
ることが必須となる。

【００１２】さらに、多数の微細孔１０８をそれぞれ正
確に所望の形状及び深さに規制するためには、カソード
ライン１０３、ゲートライン１０５及び絶縁層１０４と
上記レジスト層１１１との選択比を十分高くする必要が
ある。

【００１３】ところが、従来の作製方法では、レジスト
層１１１をマスクとして各微細孔１１２にエッチングを
施し微細孔１０８を形成する際に、通常のレジストを用
いた場合、ゲートライン１０５と絶縁層１０４が貫通さ
れる前にレジスト層１１１が摩耗してしまい、カソード
ライン１０３の表面に到達しない微細孔１０８が形成さ
れることがあり、形成された各微細孔１０８の形状や深
さにばらつきが生じてしまうことになる。

【００１４】本発明は、上述の様々な課題に鑑みてなさ
れたものであり、その目的とするところは、各画素領域
内の各マイクロチップが形成される微細孔の形状や深さ
を均一化して、信頼性の高い電子放出源を作製すること
を可能とする電子放出源の製造方法を提供することにあ
る。

【００１５】

【課題を解決するための手段】本発明は、電子放出源の
製造方法を対象とするものである。すなわち、本発明に
係る電子放出源の製造方法は、基板上に互いに交差する
複数本の帯状のカソードラインとゲートラインと絶縁層
を介して積層形成し、これらカソードラインとゲートラ
インとの各交差領域にゲートラインと絶縁層を貫通する
略々円形の微細孔を形成する第１の工程と、ゲートライ
ン上に剥離材を基板に対して斜方向から蒸着することに
より剥離層を成膜する第２の工程と、カソード材を基板
に対して斜方向及び垂直方向から蒸着し、上記各微細孔
内のカソードライン上に略々円錐形状の微小冷陰極を形
成する第３の工程と、ゲートライン上に蒸着されたカソ
ード材を剥離層と共に剥離し除去する第４の工程とを有
し、上記第１の工程において各微細孔をエッチング形成
するに際し、フォトリソ技術によりパターニングされた
レジスト層をマスクとして微細孔を中途部までエッチン
グした後、前記レジスト層を除去し、次いでマスク材料
を基板に対して斜方向から蒸着してマスク層を形成し、
このマスク層をマスクとして微細孔をカソードラインに
至るまでエッチングすることを特徴とするものである。

【００１６】また本発明は、基板上に互いに交差する複
数本の帯状のカソードラインとゲートラインと絶縁層を
介して積層形成し、これらカソードラインとゲートライ
ンとの各交差領域にゲートラインと絶縁層を貫通する略
々円形の微細孔を形成する第１の工程と、ゲートライン
上に剥離材を基板に対して斜方向から蒸着することによ
り剥離層を成膜する第２の工程と、カソード材を基板に
対して斜方向及び垂直方向から蒸着し、上記各微細孔内
のカソードライン上に略々円錐形状の微小冷陰極を形成
する第３の工程と、ゲートライン上に蒸着されたカソー
ド材を剥離層と共に剥離し除去する第４の工程とを有
し、上記第１の工程において各微細孔をエッチング形成
するに際し、フォトリソ技術によりパターニングされた
レジスト層及びマスク材料よりなるマスク層をマスクと
して微細孔をカソードラインに至るまでエッチングする
ことを特徴とするものである。

【００１７】この場合、マスク材料をアルミニウム又は
ニッケルとして電子放出源を作製するように構成しても
よい。

【００１８】

【作用】本発明に係る電子放出源の製造方法において
は、カソードラインとゲートラインとの各交差領域上に
成膜されたフォトリソ技術によりパターニングされたレ
ジスト層上の各微細孔にこのレジスト層をマスクとして
エッチングを施した後に上記レジスト層を剥離する。こ
の段階では中途部までエッチングされており、各微細孔
はゲートラインと絶縁層とを貫通しておらず、不完全な
状態とされている。その後、上記基板に対して斜方向か
ら蒸着することによりマスク層を成膜して、このマスク
層上の上記各微細孔に再びエッチングを施すことによ
り、各微細孔はゲートラインと絶縁層とを貫通してカソ
ードラインの表面に到達する完全な状態に形成される。
そして、ゲートライン上に蒸着された上記マスク層を剥
離し除去することにより各微細孔の形成が完了する。す
なわち、本発明においては、カソードラインとゲートラ
インとの各交差領域にレジスト層及びマスク層の２段階
のマスクを形成して２度エッチングを施すので、上記各
交差領域には形状及び深さが均一な各微細孔が形成され
ることになる。

【００１９】また、本発明においては、カソードライン
とゲートラインとの各交差領域上にマスク層とレジスト
層とを順次成膜してフォトリソ技術によりパターニング
してこれらレジスト層及びマスク層を貫通する各微細孔
を形成し、これら各微細孔にエッチングを施す。このと
き、各微細孔がゲートラインと絶縁層とを貫通せずに不
完全な状態でレジスト層が摩耗してしまっても、さらに
上記絶縁層との選択比が高いマスク層が成膜してあるた
めに、このマスク層がマスクとなって、ゲートラインと
絶縁層とを貫通してカソードラインの表面に到達する完
全な状態の各微細孔が形成される。

【００２０】すなわち、本発明においては、カソードラ
インとゲートラインとの各交差領域にレジスト層及びマ
スク層の２段階のマスクを形成してエッチングを施すの
で、上記各交差領域には形状及び深さが均一な各微細孔
が形成されることになる。

【００２１】

【実施例】以下、本発明に係る電子放出源の製造方法の
いくつかの実施例を図面を参照しながら説明する。先
ず、第１実施例について述べる。

【００２２】上記電子放出源は、例えば極薄型のディス
プレイ装置に適用することが可能である。このディスプ
レイ装置は、図１に示すように、第１実施例に係る電子
放出源１と、真空部３を介して電子放出源１の上部にア
ノードとなる上部基板２とが配設され構成されている。

【００２３】上記電子放出源１は、図２に示すように、
例えばガラス材よりなる下部基板１１の表面上に帯状の
複数本のカソードライン１３が各々等間隔に形成されて
いる。これらのカソードライン１３には、各接続端部１
３ａを除いて絶縁層１４が成膜され、その上に各カソー
ドライン１３と交差して帯状の複数本のゲートライン１
５が各々等間隔に形成されて、各カソードライン１３と
ともにマトリクス構造を構成している。さらに、各カソ
ードライン１３の接続端部１３ａ及び各ゲートライン１
５の接続端部１５ａが制御手段１７にそれぞれ接続され
て導通している。

【００２４】ここで、各カソードライン１３の各ゲート
ライン１５との各交差領域においては、上記絶縁層１４
にカソードライン１３からゲートライン１５へ通じる多
数の孔部１４ａが形成され、これら各孔部１４ａ内に微
小冷陰極であるマイクロチップ１６が設けられている。

【００２５】これら各マイクロチップ１６は、電子放出
材料、例えばモリブデンよりなり、後述の如く段差を有
するほぼ円錐体に形成され、それぞれカソードライン１
３上に配されている。そして、各マイクロチップ１６の
円錐体の先端部１６ａは、ゲートライン１５に形成され
ている電子通過用のゲート部１５ｂに位置している。す
なわち、ゲートライン１５上には、各ゲート部１５ｂが
形成され、さらにその下部の絶縁層１４に形成された孔
部１４ａを通じてカソードライン１３の表面に至る微細
孔１８が形成され、ゲートライン１５上から見れば、各
微細孔１８内にマイクロチップ１６が形成されているこ
とになる。このように、各カソードライン１３の各ゲー
トライン１５との各交差領域には多数のマイクロチップ
１６が設けられて画素領域２１が形成され、個々の画素
領域２１が１つの画素（ピクセル）に対応している。

【００２６】上記上部基板２は、その一主面である下面
部にて上記真空部３を介して上記電子放出源１の主面部
と対向して設けられている。この上部基板２の下面部に
は、蛍光剤が塗布されて上記各カソードライン３とそれ
ぞれ平行な帯状の蛍光面２５が形成されている。

【００２７】上記電子放出源１においては、上記制御手
段１７により所要のカソードライン１３及びゲートライ
ン１５を選択してこれらの間に所定の電圧をかけること
で、対応する画素領域２１内の各マイクロチップ１６に
この所定電圧が印加されると、各マイクロチップ１６の
先端部１６ａからトンネル効果によって電子が放出され
る。なお、この所定電圧値は各マイクロチップ１６の円
錐体の先端部１６ａ付近の電界の強さが１０⁸ 〜１０¹⁰
Ｖ／ｍ程となる程度の値である。

【００２８】このとき、上記電子放出源１が内蔵された
ディスプレイ装置においては、所定の画素領域を励起す
ることで各マイクロチップ１６から放出された電子が、
上記制御手段によりさらにカソードライン１３とアノー
ドである上部基板２間に印加された電圧によって加速さ
れ、ゲートライン１５と上記上部基板２間に形成された
真空部３を通って蛍光面２２に到達する。そして、この
電子線により蛍光面２２から可視光が放出される。

【００２９】ここで、上記第１実施例に係る上記電子放
出源１の製造方法について説明する。先ず、二酸化珪素
の薄フィルムで被覆されたガラス等よりなる下部基板１
上に、ニオビウム，モリブデンまたはクロム等を材料と
して厚さ約２０００オングストローム程に所定数のカソ
ードライン１３を帯形状に等間隔をもって成膜する。

【００３０】その後、これらカソードライン１３と交差
するように絶縁層１４を帯形状に等間隔をもって成膜
し、さらに絶縁層１４上にゲートライン１５を成膜す
る。このとき、カソードライン１３のゲートライン１５
との各交差領域が各画素領域２１とされ、これら各画素
領域２１に対してゲートライン１５の表面からカソード
ライン１３の表面に至る微細孔１８を所定数形成する。
この微細孔１８は、絶縁層１４に形成された孔部１４ａ
とゲートライン１５に形成されたゲート１５ｂとで構成
されていることになる。

【００３１】上記微細孔１８を形成するには、先ず、各
画素領域２１上にレジスト層２２を成膜した後、フォト
リソ技術によりパターニングすることでこのレジスト層
２２上に略々円形の微細孔２３を形成する。そして、図
３に示すように、レジスト層２２をマスクとして上記各
微細孔２３内にドライエッチングを施す。

【００３２】この段階では中途部までエッチングされて
おり、各微細孔１８はゲートライン１５と絶縁層１４と
を貫通しておらず、不完全な状態とされている。そこ
で、図４に示すように、上記レジスト層２２を剥離して
除去し、上記各画素領域２１に例えばアルミニウム或は
ニッケルを、下部基板１１に対して十分小さな入射角を
もって斜方向から真空内にて回転蒸着させてマスク層２
４を形成する。このとき、マスク層２４は各微細孔１８
の各ゲート１５ｂの周縁部を被覆するように成膜されて
いる。

【００３３】ここで、上記入射角は、微細孔１８内にお
いてゲート１５ｂとカソードライン１３の表面とを結ぶ
線分と、カソードライン１３との角度と比較して十分小
さな値であるものとする。すなわち、微細孔１８の開口
径をｒ、深さをｈとしたとき、上記入射角θが、

【００３４】 θ＜ｔａｎ^-1（ｈ／ｒ） ・・・（１）

【００３５】となるようにすれば、微細孔１８の底部に
アルミニウム或はニッケルが付着することはない。ま
た、上記マスク層２４の材料としては、アルミニウム或
はニッケルに限らず、上記絶縁層１４の材料（例えば二
酸化珪素）とのエッチングの際の選択比が大きいもので
あればよい。

【００３６】そして、図５に示すように、上記マスク層
２４をマスクとして各微細孔１８内にドライエッチング
を施すことで、各微細孔１８はゲートライン１５と絶縁
層１４とを貫通してカソードライン１３の表面に到達す
る完全な状態に形成される。但し、絶縁層１４の材料
（例えば二酸化珪素）とカソードライン１３の材料との
選択比が大きい条件でエッチングを行う。その後、図６
に示すように、ゲートライン１５上に蒸着された上記マ
スク層２４を剥離し除去することにより各微細孔１８の
形成が完了する。

【００３７】次いで、各微細孔１８内に略々円錐形状の
微小冷陰極であるマイクロチップ１６を真空蒸着により
形成する。このとき、ドライエッチングによる各微細孔
１８の形成後に上記マスク層２４の受けた損傷が少ない
場合、このマスク層２４を犠牲層としてマイクロチップ
１６を形成してもよい。このようにマスク層２４をマイ
クロチップ１６の形成に利用することによって、マイク
ロチップ１６を作製する作業を簡略化することが可能と
なる。

【００３８】本第１実施例においては、カソードライン
１３とゲートライン１５との各交差領域である各画像領
域２１にレジスト層２２及びマスク層２４の２段階のマ
スクを形成して２度ドライエッチングを施すので、上記
各画像領域２１には形状及び深さが均一な各微細孔１８
が形成されることになる。

【００３９】また、上記マスク層２４をマスクとして各
微細孔１８内にドライエッチングを施す際に、このマス
ク層２４により各微細孔１８の各ゲート１５ｂの周縁部
が被覆されているので、これら各ゲート１５ｂの周縁部
が保護されてこの周縁部の形状が変化することや各微細
孔１８の開口径が所定値以上に拡大されることが防止さ
れる。

【００４０】次に、本発明の第２実施例について説明す
る。なお、上記第１実施例と対応するものについては同
符号を記す。

【００４１】この第２実施例に係る電子放出源１の製造
方法は、上記第１実施例の製造方法とほぼ同様の構成を
有するが、その各微細孔１８の作製方法が若干異なる。

【００４２】すなわち、先ず図７に示すように、各画素
領域２１上に例えばアルミニウム或はニッケルよりなる
マスク層３１を成膜した後、このマスク層３１上にレジ
スト層２２を成膜する。その後、図８に示すように、フ
ォトリソ技術によりパターニングすることでこれらレジ
スト層２２及びマスク層３１を貫通する各微細孔３２を
形成し、各微細孔３２内にドライエッチングを施す。

【００４３】このとき、例えば図９に示すように、各微
細孔３２内にドライエッチングを施すうちにレジスト層
２２が摩耗して上記マスク層３１上から消失しても、こ
のマスク層３１は上記絶縁層１４との選択比が高いため
に、このマスク層３１がマスクとなって、ゲートライン
１５と絶縁層１４とを貫通してカソードライン１３の表
面に到達する完全な状態の各微細孔１８が形成される。

【００４４】そして、図１０に示すように、ゲートライ
ン１５上に蒸着された上記マスク層３１を剥離し除去す
ることにより各微細孔１８の形成が完了する。

【００４５】本第２実施例においては、カソードライン
１３とゲートライン１５との各交差領域である各画像領
域２１にレジスト層２２及びマスク層２４の２段階のマ
スクを形成してドライエッチングを施すので、上記各画
像領域２１には形状及び深さが均一な各微細孔１８が形
成されることになる。

【００４６】

【発明の効果】本発明に係る電子放出源の製造方法によ
れば、基板上に互いに交差する複数本の帯状のカソード
ラインとゲートラインと絶縁層を介して積層形成し、こ
れらカソードラインとゲートラインとの各交差領域にゲ
ートラインと絶縁層を貫通する略々円形の微細孔を形成
する第１の工程と、ゲートライン上に剥離材を基板に対
して斜方向から蒸着することにより剥離層を成膜する第
２の工程と、カソード材を基板に対して斜方向及び垂直
方向から蒸着し、上記各微細孔内のカソードライン上に
略々円錐形状の微小冷陰極を形成する第３の工程と、ゲ
ートライン上に蒸着されたカソード材を剥離層と共に剥
離し除去する第４の工程とを有し、上記第１の工程にお
いて各微細孔をエッチング形成するに際し、フォトリソ
技術によりパターニングされたレジスト層をマスクとし
て微細孔を中途部までエッチングした後、前記レジスト
層を除去し、次いでマスク材料を基板に対して斜方向か
ら蒸着してマスク層を形成し、このマスク層をマスクと
して微細孔をカソードラインに至るまでエッチングする
ことにより電子放出源を作製するので、各画素領域内の
各マイクロチップが形成される微細孔の形状や深さを均
一化して、信頼性の高い電子放出源を作製することが可
能となる。

【００４７】また、本発明によれば、基板上に互いに交
差する複数本の帯状のカソードラインとゲートラインと
絶縁層を介して積層形成し、これらカソードラインとゲ
ートラインとの各交差領域にゲートラインと絶縁層を貫
通する略々円形の微細孔を形成する第１の工程と、ゲー
トライン上に剥離材を基板に対して斜方向から蒸着する
ことにより剥離層を成膜する第２の工程と、カソード材
を基板に対して斜方向及び垂直方向から蒸着し、上記各
微細孔内のカソードライン上に略々円錐形状の微小冷陰
極を形成する第３の工程と、ゲートライン上に蒸着され
たカソード材を剥離層と共に剥離し除去する第４の工程
とを有し、上記第１の工程において各微細孔をエッチン
グ形成するに際し、フォトリソ技術によりパターニング
されたレジスト層及びマスク材料よりなるマスク層をマ
スクとして微細孔をカソードラインに至るまでエッチン
グすることにより電子放出源を作製するので、各画素領
域内の各マイクロチップが形成される微細孔の形状や深
さを均一化して、信頼性の高い電子放出源を作製するこ
とが可能となる。

【図面の簡単な説明】

【図１】本第１実施例により作製した電子放出源を適用
したディスプレイ装置を模式的に示す斜視図である。

【図２】電子放出源の各カソードラインと各ゲートライ
ンとの各交差領域に形成されている画素領域を模式的に
示す断面図である。

【図３】レジスト層をマスクとしてレジスト層の各微細
孔内にドライエッチングが施された様子を模式的に示す
断面図である。

【図４】レジスト層が剥離されて除去され、各画素領域
にマスク層が形成された様子を模式的に示す断面図であ
る。

【図５】剥離層をマスクとして各微細孔内にドライエッ
チングを施すことで、各微細孔１８をゲートラインと絶
縁層とを貫通してカソードラインの表面に到達する完全
な状態に形成した様子を模式的に示す断面図である。

【図６】ゲートライン上に蒸着された上記マスク層が剥
離され除去された様子を模式的に示す断面図である。

【図７】各画素領域上にマスク層３１が成膜された様子
を模式的に示す断面図である。

【図８】レジスト層及びマスク層を貫通する各微細孔が
形成され、各微細孔内にドライエッチングが施された様
子を模式的に示す断面図である。

【図９】各微細孔内にドライエッチングを施すうちにレ
ジスト層が摩耗して上記マスク層上から消失した様子を
模式的に示す断面図である。

【図１０】ゲートライン上に蒸着された上記マスク層が
剥離され除去された様子を模式的に示す断面図である。

【図１１】従来の電子放出源の各カソードラインと各ゲ
ートラインとの各交差領域に形成されている画素領域を
模式的に示す断面図である。

【図１２】従来の電子放出源の製造方法において、各交
差領域にレジスト層が成膜された後、レジスト層上にこ
のレジスト層を貫通する所定数の微細孔が形成された様
子を模式的に示す断面図である。

【図１３】従来の電子放出源の製造方法において、各微
細孔が形成されたレジスト層をマスクとしてエッチング
が施され、ゲートラインと絶縁層を貫通する略々円形の
微細孔が形成された様子を模式的に示す断面図である。

【符号の説明】

１ 電子放出源 ２ 上部基板 ３ 真空部 １１ 下部基板 １３ カソードライン １５ ゲートライン １６ マイクロチップ １８，２３ 微細孔 ２１ 画素領域 ２２ レジスト層 ２４ 剥離層

Claims (3)

【特許請求の範囲】
1. 【請求項１】 基板上に互いに交差する複数本の帯状の
   カソードラインとゲートラインと絶縁層を介して積層形
   成し、これらカソードラインとゲートラインとの各交差
   領域にゲートラインと絶縁層を貫通する略々円形の微細
   孔を形成する第１の工程と、 ゲートライン上に剥離材を基板に対して斜方向から蒸着
   することにより剥離層を成膜する第２の工程と、 カソード材を基板に対して斜方向及び垂直方向から蒸着
   し、上記各微細孔内のカソードライン上に略々円錐形状
   の微小冷陰極を形成する第３の工程と、 ゲートライン上に蒸着されたカソード材を剥離層と共に
   剥離し除去する第４の工程とを有し、 上記第１の工程において各微細孔をエッチング形成する
   に際し、フォトリソ技術によりパターニングされたレジ
   スト層をマスクとして微細孔を中途部までエッチングし
   た後、前記レジスト層を除去し、次いでマスク材料を基
   板に対して斜方向から蒸着してマスク層を形成し、この
   マスク層をマスクとして微細孔をカソードラインに至る
   までエッチングすることを特徴とする電子放出源の製造
   方法。
2. 【請求項２】 基板上に互いに交差する複数本の帯状の
   カソードラインとゲートラインと絶縁層を介して積層形
   成し、これらカソードラインとゲートラインとの各交差
   領域にゲートラインと絶縁層を貫通する略々円形の微細
   孔を形成する第１の工程と、 ゲートライン上に剥離材を基板に対して斜方向から蒸着
   することにより剥離層を成膜する第２の工程と、 カソード材を基板に対して斜方向及び垂直方向から蒸着
   し、上記各微細孔内のカソードライン上に略々円錐形状
   の微小冷陰極を形成する第３の工程と、 ゲートライン上に蒸着されたカソード材を剥離層と共に
   剥離し除去する第４の工程とを有し、 上記第１の工程において各微細孔をエッチング形成する
   に際し、フォトリソ技術によりパターニングされたレジ
   スト層及びマスク材料よりなるマスク層をマスクとして
   微細孔をカソードラインに至るまでエッチングすること
   を特徴とする電子放出源の製造方法。
3. 【請求項３】 マスク材料がアルミニウム又はニッケル
   であることを特徴とする請求項１又は２記載の電子放出
   源の製造方法。