JPH08162008A

JPH08162008A - 電界放出型マイクロカソードの製造方法

Info

Publication number: JPH08162008A
Application number: JP29682294A
Authority: JP
Inventors: Tetsuji Nagayama; 哲治長山
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-11-30
Filing date: 1994-11-30
Publication date: 1996-06-21

Abstract

(57)【要約】【目的】均一な形状および高さのマイクロカソードを
形成することができるマイクロカソードの製造方法を提
供すること。【構成】基板３０の表面に、絶縁層３１、次いで導電
層３５を少なくとも成膜する。次に、導電層３５の上
に、レジスト膜３８を形成する。次に、カソード孔４４
が形成される予定の所定パターンでレジスト膜３８をパ
ターン加工する。次に、レジスト膜３８をマスクとして
エッチング加工を行い、導電層３５および絶縁層３１に
カソード孔を形成する。次に、絶縁層３１に形成された
カソード孔４４内に、マイクロカソード５０を形成す
る。この発明では、絶縁層３１が、少なくとも水素を含
有する層３３を有する。絶縁層３１中に予めＨを含有さ
せ、その絶縁層３１のエッチング中に水素を発生させる
事により、ＷＳｉ_Xなどの導電層の肩落ちを防止する様
なフロロカーボン系堆積物４１をカソード孔４４近傍に
形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば平面表示装置ま
たは撮像素子等として用いることができる電界放出型マ
イクロカソードの製造方法に関し、特にカソード孔を良
好に形成する方法に関する。

【０００２】

【従来の技術】平面ディスプレイは、小型コンピュータ
あるいはワードプロセッサの表示装置、あるいは壁掛け
テレビ等として、ブラウン管に代わる技術として近年注
目を集めている。中でも電界放出型ディスプレイ（ＦＥ
Ｄ）は、現在の平面ディスプレイの主流である液晶ディ
スプレイと比較して、高輝度・高速応答性等の利点を有
し、将来平面ディスプレイ技術の本命となる可能性もあ
る。

【０００３】このＦＥＤ内には、電界放出用のマイクロ
カソードをアレイ状に多数作る必要がある。ＦＥＤにお
ける製造プロセスのキーテクノロジーは、この電界放出
型マイクロカソードの形成工程である。電界放出型マイ
クロカソードは、円錐状の鋭角なカソードであるが、図
６の製造フローの一例に示すように、その作製には半導
体の微細加工技術が生かされてきた。

【０００４】従来例に係る電界放出用のマイクロカソー
ドの製造方法の概略を図６に基づき説明する。図６
（Ａ）に示すように、シリコン（Ｓｉ）基板２の上に、
酸化シリコン（ＳｉＯ₂ ）層４、ポリシリコン層６およ
びタングステンシリサイド（ＷＳｉ_X）層８を順次成膜
する。その上に、レジスト膜１０を形成し、フォトリソ
グラフィー法により、カソード孔に対応するパターンで
レジスト膜１０をパターン加工し、開口部１２を形成す
る。

【０００５】次に、同図（Ｂ）に示すように、開口部１
２が形成されたレジスト膜１０をマスクとして、まずタ
ングステンシリサイド膜８およびポリシリコン膜６をＲ
ＩＥなどでエッチング加工する。次に、同じレジスト膜
１０をマスクとして、同図（Ｃ）に示すように、酸化シ
リコン膜４をエッチング加工し、カソード孔１６を形成
する。

【０００６】次に、同図（Ｄ）に示すように、レジスト
膜１０を除去し、同図（Ｅ）に示すように、タングステ
ンシリサイド膜８の上に、剥離層であるアルミニウム
（Ａｌ）層１８を成膜する。その後、同図（Ｆ）に示す
ように、シリコン基板２の全表面に、モリブデン（Ｍ
ｏ）層２２をスパッタリング法または蒸着法により成膜
する。その際に、酸化シリコン膜４に形成されたカソー
ド孔１６内のタングステンシリサイド膜３上には、Ｍｏ
で構成される先端鋭角円錐状のマイクロカソード２０が
形成される。

【０００７】その後、同図（Ｇ）に示すように、剥離層
であるアルミニウム層１８をウェットエッチングなどに
より除去すれば、アルミニウム層１８の上に堆積したＭ
ｏ層２２もリフトオフにより除去され、カソード孔１６
内にマイクロカソード２０が残る。

【０００８】その後、シリコン基板２の上に、蛍光体膜
が形成された透明基板または透明導電膜が形成された透
明基板などが真空状態で張り合わされ、ＦＥＤまたは撮
像素子が形成される。タングステンシリサイド膜８など
で構成されるグリッド電極を走査することなどにより、
マイクロカソード２０からは、張り合わされる透明基板
側に向けて、電子が放出され、ＦＥＤまたは撮像素子と
して機能する。したがって、マイクロカソード２０の形
状、特に高さは、均一であることが必要であり、これら
が不均一に形成されると、放出電流が不安定になり、画
素欠陥となるおそれがある。

【０００９】

【発明が解決しようとする課題】ところが、従来例に係
るマイクロカソードの製造方法では、これらマイクロカ
ソードを均一な形状および高さで形成することが困難で
あった。その理由を次に説明する。

【００１０】マイクロカソードの形状を大きく左右する
のは、Ｍｏ層２２をスパッタリング法などで形成する際
のカバレッジである。このカバレッジは、Ｍｏ層２２の
下地となるタングステンシリサイド膜８の形状変化に非
常に敏感である。タングステンシリサイド膜８の形状変
化は、図６（Ｂ），（Ｃ）に示す酸化シリコン（ＳｉＯ
₂ ）膜４のエッチング加工工程に基づくレジスト膜１０
の開口部１２のテーパ状削れなどが原因となっている。

【００１１】すなわち、このエッチング加工により、レ
ジスト膜１０もエッチングされ、その開口部１２の形状
が変化し、タングステンシリサイド膜８の開口部に肩落
ち部またはテーパ部が生じ、それが原因で、マイクロカ
ソードの高さまたは形状が変化すると言う課題を有して
いる。たとえば、タングステンシリサイド膜８の開口部
がテーパ状になると、図６（Ｆ）に示すように、Ｍｏ層
２２のカバレッジが変化し、Ｍｏ層２２の開口部が閉じ
るまでの時間が長くなり、開口部が閉じない部分に対応
するカソード孔１６内に形成されるマイクロカソード２
０の高さが他の部分に比較して高くなる。

【００１２】つまり、従来法では、カソード形状や高さ
が不均一であり、放出電流の不安定性が画像欠陥を招く
という特性上の大きな問題を抱えてしまうわけである。
従って、上記の問題を解決する様な電界放出型マイクロ
カソードの製造方法が切望されている。

【００１３】本発明は、このような実状に鑑みてなさ
れ、均一な形状および高さのマイクロカソードを形成す
ることができるマイクロカソードの製造方法を提供する
ことを目的とする。

【００１４】

【課題を解決するための手段】本発明者は、前述の問題
点に鑑み鋭意検討を行った結果、電界放出型マイクロカ
ソードの形状や高さのバラツキを低減するために、カソ
ード孔の形成時にエッチングされる部分の絶縁層に予め
水素（Ｈ）を含有させておき、ホール近傍の堆積性雰囲
気を促進させる事により、マスクの後退を少なくし、タ
ングステンシリサイド（ＷＳｉ_X）などの導電層の肩落
ちを抑制することが好適であることを見い出した。

【００１５】本発明は、上記の知見に基づき発明された
もので、電界放出型マイクロカソードの製造工程におい
て、カソード孔が形成される絶縁層中に、少なくともＨ
を含有する層を用いることを特徴とするものである。上
記絶縁層中の水素含有層は、たとえばプラズマＣＶＤ法
により成膜される水素含有窒化シリコン（ＳｉＮ_X）で
構成することができる。

【００１６】上記絶縁層中の水素含有層は、非晶質シリ
コン層（ａ−Ｓｉ）で構成することもできる。上記絶縁
層に、Ｈ₂ ⁺をイオン注入することにより、水素含有層
を上記絶縁層中に形成することもできる。

【００１７】上記絶縁層中の水素含有層は、プラズマＣ
ＶＤ法により成膜される水素含有酸化シリコン（ＳｉＯ
₂ ）であっても良い。上記絶縁層中の水素含有層は、従
来から知られているその他のＨ含有膜などであっても良
い。

【００１８】

【作用】本発明は、ＷＳｉ_Xなどで構成される導電層の
肩落ちを防止するために、エッチング時にフロロカーボ
ン系堆積物をホール側壁に付着させ、レジストマスク後
退を抑制する方法を用いる。そして、その際のポイント
は、絶縁層中に予めＨを含有させ、その絶縁層のエッチ
ング中に水素を発生させる事により、ＷＳｉ_Xなどの導
電層の肩落ちを防止する様なフロロカーボン系堆積物を
カソード孔近傍に形成する事である。

【００１９】フロロカーボン系等の堆積物の形成を促進
してＷＳｉ_Xなどの導電層の肩落ちを防止する方法とし
ては、既に、ＷＳｉ_X側壁に予め堆積物（硫黄を含む）
を形成させる方法や、カソード孔のエッチング条件を効
果的に堆積性雰囲気に制御し、対レジスト選択比を向上
させる方法（特願平６−１３２１４２号）等に提案され
ている。これらに対し、本発明では、単にチェンバー内
を堆積性雰囲気にするのではなく、被エッチング物から
生じるＨによりカソード孔となるホール近傍で堆積が生
じるのが最大のメリットであり、従来堆積性雰囲気を高
めた際に見られる再現性の低下やパーティクルの増加な
どは、本発明では全くないと言ってよい。

【００２０】本発明において、Ｈの発生による堆積物生
成のメカニズムは、ＳｉＯ₂ 系エッチングにおける、い
わゆるＣ／Ｆ比制御を利用している。一般にＳｉＯ₂ 系
エッチングでは、Ｃ（堆積作用に影響）とＦ（エッチン
グ作用に影響）を含むガス系を用いており、そのバラン
スをうまく保って異方性形状や選択比を確保している
が、その制御に用いられるのがＨを含むガス系である。
その際のプラズマ中の反応を以下に示す。

【００２１】ＣＦ_X＋Ｈ → Ｃ（堆積）＋ＨＦ（排気除去）このＨを従来添加ガスから供給していたが、本発明では
被エッチング物である絶縁層から供給しようというわけ
である。本発明において用いるプラズマＣＶＤ法により
成膜されるＳｉＯ₂ 、ＳｉＮ_X、もしくはａ−Ｓｉに関
して、それらの膜中にＨを含有する事自体は既に知られ
ており、条件により含有量も変化する。これらのうち、
プラズマＣＶＤ−ＳｉＯ ₂ については、絶縁層として実
際に用いられており、上記のＨ含有膜と多層構造にする
ことも充分可能である。

【００２２】本発明によれば、絶縁層中のＨ含有領域層
は、絶縁層のエッチング開始後、マスクの後退を無く
し、ＷＳｉ_Xなどの導電層の肩落ちの抑制するのに必要
十分な堆積物が生成できる膜厚であればよい。したがっ
て、上記のプラズマＣＶＤによるＨ含有膜形成の他に、
予め形成した層間絶縁層にＨ₂ ⁺をイオン注入する方法
も有効である。例えばドーズ量５×１０¹⁵／ｃｍ² 、か
つ低エネルギーで表層から５０ｎｍの領域で水素をイオ
ン注入した場合、パーセントオーダーのＨ含有層が形成
できると考えられる。

【００２３】また、本発明により形成された堆積物は、
上述の様にＳｉＯ₂ 系エッチングにて用いるものと同様
なので、その後の剥離工程で残る事は一切ない。

【００２４】

【実施例】以下に、本発明の実施例を、図面に基づき詳
細に説明する。まず、本発明の実施例で用いることがで
きるプラズマエッチング装置（プラズマＣＶＤ装置につ
いても同様）について、図４，５に基づき説明する。も
ちろんこれら以外の従来タイプの平行平板型プラズマＲ
ＩＥ装置でも問題ない。

【００２５】たとえば図３に示すＲＦバイアス印加型Ｅ
ＣＲプラズマエッチング装置を用いることができる。そ
の装置では、マグネトロン１０１で発生したマイクロ波
は、導波管１０２を通して、石英ベルジャー１０３にて
囲まれた反応室１０４に移送し、この反応室１０４を囲
む形で設置されているソレノイドコイル１０５にて、マ
イクロ波の周波数（２．４５ＧＨｚ）と、いわゆるＥＣ
Ｒ放電をおこす磁場（８．７５×１０^-2Ｔ）とを発生さ
せ、それにより、ガスプラズマを生じせしめる。ガスプ
ラズマは、エッチング処理される基板としてのウェハ１
０６に到達する構成になっている。

【００２６】ウェーハ１０６は、ステージ１０７上に戴
置されるように、図示せざる搬送手段で搬送されて設置
される。ステージ１０７は、ウェーハ１０６の載置の目
的、およびウェーハ１０６をガスプラズマから接近・離
反移動させる目的で、上下動制御されるようになってい
る。このステージ１０７には、ウェーハ温度を制御する
ための熱交換チューブまたはヒータなどが設置してあ
る。このステージ１０７には、１３．５６ＭＨｚの高周
波（ＲＦ）電源１１２からＲＦが印加されるようになっ
ている。

【００２７】エッチング用ガスは、図示省略してあるガ
ス導入管を通じて、ベルジャー１０３内に導入され、排
気管１０８から図示省略してある排気系で排気される。
実施例では、ステージ１０７上のウェーハ１０６は、ク
ランプ１０９で保持してある。図４に示すプラズマエ
ッチング装置は、ＩＣＰタイプのもので、チェンバー１
１４の側壁に巻かれた誘導結合コイル１１５に高周波電
源１１６により２ＭＨz のＲＦを印加し高密度プラズマ
を形成する機構となっている。

【００２８】エッチング処理される基板としてのウェー
ハ１０６は、ステージ１０７上に載置され、クランプ１
０９により保持される。ステージ１０７およびクランプ
１０９の構成は、図３に示す装置と基本的には同様なの
でその説明は省略する。チャンバー１１４の周囲には、
チャンバー１１４自体の温度を制御する熱交換手段１１
３が配置してある。

【００２９】図５に示すプラズマエッチング装置は、ヘ
リコン波利用プラズマエッチング装置のもので、ソース
電源１２１によりアンテナ１２２にＲＦ（１３．５６Ｍ
Ｈｚ）を印加すると、ソレイノイドコイル１２４により
形成された磁場との作用でソースチェンバー１２０内に
ホイッスラー波（ヘリコン波）が発生し、結果的に生じ
た高密度プラズマがウエハ１０６に達する機構となって
いる。なお、ヘリコン波とは、磁場中をより低周波で伝
搬できる電磁波の一種であり、磁場中を伝搬する際に、
ランダウ振動減衰効果によって電子が加速され、プラズ
マを高密度化することができる特性を有する。

【００３０】エッチング処理される基板としてのウェー
ハ１０６は、ステージ１０７上に載置され、クランプ１
０９により保持される。ステージ１０７およびクランプ
１０９の構成は、図３に示す装置と基本的には同様なの
でその説明は省略する。反応室１０４の周囲には、反応
室１０４自体の温度を制御する熱交換手段１２６が配置
してある。

【００３１】また、図示省略してあるが、反応室１０４
の外周には、パーマネント磁石が配置され、カスブ磁場
が形成される。ヘリコン波を利用したプラズマエッチン
グ処理を良好に行うためである。また、同様な理由か
ら、ステージ１０７には、電源１１２によりバイアス用
１３．５６ＭＨｚの高周波（ＲＦ）が印加される。

【００３２】また、図示していないが、上記いずれの装
置においても、高周波電源１１２を具備したウエハステ
ージ１０７は温度制御用の冷媒（例えばフロリナート−
商品名−）が循環した構造となっている。第１実施例次に、本発明の第１実施例に係るマイクロカソードの製
造方法について説明する。

【００３３】本実施例では、まず図１（Ａ）に示すよう
に、半導体基板３０の上に、絶縁層３１および導電層３
５を順次成膜する。半導体基板３０としては、たとえば
単結晶シリコン基板が用いられる。本実施例では、絶縁
層３１は、本実施例では、主絶縁層３２と水素含有層３
３とで構成される。主絶縁層３２は、たとえばＣＶＤ法
により成膜される酸化シリコンで構成され、水素含有層
３３は、主絶縁層３２を成膜するためのＣＶＤに引き続
いて行われるプラズマＣＶＤにより成膜される水素含有
酸化シリコンで構成される。酸化シリコン膜で構成され
る主絶縁層３２は、たとえば以下の条件でＣＶＤにより
成膜される。ＣＶＤ原料ガスとして、ＳｉＨ₄ とＯ₂ と
を用い、ＳｉＨ₄ ／Ｏ₂ の流量比が、３００／３００SC
CM、雰囲気圧力が３００Ｐａ、基板温度が４００°Ｃ、
成膜時間が４分の条件である。主絶縁層３２の層厚は、
たとえば０．８μm である。

【００３４】引き続いてプラズマＣＶＤにより成膜され
る水素含有酸化シリコン膜で構成される水素含有層３３
は、たとえば以下の条件のプラズマＣＶＤで成膜され
る。プラズマＣＶＤ原料ガスとして、ＳｉＨ₄ とＯ₂ と
を用い、ＳｉＨ₄ ／Ｏ₂ の流量比が、４００／３００SC
CM、雰囲気圧力が３００Ｐａ、基板温度が３５０°Ｃ、
成膜時間が１分の条件である。この水素含有層３３の層
厚は、たとえば０．２μm である。

【００３５】導電層３５は、特に限定されないが、本実
施例では、ｎ⁺の導電型のポリシリコン膜３４とタング
ステンシリサイド（ＷＳｉ_x）膜３６との積層膜である
ポリサイド膜が用いられる。この導電層３５は、たとえ
ばマイクロカソードのグリッドとして機能する。

【００３６】ポリシリコン膜３４の膜厚は、たとえば５
０ｎｍである。タングステンシリサイド膜３６の膜厚
は、たとえば１５０〜３００ｎｍである。ポリシリコン
膜３４およびタングステンシリサイド膜３６は、たとえ
ばＣＶＤにより成膜される。ポリシリコン膜３４は、た
とえば以下の条件で成膜される。ＣＶＤ原料ガスとし
て、ＳｉＨ₄ とＰＨ₃ とを用い、ＳｉＨ₄ ／ＰＨ₃ の流
量比が、５００／０．３SCCM、雰囲気圧力が１００Ｐ
ａ、基板温度が５００°Ｃの条件である。タングステン
シリサイド膜３６は、たとえば以下の条件で成膜され
る。ＣＶＤ原料ガスとして、ＷＦ₆ とＳｉＨ₄ とＨｅと
を用い、ＷＦ₆ ／ＳｉＨ₄ ／Ｈｅの流量比が、３／３０
０／５００SCCM、雰囲気圧力が７０Ｐａ、基板温度が３
６０°Ｃの条件である。

【００３７】次に、このタングステンシリサイド膜３６
の上にレジスト膜３８を成膜し、このレジスト膜３８
に、フォトリソグラフィー法により、カソード孔に対応
する所定のパターンで、開口部４０を形成する。この開
口部４０の内径は、カソード孔の内径に相当し、たとえ
ば０．８μm 程度である。レジスト膜３８としては、特
に限定されないが、たとえばノボラック系のｇ線用レジ
ストを用いることができる。

【００３８】次に、このレジスト膜３８が形成された半
導体基板３０を、たとえば一般のプラズマエッチング装
置内に設置し、レジスト膜３８をマスクとして、エッチ
ング加工を行う。プラズマエッチング装置としては、特
に限定されないが、たとえばマイクロ波電子サイクロト
ロン共鳴プラズマ（ＥＣＲ）エッチング装置、誘導コイ
ル型プラズマ（ＩＣＰ）エッチング装置、ヘリコン波利
用プラズマエッチング装置、トランス結合プラズマ（Ｔ
ＣＰ）エッチング装置などを例示することができる。

【００３９】まず、たとえばＥＣＲエッチング装置を用
い、下記の条件で、図１（Ｂ）に示すように、タングス
テンシリサイド膜３６およびポリシリコン膜３４を連続
エッチングする。エッチングガスとしては、Ｃｌ₂ とＯ
₂ との混合ガスを用い、Ｃｌ₂ ／Ｏ₂ の流量比を７５／
５SCCMとする。雰囲気圧力は、１．０Ｐａである。ま
た、マイクロ波パワーは、９００Ｗであり、高周波（Ｒ
Ｆ）パワーは５０Ｗ（２ＭＨｚ）であり、基板温度は、
２０°Ｃである。

【００４０】続いて、絶縁層３１をエッチング加工す
る。エッチングに際しては、たとえば図３に示すＥＣＲ
型プラズマエッチング装置を用いる。そのエッチング条
件を、次に示す。

【００４１】

【表１】ガス：ＣＨＦ₃ /ＣＨ₂ Ｆ₂ ＝４５/ ５SCCM 圧力：０．２７Ｐａ μ波出力：１２００ＷＲＦバイアス：２２５Ｗ（８００ｋＨｚ）基板温度：２０°C 従来では、このような多層膜の連続エッチングにおい
て、高エネルギー条件の過剰なるオーバーエッチングに
より、レジスト膜３８が後退し、その開口部４０の側壁
も削られ、その下層に位置するタングステンシリサイド
膜３６も一部エッチングされて、テーパ形状が形成され
る。これは、導電層３５および絶縁層３２を同一のレジ
スト膜３８でエッチング加工するために、レジスト膜３
８がプラズマエッチングに曝される時間が、従来のコン
タクトホール形成用エッチング技術に比較して長くなっ
たためと考えられる。しかしながら、本実施例では、絶
縁層３１中に水素含有層３３を有するため、水素リッチ
な（数十ｗｔ％）水素含有層３３がエッチングされてい
る際生じたＨが、ホール４４近傍のＣ／Ｆ比を増大させ
堆積性雰囲気を形成する事により、通常のＳｉＯ₂ エッ
チング時に見られる様なフロロカーボン系堆積物が側壁
保護膜４１となってフォトレジスト３８の後退を防止す
る。したがって、導電層３５の開口部側壁までもオーバ
エッチングされることはない。その結果、タングステン
シリサイド膜３６の肩落ちなども防止することができ、
良好な異方性形状のカソード孔４４を形成することがで
きる。

【００４２】次に、図１（Ｄ）に示すように、レジスト
膜３８をレジストアッシングにより除去する。レジスト
アッシングは、５００SCCMのＯ₂ を用い、雰囲気圧力
３．０Ｐａ、基板温度２００°Ｃ、高周波（ＲＦ）パワ
ー３００Ｗの条件で行う。このレジスト膜３８の除去時
と同時またはその後の工程で、側壁保護膜４１も除去す
る。

【００４３】次に、図２（Ｅ）に示すように、電子ビー
ム蒸着法などを用いて、タングステンシリサイド膜３６
の上に、剥離層４６を形成する。剥離層４６は、たとえ
ばアルミニウム金属層などで構成される。その剥離層４
６の層厚は、特に限定されないが、たとえば５０ｎｍ程
度である。電子ビーム蒸着時の基板角度は、約２０度程
度（斜め入射蒸着）が好ましい。雰囲気圧力は、たとえ
ば１．０Ｐａである。

【００４４】次に、図２（Ｆ）に示すように、たとえば
電子ビーム蒸着法を用いて、剥離層４６の上にカソード
形成層４８を堆積させる。カソード形成層４８として
は、好適にはモリブデン（Ｍｏ）を用いるが、その他の
高融点金属、あるいはその他の金属、化合物などを使用
することもできる。電子ビーム蒸着時の基板の角度は、
約９０度が好ましい。カソード形成層４８を約１．０μ
m の層厚で形成することで、カソード孔４４の底部に位
置する基板３０の表面には、鋭角円錐状のカソード５０
が均一な形状および高さで形成される。各カソード５０
の形状、特に高さは、カソード形成層４８の各開口部４
８ａが閉じるまでの時間などに依存する。本実施例で
は、タングステンシリサイド膜３６の開口部の側壁に、
テーパや肩落ちがないことから、カソード形成層４８の
ステップカバレッジも一定となり、その各開口部４８ａ
が閉じるまでの時間も一定であり、各カソード５０の形
状、特に高さを均一にすることができる。

【００４５】次に、図２（Ｇ）に示すように、水：フッ
酸が約５：１の割合のフッ酸でウエットエッチング（約
３０秒）を行い、アルミニウムなどで構成される剥離層
４６をエッチング除去し、その上に位置するカソード形
成層４８をリフトオフ除去する。カソード孔４４内に
は、均一形状および高さのマイクロカソード２０が残
る。

【００４６】その後は、基板３０の上に、蛍光体膜が形
成された透明基板または透明導電膜が形成された透明基
板などを真空状態で張り合せて、ＦＥＤまたは撮像素子
が形成される。第２実施例本発明の第２実施例では、水素含有層３３をプラズマＣ
ＶＤ法により成膜される窒化シリコン膜で構成する。

【００４７】以下、詳細に説明する。ただし、第１実施
例に示すプロセスと共通する部分の構成およびプロセス
は、その説明を省略する。半導体基板３０の表面に、図
１（Ａ）に示すように、主絶縁層３２と水素含有層３３
とを成膜する。主絶縁層３２は、たとえばＣＶＤ法によ
り成膜される酸化シリコンで構成され、水素含有層３３
は、主絶縁層３２を成膜するためのＣＶＤに引き続いて
行われるプラズマＣＶＤにより成膜される水素含有窒化
シリコンで構成される。酸化シリコン膜で構成される主
絶縁層３２は、たとえば以下の条件でＣＶＤにより成膜
される。ＣＶＤ原料ガスとして、ＳｉＨ₄ とＯ₂ とを用
い、ＳｉＨ₄ ／Ｏ₂ の流量比が、３００／３００SCCM、
雰囲気圧力が３００Ｐａ、基板温度が４００°Ｃ、成膜
時間が４分の条件である。主絶縁層３２の層厚は、たと
えば０．８μm である。

【００４８】引き続いてプラズマＣＶＤにより成膜され
る水素含有窒化シリコン膜で構成される水素含有層３３
は、たとえば以下の条件のプラズマＣＶＤで成膜され
る。プラズマＣＶＤ原料ガスとして、ＳｉＨ₄ とＮＨ₃
とＮ₂ とを用い、ＳｉＨ₄ ／ＮＨ₃ ／Ｎ₂ の流量比が、
２００／２０００／１０００SCCM、雰囲気圧力が３００
Ｐａ、基板温度が３５０°Ｃ、成膜時間が１分の条件で
ある。この水素含有層３３の層厚は、たとえば０．２μ
m である。

【００４９】次に、導電層３５となるポリシリコン膜３
４およびタングステンシリサイド膜３６を成膜する。こ
れらの成膜条件は、前記第１実施例と同様である。次
に、このタングステンシリサイド膜３６の上にレジスト
膜３８を成膜し、このレジスト膜３８に、フォトリソグ
ラフィー法により、カソード孔に対応する所定のパター
ンで、開口部４０を形成する。この開口部４０の内径
は、カソード孔の内径に相当し、たとえば０．８μm 程
度である。レジスト膜３８としては、特に限定されない
が、たとえばノボラック系のｇ線用レジストを用いるこ
とができる。

【００５０】次に、このレジスト膜３８が形成された半
導体基板３０を、たとえば一般のプラズマエッチング装
置内に設置し、レジスト膜３８をマスクとして、エッチ
ング加工を行う。プラズマエッチング装置としては、特
に限定されないが、たとえばマイクロ波電子サイクロト
ロン共鳴プラズマ（ＥＣＲ）エッチング装置、誘導コイ
ル型プラズマ（ＩＣＰ）エッチング装置、ヘリコン波利
用プラズマエッチング装置、トランス結合プラズマ（Ｔ
ＣＰ）エッチング装置などを例示することができる。

【００５１】まず、たとえばＥＣＲエッチング装置を用
い、前記第１実施例と同様な条件で、図１（Ｂ）に示す
ように、タングステンシリサイド膜３６およびポリシリ
コン膜３４を連続エッチングする。続いて、絶縁層３１
をエッチング加工する。エッチングに際しては、たとえ
ば図４に示すＩＣＰ型プラズマエッチング装置を用い
る。そのエッチング条件を、次に示す。

【００５２】

【表２】ガス：Ｃ₂ Ｆ₆ ＝５０SCCM 圧力：０．２７Ｐａソース出力：２０００Ｗ（２ＭＨｚ）ＲＦバイアス：１０００Ｗ（１．８ＭＨｚ）基板温度：２０°C 上部電極温度：２５０°C 上記の条件では、前記第１実施例と同様な理由から、水
素リッチな（数十ｗｔ％）水素含有層３３がエッチング
されている際生じたＨが、ホール４４近傍のＣ／Ｆ比を
増大させ堆積性雰囲気を形成する事により、通常のＳｉ
Ｏ₂ エッチング時に見られる様なフロロカーボン系堆積
物が側壁保護膜４１となってフォトレジスト３８の後退
を防止する。したがって、導電層３５の開口部側壁まで
もオーバエッチングされることはない。その結果、タン
グステンシリサイド膜３６の肩落ちなども防止すること
ができ、良好な異方性形状のカソード孔４４を形成する
ことができる。

【００５３】その後の工程は、前記第１実施例の場合と
同様である。以上のように、本実施例では、前記第１実
施例と同様に、図２（Ｇ）に示すように、良好且つ均一
形状のマイクロチップカソード５０を実現できた。第３実施例本発明の第３実施例では、水素含有層３３をプラズマＣ
ＶＤ法により成膜される水素含有非晶質シリコン層で構
成する。

【００５４】以下、詳細に説明する。ただし、第１実施
例に示すプロセスと共通する部分の構成およびプロセス
は、その説明を省略する。半導体基板３０の表面に、図
１（Ａ）に示すように、主絶縁層３２と水素含有層３３
とを成膜する。主絶縁層３２は、たとえばＣＶＤ法によ
り成膜される酸化シリコンで構成され、水素含有層３３
は、主絶縁層３２を成膜するためのＣＶＤに引き続いて
行われるプラズマＣＶＤにより成膜される水素含有非晶
質シリコンで構成される。酸化シリコン膜で構成される
主絶縁層３２は、たとえば以下の条件でＣＶＤにより成
膜される。ＣＶＤ原料ガスとして、ＳｉＨ₄ とＯ₂ とを
用い、ＳｉＨ₄ ／Ｏ₂ の流量比が、３００／３００SCC
M、雰囲気圧力が３００Ｐａ、基板温度が４００°Ｃ、
成膜時間が４分の条件である。主絶縁層３２の層厚は、
たとえば０．８μm である。

【００５５】引き続いてプラズマＣＶＤにより成膜され
る水素含有非晶質シリコン膜で構成される水素含有層３
３は、たとえば以下の条件のプラズマＣＶＤで成膜され
る。プラズマＣＶＤ原料ガスとして、ＳｉＨ₄ とＨｅと
を用い、ＳｉＨ₄ ／Ｈｅの流量比が、５００／５０SCC
M、雰囲気圧力が８０Ｐａ、基板温度が４００°Ｃ、成
膜時間が３０秒の条件である。この水素含有層３３の層
厚は、たとえば０．２μm である。

【００５６】次に、導電層３５となるポリシリコン膜３
４およびタングステンシリサイド膜３６を成膜する。こ
れらの成膜条件は、前記第１実施例と同様である。次
に、このタングステンシリサイド膜３６の上にレジスト
膜３８を成膜し、このレジスト膜３８に、フォトリソグ
ラフィー法により、カソード孔に対応する所定のパター
ンで、開口部４０を形成する。この開口部４０の内径
は、カソード孔の内径に相当し、たとえば０．８μm 程
度である。レジスト膜３８としては、特に限定されない
が、たとえばノボラック系のｇ線用レジストを用いるこ
とができる。

【００５７】次に、このレジスト膜３８が形成された半
導体基板３０を、たとえば一般のプラズマエッチング装
置内に設置し、レジスト膜３８をマスクとして、エッチ
ング加工を行う。プラズマエッチング装置としては、特
に限定されないが、たとえばマイクロ波電子サイクロト
ロン共鳴プラズマ（ＥＣＲ）エッチング装置、誘導コイ
ル型プラズマ（ＩＣＰ）エッチング装置、ヘリコン波利
用プラズマエッチング装置、トランス結合プラズマ（Ｔ
ＣＰ）エッチング装置などを例示することができる。

【００５８】まず、たとえばＥＣＲエッチング装置を用
い、前記第１実施例と同様な条件で、図１（Ｂ）に示す
ように、タングステンシリサイド膜３６およびポリシリ
コン膜３４を連続エッチングする。続いて、絶縁層３１
をエッチング加工する。エッチングに際しては、たとえ
ば図５に示すヘリコン波型プラズマエッチング装置を用
いる。そのエッチング条件を、次に示す。

【００５９】

【表３】ガス：Ｃ₄ Ｆ₈ ／ＣＨ₂ Ｆ₂ ＝５０／５SCCM 圧力：０．２Ｐａソース出力：２５００Ｗ（１３．５６ＭＨｚ）ＲＦバイアス：２００Ｗ（４００ｋＨｚ）基板温度：２０°C 上記の条件では、前記第１実施例と同様な理由から、水
素リッチな（数十ｗｔ％）水素含有層３３がエッチング
されている際生じたＨが、ホール４４近傍のＣ／Ｆ比を
増大させ堆積性雰囲気を形成する事により、通常のＳｉ
Ｏ₂ エッチング時に見られる様なフロロカーボン系堆積
物が側壁保護膜４１となってフォトレジスト３８の後退
を防止する。したがって、導電層３５の開口部側壁まで
もオーバエッチングされることはない。その結果、タン
グステンシリサイド膜３６の肩落ちなども防止すること
ができ、良好な異方性形状のカソード孔４４を形成する
ことができる。

【００６０】その後の工程は、前記第１実施例の場合と
同様である。以上のように、本実施例では、前記第１実
施例と同様に、図２（Ｇ）に示すように、良好且つ均一
形状のマイクロチップカソード５０を実現できた。第４実施例本発明の第４実施例では、水素含有層３３をイオン注入
Ｄ法により形成する。

【００６１】以下、詳細に説明する。ただし、第１実施
例に示すプロセスと共通する部分の構成およびプロセス
は、その説明を省略する。本実施例では、半導体基板３
０の表面に、層厚１μm の酸化シリコン層を、次に示す
条件のＣＶＤ法により成膜する。ＣＶＤ原料ガスとし
て、ＳｉＨ₄ とＯ₂とを用い、ＳｉＨ₄ ／Ｏ₂ の流量比
が、３００／３００SCCM、雰囲気圧力が３００Ｐａ、基
板温度が４００°Ｃ、成膜時間が５分の条件である。

【００６２】引き続いて、以下に示す条件で、Ｈ₂ ⁺の
イオン注入を酸化シリコン層の全面に行った。ドーパン
トとしては、Ｈ₂ ⁺を用い、ビーム電流５ｍＡ、加速電
圧１０ｋＶ、ドーズ量１×１０¹⁶／ｃｍ² の条件であ
る。このイオン注入の結果、絶縁層３１の表面に水素含
有層３３が５０ｎｍ形成されることが確認された。

【００６３】次に、導電層３５となるポリシリコン膜３
４およびタングステンシリサイド膜３６を成膜する。こ
れらの成膜条件は、前記第１実施例と同様である。次
に、このタングステンシリサイド膜３６の上にレジスト
膜３８を成膜し、このレジスト膜３８に、フォトリソグ
ラフィー法により、カソード孔に対応する所定のパター
ンで、開口部４０を形成する。この開口部４０の内径
は、カソード孔の内径に相当し、たとえば０．８μm 程
度である。レジスト膜３８としては、特に限定されない
が、たとえばノボラック系のｇ線用レジストを用いるこ
とができる。

【００６４】次に、このレジスト膜３８が形成された半
導体基板３０を、たとえば一般のプラズマエッチング装
置内に設置し、レジスト膜３８をマスクとして、エッチ
ング加工を行う。プラズマエッチング装置としては、特
に限定されないが、たとえばマイクロ波電子サイクロト
ロン共鳴プラズマ（ＥＣＲ）エッチング装置、誘導コイ
ル型プラズマ（ＩＣＰ）エッチング装置、ヘリコン波利
用プラズマエッチング装置、トランス結合プラズマ（Ｔ
ＣＰ）エッチング装置などを例示することができる。

【００６５】まず、たとえばＥＣＲエッチング装置を用
い、前記第１実施例と同様な条件で、図１（Ｂ）に示す
ように、タングステンシリサイド膜３６およびポリシリ
コン膜３４を連続エッチングする。続いて、絶縁層３１
をエッチング加工する。エッチングに際しては、たとえ
ば図３に示すＥＣＲ型プラズマエッチング装置を用い
る。そのエッチング条件を、次に示す。

【００６６】

【表４】ガス：ＣＨＦ₃ ／ＣＨ₂ Ｆ₂ ＝４５／５SCCM 圧力：０．２７Ｐａ μ波出力：１２００ＷＲＦバイアス：２２５Ｗ（８００ｋＨｚ）基板温度：２０°C 上記の条件では、前記第１実施例と同様な理由から、水
素リッチな（数十ｗｔ％）水素含有層３３がエッチング
されている際生じたＨが、ホール４４近傍のＣ／Ｆ比を
増大させ堆積性雰囲気を形成する事により、通常のＳｉ
Ｏ₂ エッチング時に見られる様なフロロカーボン系堆積
物が側壁保護膜４１となってフォトレジスト３８の後退
を防止する。したがって、導電層３５の開口部側壁まで
もオーバエッチングされることはない。その結果、タン
グステンシリサイド膜３６の肩落ちなども防止すること
ができ、良好な異方性形状のカソード孔４４を形成する
ことができる。

【００６７】その後の工程は、前記第１実施例の場合と
同様である。以上のように、本実施例では、前記第１実
施例と同様に、図２（Ｇ）に示すように、良好且つ均一
形状のマイクロチップカソード５０を実現できた。以
上、本発明を４つの実施例に基づいて説明したが、当然
の事ながら本発明は上述の実施例に限定されるものでな
く、プラズマ源や、装置構成、水素含有層等の構造、Ｃ
ＶＤやエッチング等のプロセス条件は、本発明の趣旨を
逸脱しない範囲で適宜選択できるのは言うまでもない。

【００６８】

【発明の効果】以上説明してきたように、本発明によれ
ば、電界放出型ディスプレイのマイクロカソードの製造
工程において、絶縁層からエッチング中放出されるＨの
作用により、カソード孔近傍の堆積物生成が促進され、
レジストマスクの後退を防止し、走査用電極などとなる
導電層（たとえばＷＳｉ_x）の肩落ちが抑制できる。こ
のため、均一なカソード形状を形成することが可能にな
り、放電電流の安定化を達成できる。

【００６９】また、エッチングの際、チェンバー全体の
雰囲気を堆積性にするわけではないので、再現性低下や
パーティクル増加のおそれが少ない。

【図面の簡単な説明】

【図１】図１（Ａ）〜（Ｄ）は本発明の実施例に係るマ
イクロカソードの製造過程を示す要部断面図である。

【図２】図２（Ｅ）〜（Ｇ）は図１に示す製造過程の続
きの過程を示す要部断面図である。

【図３】図３は本発明の実施例で用いるプラズマエッチ
ング装置の概略要部断面図である。

【図４】図４は本発明の他の実施例で用いるプラズマエ
ッチング装置の概略要部断面図である。

【図５】図５は本発明のさらに他の実施例で用いるプラ
ズマエッチング装置の概略要部断面図である。

【図６】図６は従来例に係るマイクロカソードの製造方
法を示す要部断面図である。

【符号の説明】

３０… 半導体基板３１… 絶縁層３２… 主絶縁層３３… 水素含有層３４… ポリシリコン膜３５… 導電層３６… タングステンシリサイド膜３８… レジスト膜４０… 開口部４１… 側壁保護膜４４… カソード孔４６… 剥離層４８… カソード形成層５０… マイクロカソード１０７… ステージ

Claims

【特許請求の範囲】

【請求項１】基板の表面に、絶縁層、次いで導電層を
少なくとも成膜する工程と、上記導電層の上に、レジスト膜を形成する工程と、カソード孔が形成される予定の所定パターンで上記レジ
スト膜をパターン加工する工程と、上記レジスト膜をマスクとしてエッチング加工を行い、
上記導電層および絶縁層にカソード孔を形成する工程
と、上記絶縁層に形成されたカソード孔内に、マイクロカソ
ードを形成する工程とを有し、上記絶縁層が、少なくとも水素を含有する層を有するこ
とを特徴とする電界放出型マイクロカソードの製造方
法。
【請求項２】上記絶縁層中の水素含有層が、プラズマ
ＣＶＤ法により成膜される水素含有窒化シリコンである
請求項１に記載の電界放出型マイクロカソードの製造方
法。
【請求項３】上記絶縁層中の水素含有層が、非晶質シ
リコン層である請求項１に記載の電界放出型マイクロカ
ソードの製造方法。
【請求項４】上記絶縁層に、Ｈ₂ ⁺をイオン注入する
ことにより、水素含有層を上記絶縁層中に形成する請求
項１に記載の電界放出型マイクロカソードの製造方法。
【請求項５】上記絶縁層中の水素含有層が、プラズマ
ＣＶＤ法により成膜される水素含有酸化シリコンである
請求項１に記載の電界放出型マイクロカソードの製造方
法。