KR20050006037A - 반도체 장치의 제조방법 및 반도체 장치 - Google Patents

반도체 장치의 제조방법 및 반도체 장치 Download PDF

Info

Publication number
KR20050006037A
KR20050006037A KR1020040048814A KR20040048814A KR20050006037A KR 20050006037 A KR20050006037 A KR 20050006037A KR 1020040048814 A KR1020040048814 A KR 1020040048814A KR 20040048814 A KR20040048814 A KR 20040048814A KR 20050006037 A KR20050006037 A KR 20050006037A
Authority
KR
South Korea
Prior art keywords
semiconductor device
semiconductor element
resin
circuit board
fillet
Prior art date
Application number
KR1020040048814A
Other languages
English (en)
Inventor
나카다야스카즈
야마카게마사테루
하세가와나오키
Original Assignee
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 가부시키가이샤 filed Critical 린텍 가부시키가이샤
Publication of KR20050006037A publication Critical patent/KR20050006037A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83859—Localised curing of parts of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

내열 내습성이 뛰어나고 신뢰성이 높은 플립칩 방식의 반도체 장치를, 효율적으로 제조할 수 있는 반도체 장치의 제조방법, 및, 상기 방법에 의해 제조된 반도체 장치를 제공하는 것이며, 그 해결수단으로서는 반도체소자를 플립 칩 방식에 의해서 실장하는 반도체 장치의 제조방법에 있어서, 회로기판에 열경화성수지를 이용하여 반도체소자를 접합한 후, 반도체초자의 주변부에 광경화성 수지를 도포하고, 광경화해서 필릿을 형성하는 것을 특징으로 하는 반도체장치의 제조방법, 및 반도체소자가 플립칩방식에 의해 회로기판에 실장된 반도체장치에 있어서, 반도체 소자가 그 바로 아래부분에 있어서 열경화성수지에 의해 회로기판에 접합되고, 그 주변부에 있어서 광경화성수지에 의해 필릿이 형성되어서 이루어지는 것을 특징으로 하는 반도체 장치.

Description

반도체 장치의 제조방법 및 반도체 장치{PROCESS FOR PRODUCING SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE}
본 발명은, 반도체 장치의 제조방법 및 반도체 장치에 관한 것으로서, 더욱 자세하게는, 본 발명은, 내열 내습성이 뛰어나고 신뢰성이 높은 플립 칩 방식의 반도체 장치를, 효율적으로 제조할 수 있는 반도체 장치의 제조방법, 및, 상기 방법에 의해 제조된 반도체 장치에 관한 것이다.
IC나 LSI 등의 반도체소자를 사용한 전자 제품에 대해서, 민생용, 산업용을 불문하고, 항상 소형 경량화, 고기능화가 요구되고 있다. 이 때문에, 반도체소자를 본딩와이어에 의해 리드에 접속하고, 에폭시 수지나 세라믹스 등으로 몰드한 반도체 장치에 대신해서, 베어 칩을 그대로 실장하는 플립 칩 방식이 주류로 되어가고 있다.
도 1은, 반도체소자가 플립 칩 방식에 의해 실장된 반도체 장치의 일례의 단면도이다. 회로 기판(1)위의 전극(2)과 반도체소자(3)의 전극(4)이, 반도체소자(3)위의 범프(5)를 개입해서 대면하고 있다. 반도체소자(3)는, 열경화성의 이방도전성 접착제(6)에 의해, 회로 기판(1)에 접합되어 대응하는 범프(5)와 전극(2)을 도통시키는 동시에, 불필요한 전극간의 절연을 실시하고 있다. 여기서 이방도전성 접착제는, 반도체소자의 주변부에는 비어져 나와서 필릿(7)을 형성하고 있다. 반도체소자 (3)의 주변부에 형성되고 있는 필릿(7)때문에, 열경화한 이방도전성 접착제의 내부에의 산소, 수분 등의 참입이 저지되어서, 반도체소자가 보호되는 동시에, 반도체소자와 회로 기판과의 접착 면적이 커져, 반도체 장치의 내충격성 등의 강도가 향상된다.
반도체소자를 회로 기판에 접합해, 그 주변부에 필릿을 형성하기 위해서는, 반도체소자 바로아래의 언더 필과 주변부의 필릿에 상당하는 양의 액상의 열경화성 접착제를 회로 기판 위에 방울지게 떨어뜨리는, 반도체소자를 위치 결정해서 회로 기판상에 얹어놓아, 반도체소자에 하중을 걸어 필릿을 형성하는 열경화성 접착제를비어져 나오게 하여 반도체소자를 가열함으로써, 열경화성 접착제를 경화시킨다. 이 때, 언더 필의 부분에는, 반도체소자를 개입해서 열이 전해지므로, 열경화성 접착제를 10초 이내에 경화시킬 수가 있다. 그러나, 필릿의 부분의 열경화성 접착제에는, 직접적인 전열이 일어나지 않으므로, 경화에 시간이 걸려, 이 때문에 반도체 장치의 제조의 생산성이 향상되지 않는다고 하는 문제가 있었다.
열에 의해서도, 광에 의해서도 경화가 가능한 열-광경화성 수지가, 반도체 장치의 제조용의 수지로서 개발되고 있다. 이 수지는, 반도체소자의 바로 아래의 부분을 가열에 의해 열경화시킨 후, 미경화의 필릿부에 광을 조사함으로서 경화시키는 것이 가능하다. 그러나, 현재 개발되고 있는 수지는, 반응 온도가 300℃까지 상승하는 것이나, 반응성이 높기 때문에 시린지내에서 반응이 시작되는 위험성이 있다고 하는 문제가 있다. 또, 촉매가 강한 산이기 때문에, 회로의 부식을 일으킬 우려가 있다.
본 발명은, 내열 내습성이 뛰어나 신뢰성이 높은 플립 칩 방식의 반도체 장치를, 효율적으로 제조할 수 있는 반도체 장치의 제조방법, 및, 상기방법에 의해 제조된 반도체 장치를 제공하는 것을 목적으로 해서 이루어진 것이다.
도 1은, 반도체 장치의 일례의 단면도
도 2는, 본 발명의 반도체 장치의 제조방법의 한 양태의 설명도
도 3은, 본 발명의 반도체 장치의 제조방법의 한 양태의 설명도
<도면의 주요부분에 대한 부호의 설명>
1: 회로 기판 3: 전극
3: 반도체소자 4: 전극
5: 범프 6: 이방도전성 접착제
7: 필릿 8: 열경화성 수지
9: 광경화성 수지
본 발명자들은, 상기의 과제를 해결하기 위하여 예의 연구를 거듭한 결과, 반도체소자를 열경화성 수지를 이용해서 회로 기판에 접합한 후, 반도체소자의 주변부에 광경화성 수지를 도포하고, 광경화해 필릿을 형성함으로써, 내열 내습성이뛰어나고 신뢰성이 높은 플립칩 방식의 반도체 장치를, 단시간에 효율적으로 제조할 수 있는 것을 발견해, 이 식견에 의거해서 본 발명을 완성하기에 이르렀다.
즉, 본 발명은,
(1) 반도체소자를 플립 칩 방식에 의해 실장하는 반도체 장치의 제조방법에 있어서, 회로 기판에 열경화성 수지를 이용해서 반도체소자를 접합한 후, 반도체소자의 주변부에 광경화성 수지를 도포하고, 광경화해서 필릿을 형성하는 것을 특징으로 하는 반도체 장치의 제조방법, 및,
(2) 반도체소자가 플립 칩 방식에 의해 회로 기판에 실장된 반도체 장치에 있어서, 반도체소자가 그 직하부에 있어서 열경화성 수지에 의해 회로기판에 접합되어 그 주변부에 있어서 광경화성 수지에 의해 필릿이 형성되어서 이루어지는 것을 특징으로 하는 반도체 장치를 제공하는 것이다.
(발명의 실시형태)
본 발명의 반도체 장치의 제조방법에 있어서는, 반도체소자를 플립 칩 방식에 의해서 실장하는 반도체 장치의 제조방법에 있어서, 회로 기판에 열경화성 수지를 이용해 반도체소자를 접합한 후, 반도체소자의 주변부에 광경화성 수지를 도포하고, 광경화해서 필릿을 형성한다.
플립 칩 방식에 의한 반도체소자의 실장이란, 패키징되어 있지 않은 알몸의 반도체소자 즉 베어 칩을 사용해, 반도체소자의 기능 면상의 전극과 기판 면상의 전극을 접속하는 실장 형태이다. 플립 칩 방식에 의하면, 실장 점유 면적과 실장 높이가 작고, 기기를 소형화, 박형화 할 수 있을 뿐만 아니라, 와이어 본딩 방식에비해서 전극 단자간의 접속길이가 짧아져, 고주파 신호의 손실을 줄일 수 있다.
본 발명방법에 있어서, 회로 기판에 열경화성 수지를 이용해서 반도체소자를 접합하는 방법에 특별히 제한은 없고, 예를 들면, 이방도전성 접착제(ACP)를 이용하는 방법, 이방도전성 접착 필름(ACF)을 이용하는 방법, 비도전성 접착제(NCP)를 이용하는 방법, 비도전성 접착 필름(NCF)을 이용하는 방법, ESC(Epoxy EncapsulatedSolderConnection)공법, C4(Controlled Collapse Chip Connection)공법, 초음파 플립칩공법등을 들 수 있다.
이방도전성 접착제는, 열경화성 수지에 도전성 입자를 분산시킨 액상내지 페이스트상의 접착제이며, 회로 기판에 이방도전성 접착제를 적하 또는 도포해, 반도체소자를 플립 칩 실장기의 헤드로 압접, 가열함으로써, 열경화성 수지를 경화시켜, 회로 기판과 반도체소자와의 접합, 대향 전극간의 도통 및 인접 전극간의 절연을 동시에 실시한다. 본 발명방법에 있어서는, 회로 기판에의 이방도전성 접착제의 적하량 또는 도포량을, 반도체소자의 직하부가 열경화성 수지에 의해 완전하게 채워지지만, 반도체소자의 외측에 열경화성 수지가 비어져 나오지 않는 양으로 하는 것이 바람직하다.
이방도전성 접착 필름은, 도전성 입자를 함유하는 열경화성 수지로 이루어지는 필름이며, 통상은 커버 필름과 박리 필름에 의해 양면이 덮여져 있다. 이방도전성 접착 필름을 소정의 치수로 절단 해, 커버 필름을 제거해서 회로 기판상에 얹어놓아, 박리 필름을 박리해서 반도체소자를 포개어 플립 칩 실장기의 헤드로 압접, 가열함으로써, 열경화성 수지를 경화시켜, 회로 기판과 반도체소자와의 접합, 대향전극간의 도통 및 인접 전극간의 절연을 동시에 실시한다. 본 발명방법에 있어서는, 이방도전성 접착 필름과 반도체소자의 형상과 치수를 일치시켜, 반도체소자의 직하부가 열경화성 수지에 의해 완전하게 채워지지만, 반도체소자의 외측에 열경화성 수지가 비어져 나오지 않는 크기로 하는 것이 바람직하다.
이방도전성 접착제 또는 이방도전성 접착 필름에 함유시키는 도전성 입자로서는, 예를 들면, 니켈, 은, 금등의 금속 입자, 이들의 금속이 도금된 수지 입자, 유리 입자, 세라믹 입자 등을 들 수 있다. 이방도전성 접착제 또는 이방도전성 접착 필름을 구성하는 열경화성 수지로서는, 예를 들면, 에폭시 수지, 폴리이미드 수지, 우레탄 아크릴레이트 수지 등을 들 수 있다.
비도전성 접착제 또는 비도전성 접착 필름을 이용하는 방법에 있어서는, 반도체소자와 회로 기판을 비도전성 접착제 또는 비도전성 접착 필름을 개입해서 접착해, 이것을 압착해서 대응하는 각 전극(범프)간을 도통시켜, 그 외의 불필요한 전극간은 도통시키지 않는 상태로 한다. 계속되어 비도전성 접착제 또는 비도전성 접착 필름의 열경화성 수지를 경화시킨다. 비도전성 접착제 또는 비도전성 접착 필름을 이용하는 방법에 있어서도, 반도체소자의 직하부가 열경화성 수지에 의해 완전하게 채워지지만, 반도체소자의 외측에 열경화성 수지가 비어져 나오지 않는 상태로 하는 것이 바람직하다.
ESC 공법은, 회로 기판상에 열경화성 수지를 도포하고, 반도체소자의 기능 면상의 전극에 형성된 금선 범프와 회로 기판 면상의 전극에 형성된 땜납 프리코트로 금속 접합을 형성하는 동시에, 열경화성 수지를 경화시킨다.
C4 공법에서는, 반도체소자의 기능면의 전극상에 형성된 고융점 땜납 범프와 회로 기판 면상의 전극에 형성된 공정땜납 범프를 용융 접합한 후, 반도체소자의 바로아래에 열경화성의 언더 필 수지를 충전해서 경화시킨다.
초음파 플립칩공법에서는, 반도체소자의 기능 면상의 전극에 형성된 금선 범프와 회로 기판 면상의 금 전극을 접촉시켜, 가압하면서 기판면에 평행한 방향으로 초음파 진동을 가해 금속을 접합한 후, 반도체소자의 바로아래에 열경화성의 언더 필 수지를 충전해서 경화시킨다.
ESC 공법, C4 공법 및 초음파 플립칩공법에서는, 전극간에 금속 접합이 형성되고 있지만, 반도체소자의 바로아래에는 열경화성 수지가 충전되어 경화되고 있으므로, 본 발명방법에 있어서는, 이들의 방법에 있어서도, 회로 기판에 열경화성 수지를 이용해서 반도체소자가 접합되고 있다고 한다. 이들의 방법에 있어서도, 반도체소자의 직하부가 열경화성 수지에 의해 완전하게 채워지지만, 반도체소자의 외측에 열경화성 수지가 비어져 나오지 않는 상태로 하는 것이 바람직하다.
본 발명방법에 있어서는, 회로 기판에 열경화성 수지를 이용해서 반도체소자를 접합한 후, 반도체소자의 주변부에 광경화성 수지를 도포하고, 광경화해서 필릿을 형성한다. 광경화성 수지는, 중합성 프리폴리머 및 광중합 개시제를 기본 성분으로 하고, 필요에 따라서, 반응성 희석제, 가교성 모노머, 가교성 프리폴리머, 다른 수지등을 배합할 수 있다. 본 발명방법에 있어서는, 라디칼 중합체성의 광경화성 수지와 양이온 중합성의 광경화성 수지의 어느 것이나 모두 이용할 수 있다.
라디칼 중합용의 광중합 개시제로서는, 예를 들면, 벤조인, 벤조인에틸에테르, 아세트페논, 디메틸아미노아세트페논, 1-하이드록시 시클로 헥실 케톤, 벤조페논, p-페닐벤조페논, 디클로로벤조페논, 2-메틸 안트라퀴논, 2-아미노 안트라 퀴논, 2-에틸티옥산톤, 벤질 디메틸 케탈등을 들 수 있다. 라디칼 중합용의 중합성 프리폴리머로서는, 예를 들면, 우레탄(메타) 아크릴레이트, 폴리에스테르(메타) 아크릴레이트, 폴리 에테르(메타) 아크릴레이트, 에폭시(메타) 아크릴레이트, 폴리 (메타) 아크릴산 에스테르의 곁사슬에 탄소- 탄소 이중 결합을 가지는 화합물 등을 들 수 있다.
양이온 중합용의 광중합 개시제로서는, 예를 들면, 방향족 술포늄이온, 방향족 옥소술포늄이온, 방향족 디아조늄이온, 방향족 요드늄이온등의 오늄이온과 테트라 플루오르 보레이트, 헥사 플루오르 포스페이트, 헥사플루오안티모네이트, 헥사플르오로아르세네이트등의 음이온을 조합한 화합물을 들 수가 있고, 구체적으로는, p-메톡시벤젠디아조늄헥사플루오로호스페이트, 디페닐요드늄헥사플루오로포스페이트, 트리페닐술포늄헥사플루오로안티모네이트 등을 들 수 있다. 양이온 중합용의 중합성 프리폴리머로서는, 예를 들면, 폴리에테르글리시딜, 폴리에스테르글리시딜, 고리형상 지방족에폭시 수지, 복소고리식 에폭시 수지, 노볼락형 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 AD형 에폭시 수지, 폴리(메타) 아크릴산 에스테르의 곁사슬에 글리시딜기를 가지는 화합물 등을 들 수 있다.
반응성 희석제로서는, 예를 들면, 시클로 헥실(메타) 아크릴레이트, 2-에틸 헥실(메타) 아크릴레이트, 라우릴(메타) 아크릴레이트, 스테아릴(메타) 아크릴레이트, N-하이드록시 에틸(메타) 아크릴 아미드, N-비닐아세트아미드, 비스페놀 A디글리시딜에테르의 핵수소화물등을 들 수 있다. 가교성 모노머로서는, 예를 들면, 1, 4―부탄디올디(메타) 아크릴레이트, 네오펜틸글리콜디(메타) 아크릴레이트, 펜타에리트리톨 트리(메타) 아크릴레이트 등을 들 수 있다. 가교성 프리폴리머로서는, 예를 들면, 폴리에틸렌글리콜디(메타) 아크릴레이트, 폴리프로필렌글리콜디(메타) 아크릴레이트, 노보락폴리글리시딜에테르 등을 들 수 있다. 다른 수지로서는, 예를 들면, 폴리우레탄, 폴리에스텔, 폴리아미드, 폴리이미드, 폴리카보네이트, 페놀 수지, 요소수지, 멜라민 수지 등을 들 수 있다.
본 발명방법에 있어서, 반도체소자의 주변부에 광경화성 수지를 도포하는 방법에 특별히 제한은 없고, 예를 들면, 소형의 반도체소자의 경우는, 반도체소자의 주변의 일점에 분배자등에 의해 액상의 광경화성 수지를 공급하면, 광경화성 수지는 반도체소자의 사방에 골고루 미친다. 또, 대형의 반도체소자의 경우는, 분배자 헤드 등을 이동시키면서, 반도체소자의 사방에 액상의 광경화성 수지를 공급할 수가 있다. 본 발명방법에 있어서는, 반도체소자의 직하부가 열경화성 수지에 의해 완전하게 채워져서 열경화 되고, 반도체소자의 외측에는 열경화성 수지가 비어져 나오지 않는 상태로 되고 있으므로, 반도체소자의 주변부에 광경화성 수지만으로 이루어지는 필릿을 형성할 수 있다.
본 발명방법에 있어서, 반도체소자의 주변부에 도포된 광경화성 수지를 광경화시키는 방법에 특별히 제한은 없고, 예를 들면, 스폿 광원을 이용해서 도포된 광경화성 수지에 광을 조사함으로써, 광경화성 수지를 경화시킬 수 있다. 조사하는 광의 파장은, 광경화성 수지에 배합된 광중합 개시제의 종류에 따라서 선택할 수있고, 예를 들면, 파장 400~700nm의 가시광선, 파장 300~450nm의 자외선, 파장 240~400nm 의 250nm대 증강 자외선 등을 들 수 있다. 광의 조사강도는, 1,000~ 6,000 mW/cm2인 것이 바람직하고, 3,000~4,000 mW/cm2인 것이 보다 바람직하다. 광의 조사 강도가 1,000 mW/cm2미만이면, 광경화성 수지를 단시간에 경화시키는 것이 곤란하게 될 우려가 있다. 광의 조사 강도가 6,000 mW/cm2이하에서 광경화성 수지는 신속하게 경화하고, 통상은 6,000 mW/cm2를 초과하는 조사 강도는 필요하지 않다.
본 발명방법에 의하면, 회로 기판에 반도체소자를 접합하기 위한 열경화성 수지의 열경화에 필요로 하는 시간과, 반도체소자의 주변부에 도포한 광경화성 수지의 광경화에 필요로 하는 시간이 거의 동일한 정도이다. 따라서, 반도체 장치의 제조 라인에, 열경화성 수지의 도포 스테이지, 열경화성 수지의 열경화 스테이지, 광경화성 수지의 도포 스테이지 및 광경화성 수지의 광경화 스테이지를 이 순서로 설치하고, 열경화 스테이지와 광경화 스테이지를 동기시켜, 제조 라인에서 반제품을 이동시키면서 반도체 장치를 제조할 수 있다. 광경화성 수지의 도포 스테이지 및 광경화성 수지의 광경화 스테이지는 모두 소형이며, 종래의 제조 라인에 용이하게 부설 할 수 있어 종래의 제조 라인의 대대적인 개조를 하는 일 없이, 본 발명방법에 의해 반도체 장치를 제조할 수 있다.
도 2및 도 3은, 본 발명의 반도체 장치의 제조방법의 한 양태의 설명도이다.도 2에 표시되는 바와 같이, 회로 기판(1)위에 열경화성 수지(8)가 도포되고, 그 위에 반도체소자(3)가, 회로 기판(1)위의 전극(2)과 반도체소자(3)의 전극(4)이 범프(5)에 의해 도통되도록 위치 결정해서 얹어 놓여진다. 이 상태에서, 반도체소자가 플립칩 실장기의 헤드에 의해 가압 가열되고, 열경화성 수지가 경화해서, 반도체소자가 회로 기판에 접합된다. 열경화성 수지의 양은, 반도체소자의 바로 아래 부분을 정확히 채워서, 반도체소자의 외측에는 비어져나오지 않는 양으로 한다. 계속해서, 도 3에 표시되는 바와 같이, 반도체소자(3)의 주변부에 광경화성 수지(9)가 도포되고, 광조사에 의해 경화하여, 필릿이 형성된다. 반도체소자의 주변부에 형성되는 필릿 때문에, 열경화성 수지에의 산소, 수분등의 침수가 저지되어서, 반도체소자가 보호되는 동시에, 반도체소자와 회로 기판과의 접착 면적이 커져서, 반도체 장치의 내충격성 등의 강도가 향상된다.
본 발명의 반도체 장치는, 반도체소자가 플립칩 방식에 의해 회로 기판에 실장된 반도체 장치에 있어서, 반도체소자가 그 직하부에 있어서 열경화성 수지에 의해 회로 기판에 접합되고, 그 주변부에 있어서 광경화성 수지에 의해 필릿이 형성되어서 이루어지는 반도체 장치이다. 종래의 플립칩 방식의 반도체 장치에 있어서는, 회로 기판에 반도체소자를 접합하기 위한 열경화성 수지를 많이 사용하여, 반도체소자의 바로 아랫 부분으로부터 비어져 나온 열경화성 수지에 의해 필릿을 형성하고 있었다. 플립칩 방식의 반도체 장치에 있어서는, 열경화성 수지로서 이방도전성 접착제 또는 이방도전성 접착 필름이 이용되는 경우가 많다. 열경화성 수지로서 이방도전성 소재를 이용함으로써, 반도체소자와 회로 기판의 접합, 대향 전극간의 도통 및 인접 전극간의 절연을 동시에 실시할 수 있다. 그러나, 필릿을 형성하는 소재는, 이방도전성 소재일 필요는 없고, 반도체소자와 회로 기판의 접착 강도를 높이는 동시에, 반도체 장치 내부에의 산소, 수분등의 침수를 저지하고, 반도체 장치의 내열 내습성을 향상하여, 신뢰성을 높이는 것이 중요하다. 필릿을 형성하는 수지를 반도체소자의 바로 아래의 열경화성 수지와 동일한 수지로 하면, 필릿에 요구되는 성능에 최적의 수지를 선택하는 것은, 반드시 용이하지는 않다. 본 발명의 반도체 장치는, 반도체소자를 회로 기판에 접합하기 위한 열경화성 수지와, 필릿을 형성하기 위한 광경화성 수지를 각각 독립적으로 선택할 수 있으므로, 필릿에 본래 요구되는 성능을 충분히 충족하는 최적의 수지를 이용해서 필릿을 형성하고, 신뢰성이 높은 반도체 장치를 얻을 수 있다.
[실시예]
이하에, 실시예를 들어서 본 발명을 더욱 상세하게 설명하지만, 본 발명은 이들의 실시예에 의해 하등 한정되는 것은 아니다.
실시예 1
가로 16mm, 세로 45mm, 두께 50㎛의 폴리에틸렌 텔레프탈레이트 필름에, 두께 10㎛의 우레탄 접착제를 개재해서, 두께 35㎛의 구리박을 접합한 기판을 이용하여 선폭 200㎛이고 10회 회전의 코일 회로를 제작했다.
이 회로에, 비접촉 자동 식별용 IC[필립스사, I·code, 치수 1.5mm ×1.5mm]를, 플립 칩 실장기[규슈 마쓰시타 전기(주), FB30T-M]를 이용하여 이방도전성 페이스트[쿄우세라 케미컬(주), TAP0402E]를 접합 재료로서 실장을 실시했다. 이방도전성 페이스트의 도출량은, 면적에 의해 관리하고, 0.4mm2의 면적으로 도포를 실시했다. 이방도전성 페이스트에의 가열 온도는 칩아래 220℃, IC칩에의 하중은 2N으로 하고, 가압, 가열 시간 7초동안 실장을 실시했다.
실장된 IC의 측면에, 아크릴계 UV경화형 접착제 [Norland사, NOA88] 0.1g을 방울지게 떨어뜨렸다. IC측면이 UV경화형 접착제에 의해서 피복되고, 필릿이 형성되었다. UV스폿 광원[하마마츠 포토닉스(주), LC6]를 이용하여, 조사 시간 7초 동안 UV경화형 접착제의 경화를 실시하여, 트랜스폰더 회로를 완성했다.
제작한 트랜스폰더 회로 20매를, I·code 평가 킷[필립스사, SLEV400]을 이용하여, 트랜스폰더 회로로서의 동작을 확인한 후, 소형 환경 시험기[에스펙(주), SH-241]에, 60℃, 90%RH의 가열 가습 조건에서 1,000시간 투입했다. 가열 가습후의 회로를 실온에서 24시간 방치한 후, 재차 트랜스폰더 회로로서의 동작을 확인한 바, 20매중, 동작 불량으로 된 회로는 없었다.
실시예 2
UV경화형 접착제로서 에폭시계 UV경화형 접착제 [NorIand사, NEA123L]를 이용해서 필릿을 형성한 이외는, 실시예 1과 마찬가지로 해서, 트랜스폰더 회로를 제작했다.
실시예 1과 마찬가지로 해서, 트랜스폰더 회로 20매에 대해서, 회로로서의 동작을 확인한 후, 소형 환경 시험기에 60℃, 90%RH의 가열 가습 조건에서 1,000시간 투입했다. 가열 가습 후의 회로를 실온에서 24시간 방치한 후, 재차 트랜스폰더회로로서의 동작을 확인한 바, 20매중, 동작 불량으로 된 회로는 없었다.
비교예 1
실시예 1과 마찬가지로 해서, 폴리에틸렌 텔레프탈레이트 필름에, 구리박으로 이루어지는 코일 회로를 제작하고, 비접촉 자동 식별용 IC를, 플립 칩 실장기를 이용하고, 이방도전성 페이스트를 접합 재료로서 실장을 실시하여, 트랜스폰더 회로를 제작했다.
제작한 트랜스폰더 회로 20매를, UV경화형 접착제에 의한 필릿을 형성하는 일 없이, 회로로서의 동작을 확인한 후, 소형 환경 시험기에 60℃, 90%RH의 가열 가습 조건에서 1,000시간 투입했다. 가열 가습 후의 회로를 실온에서 24시간 방치한 후, 재차 트랜스폰더 회로로서의 동작을 확인한 바, 20매중, 18매의 회로가 동작 불량으로 되어 있었다.
비교예 2
UV경화형 접착제 대신에, 에폭시계 열경화형 접착제[(주) 쓰리본드, 2217H] 0.1g을 도포하고, 220℃의 오븐에 25초 투입해서 필릿을 형성한 이외는, 실시예 1과 마찬가지로 해서, 트랜스폰더 회로를 제작했다. 회로 기판의 폴리에틸렌 텔레프탈레이트 필름이 수축하고, 회로의 평활성이 현저하게 손상되었다.
실시예 1과 마찬가지로 해서, 트랜스폰더 회로 20매에 대해서, 회로로서의 동작을 확인한 후, 소형 환경 시험기에 60℃, 90%RH의 가열 가습조건에서 1,000시간 투입했다. 가열 가습 후의 회로를 실온에서 24시간 방치한 후, 재차 트랜스폰더 회로로서의 동작을 확인한 바, 20매중, 동작 불량으로 된 회로는 없었다.
비교예 3
UV경화형 접착제 대신에, 에폭시계 열경화형 접착제[(주) 쓰리본드, 2223] 0.1g을 도포하고, l50℃의 오븐에 25초 투입해서 필릿을 형성한 이외는, 실시예 1과 마찬가지로 해서, 트랜스폰더 회로를 제작했다.
실시예 1과 마찬가지로 해서, 트랜스폰더 회로 20매에 대해서, 회로로서의 동작을 확인한 후, 소형 환경 시험기에 60℃, 90%RH의 가열 가습 조건에서 1,000시간 투입했다. 가열 가습 후의 회로를 실온에서 24시간 방치한 후, 재차 트랜스폰더 회로로서의 동작을 확인한 바, 20매중, 15매의 회로가 동작 불량으로 되어 있었다.
실시예 1~2및 비교예 1~3의 결과를, 제 1표에 표시한다.
[표 1]
필릿형성접착제 경화조건 가열가습후의 불량(매) 비고
실시예1 아크릴계UV경화형 UV조사, 7초 0 -
실시예2 에폭시계UV경화형 UV조사, 7초 0 -
비교예1 없음 - 18 -
비교예2 에폭시계 열경화형 220℃, 25초 0 기판수축,외관불량
비교예3 에폭시계열경화형 150℃, 25초 15
아크릴계 UV경화형 접착제 또는 에폭시계 UV경화형 접착제를 이용해서 필릿을 형성한 실시예 1~2에서는, 7초의 UV조사에 의해 접착제가 경화해서, 뛰어난 내열 내습성을 가지는 필릿이 형성되고 있다. 반도체소자를 회로 기판에 접합하는 이방도전성 페이스트의 경화를 위한 가압 가열 시간도, 7초 이므로, 반도체 장치의 제조 라인에 있어서, 이방도전성 페이스트의 도포, 경화의 스테이지의 다음에, UV경화형 접착제의 도포, 경화의 스테이지를 설치함으로써, 이방도전성 페이스트의 경화 시간과 UV경화형 접착제의 경화 시간을 동기시켜, 반도체 장치의 생산성을 저하하는 일 없이, 이방도전성 페이스트에 의한 반도체소자의 접합과 UV경화형 접착제에 의한 필릿의 형성을 실시할 수 있다.
필릿을 형성하고 있지 않은 비교예 1의 반도체장치는, 내열 내습성이 불량이다. 에폭시계 열경화형 접착제를 이용하면, 비교예 2~3과 같이 열경화에 25초를 필요로 하므로 생산성의 저하는 피하지 못하고, 또, 220℃로 가열한 비교예2의 반도체장치는 내열내습성은 양호하지만, 기판이 수축해서 외관이 불량으로 되고, 150℃로 가열한 비교예 3의 반도체장치는, 외관에 이상은 없지만, 내열내습성이 불량이다.
본 발명방법에 의하면, 내열 내습성이 뛰어나고, 신뢰성이 높은 플립 칩 방식의 반도체 장치를, 효율적으로 제조할 수 있다. 본 발명의 반도체 장치는, 내열 내습성이 뛰어나다.

Claims (2)

  1. 반도체소자를 플립 칩 방식에 의해서 실장하는 반도체 장치의 제조방법에 있어서, 회로기판에 열경화성수지를 이용해서 반도체소자를 접합한 후, 반도체 소자의 주변부에 광경화성 수지를 도포하고, 광경화해서 필릿을 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 반도체소자가 플립 칩 방식에 의해 회로 기판에 실장된 반도체 장치에 있어서, 반도체소자가 그 직하부에서 열경화성 수지에 의해 회로 기판에 접합되고, 그 주변부에서 광경화성 수지에 의해 필릿이 형성되어서 이루어진 것을 특징으로 하는 반도체 장치.
KR1020040048814A 2003-07-08 2004-06-28 반도체 장치의 제조방법 및 반도체 장치 KR20050006037A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003271844A JP2005033053A (ja) 2003-07-08 2003-07-08 半導体装置の製造方法及び半導体装置
JPJP-P-2003-00271844 2003-07-08

Publications (1)

Publication Number Publication Date
KR20050006037A true KR20050006037A (ko) 2005-01-15

Family

ID=33562679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040048814A KR20050006037A (ko) 2003-07-08 2004-06-28 반도체 장치의 제조방법 및 반도체 장치

Country Status (6)

Country Link
US (1) US6927099B2 (ko)
JP (1) JP2005033053A (ko)
KR (1) KR20050006037A (ko)
DE (1) DE102004029232A1 (ko)
NL (1) NL1026573C2 (ko)
SG (1) SG118287A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101274674B1 (ko) * 2011-11-02 2013-06-17 에스케이하이이엔지 주식회사 자외선 또는 극초단파를 이용한 반도체 디바이스 접합 장치 및 그 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064239A (ja) * 2003-08-12 2005-03-10 Lintec Corp 半導体装置の製造方法
JP4671775B2 (ja) * 2004-06-25 2011-04-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4636850B2 (ja) * 2004-10-29 2011-02-23 富士通株式会社 電子部品の実装方法
JP2007194271A (ja) * 2006-01-17 2007-08-02 Olympus Imaging Corp 撮像素子の実装構造
JP4902229B2 (ja) * 2006-03-07 2012-03-21 ソニーケミカル＆インフォメーションデバイス株式会社 実装方法
JP5644286B2 (ja) * 2010-09-07 2014-12-24 オムロン株式会社 電子部品の表面実装方法及び電子部品が実装された基板
US9278584B2 (en) * 2011-10-31 2016-03-08 Innovative Technologies, Llc All-weather tire
TWI596985B (zh) * 2015-07-22 2017-08-21 億光電子工業股份有限公司 發光裝置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5864178A (en) * 1995-01-12 1999-01-26 Kabushiki Kaisha Toshiba Semiconductor device with improved encapsulating resin
JP2924830B2 (ja) * 1996-11-15 1999-07-26 日本電気株式会社 半導体装置及びその製造方法
JPH10340927A (ja) * 1997-06-06 1998-12-22 Matsushita Electron Corp 半導体装置の製造方法およびボンディング装置
US6225704B1 (en) * 1999-02-12 2001-05-01 Shin-Etsu Chemical Co., Ltd. Flip-chip type semiconductor device
US6589802B1 (en) * 1999-12-24 2003-07-08 Hitachi, Ltd. Packaging structure and method of packaging electronic parts
JP2001308145A (ja) * 2000-04-25 2001-11-02 Fujitsu Ltd 半導体チップの実装方法
US6635971B2 (en) * 2001-01-11 2003-10-21 Hitachi, Ltd. Electronic device and optical transmission module
DE10232636A1 (de) * 2002-07-18 2004-02-12 Delo Industrieklebstoffe Gmbh & Co. Kg Verfahren und Klebstoff zur Flip-Chip-Kontaktierung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101274674B1 (ko) * 2011-11-02 2013-06-17 에스케이하이이엔지 주식회사 자외선 또는 극초단파를 이용한 반도체 디바이스 접합 장치 및 그 방법

Also Published As

Publication number Publication date
NL1026573A1 (nl) 2005-01-11
SG118287A1 (en) 2006-01-27
DE102004029232A1 (de) 2005-05-25
US20050009241A1 (en) 2005-01-13
JP2005033053A (ja) 2005-02-03
US6927099B2 (en) 2005-08-09
NL1026573C2 (nl) 2007-08-24

Similar Documents

Publication Publication Date Title
US6326234B1 (en) Semiconductor device and method for manufacturing the same
KR101131366B1 (ko) 반도체 디바이스의 제조 방법 및 접착 필름
KR100382759B1 (ko) 이방성 도전 접착제를 이용한 반도체 장치의 실장 방법
US20040169275A1 (en) Area-array device assembly with pre-applied underfill layers on printed wiring board
JPH03131089A (ja) 回路基板の接続方法
JP4902229B2 (ja) 実装方法
KR20050006037A (ko) 반도체 장치의 제조방법 및 반도체 장치
JP2007042087A (ja) Ｒｆｉｄタグ及びその製造方法
KR100701133B1 (ko) 전기적 접속 장치 및 전기적 접속 방법
CN1953270A (zh) 具有预施用粘合剂的射频识别天线
EP2053647A2 (en) Semiconductor chip mounting method, semiconductor mounting wiring board producing method and semiconductor mounting wiring board
JP4627957B2 (ja) 半導体装置の製造方法及び積層型半導体装置
JP2985640B2 (ja) 電極接続体及びその製造方法
JPH09246423A (ja) 半導体装置
JPWO2009141949A1 (ja) 実装構造体の製造方法、および実装構造体
JP2007251197A (ja) 半導体装置の製造方法
MX2008012339A (es) Metodos para sujetar un montaje de circuito integrado de un chip invertido a un sustrato.
JP4032320B2 (ja) 電極の接続方法
JP4241148B2 (ja) Ｉｃカード及びその製造方法
JPH11224884A (ja) 電気回路の封止構造体およびその製造方法
JP2015170721A (ja) 接続体の製造方法、電子部品の接続方法、アライメント方法及び接続体
JP2712654B2 (ja) 電子部品の実装構造及び製造方法
JPH02101753A (ja) 半導体チップの取付構造
JPH11274238A (ja) 電子部品の実装構造および電子部品の実装方法
KR20120017171A (ko) 저가형 이방 도전성 페이스트를 사용한 전기적 접합 구조물의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid