DE102004029232A1 - Herstellungsverfahren eines Halbleiterbauelements und Halbleiterbauelement - Google Patents

Herstellungsverfahren eines Halbleiterbauelements und Halbleiterbauelement Download PDF

Info

Publication number
DE102004029232A1
DE102004029232A1 DE102004029232A DE102004029232A DE102004029232A1 DE 102004029232 A1 DE102004029232 A1 DE 102004029232A1 DE 102004029232 A DE102004029232 A DE 102004029232A DE 102004029232 A DE102004029232 A DE 102004029232A DE 102004029232 A1 DE102004029232 A1 DE 102004029232A1
Authority
DE
Germany
Prior art keywords
semiconductor element
semiconductor device
thermosetting resin
flip
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102004029232A
Other languages
English (en)
Inventor
Yasukazu Matsudo Nakata
Masateru Matsudo Yamakage
Naoki Kamihukuoka Hasegawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corp filed Critical Lintec Corp
Publication of DE102004029232A1 publication Critical patent/DE102004029232A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83859—Localised curing of parts of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Ein Verfahren zur Herstellung eines Halbleiterbauelements, welches, umfassend in einem Verfahren, die folgenden Schritte aufweist: Befestigung eines Halbleiterelements gemäß einem Flip-Chip-Bondingverfahren, das Aufkleben des Halbleiterelements auf eine Platine mit einem wärmehärtbaren Harz, Beschichtung der peripheren Abschnitte des verklebten Halbleiterelements mit einem photochemisch aushärtbaren Harz und Ausbildung einer Kehlnaht durch photochemisches Aushärten des photochemisch aushärtbaren Harzes; und ein Halbleiterbauelement, welches ein auf einer Platine gemäß dem Flip-Chip-Bondingverfahren befestigtes Halbleiterelement aufweist, wobei das Halbleiterelement in Abschnitten unmittelbar unter dem Halbleiterelement auf die Platine mit einem wärmehärtbaren Harz aufgeklebt ist und eine Kehlnaht mit einem photochemisch aushärtbaren Harz an den peripheren Abschnitten des Halbleiterelements ausgebildet ist. Das Halbleiterbauelement kann effizient gemäß dem der Flip-Chip-Bondingverfahren hergestellt werden und zeigt exzellente Widerstandsfähigkeit gegen Hitze und Feuchtigkeit und Zuverlässigkeit.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Herstellungsverfahren eines Halbleiterbauelements und ein Halbleiterbauelement. Die vorliegende Erfindung betrifft insbesondere ein Verfahren zur effizienten Herstellung eines Halbleiterbauelements, das exzellente Widerstandsfähigkeit gegen Hitze und Feuchtigkeit und Zuverlässigkeit gemäß dem Flip-Chip-Bondingverfahren entfaltet sowie ein Halbleiterbauelement, welches verfahrensgemäß hergestellt wird.
  • Es ist immer erforderlich, dass elektronische Produkte, die Halbleiterbauelemente verwenden, wie IC (integrierter Chip) und LSI (Chip mit hoher Integrationsdichte) kleiner und leichter werden, um verbessertes Betriebsverhalten in allen Bereichen, einschließlich Konsumgeräte und industrielle Werkzeuge, zu entfalten. Daher werden Halbleitergeräte, die gemäß des Flip-Chip-Bondingverfahrens hergestellt werden, bei dem die blanken Chips direkt aufgebracht werden, die führenden Geräte, um Halbleiterbauelemente zu ersetzen, die durch Kontaktierung der Halbleiterelemente mit Leitungen durch Bondingdrähte hergestellt werden, was von einem Formgießen des erhalten Produkts mit Epoxydharzen oder Keramiken gefolgt wird.
  • 1 zeigt eine Schnittansicht eines Beispiels eines Halbleiterbauelements, das ein gemäß dem Flip-Chip-Bondingverfahren montiertes Halbleiterelement aufweist. Eine Elektrode 2 auf einer Platine 1 steht einer Elektrode 4 eines Halbleiterelements 3 mittels eines Kontakthöckers 5 auf dem Halbleiterbauelement 3 gegenüber. Das Halbleiterelement 3 wird mit einem anisotrop leitfähigen, wärmehärtbaren Klebstoff 6 mit der Platine 1 verklebt, so dass der Kontakthöcker 5 und die Elektrode 2, die sich gegenüber liegen, elektrisch verbunden sind und die elektrische Isolation zwischen unbenötigten Elektroden erreicht wird. Der anisotrop leitfähige, wärmehärtbare Klebstoff 6 erstreckt sich in die peripheren Abschnitte des Halbleiterelements und bildet eine Kehlnaht 7. Aufgrund der Kehlnaht 7, die im peripheren Abschnitt des Halbleiterelements 3 ausgebildet ist, wird die Infiltration von Sauerstoff und Wasser in den inneren Abschnitt des wärmegehärteten, anisotrop leitfähigen Klebstoffs verhindert. Folglich wird das Halbleiterelement geschützt, und die Festigkeit, wie die Schlagfestigkeit, des Halbleiterbauelements wird aufgrund des Zuwachses der Klebefläche zwischen dem Halbleiterelement und der Platine verbessert.
  • Um das Halbleiterelement und die Platine miteinander zu verkleben und um die Kehlnaht im peripheren Abschnitt des Halbleiterelements auszubilden, wird ein flüssiger, wärmehärtbarer Klebstoff in Tropfenform in einer Menge auf der Platine platziert, die den kombinierten Mengen der Unterfüllung unmittelbar unter dem Halbleiterelement und der im peripheren Abschnitt des Halbleiterelements ausgebildeten Kehlnaht entspricht, das Halbleiterelement wird an der vorgeschriebenen Stelle auf der Platine platziert, ein Druck wird an das Halbleiterbauelement angelegt, so dass der wärmehärtbare Klebstoff in einer zur Ausbildung der Kehlnaht ausreichenden Menge herausgepresst wird, der wärmehärtbare Klebstoff wird durch Erwärmen des Halbleiterelement ausgehärtet. Der wärmehärtbare Klebstoff im Unterfüllungsbereich kann innerhalb 10 Sekunden ausgehärtet werden, da Wärme durch das Halbleiterelement übertragen wird. Es dauert jedoch, bis der wärmehärtbare Klebstoff im Kehlnahtabschnitt aushärtet, da Wärme nicht unmittelbar zu diesem Abschnitt übertragen wird. Dies verursacht ein Problem darin, dass die Produktivität der Herstellung des Halbleiterbauelements nicht verbessert wird.
  • Photochemisch- und wärmehärtbare Harze, die sowohl durch Wärme und Licht ausgehärtet werden können, sind als Harz für die Herstellung von Halbleiterbauelementen entwickelt worden. Werden solche Harze verwendet, kann das Harz im Abschnitt unmittelbar unter der Halbleiterelement durch Erwärmen ausgehärtet werden und das nicht gehärtete Harz im Kehlnahtabschnitt kann danach durch Lichteinstrahlung gehärtet werden. Die dafür entwickelten Harze haben dahingehend Probleme, dass die Reaktionstemperatur auf 300°C erhöht wird, dass die Möglichkeit besteht, dass die Reaktion in der Injektionsspritze aufgrund der hohen Reaktivität beginnt und dass die Möglichkeit besteht, dass Korrosion auf der Platine auftritt, da der Katalysator stark sauer ist.
    •
  • Zusammenfassung der Erfindung
  • Die vorliegende Erfindung hat die Aufgabe ein Verfahren zur effizienten Herstellung eines Halbleiterbauelements, das exzellente Widerstandsfähigkeit gegen Hitze und Feuchtigkeit und Zuverlässigkeit gemäß dem Flip-Chip-Bondingverfahren entfaltet sowie ein Halbleiterbauelement zu schaffen, welches verfahrensgemäß hergestellt wird.
  • Aufgrund von intensiven Studien der vorliegenden Erfinder zur Überwindung der obigen Problemen wurde herausgefunden, dass ein Halbleiterbauelement, das exzellente Widerstandsfähigkeit gegen Hitze und Feuchtigkeit und Zuverlässigkeit entfaltet, effizient gemäß dem Flip-Chip-Bondingverfahren in kurzer Zeit hergestellt werden kann, wenn ein Halbleiterelement auf eine Platine mit einem wärmehärtbaren Harz geklebt wird, und eine Kehlnaht danach durch Aufbringen eines photochemisch aushärtbaren Harzes auf die peripheren Abschnitte des verklebten Halbleiterelements ausgebildet wird. Die vorliegende Erfindung wurde basierend auf diesem Wissen fertig gestellt.
  • Die vorliegende Erfindung schafft:
    • (1) Ein Verfahren zur Herstellung eines Halbleiterbauelements, welches, umfassend in einem Verfahren, die folgenden Schritte aufweist: Befestigung eines Halbleiterelements gemäß einem Flip-Chip-Bondingverfahren, das Aufkleben des Halbleiterelements auf eine Platine mit einem wärmehärtbaren Harz, Beschichtung der peripheren Abschnitte des verklebten Halbleiterelements mit einem photochemisch aushärtbaren Harz und Ausbildung einer Kehlnaht durch photochemisches Aushärten des photochemisch aushärtbaren Harzes.
    • (2) Ein Halbleiterbauelement, welches ein auf einer Platine gemäß dem Flip-Chip-Bondingverfahren befestigtes Halbleiterelement aufweist, wobei das Halbleiterelement in Abschnitten unmittelbar unter dem Halbleiterelement auf die Platine mit einem wärmehärtbaren Harz aufgeklebt ist und eine Kehlnaht mit einem photochemisch aushärtbaren Harz an den peripheren Abschnitten des Halbleiterelements ausgebildet ist.
  • Kurzbeschreibung der Figuren
  • 1 zeigt eine Schnittansicht eines Beispiels des Halbleiterbauelements.
  • 2 zeigt ein Diagramm, welches eine Ausgestaltung des Verfahrens zur Herstellung eines erfindungsgemäßen Halbleiterbauelements beschreibt.
  • 3 zeigt ein Diagramm, welches eine Ausgestaltung des Verfahrens zur Herstellung eines erfindungsgemäßen Halbleiterbauelements beschreibt.
  • Die Bezugszeichen in den Figuren haben die folgende, aufgelistete Bedeutung:
    • 1
    eine Platine
    2
    eine Elektrode
    3
    ein Halbleiterelement
    4
    eine Elektrode
    5
    ein Kontakthöcker
    6
    ein anisotrop leitfähiger Klebstoff
    7
    eine Kehlnaht
    8
    eine wärmehärtbares Harz
    9
    eine photochemisch aushärtbares Harz
  • Beschreibung der bevorzugten Ausgestaltungen
  • Das Verfahren zur Herstellung eines erfindungsgemäßen Halbleiterbauelements weist, in einem Verfahren umfassend die Anbringung eines Halbleiterelements gemäß einem Flip-Chip-Bondingverfahren, die Aufklebung des Halbleiterelements auf eine Platine mit einem wärmehärtbaren Harz, Beschichtung der peripheren Abschnitte des verklebten Halbleiterelements mit einem photochemisch aushärtbaren Harz und Ausbildung einer Kehlnaht durch photochemisches Aushärten des photochemisch aushärtbaren Harzes auf.
  • Bei der Anbringung eines Halbleiterelemente gemäß dem Flip-Chip-Bondingverfahren wird ein blankes, nicht verpacktes Halbleiterelement, d.h. ein blanker Chip, zur Anbringung verwendet, und Elektroden auf der Funktionsaußenseite des Halbleiterelements werden mit Elektroden auf der Platine verbunden. Gemäß dem Flip-Chip-Bondingverfahren kann die Fläche, die durch die Anbringung bedeckt wird und die Höhe der Anbringung verkleinert werden, und das erhaltene Gerät kann kleiner und dünner gemacht werden. Mehr noch: die Länge der Verbindungen zwischen den Anschlüssen der Elektroden kann gegenüber denen gemäß dem Drahtbondingverfahren verkürzt werden und Verluste im Hochfrequenzsignal können reduziert werden.
  • Im Verfahren der vorliegenden Erfindung ist das Klebeverfahren des Halbleiterelements auf die Platine mit dem wärmehärtbaren Harz nicht besonders beschränkt.
  • Beispiele des Verfahrens umfassen ein Verfahren, bei dem eine anisotrop leitfähige Klebepaste (ACP) verwendet wird, ein Verfahren, bei dem ein anisotrop leitfähiger Klebefilm (ACF), ein Verfahren, bei dem eine nicht leitfähige Klebepaste (NCP), ein Verfahren, bei dem ein nicht leitfähige Klebefilm (NCF), das epoxygekapselte Lötverbindungsverfahren (ESC), das geregelte Chipzusammenbruch-Verbindungsverfahren (C4) und das Ultraschall-Flip-Chip-Bondingverfahren.
  • Die anisotrop leitfähige Klebepaste ist ein Klebstoff der flüssigen Art oder Pastenform, welche leitfähige, in einem wärmehärtbaren Harz verteilte Partikel aufweist. Die anisotrop leitfähige Paste wird in Tropfenform auf der Platine platziert oder so aufgebracht, dass sie die Platine beschichtet, und das wärmehärtbare Harz wird ausgehärtet, wenn das Halbleiterelement durch den Kopf einer Flip-Chip-Bestückungsmaschine aufgepresst und erwärmt wird. Dadurch werden simultan das Verkleben zwischen der Platine und dem Halbleiterelement, die elektrische Verbindung zwischen den sich gegenüberliegenden Elektroden und die elektrische Isolierung zwischen benachbarten Elektroden erreicht. Beim Verfahren der vorliegenden Erfindung ist die Menge der anisotrop leitfähigen Paste, die in Tropfenform auf der Platine platziert oder so aufgebracht wird, dass sie die Platine beschichtet, bevorzugt so angepasst, so dass der Bereich unmittelbar unter dem Halbleiterelement komplett mit dem wärmehärtbaren Harz ausgefüllt ist und dass das wärmehärtbare Harz sich nicht in die äußeren Bereiche des Halbleiterelements ausbreitet.
  • Der anisotrop leitfähige Klebstofffilm ist ein Film der aus einem wärmehärtbaren Harz, welches leitfähige Partikel aufweist, ausgebildet wird, und im Allgemeinen sind beide Seiten laminiert mit einem Abdeckfilm und einem Trennfilm. Der anisotrop leitfähige Klebstofffilm wird in vorgegebener Größe ausgeschnitten und auf der Platine platziert, nachdem der Abdeckfilm entfernt wurde, und das Halbleiterelement wird oben auf den Film platziert, nachdem der Trennfilm entfernt wird. Das wärmehärtbare Harz wird ausgehärtet, wenn das Halbleiterelement durch den Kopf einer Flip-Chip-Bestückungsmaschine aufgepresst und erwärmt wird, und das Verkleben zwischen der Platine und dem Halbleiterelement, die elektrische Verbindung zwischen den sich gegenüberliegenden Elektroden und die elektrische Isolierung zwischen benachbarten Elektroden werden simultan erreicht. Beim Verfahren der vorliegenden Erfindung werden die Form und Größe des anisotrop leitfähigen Klebstofffilms bevorzugt an dieselben des Halbleiterelements angepasst, so dass der Abschnitt unmittelbar unter dem Halbleiterelement komplett mit dem wärmehärtbaren Harz ausgefüllt ist und das wärmehärtbare Harz sich nicht in die äußeren Bereiche des Halbleiterelements ausbreitet.
  • Beispiele für das leitfähige Partikel, das in der anisotrop leitfähigen Klebstoffpaste und im anisotrop leitfähigen Klebstofffilm vorgesehen ist, umfassen Partikel aus Metall, wie Nickel, Silber oder Gold, Harzpartikel, die mit den Metallen galvanisiert sind, Glas- und Keramikpartikel. Beispiele für das wärmehärtbare Harz, welches die anisotrop leitfähige Klebstoffpaste oder den anisotrop leitfähigen Klebstofffilm ausbildet, umfassen Epoxidharze, Polyimidharze und Urethanacrylatharze.
  • Beim Verfahren, welches die nichtleitfähigen Klebstoffpaste oder den nichtleitfähigen Klebstofffilm verwendet, werden das Halbleiterelement und die Platine mittels der nichtleitfähige Klebstoffpaste oder des nichtleitfähigen Klebstofffilms untereinander verklebt. Die Paste oder der Film wird zwischen dem Halbleiterelement und der Platine gepresst und es wird ein Zustand erreicht, bei dem elektrischer Strom zwischen den korrespondierenden Elektroden (Kontakthöckern) fließen kann, aber nicht zwischen unbenötigten Elektroden fließen kann. Dann wird das wärmehärtbare Harz in der nichtleitfähigen Klebstoffpaste oder im nichtleitfähigen Klebstofffilm ausgehärtet. Beim Verfahren, bei dem die nichtleitfähige Klebstoffpaste oder der nichtleitfähige Klebstofffilm verwendet werden, ist bevorzugt der Bereich unmittelbar unter dem Halbleiterelement komplett mit dem wärmehärtbaren Harz ausgefüllt und das wärmehärtbare Harz nicht in die äußeren Bereiche des Halbleiterelements ausgebreitet.
  • Im ESC-Verfahren wird die Platine mit dem wärmehärtbaren Harz beschichtet. Das Metallbonding wird zwischen Kontakthöckern aus Golddraht, die entsprechend der Form der Elektrode auf der Funktionsseite des Halbleiterelements ausgebildet sind und auf der Elektrode der Platine ausgebildeten Lötgrundierungen durchgeführt, und das wärmehärtbare Harz wird ausgehärtet.
  • Beim C4-Verfahren werden Kontakthöcker aus schwerschmelzendem Lot, welche auf der Elektrode auf der Funktionsseite des Halbleiterelements ausgebildet sind und Kontakthöckern aus einem cokristallinen Lot, welche auf der Elektrode der Platine ausgebildet sind, durch Verschmelzen untereinander kontaktiert. Dann wird der Bereich unmittelbar unter dem Halbleiterelement mit einem wärmehärtbaren Unterfüllungsharz ausgefüllt und das Harz wird ausgehärtet.
  • Beim Ultraschall-Flip-Chip-Bondingverfahren werden Kontakthöcker aus einem Golddraht, welche auf der Elektrode auf der Funktionsseite des Halbleiterelements ausgebildet sind, in Kontakt mit der Goldelektrode auf der Platine gebracht und die Metalle werden unter Anlegung von Ultraschallvibration in der Richtung parallel zur Fläche der Platine und unter Druck miteinander kontaktiert. Dann wird der Bereich unmittelbar unter dem Halbleiterelement mit einem wärmehärtbaren Unterfüllungsharz ausgefüllt und das Harz wird ausgehärtet.
  • Beim ESC-Verfahren, beim C4-Verfahren und beim Ultraschall-Flip-Chip-Bondingverfahren kann, obwohl die Metallkontaktierung zwischen den Elektroden ausgebildet ist, das Halbleiterelement in diesen Verfahren, als mit dem wärmehärtbaren Harz auf die Platine aufgeklebt, angesehen werden, da der Bereich unmittelbar unter dem Halbleiterelement mit einem wärmehärtbaren Unterfillungsharz ausgefüllt wird. Bei diesen Verfahren ist bevorzugt der Bereich unmittelbar unter dem Halbleiterelement komplett mit dem wärmehärtbaren Harz ausgefüllt und das wärmehärtbare Harz nicht in die äußeren Bereiche des Halbleiterelements ausgebreitet.
  • Beim Verfahren gemäß der vorliegenden Erfindung, nachdem das Halbleiterelement mit dem wärmehärtbaren Harz auf der Platine aufgeklebt wird, wird ein photochemisch aushärtbares Harz auf die peripheren Abschnitte des Halbleiterelements aufgebracht und durch Lichtbestrahlung ausgehärtet und eine Kehlnaht wird ausgebildet. Das photochemisch aushärtbare Harz weist ein polymerisierbares Vorpolymer und ein Photopolymerisationsinitiator als wesentliche Komponenten und, wo notwendig, reaktive Verdünner, vernetzende Monomere, vernetzende Vorpolymere und andere Harze auf. Beim Verfahren der vorliegenden Erfindung kann jede Art von photochemisch aushärtbaren Harzen des Radikalpolymerisationstyps und jede Art von photochemisch aushärtbaren Harzen des kationischen Polymerisationstyps verwendet werden.
  • Beispiele des Photopolymerisationsinitiators zur Radikalpolymerisation umfassen Benzoin, Benzoinethylether, Acetophenon, Dimethylaminoacetophenon, 1-Hydroxycyclohexylketon, Benzophenon, p-Phenylbenzophenon, Dichlorobenzophenon, 2-Methylanthrachinon, 2-Aminoanthrachinon, 2-Ethylthioxanthon and Benzyldimethylketal. Beispiele des polymerisierbaren Vorpolymers zur Radikalpolymerisation umfassen Urethan(meth)acrylate, Polyester(meth)acrylate, Polyether(meth)acrylate, Epoxy(meth)acrylate und Poly(meth)acrylsäureester, welche die Kohlenstoff-Kohlenstoff Doppelbindung an den Seitenketten haben.
  • Beispiele des Photopolymerisationsinitiators zur kationischen Polymerisation umfassen Verbindungen, welche Kombinationen aus Oniumionen, wie aromatische Sulfoniumionen, aromatische Oxosulfoniumionen, aromatische Diazoniumionen and aromatische Iodoniumionen and Anionen, wie ein Tetrafluoroboratanion, Hexafluorophosphatanion, Hexafluoroantimonatanion und Hexafluoroarsenatanion aufweisen. Spezifische Beispiele der obigen Verbindungen umfassen p-Methoxybenzendiazoniumhexafluorophosphat, Diphenyliodoniumhexafluorophosphat und Triphenylsulfoniumhexafluoroantimonat. Beispiele des polymerisierbaren Vorpolymers zur kationischen Polymerisation umfassen Polyetherglycidyle, Polyesterglycidyle, zyklische aliphatische Epoxyharze, heterozyklische Epoxyharze, Epoxyharze des Novolaktyps, Epoxyharze des Bisphenol-A-Typs, Epoxyharze des Bisphenol-AD-Typs, Poly(meth)acrylsäureester, welche eine Glycidylgruppe an den Seitenketten haben.
  • Beispiele für den reaktiven Verdünner umfassen Cyclohexyl(meth)acrylat, 2-Ethylhexyl(meth)acrylat, Lauryl(meth)acrylat, Stearyl(meth)acrylat, N-Hydroxyethyl (meth)acrylamid, N-Vinylacetamid und Verbindungen, welche durch Hydrierung des Kerns von Bisphenol A Diglycidylether erhalten wird. Beispiele des vernetzenden Monomers umfassen 1,4-Butandioldi(methyl)acrylat, Neopentylglycoldi(methyl)acrylat, und Prntaerythritoltri(methyl)acrylat. Beispiele des vernetzenden Vorpolymers umfassen Polyethylenglycoldi(methyl)acrylat, Polypropylenglycoldi(methyl)acrylat und Novolakpolyglycidylether. Beispiele für die anderen Harze umfassen Polyurethane, Polyester, Polyamide, Polyimide, Polycarbonate, Phenolharze, Harnstoffharze und Melaminharze.
  • Beim Verfahren der vorliegenden Erfindung ist das Beschichtungsverfahren der peripheren Abschnitte des Halbleiterelements mit dem photochemisch aushärtbaren Harz nicht besonders beschränkt. Hat beispielsweise das Halbleiterelement eine kleine Größe, kann das photochemisch aushärtbare Harz gleichmäßig auf die vier Seiten des Halbleiterelements aufgebracht werden, indem einem Punkt auf einer Seite des Halbleiterelements das photochemisch aushärtbare Harz durch ein Dispenser oder Ähnliches zugeführt wird. Hat das Halbleiterelement große Ausmaße, kann das flüssige, photochemisch aushärtbare Harz jeder der vier Seiten des Halbleiterelements zugeführt werden, indem der Dispenser oder Ähnliches bewegt wird. Beim Verfahren der vorliegenden Erfindung kann die Kehlnaht, welche allein aus dem photochemisch aushärtbaren Harz zusammengesetzt ist, in den peripheren Abschnitten des Halbleiterelements ausgebildet sein, das der Abschnitt unmittelbar unter dem Halbleiterelement komplett mit dem gehärteten, wärmehärtbaren Harz ausgefüllt ist und das wärmehärtbare Harz sich nicht in die Außenbereiche des Halbleiterelements ausbreitet.
  • Beim Verfahren der vorliegenden Erfindung ist das Verfahren des Aushärtens des photochemisch aushärtbaren Harzes, welches auf die peripheren Abschnitte des Halbleiterelements aufgebracht wird, nicht besonders beschränkt. Beispielsweise kann das photochemisch aushärtbare Harz ausgehärtet werden, indem das photochemisch aushärtbare Harz mit Licht unter Verwendung einer Punktlichtquelle bestrahlt wird. Die Wellenlänge des für die Bestrahlung verwendeten Lichtes kann abgestimmt auf den Typ des im photochemisch aushärtbaren Harz vorgesehenen Photopolymerisationinitiatars ausgewählt werden. Beispiele des Lichts umfassen sichtbares Licht mit einer Wellenlänge im Bereich 240 bis 400 nm, welches eine 250 nm Bandbreite aufweist. Die Intensität der Lichtbestrahlung liegt bevorzugt im Bereich 1.000 bis 6.000 mW/cm2 und noch bevorzugter im Bereich 3.000 bis 4.000 mW/cm2. Bei einer weniger als 1.000 mW/cm2 betragenden Intensität der Lichtbestrahlung kann sich das kurzzeitige Aushärten des photochemisch aushärtbaren Harzes schwierig gestalten. Das photochemisch aushärtbare Harz härtet schnell bei einer Lichtintensität für die Bestrahlung von 6.000 mW/cm2 oder weniger aus, und im Allgemeinen ist eine Lichtintensität von mehr als 6.000 mW/cm2 nicht notwendig.
  • Gemäß der vorliegenden Erfindung ist die Zeit, die zum Aushärten des wärmehärtbaren Harzes zum Aufkleben des Halbleiterelements mit Hilfe von Wärme auf die Platine benötigt wird, in etwa genau so lang wie die Zeit, die zum photochemischen Aushärten des photochemisch aushärtbaren Harzes benötigt wird, das auf den peripheren Abschnitten des Halbleiterelements aufgebracht wird. Daher sind der Montageabschnitt des Aufbringens des wärmehärtbaren Harzes, der Montageabschnitt des Aushärtens des wärmehärtbaren Harzes unter Wärme, der Montageabschnitt des Aufbringens des photochemisch aushärtbaren Harzes und der Montageabschnitt des photochemisch Aushärtens des photochemisch aushärtbaren Harzes in eben dieser Reihenfolge in der Fabrikationslinie des Halbleiterbauelements angeordnet, und das Halbleiterbauelement kann dadurch hergestellt werden, dass Zwischenprodukte entlang der Fabrikationslinie befördert werden, wobei die Montageabschnitte des Wärmeaushärtens und beim Montageabschnitt des photochemischen Aushärtens synchronisiert werden. Da die Gerätschaften für den Montageabschnitt des Aufbringens des photochemisch aushärtbaren Harzes und den Montageabschnitt des photochemischen Aushärtens des photochemisch aushärtbaren Harzes klein sind und herkömmliche Fabrikationslinien damit leicht ergänzt werden können, kann das Halbleiterbauelement gemäß dem erfindungsgemäßen Verfahren ohne größere Veränderungen der bereits verwendeten Fabrikationslinien hergestellt werden.
  • Die 2 und 3 zeigen Diagramme, die eine Ausführungsform des Verfahrens zur Herstellung eines erfindungsgemäßen Halbleiterbauelements beschreiben. Wie in 2 dargestellt, wird eine Platine 1 mit einem wärmehärtbaren Harz 8 beschichtet. Ein Halbleiterelement 3 wird in einer Position so auf dem wärmehärtbaren Harz 8 plaziert, dass elektrischer Strom zwischen einer Elektrode 2 auf der Platine 1 und einer Elektrode 4 auf dem Halbleiterelement 3 mittels eines Kontakthöckers 5 fließen kann. In diesem Zustand wird das Halbleiterelement bei Erwärmung durch den Kopf einer Flip-Chip-Bestückungsmaschine aufgepresst. Das wärmehärtbare Harz wird ausgehärtet und das Halbleiterelement wird mit der Platine verklebt. Die Menge des wärmehärtbaren Harzes ist so ausgewählt, dass der Abschnitt unmittelbar unter dem Halbleiterelement exakt mit dem wärmehärtbaren Harz ausgefüllt ist und das wärmehärtbare Harz sich nicht in die Außenabschnitte des Halbleiterelements ausbreitet. Dann, wie in 3 gezeigt ist, wird ein photochemisch aushärtbares Harz 9 auf die peripheren Abschnitte des Halbleiterelements 3 aufgebracht und durch Lichtbestrahlung ausgehärtet, und eine Kehlnaht wird ausgebildet. Dadurch, dass eine Kehlnaht in den peripheren Abschnitten des Halbleiterelements ausgebildet wird, wird ein Eindringen von Sauerstoff und Wasser in das wärmehärtbare Harz verhindert und das Halbleiterbauelement wird geschützt. Die Klebefläche zwischen dem Halbleiterelement und der Platine wird vergrößert und die Festigkeit, wie die Schlagfestigkeit, des Halbleiterbauelements wird verbessert.
  • Das Halbleiterbauelement der vorliegenden Erfindung ist ein Halbleiterbauelement, welches ein auf einer Platine gemäß dem Flip-Chip-Bondingverfahren befestigtes Halbleiterelement aufweist, wobei das Halbleiterelement mit einem wärmehärtbaren Harz in Abschnitten unmittelbar unter dem Halbleiterelement auf die Platine aufgeklebt ist und eine Kehlnaht mit einem photochemisch aushärtbaren Harz in peripheren Abschnitten des Halbleiterelements ausgebildet wird. Bei herkömmlichen Halbleiterbauelementen, die gemäß dem Flip-Chip-Bondingverfahren hergestellt werden, wird ein wärmehärtbares Harz in großer Menge zur Verklebung eines Halbleiterelements mit einer Platine verwendet und eine Kehlnaht wird dadurch ausgebildet, dass das wärmehärtbare Harz aus dem Abschnitt unmittelbar unter dem Halbleiterelement herausgepresst wird. Bei einem Halbleiterbauelement, welches gemäß dem Flip-Chip-Bondingverfahren hergestellt wird, wird hauptsächlich eine anisotrop leitfähige Klebstoffpaste oder ein anisotrop leitfähiger Klebstofffilm als wärmehärtbares Harz verwendet. Durch Verwendung eines anisotrop leitfähigen Materials als wärmehärtbares Harz zur Verklebung zwischen Halbleiterelement und Platine kann gleichzeitig die elektrische Verbindung zwischen sich gegenüberstehenden Elektroden und die elektrische Isolierung zwischen benachbarten Elektroden erreicht werden. Aber für das Material, welches zur Ausbildung der Kehlnaht verwendet wird, ist die Verwendung von anisotrop leitfähigem Material nicht notwendig, aber es ist wichtig, dass die Klebefestigkeit zwischen dem Halbleiterelement und der Platineerhöht wird und Infiltration von Sauerstoff und Wasser in die inneren Abschnitte des Halbleiterbauelements verhindert wird, so dass die Widerstandsfähigkeit gegenüber Hitze und Feuchtigkeit des Halbleiterbauelements erhöht und die Zuverlässigkeit des Halbleiterbauelements verbessert werden. Wenn das Harz, das die Kehlnaht ausbildet, mit dem wärmehärtbaren Harz identisch ist, das unmittelbar unter dem Halbleiterelement angeordnet ist, ist es nicht immer einfach, das Harz auszuwählen, das für die Kehlnaht die am besten geeigneten Eigenschaften aufweist. Bei dem Halbleiterbauelement der vorliegenden Erfindung können das wärmehärtbare Harz, welches zum Verkleben des Halbleiterelements mit der Platine verwendet wird und das photochemisch aushärtbare Harz, welches die Kehlnaht ausbildet, unabhängig voneinander ausgewählt werden. Folglich kann das Harz zur Ausbildung der Kehlnaht gewählt werden, das die am besten geeigneten Eigenschaften zur ausreichend Erfüllung der Anforderungen an die Kehlnaht aufweist, und ein Halbleiterbauelement, welches exzellente Zuverlässigkeit entwickelt, kann erhalten werden.
  • Um die Vorteile der vorliegenden Erfindung, gemäß dem erfindungsgemäßen Verfahren, zusammenzufassen: das Halbleiterbauelement, welches exzellente Widerstandsfähigkeit gegenüber Hitze und Feuchtigkeit und Zuverlässigkeit an den Tag legt, kann effizient gemäß dem Flip-Chip-Bondingverfahren hergestellt werden. Das Halbleiterbauelement der vorliegenden Erfindung entwickelt exzellente Beständigkeit gegenüber Hitze und Feuchtigkeit.
  • Beispiele
  • Die vorliegende Erfindung wird im Folgenden detaillierter anhand von Beispielen beschrieben. Die vorliegende Erfindung ist jedoch nicht auf die Beispiele beschränkt.
  • Beispiel 1
  • Unter Verwendung eines Substrats, welches durch Laminieren einer Kupferfolie mit einer Stärke von 35 μm auf einen Polyethylenterephthalatfilm, mit einer Breite von 16 mm, einer Länge von 45 mm und einer Stärke von 50 μm mittels eines Urethanklebstoffs mit einer Stärke von 10 μm erzeugt wurde, wurde ein Spulenkreis mit einem Leitungsabstand von 200 μm und zehnfachen Windungen geschaffen.
  • Auf den Schaltkreis wurde ein IC zur kontaktlosen, automatischen Identifizierung [hergestellt von PHILIPS SEMICONDUCTORS; I-code; mit den Maßen 1,5 mm × 1,5 mm] durch eine Flip-Chip-Bestückungsmaschine [hergestellt durch KYUSHU MATSUSHITA ELECTRIC Co., Ltd.; FB30T-M] unter Verwendung einer anisotrop leitfähigen Klebstoffpaste [hergestellt von KYOCERA Chemical Corporation; TAP0402E] als Klebstoff bestückt. Die Menge der anisotrop leitfähigen Klebstoffpaste, welche auf den Schaltkreis aufgebracht wurde, wurde im Hinblick auf die Fläche, welche 0,4 mm2 betrug, kontrolliert. Die Temperatur zur Erwärmung der anisotrop leitfähigen Klebstoffpaste wurde auf 220°C an einer Stelle unterhalb des Chips eingestellt. Der Druck, der an den IC-Chip angelegt wurde, betrug 2 N. Die Befestigung wurde durch Erwärmung bei Druck für 7 Sekunden durchgeführt.
  • Auf die Seitenflächen des montierten ICs wurden 0,1 g eines Acrylklebers des mit UV aushärtenden Typs [hergestellt von NORDLAND PRODUCTS, Inc.; NOA88] in Tropfenform zugegeben. Die Seitenflächen des ICs wurden mit dem Acrylkleber des mit UV aushärtenden Typs beschichtet, und eine Kehlnaht wurde ausgebildet. Der Acrylkleber des mit UV aushärtenden Typs wurde durch Bestrahlung mit Licht aus einer UV-Punktlichtquelle [HAMAMATSU PHOTONICS K.K.; LC6] ausgehärtet, und ein Transponder wurde fertiggestellt.
  • Nachdem in einem Auswertbausatz zu I-code [hergestellt von PHILIPS SEMICONDUCTOR; SLEV400] sichergestellt wurde, dass 20 Transponderschaltkreise in Folienform, welche, wie oben beschrieben, hergestellt wurden, normal funktionierten, wurden die Schaltkreise in einen kleinen Umgebungsfunktionstester [hergestellt von ESPEC CORP.; SH-241] eingebracht und einer heißen und feuchten Umgebung bei 60°C und 90% relativen Luftfeuchtigkeit für 1000 Stunden ausgesetzt. Nachdem die Schaltkreise, die der heißen und feuchten Umgebung ausgesetzt waren, bei Raumtemperatur für 24 Stunden sich selbst überlassen waren, wurde untersucht, ob die Schaltkreise norma1 funktionierten, und es wurde herausgefunden, dass keiner der 20 Schaltkreise defekte Funktionen aufwies.
  • Beispiel 2
  • Es wurden Transponderschaltkreise gemäß den in Beispiel 1 beschriebenen Verfahren mit der Ausnahme, dass die Kehlnaht unter Verwendung eines auf Epoxid basierenden Klebstoffs des mit UV aushärtenden Typs [hergestellt von NORDLAND PRODUCTS, Inc.; NEA123L] ausgeformt wurde, hergestellt.
  • Nachdem mit den gleichen Verfahren, die in Beispiel 1 durchgeführt wurden, sichergestellt wurde, dass 20 Transponderschaltkreise in Folienform, die, wie oben beschrieben wurde, hergestellt wurden, normal funktionierten, wurden die Schaltkreise in einen kleinen Umgebungsfunktionstester eingebracht und einer heißen und feuchten Umgebung bei 60°C und 90% relativen Luftfeuchtigkeit für 1000 Stunden ausgesetzt. Nachdem die Schaltkreise, die der heißen und feuchten Umgebung ausgesetzt waren, bei Raumtemperatur für 24 Stunden sich selbst überlassen waren, wurde untersucht, ob die Schaltkreise normal funktionierten, und es wurde herausgefunden, dass keiner der 20 Schaltkreise defekte Funktionen aufwies.
  • Vergleichsbeispiel 1
  • Gemäß den selben Verfahren, die in Beispiel 1 durchgeführt wurden, wurde ein Spulenkreis aus einer Kupferfolie auf einem Polyethylenterephthalatfilm ausgebildet, das IC zur kontaktlosen, automatischen Identifizierung wurde auf den hergestellten Schaltkreis durch eine Flip-Chip-Bestückungsmaschine unter Verwendung einer anisotrop leitfähigen Klebstoffpaste als Klebstoff aufgebracht, und ein Transponderschaltkreis wurde fertig gestellt.
  • Zwanzig Transponder in Folienform, die wie oben beschrieben hergestellt wurden, wurden zur Beuteilung verwendet, ohne dass eine Kehlnaht mit dem Klebstoff des mit UV aushärtenden Typs ausgebildet wurde. Nachdem sichergestellt wurde, dass 20 Transponderschaltkreise normal funktionierten, wurden die Schaltkreise in einen kleinen Umgebungsfunktionstester eingebracht und einer heißen und feuchten Umgebung bei 60°C und 90% relativen Luftfeuchtigkeit für 1000 Stunden ausgesetzt. Nachdem die Schaltkreise, die der heißen und feuchten Umgebung ausgesetzt waren, bei Raumtemperatur für 24 Stunden sich selbst überlassen waren, wurde untersucht, ob die Schaltkreise normal funktionierten. Es wurde herausgefunden, dass 18 der 20 Schaltkreise defekte Funktionen aufwiesen.
  • Vergleichsbeispiel 2
  • Ein Transponderschaltkreis wurde gemäß den selben, in Beispiel 1 durchgeführten Verfahren mit der Ausnahme hergestellt, dass die Kehlnaht unter Verwendung von 0,1 g eines auf Epoxid basierenden Klebstoffs [hergestellt von Three Bond; 2217H] anstelle des mit UV aushärtenden Typs ausgeformt wurde und wurde nachfolgend in einem Ofen bei 220°C für 25 Sekunden erwärmt. Der Polyethylenterephthalatfilm des Substrats war geschrumpft und die Ebenheit des Schaltkreises war erheblich gestört. Nachdem mit den selben, in Beispiel 1 durchgeführten Verfahren sichergestellt wurde, dass 20 Transponderschaltkreise normal funktionierten, wurden die Schaltkreise in einen kleinen Umgebungsfunktionstester eingebracht und einer heißen und feuchten Umgebung bei 60°C und 90% relativen Luftfeuchtigkeit für 1000 Stunden ausgesetzt. Nachdem die Schaltkreise, die der heißen und feuchten Umgebung ausgesetzt waren, bei Raumtemperatur für 24 Stunden sich selbst überlassen waren, wurde untersucht, ob die Schaltkreise normal funktionierten. Es wurde herausgefunden, dass keiner der 20 Schaltkreise defekte Funktionen aufwies.
  • Vergleichsbeispiel 3
  • Ein Transponderschaltkreis wurde gemäß den selben, in Beispiel 1 durchgeführten Verfahren mit der Ausnahme hergestellt, dass die Kehlnaht unter Verwendung von 0,1 g eines auf Epoxid basierenden Klebstoffs [hergestellt von Three Bond; 2223] anstelle des mit UV aushärtenden Typs ausgeformt wurde und wurde nachfolgend in einem Ofen bei 150°C für 25 Sekunden erwärmt.
  • Nachdem mit den selben, in Beispiel 1 durchgeführten Verfahren sichergestellt wurde, dass 20 Transponderschaltkreise normakl funktionierten, wurden die Schaltkreise in einen kleinen Umgebungsfunktionstester eingebracht und einer heißen und feuchten Umgebung bei 60°C und 90% relativen Luftfeuchtigkeit für 1000 Stunden ausgesetzt. Nachdem die Schaltkreise, die der heißen und feuchten Umgebung ausgesetzt waren, bei Raumtemperatur für 24 Stunden sich selbst überlassen waren, wurde untersucht, ob die Schaltkreise normal funktionierten. Es wurde herausgefunden, dass 15 der 20 Schaltkreise defekte Funktionen aufwiesen.
  • Das Ergebnis der Beispiele 1 und 2 und der Vergleichsbeispiele 1 bis 3 ist in Tabelle 1 dargestellt.
  • Tabelle 1
    Figure 00140001
  • In den Beispielen 1 und 2, bei denen die Kehlnaht mit dem Acrylklebstoff des mit UV aushärtenden Typs oder mit dem auf Epoxid basierenden Klebstoff des mit UV aushärtenden Typs ausgebildet wurde, wurde der Klebstoff durch Bestrahlung mit ultraviolettem Licht für 7 Sekunden ausgehärtet, und die Kehlnaht, welche exzellente Widerstandsfähigkeit gegen Hitze und Feuchtigkeit aufwies, wurde ausgebildet. Die Zeit, die zur Erwärmung unter Druck zum Aushärten der anisotrop leitfähigen Klebstoffpaste, welche zum Verkleben von Halbleiterelement und Platine verwendet wurde, aufgebracht wurde, betrug ebenfalls 7 Sekunden. Folglich, wenn der Montageabschnitt des Aufbringens des Klebstoffs des mit UV härtenden Typs und der Montageabschnitt des Aushärtens des mit UV aushärtbaren Klebstoffs in der Fabrikationslinie des Halbleiterbauelements nach dem Montageabschnitt des Aufbringens der anisotrop leitfähigen Klebstoffpaste und dem Montageabschnitt des Aushärtens des Klebstoffpaste angeordnet sind, können die Aushärtzeiten der anisotrop leitfähigen Klebstoffpaste und die Aushärtzeit des Klebstoffs des mit UV aushärtbaren Typs synchronisiert werden, und das Verkleben des Halbleiterelements mit der anisotrop leitfähigen Klebstoffpaste und die Ausbildung der Kehlnaht mittels des Klebstoffs des mit UV aushärtenden Typs kann ohne Verlust an Produktivität des Halbleiterbauelements gleichzeitig erreicht werden.
  • Bei dem Bauteil des Vergleichsbeispiels 1, bei dem keine Kehlnaht ausgebildet wurde, war die Widerstandsfähigkeit gegen Hitze und Nässe gering. Wie in Vergleichsbeispiel 2 und 3 gezeigt, dauerte es 25 Sekunden bis zum Aushärten, wenn der auf Epoxid basierende, wärmehärtbare Klebstoff verwendet wurde, und eine Abnahme der Produktivität war unausweichlich. Das Halbleiterbauelement des Vergleichsbeispiels 2, welches durch Erwärmen bei 220°C hergestellt wurde, zeigte ein schlechtes Aussehen aufgrund der Schrumpfung des Substrates, obwohl die Widerstandsfähigkeit gegen Hitze und Feuchtigkeit exzellent war. Das Halbleiterbauelement des Vergleichsbeispiels 3, welches durch Erwärmen bei 150°C hergestellt wurde, zeigte eine geringe Widerstandsfähigkeit gegen Hitze und Feuchtigkeit obwohl das Aussehen makellos war.

Claims (2)

  1. Ein Verfahren zur Herstellung eines Halbleiterbauelements, welches, umfassend in einem Verfahren, die folgenden Schritte aufweist: Befestigung eines Halbleiterelements gemäß einem Flip-Chip-Bondingverfahren, das Aufkleben des Halbleiterelements auf eine Platine mit einem wärmehärtbaren Harz, Beschichtung der peripheren Abschnitte des verklebten Halbleiterelements mit einem photochemisch aushärtbaren Harz und Ausbildung einer Kehlnaht durch photochemisches Aushärten des photochemisch aushärtbaren Harzes.
  2. Ein Halbleiterbauelement, welches ein auf einer Platine gemäß dem Flip-Chip-Bondingverfahren befestigtes Halbleiterelement aufweist, wobei das Halbleiterelement in Abschnitten unmittelbar unter dem Halbleiterelement auf die Platine mit einem wärmehärtbaren Harz aufgeklebt ist und wobei, eine Kehlnaht mit einem photochemisch aushärtbaren Harz an den peripheren Abschnitten des Halbleiterelements ausgebildet ist.
DE102004029232A 2003-07-08 2004-06-17 Herstellungsverfahren eines Halbleiterbauelements und Halbleiterbauelement Withdrawn DE102004029232A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003271844A JP2005033053A (ja) 2003-07-08 2003-07-08 半導体装置の製造方法及び半導体装置
JP2003-271844 2003-07-08

Publications (1)

Publication Number Publication Date
DE102004029232A1 true DE102004029232A1 (de) 2005-05-25

Family

ID=33562679

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004029232A Withdrawn DE102004029232A1 (de) 2003-07-08 2004-06-17 Herstellungsverfahren eines Halbleiterbauelements und Halbleiterbauelement

Country Status (6)

Country Link
US (1) US6927099B2 (de)
JP (1) JP2005033053A (de)
KR (1) KR20050006037A (de)
DE (1) DE102004029232A1 (de)
NL (1) NL1026573C2 (de)
SG (1) SG118287A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064239A (ja) * 2003-08-12 2005-03-10 Lintec Corp 半導体装置の製造方法
JP4671775B2 (ja) * 2004-06-25 2011-04-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4636850B2 (ja) * 2004-10-29 2011-02-23 富士通株式会社 電子部品の実装方法
JP2007194271A (ja) * 2006-01-17 2007-08-02 Olympus Imaging Corp 撮像素子の実装構造
JP4902229B2 (ja) * 2006-03-07 2012-03-21 ソニーケミカル＆インフォメーションデバイス株式会社 実装方法
JP5644286B2 (ja) * 2010-09-07 2014-12-24 オムロン株式会社 電子部品の表面実装方法及び電子部品が実装された基板
US9278584B2 (en) * 2011-10-31 2016-03-08 Innovative Technologies, Llc All-weather tire
KR101274674B1 (ko) * 2011-11-02 2013-06-17 에스케이하이이엔지 주식회사 자외선 또는 극초단파를 이용한 반도체 디바이스 접합 장치 및 그 방법
TWI596985B (zh) * 2015-07-22 2017-08-21 億光電子工業股份有限公司 發光裝置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5864178A (en) * 1995-01-12 1999-01-26 Kabushiki Kaisha Toshiba Semiconductor device with improved encapsulating resin
JP2924830B2 (ja) * 1996-11-15 1999-07-26 日本電気株式会社 半導体装置及びその製造方法
JPH10340927A (ja) * 1997-06-06 1998-12-22 Matsushita Electron Corp 半導体装置の製造方法およびボンディング装置
US6225704B1 (en) * 1999-02-12 2001-05-01 Shin-Etsu Chemical Co., Ltd. Flip-chip type semiconductor device
US6589802B1 (en) * 1999-12-24 2003-07-08 Hitachi, Ltd. Packaging structure and method of packaging electronic parts
JP2001308145A (ja) * 2000-04-25 2001-11-02 Fujitsu Ltd 半導体チップの実装方法
US6635971B2 (en) * 2001-01-11 2003-10-21 Hitachi, Ltd. Electronic device and optical transmission module
DE10232636A1 (de) * 2002-07-18 2004-02-12 Delo Industrieklebstoffe Gmbh & Co. Kg Verfahren und Klebstoff zur Flip-Chip-Kontaktierung

Also Published As

Publication number Publication date
NL1026573C2 (nl) 2007-08-24
US6927099B2 (en) 2005-08-09
NL1026573A1 (nl) 2005-01-11
KR20050006037A (ko) 2005-01-15
SG118287A1 (en) 2006-01-27
US20050009241A1 (en) 2005-01-13
JP2005033053A (ja) 2005-02-03

Similar Documents

Publication Publication Date Title
DE60034756T2 (de) Flip-Chip-Montage eines IC auf eine Leiterplatte
EP2259311B1 (de) Verfahren zum Einbetten zumindest eines Bauelements in einem Leiterplattenelement
DE69725926T2 (de) Fügemethode für Substrate und Struktur
DE69727014T2 (de) Ein Montierungsverfahren für eine Vielzahl elektronischer Teile auf einer Schaltungsplatte
DE60001776T2 (de) Einkapselungsverfahren einer halbleiteranordnung mit einem anisotropisch leitenden klebstoff
DE69635724T2 (de) Kontaktlose Chipkarte und Herstellungsverfahren
DE69838935T2 (de) Herstellungsverfahren für halbleiterscheiben, halbleiterbauelemente und chipkarten
DE69824679T2 (de) Kontaktlose elektronische Karte und Verfahren zur Herstellung einer solchen Karte
DE102011006489A1 (de) Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
DE112006003181T5 (de) Verfahren zum Bonden zwischen elektrischen Bauelementen unter Verwendung von Ultraschallschwingung
EP3081056A1 (de) Verfahren zum einbetten einer komponente in eine leiterplatte
DE102008017569A1 (de) Verfahren zur Herstellung eines organischen Substrats mit eingebetteten Aktivchips
DE69832104T2 (de) Verbindung durch Aufbringen eines dem Relief entsprechenden viskosen Produktes
DE102004010633A1 (de) Elektronisches Baulelement zum Verkleben einer Mehrzahl von Elektroden und Verfahren zum Montieren desselben
EP2852970B1 (de) Verfahren zum herstellen einer elektronischen baugruppe
EP3026702B1 (de) Verfahren zum herstellen eines halbleiterelements mit substratadapter und halbleiterelement mit substratadapter
DE102004029232A1 (de) Herstellungsverfahren eines Halbleiterbauelements und Halbleiterbauelement
DE102009012255A1 (de) Schaltungsanordnung
EP0724228A2 (de) Verfahren zur Montage eines elektronischen Moduls in einem Kartenkörper
DE10221646B4 (de) Verfahren zur Verbindung von Schaltungseinrichtungen und entsprechender Verbund von Schaltungseinrichtungen
EP0818752A2 (de) Leiterplatte (Inlet) für Chip-Karten
DE102015114645A1 (de) Chipträger, vorrichtung und verfahren
DE10140661C1 (de) Vorrichtung und Verfahren zur Herstellung von Flip-Chip-Modulen
DE102004014214B3 (de) Verfahren zum Verbinden eines Chips und eines Substrats
DE102008011394A1 (de) Montageverfahren für elektronische Bauelemente und Montagebaugruppe

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee