DE60001776T2 - Einkapselungsverfahren einer halbleiteranordnung mit einem anisotropisch leitenden klebstoff - Google Patents

Einkapselungsverfahren einer halbleiteranordnung mit einem anisotropisch leitenden klebstoff Download PDF

Info

Publication number
DE60001776T2
DE60001776T2 DE60001776T DE60001776T DE60001776T2 DE 60001776 T2 DE60001776 T2 DE 60001776T2 DE 60001776 T DE60001776 T DE 60001776T DE 60001776 T DE60001776 T DE 60001776T DE 60001776 T2 DE60001776 T2 DE 60001776T2
Authority
DE
Germany
Prior art keywords
semiconductor device
circuit board
anisotropically conductive
adhesive resin
applying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60001776T
Other languages
English (en)
Other versions
DE60001776D1 (de
Inventor
Makoto Tokorozawa-shi WATANABE
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Holdings Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Publication of DE60001776D1 publication Critical patent/DE60001776D1/de
Application granted granted Critical
Publication of DE60001776T2 publication Critical patent/DE60001776T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/29698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29798—Fillers
    • H01L2224/29799—Base material
    • H01L2224/2989—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Aufbringen einer Halbleitervorrichtung, wodurch die Halbleitervorrichtung mit Verwendung eines anisotrop bzw. anisotropisch leitenden Klebstoffs mit der Oberfläche einer Schaltungsplatte- bzw. platine verbunden und daran befestigt wird.
  • Stand der Technik
  • Ein Verfahren zum Aufbringen einer Halbleitervorrichtung, wodurch die Halbleitervorrichtung mit der Oberfläche einer Schaltungsplatte verbunden und daran fixiert wird, ist zur praktischen Anwendung gebracht worden. Das herkömmliche Verfahren zum Aufbringen einer Halbleitervorrichtung wird hiernach unter Bezugnahme auf 11 bis 16 beschrieben.
  • 11 bis 14 sind Schrittansichten, die jeweilige Schritte des herkömmlichen Verfahrens zum Aufbringen der Halbleitervorrichtung zeigt. Wie in diesen Figuren gezeigt, werden beim herkömmlichen Verfahren des Aufbringens der Halbleitervorrichtung Verdrahtungsmuster 15, die auf einer Schaltungsplatte- bzw. platine 17 bereitgestellt sind, jeweils mit auf einer Halbleitervorrichtung 16 gebildeten Bumps 14 verbunden. Wenn eine solche Verbindung gemacht wird, werden leitfähige Teilchen 12 mit elektri scher Leitfähigkeit, die in einem anisotrop leitenden Klebstoff 13 enthalten sind, zwischen den jeweiligen Verdrahtungsmustern 15 und den jeweiligen Bumps 14 gehalten, wodurch aufgrund der Wirkung der leitfähigen Teilchen 12 eine elektrische Leitung dazwischen bewirkt wird.
  • Der anisotrop leitende Klebstoff 13 setzt sich aus den leitfähigen Teilchen 12 zusammen, die in einem Klebstoffharz 11 von einem wärmehärtenden Typ, der aus einem Epoxy-basierten Klebstoff gefertigt ist, eingemischt sind, um so elektrische Leitfähigkeit aufzuweisen, und wird auf einem Grundfilm zu einer filmartigen Form gebildet, während ein Schutz durch einen Schutzfilm erfolgt. Die leitfähigen Teilchen 12 sind metallische Teilchen aus Silber, Lötmittel oder anderem, 5 bis 10 μm im Durchmesser, oder setzen sich aus Harzteilchen aus einem Kunststoff, wobei eine Gold-(Au-)Plattierung auf der Oberfläche davon appliziert ist, zusammen.
  • Die Schaltungsplatte 17 ist mit den Verdrahtungsmustern 15 ausgestattet, die auf einem Substrat davon gebildet sind, gefertigt aus Glas-Epoxyharz, Keramik oder Glas. Die Verdrahtungsmuster 15 sind aus Kupfer oder Gold gefertigt, oder setzen sich aus einem Indium/Zinn-Oxid(ITO)-Film oder anderem zusammen, zur Anwendung in einem Flüssigkristallanzeigefeld und dergleichen.
  • Eine Arbeitsweise des Aufbringens einer Halbleitervorrichtung umfaßt die folgenden Schritte.
  • Zuerst wird, wie in 11 gezeigt, der anisotrop leitende Klebstoff 13 auf einen Teil der Schaltungsplatte 17 übertragen, wo die Halbleitervorrichtung 16 verbunden werden soll.
  • In einem nächsten Schritt wird, wie in 12 gezeigt, die Halbleitervorrichtung 16 auf der gegenüberliegend angeordneten Schaltungsplatte 17 planiert, nachdem die jeweils auf der Schaltungsplatte 17 bereitgestellten Verdrahtungsmuster 15 auf die jeweiligen, auf der Halbleitervorrichtung 16 gebildeten Bumps 14 ausgerichtet wurden.
  • Anschließend wird die Halbleitervorrichtung 16 mit der Schaltungsplatte 17 thermisch druckverbunden durch Erhitzen der Halbleitervorrichtung 16, während darauf ein Druck P angelegt wird durch Anwendung eines Heiz- und Druckwerkzeugs 18, welches mit einem eingebauten Heizer ausgestattet ist, wie in 13 gezeigt, wodurch das im anisotrop leitenden Klebstoff 13 enthaltende Klebstoffharz 11 gehärtet wird.
  • Dann wird, wie in 14 gezeigt, durch das Härten des Klebstoffharzes 11 die Halbleitervorrichtung 16 mit der Oberfläche der Schaltungsplatte 17 verbunden und daran fixiert, so daß die elektrische Leitung zwischen den jeweiligen Bumps 14 der Halb- leitervorrichtung 16 und den jeweiligen Verdrahtungsmustern 15 über die Zwischenlage der leitfähigen Teilchen 12, die im anisotrop leitfähigen Klebstoff 13 enthalten sind, aufrechterhalten wird.
  • Mit diesem Verfahren des Aufbringens der Halbleitervorrichtung schreitet ein thermischer Druckbindungsprozess von Anfang an bei einer Temperatur voran, die zum Härten des Klebstoffharzes 11 erforderlich ist, durch Anwendung des Heiz- und Druckwerkzeugs 18, allerdings erweicht das Klebstoffharz 11 vom wärmehärtenden Typ, wie ein Epoxy-basierter Klebstoff und so weiter, schnell, wenn er auf eine gewisse Temperatur erhitzt wird, und wird in einen Halbschmelzzustand gebracht. Danach schreitet die Härtungsreaktion voran, wodurch das Klebstoffharz 11 gehärtet wird.
  • 15 und 16 sind vergrößerte Ansichten, die Bedingungen einer Struktur zum Aufbringen der Halbleitervorrichtung jeweils vor und nach dem thermischen Druckbindungsprozess zeigen.
  • 15 zeigt die Bedingung, wenn die Halbleitervorrichtung 16 auf die Schaltungsplatte 17 planiert wird, das heißt die Bedin gung, bevor das Heizen und das Pressen durch Anwendung des Heiz- und Druckwerkzeugs 18 wie in 13 gezeigt durchgeführt werden, wobei eine vergrößerte Ansicht jeweils eines Teils der Halbleitervorrichtung 16 und der Schaltungsplatte 17 gezeigt wird, um so deutlich den Zustand der zwischen den Bumps 14 und den Verdrahtungsmustern 15 zu veranschaulichen. Zu diesem Zeitpunkt vor dem Heizen und Pressen verbleibt das Klebstoffharz 11 in der filmartigen Form, wie sie übertragen wurde.
  • Anschließend wird, wie in 16 gezeigt, wenn ein Druck P auf die Halbleitervorrichtung 16 angelegt wird, während darauf durch Anwendung des Heiz- und Presswerkzeugs 18 Hitze auf eine Temperatur angelegt wird, bei der beim Klebstoffharz 11 eine Härtungsreaktion auftritt, um das Klebstoffharz 11 zum Härten zu veranlassen, das Klebstoffharz 11 rasch gehärtet, und wird gleichzeitig zerdrückt und fluidisiert, wodurch es unterhalb der Halbleitervorrichtung 16 herausgedrückt wird. Da eine Lücke zwischen den jeweiligen Bumps 14 und den jeweiligen Verdrahtungsmustern 15 bis auf ein Minimum verengt wird, werden Teile des Klebstoffharzes 11 in der Nähe der jeweiligen Bumps 14 durch Zwang mittels der jeweiligen Bumps 14 herausgedrückt und auf das Maximum fluidisiert.
  • Mit dem Klebstoffharz 11, das fluidisiert worden ist, werden auch die leitfähigen Teilchen 12 unter den jeweiligen Bumps 14 nach außen herausgedrückt, und folglich, wenn später der thermische Pressbindungsprozess durch Härten des Klebstoffharzes 11 beendet ist, werden viele leitfähige Teilchen 12 gefunden, die in Bereichen vorliegen, die außerhalb der Bodenfläche der jeweiligen Bumps 14 liegen. Folglich werden nur einige der leitfähigen Teilchen 12 zwischen den jeweiligen Bumps 14 und den jeweiligen Verdrahtungsmustern 15 zurückbleiben.
  • Somit ist durch das herkömmliche Verfahren zum Aufbringen der Halbleitervorrichtung ein Problem aufgeworfen worden, daß der Verbindungswiderstand zwischen den jeweiligen Bumps 14 und den jeweiligen Verdrahtungsmustern 15 groß wird wegen eines zeitweiligen Erweichungsphänomens, welches gegenüber dem Klebstoffharz 11 des anisotrop leitfähigen Klebstoffs 13 vor dem Härten davon auftritt, was durch die Wärmehärtung des thermischen Pressbindungsprozesses verursacht wird, sowie wegen des Herausdrückens der leitfähigen Teilchen 12 und einer Verminderung der Anzahl der zwischen den jeweiligen Bumps 14 und den jeweiligen Verdrahtungsmustern 15 zurückgelassenen leitfähigen Teilchen 12, was durch die auf die Halbleitervorrichtung applizierte Druckkraft verursacht wird.
  • Um den Verbindungswiderstand bei einem niedrigen Niveau zu halten, ist es erforderlich, daß so viel leitfähige Teilchen 12 wie möglich zwischen den jeweiligen Bumps 14 und den jeweiligen Verdrahtungsmustern 15 zurückgelassen werden. Deshalb ist es nötig, die Fläche eines Verbindungsbereichs auszudehnen, wo beide beschriebenen Teile miteinander zu verbinden sind, so daß viele der leitfähigen Teilchen 12 dazwischen eingefangen werden können.
  • Um eine Aufbringung hoher Dichte zu realisieren ist es jedoch nötig, die Fläche des Verbindungsbereichs zu reduzieren, wodurch es schwierig wird, viele der leitfähigen Teilchen 12 zwischen den jeweiligen Bumps 14 und den jeweiligen Verdrahtungsmustern 15 einzufangen. Folglich wird die Anzahl der im Verbindungsbereich zurückgelassenen leitfähigen Teilchen 12 geringer. Daher ist das vorstehend beschriebene, herkömmliche Verfahren zum Aufbringen der Halbleitervorrichtung zur Aufbringung hoher Dichte ungeeignet, weil der Verbindungswiderstandswert hoch wird und die Verbindung leicht instabil wird.
  • Die Patent Abstracts of Japan, Bd. 1997 Nr. 12, 25.12.1997 (&JP 09219579 A) offenbart ein Verfahren zum Aufbringen einer Halbleitervorrichtung auf eine Schaltungsplatte unter Verwendung eines anisotrop leitenden Klebstoffs, bei dem der Klebstoff um Bumps, die auf der Halbleitervorrichtung bereitgestellt sind, herum gebildet wird. Die Elektroden der Halbleitervorrichtung und jene der Schaltungsplatte liegen einander gegenüber, und die zwei Teile werden druckverbunden, während ein erster Erhitzungsschritt bei einer Temperatur zwischen der Erweichungsstarttemperatur und der Härtungsstarttemperatur sowie ein zweiter Erhitzungsschritt bei der Härtungstemperatur des Klebstoffharzes ausgeführt werden.
  • Die Patent Abstracts of Japan, Bd. 1999, Nr. 01, 29.01.1999 (& JP 10289929 A ) offenbart ein Verfahren zum Aufbringen einer Halbleitervorrichtung auf einer Schaltungsplatte mit den Schritten des Aufbringens eines anisotrop leitenden Klebstoffs auf der Schaltungsplatte und dann des Heißpressens der Halbleitervorrichtung auf die Schaltungsplatte. Ferner offenbart die US-A-5810959 ein Verfahren zum Verbinden von Verbindungselementen durch, erstens, Einbringen eines thermohärtenden anisotrop leitenden Klebstoffs zwischen den Verbindungselementen und, zweitens, das Verbinden der beiden Verbindungselemente durch Einbringen von Hitze und Druck, wobei eine erste Temperatur geringer ist als die Härtungstemperatur des Klebstoffs und eine zweite Temperatur das Klebstoffharz zum Härten veranlaßt.
  • Die Erfindung ist entwickelt worden, um ein solches, oben beschriebenes Problem mit dem herkömmlichen Verfahren zum Aufbringen der Halbleitervorrichtung unter Verwendung des anisotrop leitenden Klebstoffs zu lösen, und deshalb ist es eine Aufgabe der Erfindung, daß die Ermöglichung einer stabilen Verbindung bewirkt wird bei einem niedrigen Verbindungswiderstand, selbst wenn die Fläche des Verbindungsbereichs klein ist, indem die Anzahl von leitenden Teilchen, die zwischen den jeweiligen Bumps der Halbleitervorrichtung und den jeweiligen Verdrahtungsmustern der Schaltungsplatte eingefangen werden, erhöht wird, wodurch das Verfahren zur Aufbringung hoher Dichte geeignet gemacht wird.
  • Folglich stellt die vorliegende Erfindung ein Verfahren zum Aufbringen einer Halbleitervorrichtung unter Verwendung eines anisotrop leitenden Klebstoffs gemäß Anspruch 1 zur Verfügung. Bevorzugte Ausführungsformen sind in den Unteransprüchen definiert.
  • Offenbarung der Erfindung
  • Dabei umfaßt das Verfahren des Aufbringens einer Halbleitervorrichtung unter Verwendung eines anisotrop leitenden Klebstoffs gemäß der Erfindung die folgenden Schritte (1) bis (4):
    • (1) einen Schritt des Aufbringens des anisotrop leitenden Klebstoffs, der sich aus in einem Klebstoffharz von einem wärmehärtenden Typ vermischten leitenden Teilchen zusammensetzt, auf einen Bereich auf der Oberfläche einer Schaltungsplatte, wo Verdrahtungsmuster gebildet werden;
    • (2) einen Schritt des Plazierens der Halbleitervorrichtung auf der Oberfläche der Schaltungsplatte, nachdem die auf der Halbleitervorrichtung bereitgestellten Bumps jeweils mit den auf der Oberfläche der Schaltungsplatte gebildeten Verdrahtungsmustern ausgerichtet wurden;
    • (3) einen Schritt des vorläufigen Pressbindens der Halbleitervorrichtung auf die Schaltungsplatte durch Aufbringen eines vorbestimmten Drucks darauf bei einer Temperatur, die geringer ist als die Härtungstemperatur des Klebstoffharzes des anisotrop leitenden Klebstoffs; und
    • (4) einen Schritt des Bindens der Halbleitervorrichtung, die vorläufig pressverbunden ist, an die Schaltungsplatte durch Härten des Klebstoffharzes bei einer Temperatur, die das Härten des Klebstoffharzes veranlaßt.
  • Mit dem oben beschriebenen Verfahren des Aufbringens der Halbleitervorrichtung wird die elektrische Leitung jeweils zwischen den Bumps der Halbleitervorrichtung und den Verdrahtungsmustern der Schaltungsplatte vorzugsweise im Schritt der vorläufigen Pressbindung der Halbleitervorrichtung auf die Schaltungsplatte bewirkt.
  • Ferner kann der unter (4) beschriebene Schritt durch eine thermische Pressbindung ausgeführt werden unter Verwendung eines Heiz- und Druckwerkzeugs, welches auf eine Temperatur einge- stellt ist, die das Härten des Klebstoffharzes verursacht.
  • Andererseits kann der unter (4) beschriebene Schritt ausgeführt werden durch Plazieren der Schaltungsplatte mit der vorläufig daran pressgebundenen Halbleitervorrichtung in einen Ofen, der auf eine Temperatur eingestellt ist, die das Härten des Klebstoffharzes verursacht, oder durch Plazieren der Schaltungsplatte mit der vorläufig daran pressverbundenen Halbleitervorrichtung auf eine heiße Platte, die auf die Temperatur eingestellt- ist, die das Härten des Klebstoffharzes verursacht.
  • Ferner werden mit dem Verfahren des Aufbringens der Halbleitervorrichtung die leitenden Teilchen vorzugsweise jeweils mit den Bumps der Halbleitervorrichtung und den Verdrahtungsmustern der Schaltungsplatte in Kontakt gebracht.
  • Da die vorläufige Pressbindung bei einer Temperatur bewirkt wird, bei der das Klebstoffharz des anisotrop leitenden Klebstoffs beim Aufbringen der Halbleitervorrichtung auf die Schaltungsplatte in einer Bedingung niedriger Fluidität bleibt, werden bei dem Verfahren zum Aufbringen der Halbleitervorrichtung gemäß der Erfindung die leitenden Teilchen zwischen den jeweiligen Bumps und den jeweiligen Verdrahtungsmustern sandwichartig gehalten, während sich das Klebstoffharz in einer Bedingung hoher Viskosität befindet, so daß eine große Anzahl der leitenden Teilchen dazwischen belassen werden. Da die Endhärtung des Klebstoffharzes danach bewirkt wird, ist es möglich, eine stabile Verbindung mit einem niedrigen Verbindungswiderstand zu erzielen mit vielen der leitenden Teilchen, die im Verbindungsbereich zurückbleiben. Da viele der leitenden Teilchen im Verbindungsbe reich zurückgelassen werden können, ist es ferner möglich, die Fläche des Verbindungsbereichs zu reduzieren, wodurch die Ermöglichung einer Verbindung bei einem noch feineren Verbindungskontakt als zuvor realisiert wird.
  • Kurzbeschreibung der Zeichnungen
  • 1 ist eine vergrößerte Schnittansicht, die einen Ausschnitt eines anisotrop leitenden Klebstoffs zur Anwendung in einem Verfahren des Aufbringens einer Halbleitervorrichtung gemäß der Erfindung zeigt.
  • 2 bis 5 sind schematische Schnittansichten, die jeweilige Schritte in der Abfolge einer Ausführungsform des Verfahrens zum Aufbringen der Halbleitervorrichtung gemäß der Erfindung zeigen.
  • 6 und 7 sind vergrößerte, schematische Schnittansichten eines Hauptteils der jeweils in den 3 und 4 gezeigten Schritten.
  • 8 ist ein Diagramm, welches die Anzahl an leitenden Teilchen, die zwischen jeweiligen Bumps der Halbleitervorrichtung, die durch das Verfahren zum Aufbringen der Halbleitervorrichtung gemäß der Erfindung aufgebracht wurde, und den jeweiligen Verdrahtungsmustern einer Schaltungsplatte vorliegen, im Vergleich zu derjenigen im Fall des herkömmlichen Beispiels.
  • 9 ist eine schematische Schnittansicht, die ein Beispiel eines anderen Schrittes als Ersatz für den in 4 gezeigten Schritt des Verfahrens zum Aufbringen der Halbleitervorrichtung gemäß der Erfindung zeigt.
  • 10 ist eine schematische Schnittansicht, die ein Beispiel eines noch anderen Schritts als Ersatz für den in 4 gezeigten Schritt des Verfahrens zum Aufbringen der Halbleitervorrichtung gemäß der Erfindung zeigt.
  • 11 bis 14 sind schematische Schnittansichten, die jeweilige Schritte in der Abfolge des herkömmlichen Verfahrens zum Aufbringen einer Halbleitervorrichtung zeigen.
  • 15 und 16 sind vergrößerte, schematische Schnittansichten eines Hauptteils der jeweils in den 12 und 13 gezeigten Schritte.
  • Bevorzugte Ausführungsformen der Erfindung
  • Bevorzugte Ausführungsform eines Verfahrens zum Aufbringen einer Halbleitervorrichtung gemäß der Erfindung werden nachfolgend im einzelnen unter Bezugnahme auf die 1 bis 10 beschrieben. In diesen Figuren werden Teile, die denen des in 11 bis 16 gezeigten, herkömmlichen Beispiels entsprechen, durch dieselben Bezugsziffern bezeichnet.
  • 1 ist eine vergrößerte, schematische Schnittansicht, die ein Teil des anisotrop leitenden Klebstoffs zur Verwendung im Verfahren des Aufbringens der Halbleitervorrichtung gemäß der Erfindung zeigt. Der anisotrop leitende Klebstoff wird vor der Anwendung über einem Grundfilm zu einer filmartigen Form gebildet, und eine Oberfläche der gegenüberliegenden Seite davon wird durch einen Deckfilm geschützt, obgleich eine Darstellung davon weggelassen wird. Der anisotrop leitende Klebstoff 13 setzt sich aus einer Vielzahl von leitenden Teilchen 12 im Bereich von 3 bis mehreren zig μm Durchmesser, die in einem Film eines Klebstoffharzes 11 mit einer Dicke in der Größenordnung von 15 bis 100 μm vermischt sind, mit einem Aufbau, der mit elektrischer Leitfähigkeit in der Dickenrichtung ausgestattet ist, zusammen.
  • Der Film des Klebstoffharzes 11 wird auf eine Dicke in der Größenordnung von 15 bis 100 μm eingestellt, wobei jedoch eine spezielle Dicke davon je nach Höhe (Höhe gegenüber einem Substrat) von auf einer aufzubringenden Halbleitervorrichtung 16 gebildeten Bumps 14 sowie einer Höhe (Höhe gegenüber einem Substrat) von auf einer Schaltungsplatte 17 bereitgestellten Verdrahtungsmustern 15 festgelegt wird, wie in den 6 und so weiter gezeigt. Zum Beispiel unter der Annahme, daß die Bumps 20 μm hoch sind und die Verdrahtungsmuster 18 μm hoch sind, ist es für den Film des Klebstoffharzes 11 nötig, eine Dicke über eine Höhe (Dicke) hinaus aufzuweisen, die der Summe der beschriebenen beiden Elemente gleich ist, und wird folglich auf die Bildung einer Dicke von 38 μm oder mehr, das heißt der Summe der beiden Elemente, eingestellt.
  • Das Klebstoffharz wird ferner durch eine Druckmethode oder eine Übertragungsmethode zu einer filmartigen Form gebildet; in der Praxis wird der Film des Klebstoffharzes jedoch zu einer um etwa 10 μm dickeren Dicke als die oben beschriebene Dicke geformt, wobei die Genauigkeit bei seiner Bildung in Betracht gezogen wird. Folglich wird im oben erwähnten Fall der Film des Klebstoffharzes 11 auf eine Dicke in der Größenordnung von 50 μm, um etwa 10 μm dicker als 38 μm, gebildet.
  • Für das Klebstoffharz 11 wird ein isolierendes und wärmehärtendes Harz wie ein Epoxyharz, ein Phenolharz und so weiter, zum Beispiel ein Epoxy-basiertes wärmehärtendes Harz, verwendet.
  • Die mit dem Klebstoffharz 11 zu mischenden leitenden Teilchen 12 liegen in Bezug auf den Durchmesser im Bereich von 3 bis mehreren zig μm, und bestehen aus metallischen Teilchen, die aus Silber oder Lötmittel gebildet sind, oder aus Harzteilchen, die aus einem Kunststoff gefertigt sind, wobei eine Gold(Au)-Plattierung auf die Oberfläche davon aufgebracht wurde.
  • Der Durchmesser der leitenden Teilchen 12 variiert in Abhängigkeit von einer Lücke (Zwischenraum) zwischen den Verdrahtungsmustern 15, an die jeweils die Bumps zu verbinden sind. Wenn die Lücke zum Beispiel 10 μm beträgt, wird der Durchmesser der leitenden Teilchen 12 auf nicht mehr als 10 μm festgelegt, um das Auftreten von Kurzschlüssen zwischen den Verdrahtungsmustern 15 zu verhindern. Zu dem Klebstoffharz 11 werden leitende Teilchen 12 in einer Menge von 4Gew.-% (Gewichts-%) zugegeben, und die Mischung wird temperiert, wodurch der anisotrop leitende Klebstoff 13 gebildet wird.
  • Die in 2 und den nachfolgenden Figuren gezeigte Schaltungsplatte 17 ist mit den Verdrahtungsmustern 15 versehen, die auf einem Substrat davon gebildet sind, welches aus einem Glas-Epoxyharz, Keramik oder Glas gefertigt ist. Die Verdrahtungsmuster 15 sind aus Kupfer oder Gold gebildet, oder setzen sich aus einem Indium/Zinn-Oxid(ITO)-Film oder anderem zusammen, zur Anwendung bei einem Flüssigkristallanzeigefeld und dergleichen.
  • Eine Bearbeitung des Aufbringens der Halbleitervorrichtung 16 auf die Schaltungsplatte 17 umfaßt die folgenden Schritte.
  • In diesem Fall des Verfahrens zum Aufbringen der Halbleitervorrichtung werden, gleich dem herkömmlichen Verfahren, die jeweiligen Verdrahtungsmuster 15, die auf der Schaltungsplatte 17 bereitgestellt sind, mit den jeweiligen, auf der Halbleitervorrichtung 16 gebildeten Bumps 14 verbunden. Beim Schaffen einer solchen Verbindung werden leitende Teilchen 12, die elektrische Leitfähigkeit aufweisen, zwischen den jeweiligen Verdrahtungsmustern 15 und den entsprechenden Bumps 14 sandwichartig gehalten, wodurch die elektrische Leitung dazwischen durch die Wirkung der leitenden Teilchen 12 bewirkt wird. Die Bumps 14 werden durch die Plattiermethode, die Vakuumabscheidungsmethode oder eine andere Methode unter Verwendung eines Materials wie Lötmittel, Gold oder Kupfer gebildet.
  • Zuerst wird, wie in 2 gezeigt wird, der anisotrop leitende Klebstoff 13 durch die Übertragungsmethode und so weiter auf einem Bereich der Oberfläche der Schaltungsplatte 17 aufgebracht, wo die Verdrahtungsmuster, auf die die Halbleitervorrichtung 16 aufzubringen ist, gebildet sind. Der anisotrop leitende Klebstoff 13 wird so aufgebracht, daß die planare Ausdehnung der der aufzubringenden Halbleitervorrichtung 16 entspricht, oder um in einem um 2 mm größeren (weiteren) Bereich als den Außendimensionen der Halbleitervorrichtung 16, um die gesamte Peripherie davon herum ausgedehnt zu sein.
  • Beim Übertragen des auf dem Grundfilm gebildeten, anisotrop leitenden Klebstoffs 13 wird der anisotrop leitende Klebstoff 13 zuvor so zerteilt, daß eine Übereinstimmung mit einem Übertragungsbereich, wo dieser zu übertragen ist, vorliegt, und der so zerteilte, anisotrop leitende Klebstoff 13 wird auf dem Übertragungsbereich angeordnet.
  • Anschließend wird die Übertragung des anisotrop leitenden Klebstoffs 13 auf die Schaltungsplatte 17 über ein thermisches Pressbinden des wie oben aufgebrachten, anisotrop leitenden Klebstoff 13 ausgeführt mit der Anwendung eines Heizkopfs (nicht gezeigt), der durch einen Heizer auf eine Temperatur im Bereich von etwa 80 bis 100°C aufgeheizt ist. Ein Druck einer Stärke, die es dem anisotrop leitenden Klebstoff 13 gerade erlaubt, an die Schaltungsplatte 17 geklebt zu werden, mag als einem zu diesem Zeitpunkt anzulegenden Druck ausreichend sein. Danach wird der Grundfilm abgezogen.
  • Als nächstes wird, wie in 3 gezeigt, die Halbleitervorrichtung 16 auf der Oberfläche der Schaltungsplatte 17 planiert, nachdem die jeweiligen, auf der Schaltungsplatte 17 bereitgestellten Verdrahtungsmuster 15 mit den jeweiligen, auf der Halbleitervorrichtung 16 gebildeten Bumps 14 ausgerichtet wurden. Anschließend wird ein vorläufiges Aufbringen der Halbleitervorrichtung 16 in einem Schritt des thermischen Pressbindens (nachfolgend als vorläufiges Pressbinden bezeichnet) der Halbleitervorrichtung 16 auf die Schaltungsplatte 17 bei einer Temperatur T1 ausgeführt, die geringer ist als eine Temperatur (als Härtungstemperatur bezeichnet), bei der das Klebstoffharz 11 des anisotrop leitenden Klebstoff 13 beginnt, eine Härtungsreaktion zu durchlaufen, während ein vorbestimmter Druck P1 auf die Halbleitervorrichtung 16 von der Seite der Rückseite davon, wo die Bumps 14 nicht gebildet sind, durch Anwendung eines Heiz- und Druckwerkzeugs 18, welches mit einem eingebauten Heizer ausgestattet ist, angewandt wird.
  • Das Heiz- und Druckwerkzeug 18 besitzt einen Aufbau, bei dem sowohl der Heizer als auch ein Wärmekuppler eingerichtet sind, so daß das Heizen durch den Heizer bereitgestellt wird, während die Temperatur durch den Wärmekuppler gesteuert werden kann.
  • Das vorläufige Pressbinden wird bei einer Temperatur bewirkt, bei der das Klebstoffharz 11 in einer Bedingung niedriger Fluidität und hoher Viskosität verbleiben kann. Eine solche Temperatur ist eine Temperatur, die geringer ist als die Härtungstemperatur des Klebstoffharzes 11 des anisotrop leitenden Klebstoffs 13, und liegt spezieller gesagt im Bereich von etwa 30 bis 80°C.
  • Der Druck P1 zum Zeitpunkt des vorläufigen Pressbindens wird auf die Fläche eines Verbindungsbereichs auf die Bumps 14 in der Größenordnung von 19,62 bis 98,1 MPa (200 bis 1000 kg/cm2) angelegt. Der zu diesem Zeitpunkt des vorläufigen Pressbindens angelegte Druck ist vorzugsweise ein Druck einer Stärke, die die im anisotrop leitenden Klebstoff 13 vorliegenden leitenden Teilchen 12 veranlassen, gerade mit den Bumps der Halbleitervorrichtung 16 sowie den Verdrahtungsmustern 15 der Schaltungsplatte 17 jeweils in Kontakt zu kommen, wodurch eine elektrische Leitung dazwischen bewirkt wird.
  • Zu diesem Zeitpunkt besitzt das Klebstoffharz eine solche niedrige Fluidität, daß demselben gestattet wird, etwas zu erweichen und es nicht dazu neigt, zwischen dem Bumps 14 und den Verdrahtungsmustern 15 herauszuströmen, so daß eine Vielzahl der leitenden Teilchen 12 dazwischen gehalten werden kann.
  • Nachfolgend wird, wie in 4 gezeigt, ein Heizen bei einer Temperatur T2 (T2 > T1), die höher als die Härtungstemperatur des Klebstoffharzes 11 des anisotrop leitenden Klebstoffs 13 ist, angelegt, während ein Druck P2 durch Anwenden des Heiz- und Druckwerkzeugs 18 angelegt wird.
  • In diesem Fall wird, wenn für das Klebstoffharz 11 ein Epoxyharz verwendet wird, die Temperatur T2, bei dem das Heizen angewandt wird, im Bereich von etwa 150 bis 250°C eingestellt, und das Heizen wird für eine Dauer von 5 bis 30 Sekunden angelegt. Ferner liegt der Druck P2, der auf eine Fläche des Verbindungsbereichs auf die Bumps 14 der Halbleitervorrichtung 16 angelegt wird, in der Größenordnung von 19,62 bis 98,1 MPa (200 bis 100 kg/cm2). Der Druck P2 ist verschieden vom Druck P1, der zum Zeitpunkt des vorläufigen Pressbindens angewandt wird, und ist höher als der Druck P1 (P1 < P2) .
  • Wenn ein Heiz- und Druckprozess bei der Temperatur T2 wie oben beschrieben durch Verwendung des Heiz- und Druckwerkzeugs 18 angelegt wird, wird das Klebstoffharz 11 des anisotrop leitenden Klebstoffs 13 auf einmal erweicht und wird in einen Halbschmelzzustand verwandelt, jedoch werden die leitenden Teilchen 12 nicht herausströmen, da diese zwischen den jeweiligen Bumps 14 und den jeweiligen Verdrahtungsmustern 15 sandwichartig gehalten werden. Danach wird durch Voranschreiten der Härtungsreaktion, die die Härtung des Klebstoffharzes 11 veranlaßt, die Halbleitervorrichtung 16 mit der Schaltungsplatte 17 verbunden, wie in 5 gezeigt, so daß die elektrische Leitung zwischen den jeweiligen Bumps 14 der Halbleitervorrichtung 16 und den jeweiligen Verdrahtungsmustern 15 sicher durch die Wirkung einer Vielzahl von dazwischen gehaltenen, leitenden Teilchen 12 aufrechterhalten werden kann.
  • Somit wird durch das Verfahren zum Aufbringen der Halbleitervorrichtung gemäß der Erfindung die Halbleitervorrichtung durch Ausführen eines Heiz- und Druckprozesses durchgeführt, welcher in zwei Stufen angewandt wird, wodurch das Klebstoffharz 11 gehärtet wird, nachdem die vorläufige Pressbondierung angewandt wurde. Folglich kann im Unterschied zu dem herkömmlichen Fall der folgende Effekt hervorgebracht werden. Der Effekt wird nachfolgend unter Bezugnahme auf 6 und 7 beschrieben.
  • 6 und 7 sind vergrößerte, schematische Schnittansichten eines Hauptteils der in 3 und 4 jeweils gezeigten Schritte, zur deutlichen Darstellung des Zustands der zwischen den jeweiligen Bumps 14 und den jeweiligen Verdrahtungsmustern 15 gehaltenen leitenden Teilchen 12. Wie oben beschrieben wird beim Verfahren gemäß der Erfindung – anders als im herkömmlichen Verfahren, wo ein Pressen und Heizen und ein Druckbondierungsprozess zum Härten des Klebstoffharzes 11 des anisotrop leitenden Klebstoffs 13 gleichzeitig durchgeführt werden – ein ausreichendes Pressen zuvor durch den in 6 gezeigten, vorangeschalteten Schritt des vorläufigen Pressbindens beim Aufbringen der Halbleitervorrichtung 16 auf die Schaltungsplatte 17 angewandt.
  • Folglich werden zur Zeit, wenn der Heiz- und Pressprozess zum Härten des Klebstoffharzes 11 wie in 7 gezeigt angewandt wird, die leitenden Teilchen 12 bereits sandwichartig zwischen den jeweiligen Bumps 14 und den jeweiligen Verdrahtungsmustern 15 gehalten (vier Stücke davon in der Figur). Folglich bleiben, selbst wenn nachfolgend ein Heizen zum Härten des Klebstoffharzes 11 angewandt wird, die leitenden Teilchen 12 zwischen den jeweiligen Bumps 14 und den jeweiligen Verdrahtungsmustern 15 gehalten und strömen nicht aus den jeweiligen Bumps 14 heraus, wenn das Klebstoffharz 11 fluidisiert wird. Dies macht es möglich, mehr leitende Teilchen 12 zwischen den jeweiligen Bumps 14 und den jeweiligen Verdrahtungsmustern 15 einzufangen, während dieselben mit sowohl den jeweiligen Bumps 14 als auch den jeweiligen Verdrahtungsmustern 15 in Kontakt gehalten bleiben. Indem die leitenden Teilchen 12 bis zu einem gewissen Grad eine Deformation durchlaufen, wenn sie zwischen den jeweiligen Bumps 14 und den jeweiligen Verdrahtungsmustern 15 gehalten werden, wird jeweils die Kontaktfläche der leitenden Teilchen 12 mit den jeweiligen Bumps 14 und den jeweiligen Verdrahtungsmustern 15 breiter, wodurch die elektrische Leitung verbessert und der Verbindungswiderstand verringert wird.
  • 8 zeigt nun die Zahl der leitenden Teilchen, die zwischen den jeweiligen Bumps und den jeweiligen Verdrahtungsmustern im Fall des Aufbringens einer Halbleitervorrichtung unter Verwendung des Verfahrens des Aufbringens derselben gemäß der Erfindung im Vergleich zu dem Fall des Aufbringens einer Halbleitervorrichtung unter Verwendung des herkömmlichen Verfahrens zum Aufbringen derselben vorliegen. In der Figur gibt die vertikale Achse die Zahl der leitenden Teilchen an. Die Figur zeigt, daß im Fall des Aufbringens der Halbleitervorrichtung unter Verwendung des Verfahrens zum Aufbringen derselben gemäß der Erfindung im Durchschnitt 8 Stücke der leitenden Teilchen vorliegen, während beim herkömmlichen Verfahren des Aufbringens der Halbleitervorrichtung im Durchschnitt ungefähr 5,5 Stücke der leitenden Teilchen vorliegen. Somit ist gezeigt, daß beim Verfahren des Aufbringens der Halbleitervorrichtung gemäß der Erfindung eine größere Zahl der leitenden Teilchen in einem Verbindungsbereich zwischen den jeweiligen Bumps und den jeweiligen Verdrahtungsmustern verbleiben.
  • In diesem Fall wurde die Halbleitervorrichtung auf eine Glasplatte jeweils durch das Verfahren des Aufbringens derselben gemäß der Erfindung sowie durch das herkömmliche Verfahren zum Aufbringen derselben aufgebracht, um so in der Lage zu sein, den Verbindungsbereich zu untersuchen, und die Zahl der im Verbindungsbereich verbleibenden leitenden Teilchen wurde in den jeweiligen Fällen gemessen.
  • Bei der oben beschriebenen Ausführungsform der Erfindung wird der Schritt des vollständigen Härtens des Klebstoffharzes 11 des anisotrop leitenden Klebstoffs 13 durch Aufbringen des Heiz- und Pressprozesses unter Verwendung des Heiz- und Druckwerkzeugs 18 durchgeführt, jedoch kann, wie in 9 gezeigt, der oben beschriebene Schritt durch Einbringen der Schaltungsplatte 17 mit der vorläufig daran pressverbundenen Halbleitervorrichtung 16 in einem Ofen 20 durchgeführt werden, der auf eine Temperatur, die das Härten des Klebstoffharzes 11 veranlaßt, im Bereich von 150 bis 250°C eingestellt ist, und durch anschließendes Liefern von Hitze aus der Heizquelle 21 des Ofens 20.
  • Andererseits kann, wie in 10 gezeigt, der oben beschriebene Schritt durchgeführt werden durch Einbringen der Schaltungsplatte 17 mit der daran vorläufig pressverbundenen Halbleitervorrichtung 16 auf das obere Teil einer Heizplatte 30, die auf eine Temperatur, welche das Härten des Klebstoffharzes 11 veranlaßt, im Bereich von 150 bis 250°C eingestellt ist, und durch Heizen für eine Dauer von etwa 5 bis 30 Sekunden. Die Heizplatte 30 ist mit einem eingebauten Heizer 31 ausgestattet.
  • Industrielle Anwendbarkeit
  • Beim Verfahren zum Aufbringen der Halbleitervorrichtung gemäß der Erfindung wird beim Ausüben der thermischen Pressbondierung der Halbleitervorrichtung auf die Schaltungsplatte durch Anwendung des anisotrop leitenden Klebstoffs ein vorläufiges Pressbinden bei einer Temperatur angewandt, bei der das Klebstoffharz eine geringe Fluidität aufweist, vor dem Härten des anisotrop leitenden Klebstoffs, so daß eine große Zahl von leitenden Teilchen zwischen den jeweiligen Bumps und den jeweiligen Verdrahtungsmustern gehalten werden kann. Dies macht es möglich, eine stabile Verbindung bei einem niedrigen Verbindungswiderstandswert zu erzielen, wodurch ermöglicht wird, daß die Halbleitervorrichtung mit hoher Verbindungszuverlässigkeit aufgebracht wird.
  • Da es möglich ist, mehr leitende Teilchen im Verbindungsbereich zurückzulassen, kann ferner die Fläche des Verbindungsbereichs reduziert werden, während derselbe Verbindungswiderstandswert wie zuvor erhalten bleibt. Folglich wird mit dem Verfahren zum Aufbringen gemäß der Erfindung eine Verbindung mit feineren Verdrahtungsmustern möglich, um auf eine Aufbringung hoher Dichte angepaßt werden zu können.

Claims (5)

  1. Verfahren zum Aufbringen einer Halbleitervorrichtung unter Verwendung eines anisotrop leitenden Klebstoffs (13), mit: einem Schritt des Anordnens des anisotrop leitenden Klebstoffs (13), der sich aus in einem Klebstoffharz (11) eines wärmehärtenden Typs vermischten, leitenden Teilchen (12) zusammensetzt, in einem Bereich auf der Oberfläche einer Schaltungsplatte (17), wo Verdrahtungsmuster (15) gebildet werden; einem Schritt des Plazierens der Halbleitervorrichtung (16) auf der Oberfläche der Schaltungsplatte (17), nachdem auf der Halbleitervorrichtung (16) vorgesehene Bumps (14) mit dem jweiligen; auf der Oberfläche der Schaltungsplatte (17) gebildeten Verdrahtungsmuster (15) ausgerichtet wurden; einem Schritt der vorläufigen Pressbindung der Halbleitervorrichtung (16) an die Schaltungsplatte (17) durch Aufbringen eines vorbestimmten Drucks darauf bei einer Temperatur, die geringer ist als die Härtungstemperatur des Klebstoffharzes (11) des anisotrop leitenden Klebstoffs (13); und einem Schritt des Bindens der Halbleitervorrichtung (16), die vorläufig pressverbunden ist, auf der Schaltungsplatte (17) durch Härten des Klebstoffharzes (11) bei einer Temperatur, die das Härten des Klebstoffharzes veranlasst; wobei der beim Schritt der vorläufigen Pressbindung angelegte Druck ein Druck P1 einer Stärke ist, die das In-Kontakt-Bringen der leitenden Teilchen (12), die in dem anisotrop leitenden Klebstoff (13) enthalten sind, jeweils mit den Bumps (14) der Halbleitervorrichtung (16) und den Verdrahtungsmustern (15) der Schaltungsplatte (17) veranlasst, und wobei der beim Schritt des Bindens der Halbleitervorrichtung (16), die vorläufig pressverbunden ist, angelegte Druck ein Druck P2 von einer Stärke ist, die höher ist als der Druck P1.
  2. Verfahren zum Aufbringen einer Halbleitervorrichtung unter Verwendung eines anisotrop leitenden Klebstoffs gemäß Anspruch 1, wobei die elektrische Verbindung jeweils zwischen den Bumps (14) der Halbleitervorrichtung (16) und den Verdrahtungsmustern (15) der Schaltungsplatte (17) bewirkt wird im Schritt des vorläufigen Pressverbindens der Halbleitervorrichtung auf die Schaltungsplatte (17).
  3. Verfahren zum Aufbringen einer Halbleitervorrichtung unter Verwendung eines anisotrop leitenden Klebstoffs gemäß Anspruch 1, wobei der Schritt des Bindens der Halbleitervorrichtung (16), die vorläufig pressverbunden ist, auf die Schaltungsplatte (17) mittels thermischem Pressbinden ausgeführt wird unter Verwendung eines Heiz- und Druckwerkzeugs (18), welches auf eine Temperatur eingestellt ist, die das Härten des Klebstoffharzes (11) verursacht.
  4. Verfahren zum Aufbringen einer Halbleitervorrichtung unter Verwendung eines anisotrop leitenden Klebstoffs gemäß Anspruch 1 oder 2, wobei der Schritt des Bindens der Halbleitervorrichtung (16), die vorläufig pressverbunden ist, auf die Schaltungsplatte (17) ausgeführt wird durch Plazieren der Schaltungsplatte mit der daran vorläufig pressverbundenen Halbleitervorrichtung in einem Ofen, der auf eine Temperatur eingestellt ist, die das Härten des Klebstoffharzes (11) verursacht.
  5. Verfahren zum Aufbringen einer Halbleitervorrichtung unter Verwendung eines anisotrop leitenden Klebstoffs gemäß An spruch 1, wobei der Schritt des Bindens der Halbleitervorrichtung (16), die vorläufig pressverbunden ist, auf die Schaltungsplatte (17), ausgeführt wird durch Plazieren der Schaltungsplatte mit der daran vorläufig pressverbundenen Halbleitervorrichtung auf eine Heizplatte, die auf eine Temperatur eingestellt ist, die das Härten des Klebstoffharzes (11) verursacht.
DE60001776T 1999-01-27 2000-01-27 Einkapselungsverfahren einer halbleiteranordnung mit einem anisotropisch leitenden klebstoff Expired - Lifetime DE60001776T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1848799 1999-01-27
JP1848799 1999-01-27
PCT/JP2000/000420 WO2000045431A1 (en) 1999-01-27 2000-01-27 Method of packaging semiconductor device using anisotropic conductive adhesive

Publications (2)

Publication Number Publication Date
DE60001776D1 DE60001776D1 (de) 2003-04-30
DE60001776T2 true DE60001776T2 (de) 2004-02-05

Family

ID=11973005

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60001776T Expired - Lifetime DE60001776T2 (de) 1999-01-27 2000-01-27 Einkapselungsverfahren einer halbleiteranordnung mit einem anisotropisch leitenden klebstoff

Country Status (7)

Country Link
US (1) US6498051B1 (de)
EP (1) EP1067598B1 (de)
KR (1) KR100382759B1 (de)
CN (1) CN1135611C (de)
BR (1) BR0004470A (de)
DE (1) DE60001776T2 (de)
WO (1) WO2000045431A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014104510A1 (de) * 2014-03-31 2015-10-01 Leibniz Universität Hannover Verfahren und Einrichtung zum Fügen sowie Anordnung

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3301075B2 (ja) * 1999-04-20 2002-07-15 ソニーケミカル株式会社 半導体装置の製造方法
FR2812223B1 (fr) * 2000-07-28 2003-11-07 Thomson Csf Procede de collage de substrats de circuit electronique sur une semelle et dispositif de mise en oeuvre du procede
DE10120928C1 (de) * 2001-04-30 2002-10-31 Infineon Technologies Ag Verfahren zum Erstellen einer Kontaktverbindung zwischen einem Halbleiterchip und einem Substrat, insbesondere zwischen einem Speichermodulchip und einem Speichermodulboard
JP2003204142A (ja) * 2002-01-08 2003-07-18 Sumitomo Metal Micro Devices Inc 電子部品実装方法及び電子部品実装装置
JP3886401B2 (ja) * 2002-03-25 2007-02-28 ソニーケミカル＆インフォメーションデバイス株式会社 接続構造体の製造方法
JP2004260135A (ja) * 2003-02-06 2004-09-16 Sanyo Electric Co Ltd 半導体集積装置及びその製造方法
JP3835556B2 (ja) * 2003-10-27 2006-10-18 セイコーエプソン株式会社 半導体装置の製造方法及び半導体装置の製造装置
JP4432949B2 (ja) * 2006-09-15 2010-03-17 パナソニック株式会社 電気部品の接続方法
CN101303443A (zh) * 2007-05-11 2008-11-12 鸿富锦精密工业（深圳）有限公司 相机模组及其组装方法
JP5093482B2 (ja) * 2007-06-26 2012-12-12 ソニーケミカル＆インフォメーションデバイス株式会社 異方性導電材料、接続構造体及びその製造方法
JP5622137B2 (ja) * 2007-10-29 2014-11-12 デクセリアルズ株式会社 電気的接続体及びその製造方法
WO2010151600A1 (en) 2009-06-27 2010-12-29 Michael Tischler High efficiency leds and led lamps
JP5732631B2 (ja) 2009-09-18 2015-06-10 ボンドテック株式会社 接合装置および接合方法
US9480133B2 (en) 2010-01-04 2016-10-25 Cooledge Lighting Inc. Light-emitting element repair in array-based lighting devices
US8653539B2 (en) 2010-01-04 2014-02-18 Cooledge Lighting, Inc. Failure mitigation in arrays of light-emitting devices
WO2012000114A1 (en) 2010-06-29 2012-01-05 Cooledge Lightning Inc. Electronic devices with yielding substrates
JP2012204588A (ja) * 2011-03-25 2012-10-22 Disco Abrasive Syst Ltd 半導体デバイスチップの実装方法
JP2012204589A (ja) * 2011-03-25 2012-10-22 Disco Abrasive Syst Ltd 半導体デバイスウエーハの接合方法
US20130032270A1 (en) * 2011-08-01 2013-02-07 Texas Instruments Incorporated Thermal compression bonding with separate bond heads
US20130056749A1 (en) * 2011-09-07 2013-03-07 Michael Tischler Broad-area lighting systems
US8896010B2 (en) 2012-01-24 2014-11-25 Cooledge Lighting Inc. Wafer-level flip chip device packages and related methods
WO2013112435A1 (en) 2012-01-24 2013-08-01 Cooledge Lighting Inc. Light - emitting devices having discrete phosphor chips and fabrication methods
US8907362B2 (en) 2012-01-24 2014-12-09 Cooledge Lighting Inc. Light-emitting dies incorporating wavelength-conversion materials and related methods
US8877561B2 (en) 2012-06-07 2014-11-04 Cooledge Lighting Inc. Methods of fabricating wafer-level flip chip device packages
US20140069696A1 (en) * 2012-09-11 2014-03-13 Apple Inc. Methods and apparatus for attaching multi-layer flex circuits to substrates
JP6163838B2 (ja) * 2013-04-05 2017-07-19 富士電機株式会社 加圧加熱接合構造及び加圧加熱接合方法
WO2015119858A1 (en) 2014-02-05 2015-08-13 Cooledge Lighting Inc. Light-emitting dies incorporating wavelength-conversion materials and related methods
US9720696B2 (en) 2014-09-30 2017-08-01 International Business Machines Corporation Independent mapping of threads
US10133576B2 (en) 2015-01-13 2018-11-20 International Business Machines Corporation Parallel slice processor having a recirculating load-store queue for fast deallocation of issue queue entries
WO2016153069A1 (ja) * 2015-03-26 2016-09-29 デクセリアルズ株式会社 可撓性実装モジュール体の製造方法
JP6715052B2 (ja) * 2016-03-25 2020-07-01 デクセリアルズ株式会社 接続構造体の製造方法
JP6935702B2 (ja) * 2016-10-24 2021-09-15 デクセリアルズ株式会社 異方性導電フィルム
JP6826060B2 (ja) * 2017-03-30 2021-02-03 芝浦メカトロニクス株式会社 圧着装置
US10420222B2 (en) * 2017-04-20 2019-09-17 Palo Alto Research Center Incorporated Method for bonding discrete devices using anisotropic conductive film
US10795452B2 (en) * 2018-02-07 2020-10-06 Microsoft Technology Licensing, Llc Multi-stage cure bare die light emitting diode
KR20200126269A (ko) * 2019-04-29 2020-11-06 삼성전자주식회사 접합헤드 및 이를 구비하는 접합 장치
CN114597138A (zh) * 2020-12-03 2022-06-07 群创光电股份有限公司 半导体封装的制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6197837A (ja) 1984-10-18 1986-05-16 Matsushita Electronics Corp 半導体エツチング装置
JPS6197837U (de) * 1984-12-04 1986-06-23
EP0641019A3 (de) * 1993-08-27 1995-12-20 Poly Flex Circuits Inc Flexibler, auf einem Polymer gedruckter Leiterrahmen.
TW340132B (en) * 1994-10-20 1998-09-11 Ibm Structure for use as an electrical interconnection means and process for preparing the same
JPH09219579A (ja) * 1996-02-13 1997-08-19 Oki Electric Ind Co Ltd 電子部品の接続方法及び接続装置
JP3842362B2 (ja) * 1996-02-28 2006-11-08 株式会社東芝 熱圧着方法および熱圧着装置
JP3096965B2 (ja) 1996-07-16 2000-10-10 日立テクノエンジニアリング株式会社 基板加熱方法及び基板加熱炉
US5943558A (en) * 1996-09-23 1999-08-24 Communications Technology, Inc. Method of making an assembly package having an air tight cavity and a product made by the method
JPH10289929A (ja) 1997-04-14 1998-10-27 Seiko Epson Corp 表面実装部品の実装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014104510A1 (de) * 2014-03-31 2015-10-01 Leibniz Universität Hannover Verfahren und Einrichtung zum Fügen sowie Anordnung
DE102014104510B4 (de) 2014-03-31 2019-02-07 Gottfried Wilhelm Leibniz Universität Hannover Verfahren zum Fügen und Einrichtung zum Fügen einer Anordnung unter Verwendung des Verfahrens

Also Published As

Publication number Publication date
DE60001776D1 (de) 2003-04-30
CN1293823A (zh) 2001-05-02
EP1067598B1 (de) 2003-03-26
EP1067598A4 (de) 2001-10-24
WO2000045431A1 (en) 2000-08-03
KR20010034625A (ko) 2001-04-25
EP1067598A1 (de) 2001-01-10
US6498051B1 (en) 2002-12-24
BR0004470A (pt) 2000-12-19
KR100382759B1 (ko) 2003-05-09
CN1135611C (zh) 2004-01-21

Similar Documents

Publication Publication Date Title
DE60001776T2 (de) Einkapselungsverfahren einer halbleiteranordnung mit einem anisotropisch leitenden klebstoff
DE69216658T2 (de) Vorrichtung und Verfahren zur Verbindung elektrischer Bauelemente
DE10037183B4 (de) Verfahren zum Verbinden von Leiterplatten und Verbindungsaufbau
DE3852563T2 (de) Verfahren zum Anschliessen eines externen Schaltkreises und Verpackungsstruktur.
DE69026188T2 (de) Elektrischer Verbinder
DE2227701C3 (de) Verfahren zur Herstellung von Schal tungs-Zwischenverbindungen
DE69535551T2 (de) Halbleiteranordnung mit Kontaktlöchern
DE69737375T2 (de) Verfahren zur Befestigung eines elektronischen Bauteils auf einer Leiterplatte und System zum Ausführen des Verfahrens
DE3414961C2 (de)
AT398877B (de) Zwei- oder mehrlagige leiterplatte, verfahren zum herstellen einer solchen leiterplatte und laminat für die herstellung einer solchen leiterplatte nach einem solchen verfahren
DE3785720T2 (de) Verfahren zum herstellen eines filmtraegers.
DE10213296B9 (de) Elektronisches Bauteil mit einem Halbleiterchip, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Nutzens
DE69731243T2 (de) Flüssigkristallvorrichtung, deren Herstellungsverfahren und elektronisches Gerät
DE69213522T2 (de) Verbindungsverfahren für innere TAB-Leiter und Werkzeug zum Verbinden
DE102007058497B4 (de) Mehrschichtige Leiterplatte und Verfahren zum Herstellen einer mehrschichtigen Leiterplatte
DE19848834A1 (de) Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung
DE69209482T2 (de) Elektronikverpackung mit erhöhter Wärmeableitung und Verfahren zu ihrer Herstellung
DE3831787A1 (de) Verbindungsverfahren durch kleben
DE69020009T2 (de) Verfahren zum Herstellen von Verbindungselektroden.
DE102004010633A1 (de) Elektronisches Baulelement zum Verkleben einer Mehrzahl von Elektroden und Verfahren zum Montieren desselben
DE19522338B4 (de) Chipträgeranordnung mit einer Durchkontaktierung
DE4438098A1 (de) Verfahren zum Herstellen leitender Höcker auf Leiterplatten
DE19622684A1 (de) Verfahren zur Herstellung mechanisch fester Klebstoffverbindungen zwischen Oberflächen
DE60009464T2 (de) Leitfähige harzzusammensetzung; elektronisches modul das diese verwendet und verfahren zur herstellung dieses moduls
DE2532009A1 (de) Verfahren zur herstellung eines elektrischen bauteiles, bestehend aus mindestens zwei durch eine isolierschicht getrennte bauelemente

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: CITIZEN HOLDINGS CO., LTD., NISHITOKYO, TOKIO/, JP

8320 Willingness to grant licences declared (paragraph 23)