JP2012204588A - 半導体デバイスチップの実装方法 - Google Patents

半導体デバイスチップの実装方法 Download PDF

Info

Publication number
JP2012204588A
JP2012204588A JP2011067621A JP2011067621A JP2012204588A JP 2012204588 A JP2012204588 A JP 2012204588A JP 2011067621 A JP2011067621 A JP 2011067621A JP 2011067621 A JP2011067621 A JP 2011067621A JP 2012204588 A JP2012204588 A JP 2012204588A
Authority
JP
Japan
Prior art keywords
semiconductor device
wafer
device chip
electrodes
protruding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011067621A
Other languages
English (en)
Inventor
Takashi Mori
俊 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2011067621A priority Critical patent/JP2012204588A/ja
Priority to US13/423,454 priority patent/US20120244663A1/en
Priority to CN2012100778860A priority patent/CN102693920A/zh
Publication of JP2012204588A publication Critical patent/JP2012204588A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H01L2224/2784—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Abstract

【課題】突起電極間で導電経路を形成することのない異方性導電材料を用いた半導体デバイスチップの実装方法を提供する。
【解決手段】複数の突起電極１７を有する半導体デバイスチップを、配線基板又はウエーハ１１上に実装する半導体デバイスチップの実装方法であって、半導体デバイスウエーハを用意するステップと、半導体デバイスウエーハの突起電極側を絶縁体で被覆して隣接する突起電極間に絶縁体を充填する絶縁体被覆ステップと、絶縁体が被覆された突起電極側を平坦化し、突起電極の端面を露出させる突起電極端面露出ステップと、半導体デバイスウエーハを個々の半導体デバイスチップに分割する分割ステップと、配線基板又はウエーハの電極と半導体デバイスチップの突起電極間に異方性導電体を介在させて半導体デバイスチップを配線基板又はウエーハ上に搭載し、電極と突起電極とを接続する実装ステップと、を具備したことを特徴とする。
【選択図】図５

Description

本発明は、バンプ付き半導体デバイスチップを配線基板やウエーハ上に搭載して電気的に接続する半導体デバイスチップの実装方法に関する。
近年、半導体デバイスチップの軽薄短小化を実現するための技術として、デバイス表面にバンプと呼ばれる突起電極を複数形成し、これらのバンプを配線基板に形成された電極に相対させて直接接合するフリップチップボンディングと呼ばれる実装技術が実用化されている（例えば、特開２００１−２３７２７８号公報参照）。
バンプ付き半導体デバイスチップを配線基板やウエーハ上に搭載して、半導体デバイスチップのバンプと配線基板やウエーハ上の電極とを接合する場合や、バンプ付き半導体ウエーハ同士を接続する際に異方性導電フィルム（Ａｎｉｓｏｔｏｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：ＡＣＦ）や異方性導電ペースト（Ａｎｉｓｏｔｏｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ：ＡＣＰ）等の異方性導電材料（異方性導電体）が用いられている。
異方性導電フィルムは、熱硬化性エポキシ樹脂中にニッケル、金等の直径数μｍの球体からなる導電性金属粒子を分散させ、フィルム状に形成したものである。導電性粒子の構造は、主に内側からニッケル層、金メッキ層、最も外側に絶縁層を重ねて形成される。ペースト状のものを異方性導電ペーストと称する。
例えば、配線基板上に異方性導電材料を介して半導体デバイスチップを搭載した後、加熱しながらパット等で半導体デバイスチップを加圧することで、バンプ部分に介在する異方性導電材料内に分散する導電性金属粒子が接触しながら重なり、導電経路が形成される。
圧力がかからなかったバンプ間にある導電性金属粒子は絶縁層を保持しているため、横に並ぶバンプ間の絶縁は保持される。即ち、縦方向には導電性で横方向には絶縁性が保たれる異方性が形成される。そのため、横方向のバンプ間の間隔が狭くても短絡を起こさずにバンプ付き半導体デバイスチップを実装できるメリットがある。
特開２００１−２３７２７８号公報 再公表公報ＷＯ２００８／１１１６１５
近年の電子機器の小型化、薄型化、高機能化に伴って、半導体デバイスチップのバンプ間も狭ピッチ化が進んでおり、バンプ間に異方性導電材料を充填する時点で、バンプ間に導電経路が形成されてしまう恐れがある。
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、バンプ間で導電経路を形成することのない異方性導電材料を用いた半導体デバイスチップの実装方法を提供することである。
請求項１記載の発明によると、複数の突起電極を有する半導体デバイスチップを、該突起電極に対応した電極を有する配線基板又はウエーハ上に実装する半導体デバイスチップの実装方法であって、格子状に形成された複数の分割予定ラインで区画された各領域にそれぞれ複数の突起電極を有する半導体デバイスが形成された半導体デバイスウエーハを用意するステップと、該半導体デバイスウエーハの該突起電極側を絶縁体で被覆して隣接する該突起電極間に該絶縁体を充填する絶縁体被覆ステップと、該絶縁体が被覆された半導体デバイスウエーハの該突起電極側を平坦化するとともに該突起電極の端面を露出させる突起電極端面露出ステップと、該半導体デバイスウエーハを該分割予定ラインに沿って個々の半導体デバイスチップに分割する分割ステップと、該突起電極に対応した電極を有する配線基板又はウエーハの該電極と半導体デバイスチップの該突起電極間に異方性導電体を介在させて半導体デバイスチップを配線基板又はウエーハ上に搭載し、該電極と該突起電極とを接続する実装ステップと、を具備したことを特徴とする半導体デバイスチップの実装方法が提供される。
請求項２記載の発明によると、複数の突起電極を有する半導体デバイスチップを、該突起電極に対応した電極を有する配線基板又はウエーハ上に実装する半導体デバイスチップの実装方法であって、半導体デバイスチップの該突起電極側を絶縁体で被覆して隣接する該突起電極間に該絶縁体を充填する絶縁体被覆ステップと、該絶縁体が被覆された半導体デバイスチップの該突起電極側を平坦化するとともに該突起電極の端面を露出させる突起電極端面露出ステップと、該突起電極端面露出ステップを実施した後、該突起電極に対応した電極を有する配線基板又はウエーハの該電極と半導体デバイスチップの該突起電極間に異方性導電体を介在させて半導体デバイスチップを配線基板又はウエーハ上に実装し、該電極と該突起電極とを接続する実装ステップと、を具備したことを特徴とする半導体デバイスチップの実装方法が提供される。
好ましくは、半導体デバイスチップの実装方法は、複数の半導体デバイスチップを粘着テープ上に貼着する貼着ステップを更に具備し、突起電極端面露出ステップは複数の半導体デバイスチップを粘着テープに貼着した状態で実施される。
本発明の実装方法によると、突起電極間に絶縁体が充填された後、異方性導電材料を介して半導体デバイスチップが実装されるため、突起電極間で導電経路が形成されることがない。また、絶縁体が突起電極間に充填されるとともに突起電極側に被覆された絶縁体は平坦化されるため、突起電極の高さが均一化され高さばらつきによる接続不良が防止される。
更に、突起電極を平坦化すると大気にふれた部分には数オングストロームの酸化膜が形成されてしまう。酸化膜を除去するためには、ドライエッチングやウエットエッチング等の処理を施す必要があるが、突起電極端面のみをエッチングするのは非常に難しいという問題が生じる。
しかし、本発明では、異方性導電材料を介して半導体デバイスチップを実装するため、実装時に異方性導電材料の導電性金属粒子が酸化膜を突き破ることで導電経路を形成でき、酸化膜の除去が不要となる。
本発明第１実施形態による半導体デバイスチップの実装方法のフローチャートである。 バンプ付き半導体デバイスが複数形成された半導体デバイスウエーハの斜視図である。 半導体デバイスウエーハの概略側面図である。 絶縁体被覆ステップを示す一部断面側面図である。 突起電極端面露出ステップを示す一部断面側面図である。 突起電極端面露出ステップ実施後の半導体デバイスウエーハの一部断面側面図である。 裏面研削ステップを示す一部断面側面図である。 半導体デバイスウエーハを保護テープからダイシングテープに転写する様子を示す一部断面側面図である。 半導体デバイスウエーハを各デバイスチップへと分割する様子を示す一部断面側面図である。 図１０（Ａ）は半導体デバイスチップを配線基板に実装する実装ステップの説明図、図１０（Ｂ）は配線基板上に半導体デバイスチップが実装された状態の側面図である。 本発明第２実施形態による半導体デバイスチップの実装方法のフローチャートである。 第２実施形態の突起電極端面露出ステップを示す一部断面側面図である。 突起電極端面露出ステップ実施後の粘着テープを介して環状フレームに支持された複数の半導体デバイスチップの一部断面側面図である。
以下、本発明の実施形態を図面を参照して詳細に説明する。本発明第１実施形態の半導体デバイスチップの実装方法では、まず図１に示すフローチャートのステップＳ１０で突起電極（バンプ）付き半導体デバイスウエーハ１１を準備する。
図２に示すように、半導体デバイスウエーハ１１は表面１１ａ及び裏面１１ｂを有しており、表面１１ａには複数の分割予定ライン（ストリート）１３が直交して形成されており、分割予定ライン１３で区画された各領域にそれぞれ半導体デバイス１５が形成されている。
図２の拡大図に示すように、各半導体デバイス１５の４辺には複数の突起状のバンプ１７が形成されている。各半導体デバイス１５の４辺にバンプ１７が形成されているので、半導体デバイスウエーハ１１はバンプ１７が形成されているバンプ形成領域１９と、バンプ形成領域１９を囲繞する外周バンプ未形成領域２１を有している。図３は半導体デバイスウエーハ１１の概略側面図を示している。
次いで、図１のステップＳ１１で絶縁体被覆ステップを実施する。即ち、絶縁体被覆ステップでは、図４に示すように、半導体デバイスウエーハ１１のバンプ１７が形成された面（突起電極面）１１ａに非導電性接着フィルム（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：ＮＣＦ）１０を貼着して、バンプ１７間を非導電性接着フィルム１０で充填する。ＮＣＦは例えばエポキシ樹脂から形成されている。ＮＣＦに代わって、非導電性接着ペースト（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ：ＮＣＰ）を使用するようにしてもよい。
絶縁体被覆ステップ実施後、図１のステップＳ１２へ進んで突起電極端面露出ステップを実施する。即ち、この突起電極端面露出ステップでは、半導体デバイスウエーハ１１に貼着されたＮＣＦ１０をバイトで切削してバンプ１７を露出させるとともにバンプ１７の高さを揃える。
図５を参照すると、バイト切削装置１２で突起電極端面露出ステップを実施している状態の一部断面側面図が示されている。バイト切削装置１２のチャックテーブル１４でＮＣＦ１０が被覆された半導体デバイスウエーハ１１を吸引保持する。
バイト切削装置１２のスピンドル１６の先端にはマウンタ１８が固定されており、このマウンタ１８に対してバイト２２が装着されたバイトホイール２０が着脱可能に固定されている。
バイトホイール２０を矢印Ｒ１方向に回転させながら、チャックテーブル１４を矢印Ｙ方向に低速で加工送りすることにより、非導電性接着フィルム（ＮＣＦ）１０が切削されて、ＮＣＦ１０が平坦化されるとともに、バンプ１７の端面が露出される。突起電極端面露出ステップ実施後の一部断面側面図が図６に示されている。図６から明らかなように、バンプ１７が露出し隣接するバンプ間にはＮＣＦ１０が充填されている。
突起電極端面露出ステップ実施後、図１のステップＳ１３へ進んで半導体デバイスウエーハ１１の裏面１１ｂを研削して半導体デバイスウエーハ１１を薄化するとともに、半導体デバイスウエーハ１１を切削して個々の半導体デバイスチップへと分割する。
この裏面研削ステップでは、図７に示すように、半導体デバイスウエーハ１１のバンプ１７表面に保護テープ２３を貼着し、保護テープ２３を介して半導体デバイスウエーハ１１を研削装置２４のチャックテーブル２６で吸引保持して、半導体デバイスウエーハ１１の裏面１１ｂを露出させる。
研削装置２４の研削ユニット２８は、スピンドル３０の先端に固定されたホイールマウント３２と、ホイールマウント３２に着脱可能に装着された研削ホイール３４から構成される。研削ホイール３４は環状基台３６と、環状基台３６の下端部外周に配設された複数の研削砥石３８を含んでいる。
図７に示した状態で、チャックテーブル２６を矢印ａで示す方向に例えば３００ｒｐｍで回転しつつ、研削ホイール３４を矢印ｂで示す方向に例えば６０００ｒｐｍで回転させるとともに、研削装置２４の研削ユニット送り機構を駆動して研削ホイール３４の研削砥石３８を半導体デバイスウエーハ１１の裏面１１ｂに接触させる。
そして、研削ホイール３４を所定の研削送り速度で下方に所定量研削送りして、半導体デバイスウエーハ１１の裏面１１ｂを研削して半導体デバイスウエーハ１１を例えば７０μｍの厚みに仕上げる。
裏面研削ステップ実施後、図８に示すように、保護テープ２３に貼着されている半導体デバイスウエーハ１１をダイシングテープＴに転写する転写ステップを実施する。この転写ステップでは、外周部が環状フレームＦに貼着されたダイシングテープＴに研削により薄化された半導体デバイスウエーハ１１の裏面１１ｂを貼着し、保護テープ２３をバンプ１７側から剥離する。
次いで、切削装置のチャックテーブルで半導体デバイスウエーハ１１をダイシングテープＴを介して吸引保持しながら、図９に示すように、切削ブレード４０で半導体デバイスウエーハ１１を分割予定ライン１３に沿って切削して個々の半導体デバイスチップ１５へと分割する。
このように半導体デバイスウエーハ１１を個々の半導体デバイスチップ１５へと分割した後、図１のステップＳ１４及び図１０（Ａ）に示すように、半導体デバイスチップ１５のバンプ１７上に異方性導電フィルム（ＡＣＦ）４２を配設する。ＡＣＦ４２に代わって、異方性導電ペースト（ＡＣＰ）を使用しても良い。
そして、ステップＳ１５へ進んで、半導体デバイスチップ１５のバンプ１７と配線基板４４の電極４６とを対応させた状態で配線基板４４上に半導体デバイスチップ１５を搭載する。図１０（Ａ）で半導体デバイスチップ１５のバンプ１７上にＡＣＦ４２を配設しているが、ＡＣＦ４２を配線基板４４側に配設するようにしても良い。
次いで、ステップＳ１６へ進んでヒータ等で加熱しながらゴムなどの弾力を持ったパッドで半導体デバイスチップ１５を加圧すると、バンプ１７部分に介在する異方性導電フィルム４２内に分散している導電性金属粒子が接触しながら重なり、半導体デバイスチップ１５のバンプ１７と配線基板４４の電極４６とを接続する導電経路が形成される。
加熱しながらの加圧時に、隣接するバンプ１７間には非導電性接着フィルム（ＮＣＦ）１０が介在しているため、横方向のバンプ１７同士の間隔が狭くても短絡を起こさずに半導体デバイスチップ１５を配線基板４４上に実装することができる。
上述した実施形態では、半導体デバイスチップ１５のバンプ１７をＡＣＦ４２を介して配線基板４４の電極４６に接続する例について説明したが、本発明はこれに限定されるものではなく、半導体デバイスチップ１５のバンプ１７をＡＣＦ４２を介してウエーハの電極に接続する例についても同様に適用可能である。
また、上述した実施形態では、本発明の実装方法を半導体デバイスウエーハに適用した例について説明したが、本発明はこれに限定されるものではなく、半導体デバイスウエーハを分割して得られる半導体デバイスチップのバンプを配線基板又はウエーハの電極に接続する第２実施形態についても同様に適用可能である。
この第２実施形態について図１１乃至図１３を参照して詳細に説明する。この実施形態では、まず図１１に示すフローチャートのステップＳ２０で突起電極（バンプ）付き半導体デバイスウエーハ１１を準備する。
次いで、ステップＳ２１へ進んで、半導体デバイスウエーハ１１の裏面を研削装置で研削して薄化し、薄化された半導体デバイスウエーハを切削装置で切削して、個々の半導体デバイスチップ１５へと分割する。
次いで、ステップＳ２２で絶縁体被覆ステップを実施する。この絶縁体被覆ステップでは、半導体デバイスチップ１５のバンプ１７が形成された面（突起電極面）に非導電性接着フィルム（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：ＮＣＦ）を貼着して、バンプ１７間を非導電性接着フィルム１０で充填する。
ＮＣＦは例えばエポキシ樹脂から形成されている。ＮＣＦに代わって、非導電性接着ペースト（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ：ＮＣＰ）を使用するようにしてもよい。
絶縁体被覆ステップ実施後、ステップＳ２３へ進んで突起電極端面露出ステップを実施する。この突起電極端面露出ステップでは、突起電極面にＮＣＦ１０が被覆された複数個の半導体デバイスチップ１５を外周部が環状フレームＦに貼着された粘着テープＴに貼着する。
そして、図１２に示すように、バイト切削装置１２のチャックテーブル１４でそれぞれＮＣＦ１０が被覆された複数個の半導体デバイスチップ１５を粘着テープＴを介して吸引保持する。
バイトホイール２０を矢印Ｒ１方向に回転させながら、チャックテーブル１４を矢印Ｙ方向に低速で加工送りすることにより、非導電性接着フィルム（ＮＣＦ）１０が切削されて、ＮＣＦ１０が平坦化されるとともに、バンプ１７の端面が露出される。
突起電極端面露出ステップ実施後の一部断面側面図が図１３に示されている。図１３から明らかなように、各半導体デバイスチップ１５ではバンプ１７が露出し隣接するバンプ間にはＮＣＦ１０が充填されている。
突起電極端面露出ステップ終了後、各半導体デバイスチップ１５を粘着テープＴから剥離し、ステップＳ２４へ進んで半導体デバイスチップ１５上に異方性導電フィルム（ＡＣＦ）を配設する。
ステップＳ２４〜ステップＳ２６は、図１に示した第１実施形態のフローチャートのステップＳ１４〜ステップＳ２６の実装方法と同様であり、その詳細は図１０を参照して説明されているので、ここでは省略することにする。
１１ 半導体デバイスウエーハ
１３ 分割予定ライン（ストリート）
１５ 半導体デバイス（半導体デバイスチップ）
１７ バンプ（突起電極）
１０ ＮＣＦ又はＮＣＰ
２２ バイト
２３ 保護テープ
３４ 研削ホイール
３８ 研削砥石
４０ 切削ブレード
４２ 異方性導電フィルム（ＡＣＦ）
４４ 配線基板
４６ 電極
Ｔ ダイシングテープ
Ｆ 環状フレーム

Claims (3)

  1. 複数の突起電極を有する半導体デバイスチップを、該突起電極に対応した電極を有する配線基板又はウエーハ上に実装する半導体デバイスチップの実装方法であって、
    格子状に形成された複数の分割予定ラインで区画された各領域にそれぞれ複数の突起電極を有する半導体デバイスが形成された半導体デバイスウエーハを用意するステップと、
    該半導体デバイスウエーハの該突起電極側を絶縁体で被覆して隣接する該突起電極間に該絶縁体を充填する絶縁体被覆ステップと、
    該絶縁体が被覆された半導体デバイスウエーハの該突起電極側を平坦化するとともに該突起電極の端面を露出させる突起電極端面露出ステップと、
    該半導体デバイスウエーハを該分割予定ラインに沿って個々の半導体デバイスチップに分割する分割ステップと、
    該突起電極に対応した電極を有する配線基板又はウエーハの該電極と半導体デバイスチップの該突起電極間に異方性導電体を介在させて半導体デバイスチップを配線基板又はウエーハ上に搭載し、該電極と該突起電極とを接続する実装ステップと、
    を具備したことを特徴とする半導体デバイスチップの実装方法。
  2. 複数の突起電極を有する半導体デバイスチップを、該突起電極に対応した電極を有する配線基板又はウエーハ上に実装する半導体デバイスチップの実装方法であって、
    半導体デバイスチップの該突起電極側を絶縁体で被覆して隣接する該突起電極間に該絶縁体を充填する絶縁体被覆ステップと、
    該絶縁体が被覆された半導体デバイスチップの該突起電極側を平坦化するとともに該突起電極の端面を露出させる突起電極端面露出ステップと、
    該突起電極端面露出ステップを実施した後、該突起電極に対応した電極を有する配線基板又はウエーハの該電極と半導体デバイスチップの該突起電極間に異方性導電体を介在させて半導体デバイスチップを配線基板又はウエーハ上に実装し、該電極と該突起電極とを接続する実装ステップと、
    を具備したことを特徴とする半導体デバイスチップの実装方法。
  3. 複数の半導体デバイスチップを粘着テープに貼着する貼着ステップを更に具備し、該突起電極端面露出ステップは複数の半導体デバイスチップが該粘着テープに貼着された状態で実施する請求項２記載の半導体デバイスチップの実装方法。
JP2011067621A 2011-03-25 2011-03-25 半導体デバイスチップの実装方法 Pending JP2012204588A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011067621A JP2012204588A (ja) 2011-03-25 2011-03-25 半導体デバイスチップの実装方法
US13/423,454 US20120244663A1 (en) 2011-03-25 2012-03-19 Semiconductor device chip mounting method
CN2012100778860A CN102693920A (zh) 2011-03-25 2012-03-22 半导体器件芯片的安装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011067621A JP2012204588A (ja) 2011-03-25 2011-03-25 半導体デバイスチップの実装方法

Publications (1)

Publication Number Publication Date
JP2012204588A true JP2012204588A (ja) 2012-10-22

Family

ID=46859283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011067621A Pending JP2012204588A (ja) 2011-03-25 2011-03-25 半導体デバイスチップの実装方法

Country Status (3)

Country Link
US (1) US20120244663A1 (ja)
JP (1) JP2012204588A (ja)
CN (1) CN102693920A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020088262A (ja) * 2018-11-29 2020-06-04 株式会社ディスコ パッケージ基板の分割方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294430A (ja) * 2004-03-31 2005-10-20 Fujitsu Ltd 半導体装置の製造方法
JP2006049482A (ja) * 2004-08-03 2006-02-16 Furukawa Electric Co Ltd:The 半導体装置製造方法およびウエハ加工用テープ
JP2006073995A (ja) * 2004-08-05 2006-03-16 Fujitsu Ltd 基体の加工方法
JP2007019386A (ja) * 2005-07-11 2007-01-25 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2009147231A (ja) * 2007-12-17 2009-07-02 Hitachi Chem Co Ltd 実装方法、半導体チップ、及び半導体ウエハ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382759B1 (ko) * 1999-01-27 2003-05-09 시티즌 도케이 가부시키가이샤 이방성 도전 접착제를 이용한 반도체 장치의 실장 방법
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
US7768125B2 (en) * 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
JP2009054920A (ja) * 2007-08-29 2009-03-12 Disco Abrasive Syst Ltd 半導体ウェーハの加工方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294430A (ja) * 2004-03-31 2005-10-20 Fujitsu Ltd 半導体装置の製造方法
JP2006049482A (ja) * 2004-08-03 2006-02-16 Furukawa Electric Co Ltd:The 半導体装置製造方法およびウエハ加工用テープ
JP2006073995A (ja) * 2004-08-05 2006-03-16 Fujitsu Ltd 基体の加工方法
JP2007019386A (ja) * 2005-07-11 2007-01-25 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2009147231A (ja) * 2007-12-17 2009-07-02 Hitachi Chem Co Ltd 実装方法、半導体チップ、及び半導体ウエハ

Also Published As

Publication number Publication date
US20120244663A1 (en) 2012-09-27
CN102693920A (zh) 2012-09-26

Similar Documents

Publication Publication Date Title
JP5563814B2 (ja) 半導体装置及びその製造方法
JP4406300B2 (ja) 半導体装置及びその製造方法
JP4544876B2 (ja) 半導体装置の製造方法
JP5755043B2 (ja) 半導体ウエーハの加工方法
JP2015005748A (ja) 貫通電極を有する半導体パッケージ及びその製造方法
JP5943544B2 (ja) 積層デバイスの製造方法及び積層デバイス
CN102299065A (zh) 晶片的加工方法
JP2008130706A (ja) 半導体装置の製造方法
JP2012204589A (ja) 半導体デバイスウエーハの接合方法
JP5748198B2 (ja) 積層デバイスの製造方法及び積層デバイス
CN102782829B (zh) 具有非均匀真空分布的裸芯安装端部
JP2012204588A (ja) 半導体デバイスチップの実装方法
JP2004343088A (ja) 半導体装置及びその製造方法
US11482502B2 (en) Semiconductor device and semiconductor device manufacturing method
JP2007294575A (ja) 半導体装置の製造方法
JP2014053352A (ja) ウエーハの加工方法
JP2014165339A (ja) 積層ウエーハの加工方法
JP5720748B2 (ja) 半導体チップの製造方法
JP2011129779A (ja) 半導体装置及びその製造方法
JP2013058529A (ja) 半導体チップのピックアップ方法
JP2011029370A (ja) 積層型半導体装置及びその製造方法
JP2005166807A (ja) 半導体素子の製造方法および基板の個片化方法
JP5423563B2 (ja) 半導体チップの製造方法
JP2003023034A (ja) フリップチップ実装方法
JP2014053353A (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150223

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150924