KR20040098579A - 전자 부품을 작동시키기 위한 구동 회로 - Google Patents

Abstract

본 발명은 제어된 방식으로 적어도 2가지 별도의 전압 세기 사이에서 전환되는 변동 가능한 전류로 전자 부품(36), 예컨대 레이저 다이오드를 작동시키기 위한 구동 회로(16)에 관한 것이다. 상기 구동 회로는 변동 가능한 전류가 적어도 2가지 별도의 전류 세기 사이에서 전환될 때에 나타나는 과도 과정들을 감쇠시키는 회로 소자를 포함한다. 상기 구동 회로(16)는, 상기 구동 회로가 전류 미러 회로(38)를 포함하고, 상기 전류 미러 회로가 변동 가능한 전류의 주파수에 의존하는 미러 팩터를 갖는 것을 특징으로 한다.

Description

전자 부품을 작동시키기 위한 구동 회로 {DRIVING CIRCUIT FOR OPERATING A ELECTRONIC COMPONENT}

본 발명은 제어된 방식으로 적어도 2가지 별도의 전압 세기 사이에서 전환되는 변동 가능한 전류로 전자 부품을 작동시키기 위한 구동 회로에 관한 것으로, 상기 구동 회로는 변동 가능한 전류가 적어도 2가지 별도의 전류 세기 사이에서 전환될 때에 나타나는 과도 과정들을 감쇠시키는 회로 소자를 포함한다.

레이저 다이오드는 상기와 같은 구동 회로에 의해 작동되는 전자 부품의 한 예이다.

상기 장점들을 갖는 레이저 다이오드를 작동시키기 위한 구동 회로는 EP 810 700 A2호에 공지되어 있다.

레이저 다이오드를 기초로 하는 반도로 레이저는 예를 들어 CD 및 DVD와 같은 저장 매체에 데이터를 기록 입력하기 위해 이용된다. 고속으로 이루어지는 상기 기록 입력은 정확한 시간적 규정 및 정확한 파워를 갖는 광학 광펄스를 필요로 한다. 그렇기 때문에 광 파워를 발생시키기 위해서는, 규정된 높이의 및 정확한 시간적 특성을 갖는 전류 펄스를 송출할 수 있는 트리거링 회로를 필요로 한다.

상기와 같은 펄스의 발생시에는 매우 일반적으로, 구동 전압 및/또는 구동 전류를 제 1 레벨로부터 제 2 레벨로 전환시킬 때 과도 과정(링깅, ringing)이 나타나는 문제가 있다. 상기 과도 과정은 바람직하지 않다.

과도 과정에서 나타나는 이상적인 파형으로부터의 편차 크기는 여기된 진동 회로의 품질과 관련이 있다.

서문에 언급된 EP 810 700 A2호에서는 진동 회로-품질이 R-C 소자들의 병렬 접속에 의해서 감소된다. 그러나 이와 같은 조치는 문제가 있는데, 그 이유는 상기 조치가 전류의 상승 속도 및 하강 속도를 심하게 감소시키기 때문이다. 추가의 단점은, 피할 수 없는 하우징 커패시턴스 및 본딩 커패시턴스가 계속해서 작용하여 제안된 조치들의 효과가 감소된다는 것이다. 또한 상기 제안의 구현은 구동 회로를 집적 회로로서 구현할 때 상당한 칩 면적을 필요로 한다.

이와 같은 내용을 배경으로 하는 본 발명의 과제는 과도 과정이 감소된 구동 회로를 제공하는 것이다.

도 1은 공급 전압원, 구동 회로 및 레이저 다이오드를 구비한 회로의 형태로 된 본 발명의 전형적인 기술 분야.

도 2는 주파수에 의존하는 미러 팩터를 갖지 않는 전류 미러 회로를 구비한 구동 회로의 이상적으로 간략화된 블록 회로도.

도 3은 도 2에 따른 구동 회로의 내부 제어 전류 신호 및 이상적인 출력 신호의 시간적인 진행을 보여주는 파형도.

도 4는 트리거링 신호의 이상적인 및 실제적인 시간적 진행을 보여주는 예.

도 5는 도 2에 따른 구동 회로의 모놀리식으로 집적된 트랜지스터의 횡단면도.

도 6은 부품으로부터 기인되는 커패시터 및 유도성 레지스터를 갖는 실제 구동 회로의 블록 회로도.

도 7은 본 발명의 실시예로서의 실제 구동 회로의 블록 회로도.

도 8은 도 6 및 도 7에 따른 구동 회로의 출력 신호의 계산된 시간적 진행을 보여주는 파형도.

* 도면의 주요 부분에 대한 부호의 설명 *

16: 구동 회로 18, 87: 공급 전압 단자

36: 전자 부품 38: 전류 미러 회로

40: 제 1 직렬 회로 42: 기준 저항

44: 기준 트랜지스터 46: 제어 전원

48: 제 2 직렬 회로 50: 추가의 저항

52: 추가의 트랜지스터 86: 유도성 레지스터

88: 커패시터 90: 감쇠 저항

상기 과제는 서문에 언급된 유형의 구동 회로에서, 상기 구동 회로가 전류 미러 회로를 포함하고, 상기 회로가 변동 가능한 전류의 주파수에 의존하는 미러팩터를 가짐으로써 해결된다.

상기와 같은 조치에 의해 상기 과제는 완전히 해결된다. 미러 팩터를 주파수에 따라 구현하는 것은 총합에 있어서 과도 과정을 감소시키는 것으로 나타났다. 주파수에 따른 미러 팩터에 의해 특히 레이저 다이오드는, 과도 과정(링깅, ringing)이 감소된 10억분의 1초보다 적은 범위에 있는 적은 상승 시간 및 하강 시간에서 수 백 mA까지 이르는 고진폭의 전류 펄스로 트리거링 될 수 있다.

상기 전류 미러 회로가 기준 저항 및 기준 트랜지스터로 이루어진 제 1 직렬 회로를 포함하고, 상기 기준 트랜지스터가 공급 전압 단자와 제어 전원의 출력 사이에 배치되는 것이 바람직하다. 또한 바람직한 전류 미러 회로는 추가의 저항 및 추가의 트랜지스터로 이루어진 제 2 직렬 회로를 포함하고, 상기 추가 트랜지스터는 제 2 공급 전압 단자와 상기 전류 미러 회로의 출력 사이에 배치되며, 상기 출력을 통해 전자 부품이 트리거링 된다. 이 경우에는 기준 트랜지스터뿐만 아니라 추가의 트랜지스터도 하나의 공통 제어 전원에 의해서 제어된다.

상기 전류 미러 회로의 장점은 상기 회로가 모놀리식으로 집적될 수 있다는 것이다. 추가의 장점은, 트랜지스터의 효과적인 콜렉터-베이스 커패시턴스를 감소시키고 더 나아가 큰 칩 면적을 필요로 하지 않으면서 모닐리식으로 집적될 수 있는 회로 기술적 조치에 의해서, 주파수(f)에 의존하는 미러 팩터(K(f))가 구현될 수 있다는 것이다.

상기 전류 미러 회로가 기준 저항을 연결시키는 커패시터를 갖는 것도 또한 바람직하다.

상기 전류 미러 회로가 추가의 저항과 직렬 접속된 유도성 레지스터를 갖는 것도 또한 바람직하다.

상기 2가지 조치들은 각각 개별적으로뿐만 아니라 상호 조합된 형태로도 주파수에 의존하는 미러 팩터 (K(f))를 구현하기 위한 회로 기술적인 조치가 된다.

상기 조치들은 각각 구동 회로의 효과적인 콜렉터-베이스 커패시턴스를 실질적으로 감소시킨다.

유도성 레지스터의 결합 및/또는 커패시터의 병렬 접속에 의해서는, 구동 회로에 작용하는 콜렉터-베이스-커패시턴스의 변위 전류가 주파수 위에서 강하하는 미러 팩터(K(f))에 의해서만 강화된다. 상기 변위 전류는 실제로 기준 트랜지스터 및 저항을 통해 전압을 공급하기 위한 기준 분기 내에서 흐른다.

상기 조치는 구동 회로의 효과적인 콜렉터-베이스 커패시턴스를 감소시키고, 이와 같은 감소는 기본적으로 전류 에지의 경사도를 상승시킨다. 그와 달리 비록 주파수 가변적인 미러 팩터는 에지 경사도를 감소시키지만, 에지 경사도가 단지 약간만 감소된 경우에는 특히 유도성 레지스터의 접속에 의해 과도 과정(링깅)의 총합이 급격하게 감소된다.

레이저 다이오드를 트리거링 하기 위한 응용예에서의 추가 장점은, 레이저 다이오드-전류의 높은 변동 속도에 의해 레이저 다이오드에서 형성되는 전압 강하가 더 이상 구동 모듈의 공급 전압과 연관되지 않음으로써 트리거링 회로의 원치 않는 영향이 감소되거나 또는 심지어는 완전히 차단된다는 것이다.

또한 커패시터가 다수의 개별 커패시터로 구현되는 것도 바람직하다.

이와 같은 형성은 과도 특성의 최상화에 기여한다고 나타났으며, 이 경우에는 유도성 레지스터가 유지될 수 있다.

유도성 레지스터가 제 1 공급 전압 단자와 제 2 공급 전압 단자 간 전도성 결합의 중간 접속에 의해서 구현되는 것도 바람직하다.

상기 전도성 결합이 본딩 와이어에 의해 구현되는 것도 또한 바람직하다.

추가의 한 바람직한 실시예는, 전도성 결합이 프린팅 된 회로 상에 있는 스트립 라인에 의해 구현되고, 상기 회로가 전류 미러 회로를 구비하는 것을 특징으로 한다.

기준 트랜지스터 및 추가의 트랜지스터가 양극성 pnp-트랜지스터 및 p-채널-전계 효과 트랜지스터로서 구현되는 것도 또한 바람직하다.

대안적인 한 바람직한 실시예는, 기준 트랜지스터 및 추가의 트랜지스터가 양극성 npn-트랜지스터 및 n-채널-전계 효과 트랜지스터로서 구현되는 것을 특징으로 한다.

상기와 같은 조치는, 칩 면적의 현저한 확대를 야기하지 않으면서 상기 트랜지스터가 모놀리식으로 집적된 하나의 회로 내에 통합될 수 있는 모든 장점을 갖는다.

마지막으로, 하나의 pnp-트랜지스터의 n-웰 및 하나의 npn-트랜지스터의 p-웰이 감쇠 저항을 통해 기준 전위에 접속되는 것도 또한 바람직하다.

그럼으로써, 관련 pn-접합의 커패시터를 통해 흐르는 변위 전류는 직접 공급 전압으로 흐를 수 있게 된다. 그 결과 종종 웰로 형성되는 n-층 또는 p-층은 일정한 전위로 유지된다. 비교적 큰 커패시턴스로 인해 웰과 기판 사이에서 나타날 수 있는 원치 않는 변위 전류는 그만큼 작게 유지된다. 따라서 저항은 전자 부품, 예컨대 레이저 다이오드에 연결되는 공급 라인의 유도성 레지스터와 관련하여 형성되는 진동 회로의 품질을 감소시킨다. 결국 상기 조치는 또한 과도 과정도 감소시킨다.

추가의 장점은 상세한 설명 및 첨부된 도면으로부터 얻어진다.

전술한 및 앞으로 설명될 장점들이 개별적으로 기술된 조합의 형태로 뿐만 아니라 본 발명의 범주를 벗어나지 않는 다른 조합 형태 또는 단독으로도 사용될 수 있다는 것은 자명하다.

본 발명의 실시예는 도면에 도시되어 있고, 하기 상세한 설명부에서 자세하게 설명된다.

도 1의 도면 부호 (10)은 회로, 특히 레이저 다이오드용 구동 회로의 응용 회로를 지시한다. 상기 구동 회로(10)는 공급 전압원(12)을 포함하고, 상기 공급 전압원은 구동 칩(16)을 구비한 구동 모듈(14)에 전류를 공급한다. 구동 칩(16)은 적어도 하나의 제 1 공급 전압 입력부(18)를 포함하고, 상기 입력부는 본딩 와이어(26)를 통해 구동 모듈(14) 상의 접속 핀(28)에 연결되어 있다. 2개의 연결 핀(22 및 28)이 공급 전압원(12)의 다양한 출력부에 연결됨으로써, 구동 칩(16)에는 상기 구동 칩의 공급 전압 입력부(18) 및 접지 단자(24)를 통해 공급 전압이 인가되고, 상기 공급 전압은 공급 전압원(12)으로부터 제공된다.

또한 구동 칩(16)은 적어도 하나의 제어 신호 출력부(30)를 포함하고, 상기출력부는 본딩 와이어(32)를 통해 구동 모듈(14)의 접속 핀(34)에 연결되어 있다. 구동 모듈(14)의 접속 핀(34)과 접속 핀(28) 사이에는 전자 부품(36), 예컨대 레이저 다이오드가 접속되어 있다. 그렇기 때문에 레이저 다이오드(36)는 구동 칩(16)의 제어 신호 출력부(30)를 통해 전류(I_LD)에 의해서 트리거링 된다. 이 경우 회로(10)는 레이저 다이오드(36)에 0 내지 수 100 mA 범위의 전류(I_LD)를 공급할 수 있다. 어느 전류 세기가 어느 시간에 설정되어야 하는지에 대한 정보는 구동 모듈(14)의 추가 단자를 통해 구동 칩(16)에 제공되거나 또는 구동 모듈(14) 자체에 의해서 형성된다.

도 2는 도 1의 응용 회로를 전기 회로도로서 보여주며, 이 경우 회로(10)는 구동 회로(16)를 포함하고, 상기 구동 회로(16)는 전류 미러 회로(38)를 포함한다. 따라서 도면 부호 (16)은 전기 구동 회로뿐만 아니라 구동 회로가 집적되어 있는 물리적 구동 칩(16)도 지시한다. 전류 미러로서는 일반적으로 반대 연산 부호로 전류 제어된 전원이 언급된다. 도 2에 따른 전류 미러(38)는 기준 저항(42) 및 트랜지스터 다이오드로서 접속된 기준 트랜지스터(44)로 이루어진 제 1 직렬 회로(40)를 포함한다. 상기 제 1 직렬 회로(40)는 공급 전압 입력부(18)와 제어 전원(46) 사이에 접속되어 있으며, 상기 제어 전원은 전류 미러(38) 및 그와 더불어 구동 회로(16)의 제어 신호 입력부에 접속된 레이저 다이오드(36)를 제어한다.

도면 부호 (48)은 추가의 저항(50) 및 추가의 트랜지스터(52)로 이루어진 제 2 직렬 회로를 지시한다. 상기 제 2 직렬 회로(48)는 공급 전압 입력부(18)와 구동 회로(16)의 제어 신호 출력부(30) 사이에 배치된다. 제어 전원(46)은 기준 트랜지스터(44) 뿐만 아니라 추가의 트랜지스터(52)도 제어한다. 레이저 다이오드(36)의 트리거링을 위해 필요한 전류(I_LD)는 추가의 트랜지스터(52)에 의해서 제공되며, 상기 트랜지스터는 기준 트랜지스터(44)와 함께 전류 미러 회로(38)를 구현한다. 전류 미러 회로(38)의 과제는, 제어 전류(I0)를 가급적 정확하게 규정된 팩터(K) 만큼 증폭시키는 것이다. 이와 같은 증폭을 성취하기 위해서는 하기의 조건들이 충족되어야 한다.

한편으로는 상기 추가 트랜지스터(52)의 이미터 면의 비율과 트랜지스터 다이오드로서 접속된 기준 트랜지스터(44)의 이미터 면의 비율이 상기 팩터(K)를 발생시켜야 한다. 또한 저항 (42)와 (50)의 비율도 상기 팩터(K)에 상응해야 한다.

이 경우 저항(42 및 50)은 각각 다수의 이미터 핑거로 구현된 트랜지스터(44 및 52) 내부에 전류가 균일하게 분배되도록 한다. 상기 추가의 저항(50)은 더 나아가 소위 초기 효과(Early Effect)를 감소시키는데, 상기 효과는 트랜지스터(44 및 52)의 콜렉터-이미터-전압에 대한 출력 전류(I_LD)의 바람직하지 않은 의존성을 야기한다.

따라서 K의 값은 사용된 트랜지스터 및 저항 그리고 그와 더불어 집적 회로로서 구현된 구동 회로(16)의 설계에 의해서 결정된다. 이 경우 상기 K의 값은 제어 전류(I0)에 대한 요구 사항, 구동 회로(16)의 동적 특성에 대한 요구 사항 및 변속비(증폭 K)의 정확성에 대한 요구 사항의 절충으로서 형성된다. 일반적으로 상기 K의 값은 양극성 트랜지스터 기술을 사용하는 경우에는 4와 20 사이에 있다. 구동 회로(16) 혹은 구동 칩(16)의 나머지 회로는 제어 전원(46)으로 구현되며, 상기 제어 전원은 본 발명의 이해를 위해 이곳에서는 더 고려될 필요가 없다.

하기에서는 도 3을 참조하여 내부 제어 전류 신호의 시간적인 변화 및 도 2에 따른 구동 회로의 이상적인 출력 신호의 시간적인 변화가 관찰된다. 도면 부호 (54)로 지시된 곡선은 도 2의 제어 전원(46)으로부터 제공되는 제어 전류(I0)의 파형에 상응한다. 도면 부호 (56)으로 지시된 곡선은 이상적으로는 구동 회로(16)에 의해 제공되어야 하는, 팩터 K로 증폭된 제어 전류(I0)의 파형에 상응한다. 이와 같은 이상적인 특성은, 법칙 U_L = L·dI/dt에 따라 나타나는 불가피한 인덕턴스에 의해 전압 강하(U_L)가 충분히 작을 정도로 전류의 상승 속도가 느린 경우에 성취된다. 유사한 원인으로부터, 커패시턴스 위에서의 전압 변동(U_C)시 나타나는 구동 회로(16)의 불가피한 커패시턴스의 변위 전류(I_C)는 충분히 작아야 한다. I_C에 대해서는 공지된 바와 같이 I_C = C·dU_C/dt가 적용된다.

그러나 레이저 다이오드의 트리거링시 CD 또는 DVD의 기록과 함께 나타나는 것과 같은 전류 세기의 변동시에는 상기 조건들이 충족되지 않는다. 실제 회로에서는 과도 과정이 나타난다. 도 4에서 실선으로 표기된 곡선(56)은 도 3의 곡선(56), 다시 말해 구동 회로(16)의 출력 신호의 바람직한 또는 이상적인 파형에 상응한다. 그러나 전술한 인덕턴스 및 커패시터에 의해 상기 이상적인 파형(56)에는 오버슈터(58, 64) 및 언더슈터(60, 62)가 중첩되며, 상기 오버슈터 및 언더슈터는 전자 부품(36), 예컨대 CD 또는 DVD를 기록하기 위한 레이저 다이오드의 제어 정확성에 악영향을 미친다.

장애적인 인덕턴스는 본딩 와이어 인덕턴스 및 하우징 커패시턴스의 형태로구동 모듈(14) 내부에 존재할 뿐만 아니라, 외부에서는 공급 전압용의 및 레이저 다이오드(36)에 동력을 공급하기 위한 공급 라인 내부에도 존재한다. 상기 인덕턴스는 근래의 구조 기술로써는 완전히 방지될 수 없다. 본딩 와이어 인덕턴스의 값은 대략 1 nH의 범위에 있다.

소수 nH의 값은 레이저 다이오드(36)에 대한 접속 라인에 통상적이다. 공급 전압을 구동 모듈(14) 및 구동 칩(16)에 제공하는 것도 또한 인덕턴스와 연관이 있다.

상기 인덕턴스는 회로(10)의 커패시턴스와 함께 공진 회로를 형성하고, 상기 공진 회로는 도 4에 도시된 과도 과정(오버슈터(58, 64), 언더슈터(60, 62))을 야기한다. 이 경우 커패시턴스는 주로 구동 트랜지스터로서 동작하는 추가의 트랜지스터(52)에 의해 형성된다. 추가의 커패시턴스는 라인 커패시턴스, 예컨대 회로(10)에 상응하는 레이저 다이오드를 접속시키기 위한 도체 레일의 커패시턴스로부터 얻어진다.

이 경우에는 공진 회로의 고유 공명 진동수가 일반적으로 상이함으로써, 다양한 공진 회로의 다양한 고유 공명 진동수의 중첩에 의해서는 상이한 형태의 전류 파형이 얻어질 수 있다. 이 경우 편차의 높이, 다시 말해 이상적인 파형(56)에 대한 도 4에 따른 과도 과정의 편차의 양은 여기된 공진 회로의 품질에 의존한다.

도 5는 도 2에 따른 구동 회로(16)의 모놀리식으로 집적된 트랜지스터(44, 52)의 횡단면을 보여준다. 도시된 트랜지스터는 p-도핑된 이미터 층(60) 상에 금속 이미터 단자(58)를 갖는 양극성 pnp-트랜지스터이다. 상기 층(60)은 n-도핑된베이스 층(62) 내에 매립되어 있으며, 상기 베이스 층은 금속 베이스 콘택(64)에 의해서 콘택된다. 베이스 층(62)은 p-도핑된 콜렉터 층(66) 내에 매립되어 있으며, 상기 콜렉터 층은 금속 콜렉터 단자(68)에 의해 콘택된다. 이와 같은 층 구조물은 n-도핑된 절연 웰(70) 내부에 매립되어 있으며, 상기 웰은 재차 p-전도성 기판(72) 내에 배치된다.

전하 캐리어 농도가 제 1 농도로부터 제 2 농도로 전환되는 층 내에서는 도시된 pnp-트랜지스터의 불가피한 커패시터(74, 76)가 형성된다. 도면 부호 (74)는 상기와 같은 불가피한 콜렉터-베이스-커패시터를 지시한다. 그와 유사하게 도면 부호 (76)은 콜렉터 층(66)과 n-웰(70) 사이의 불가피한 커패시터를 지시하고, 도면 부호 (78)은 n-웰(70)과 p-기판(72) 사이의 불가피한 커패시터를 지시한다. 유리한 과도 특성을 고려하면 기생 인덕턴스뿐만 아니라 기생 커패시턴스도 가급적 최소로 될 수 있다. 제조 기술 및 전자 부품(36)의 트리거링을 위해 필요한 전류 세기가 주어진 경우에는 도 5에 기술된 커패시턴스가 더이상 축소될 수 없다. 물론 과도 특성에 대한 상기 전류 세기의 영향은 적합한 회로 조치에 의해서 영향을 미칠 수 있다. 이와 같은 내용은 특히 콜렉터-베이스-천이부의 커패시터(74)에 적용된다.

도 6은 실제 회로에서 나타나는 것과 같은 라인 유도성 레지스터 및 트랜지스터 커패시터로 보완된 도 2에 따른 회로 장치를 보여준다. 상기 회로 장치에는 특히 공급 전압원(12)과 공급 전압 입력부(18) 사이에 있는 공급 라인의 유도성 레지스터(80), 구동 회로(16)의 제어 신호 출력부(30)와 트리거링될 레이저다이오드(36) 사이에 있는 트리거링 라인의 유도성 레지스터(82) 그리고 구동 회로(16)의 접지 단자(24)의 유도성 레지스터(84)가 속한다. 콜렉터-베이스-커패시터(74)는 특히 추가 트랜지스터(52), 다시 말해 구동 트랜지스터에서 작용한다. 그렇기 때문에 상기 콜렉터-베이스-커패시터(74)는 도 6에서 추가 트랜지스터(52)의 제어 입력부(베이스)와 상기 트랜지스터의 콜렉터 사이에 배치되어 있다. 콜렉터-웰-커패시터(76)는 도 6의 회로도에서 추가 저항(50) 및 추가 트랜지스터(52)로 이루어진 제 2 직렬 회로(48)에 병렬로 배치된다. 웰-기판-커패시터(78)는 도 6의 회로도에서 공급 전압 입력부(18)와 접지 단자(24) 사이에 배치된다.

하기에서는 도 7을 참조하여, 전류 미러 회로(38)의 주파수 의존적인 증폭 팩터(K)가 발생되도록 과도 특성에 바람직한 방식으로 영향을 미치는 회로 기술적 조치들이 제시된다.

주파수 의존적인 미러 팩터 (K)가 구현됨으로써, 효과적인 콜렉터-베이스-커패시터(74)가 실질적으로 감소될 수 있다.

도 7에 따른 실시예의 범위에서는, 상기와 같은 커패시터의 감소가 추가의 저항(50) 및 추가의 트랜지스터(구동 트랜지스터)(52)로 이루어진 제 2 직렬 회로(48)와 공급 라인 유도성 레지스터(80)의 결합으로 유도성 레지스터(86)가 삽입됨으로써 성취된다. 유도성 레지스터(86)가 구동 회로(16) 외부에 접속될 수 있음으로써, 유도성 레지스터(86)는 구동 회로(16)의 제 2 공급 전압 입력부(87)와 결합된다. 따라서 상기 유도성 레지스터(86)는 예를 들어 본딩 와이어로서 구현될 수 있다.

유도성 레지스터(86)의 대안으로서 또는 보완으로서 커패시터(88)는 기준 저항(42)에 병렬로 접속될 수 있다. 그럼으로써, 콜렉터-베이스-커패시터(74)의 변위 전류는 다만 주파수 위에서 강하하는 미러 팩터 (K(f))에 의해서만 증폭된다. 달리 말해서: 콜렉터-베이스-커패시터(74)의 작용이 미러 비율 (K(f))로 스케일링(scaling) 된다는 내용이 충분히 이용된다. 달리 말해서: 도 7에 따른 특수한 배선의 범위에서는 콜렉터-베이스-천이부의 효과적인 커패시턴스가 콜렉터-베이스-커패시터(74)에 비례한다. 그 경우에는 상기 콜렉터-베이스-커패시터(74)에 할당된 변위 전류가 실제로 기준 트랜지스터(44) 및 기준 저항(42)을 거쳐 공급 전압까지 흐른다. 이미 위에서 언급된 바와 같이, 상기 조치는 효과적인 콜렉터-베이스-커패시터(74)를 감소시킴으로써 기본적으로 전류 에지의 경사도를 상승시킨다. 상기 전류 에지의 경사도는 다른 한편으로 주파수 가변적인 K-팩터에 의해서 줄어든다. 총합적으로 볼 때 유도성 레지스터(86)의 접속 및/또는 커패시터(88)의 접속은 기술된 방식으로, 에지 경사도가 약간만 감소된 경우에도 과도 과정(링깅, ringing)을 강력하게 감소시킨다. 추가의 장점은, 레이저 다이오드 전류(I_LD)의 높은 변동 속도에 의해 레이저 다이오드(36)에서 발생되는 전압 강하가 더이상 구동 모듈(14)의 공급 전압과 결부되지 않는다는 것이다. 따라서 전술한 전압 강하에 의한 트리거링 회로의 바람직하지 않은 영향들이 방지된다.

도 7은 또한 콜렉터-웰-커패시터(76), 다시 말해 트랜지스터를 절연하기 위해 필요한 n-웰(70)이 저항(90)을 통해 공급 전압 입력부(18)에 접속되었다는 것을 보여준다. 그 결과, 콜렉터-웰-커패시터(76)를 통해 흐르는 변위 전류는 직접 공급 전압으로 흐를 수 있게 된다. 그럼으로써 특히 n-웰(70)은 일정한 전위로 유지된다. 따라서 평상시에는 비교적 큰 커패시터(78)의 결과로서 웰(70)과 기판(72) 사이에서 나타날 수 있는 바람직하지 않은 변위 전류도 그만큼 작게 유지된다. 이와 같은 맥락에서 저항(90)은 트리거링 라인의 유도성 레지스터(82)와 함께 형성되는 공진 회로의 품질을 감소시키는 기능을 하며, 이와 같은 사실은 과도 과정의 진폭을 적게 유지시킨다. 도 7에 도시된 지지 커패시터(100)는 구동 칩 혹은 구동 회로(16)를 위한 공급 전압 공급부에서의 본딩 와이어 유도성 레지스터(80)의 영향을 감소시킨다.

도 8은 유도성 레지스터(86)의 다양한 값을 위해 산출되는 바와 같은, 레이저 다이오드(36)용 트리거링 전류(I_LD)의 시간적인 변화를 보여준다. 이 경우 곡선(92)은 존재하지 않은 유도성 레지스터(86)에 상응한다. 곡선(94)은 트리거링 라인의 유도성 레지스터(82)가 3 nH인 경우에 유도성 레지스터(86)에 대한 값이 300 pH임으로써 산출되었다. 도 8에서 알 수 있는 바와 같이, 상기와 같은 300 pH의 유도성 레지스터(86)의 접속은 과도 과정의 진폭을 감소시킨다. 추가의 감소는 600 pH의 유도성 레지스터(86)의 접속에 의해서 얻어진다. 상기 값에 대한 결과는 곡선(96)으로 나타나 있다. 곡선(96)의 진행으로부터 알 수 있는 바와 같이, 과도 과정은 에지 경사도가 거의 일정한 경우에 거의 완전하게 방지된다.

비교 가능한 결과들은 도 7에 도시된 방식으로 커패시터(88)가 접속될 때 얻어질 수 있다. 또한 비교 가능한 결과들은 유도성 레지스터(86)와 커패시터(88)의 조합시에 얻어질 수 있다. 마지막으로, 회로의 설계 및 그와 더불어 커패시터(88)및/또는 유도성 레지스터(86)의 설계는 본딩 와이어의 길이, 부하(레이저 다이오드(36))의 인덕턴스와 같은 기술적인 주변 조건들 그리고 트리거링 신호의 상승 시간 및 강하 시간에 대한 요구 조건에 의존한다.

본 발명은 또한 전술한 바와 같이 pnp-트랜지스터(44 및 52)로 이루어진 전류 미러 회로(38)를 필요로 하는 접지된 레이저 다이오드(36)용으로 기술되었다. 그러나, 본 발명의 원리가 npn-트랜지스터를 구비한 전류 미러 회로에도 마찬가지로 우수하게 적용될 수 있다는 것은 자명하다. 본 경우에 레이저 다이오드(36)는 양의 전압에 대항하여 접속된다. 그와 유사하게 본 발명은 또한 CMOS-기술로 된 회로에도 적용될 수 있다.

본 발명에 의해, 과도 과정이 감소된 구동 회로를 제공할 수 있게 되었다.

Claims (11)

1. 변동 가능한 전류가 적어도 2가지 별도의 전류 세기 사이에서 전환될 때에 나타나는 과도 과정들을 감쇠시키는 회로 소자를 포함하고, 제어된 방식으로 적어도 2가지 별도의 전압 세기 사이에서 전환되는 변동 가능한 전류로 전자 부품(36)을 작동시키기 위한 구동 회로(16)로서,

   상기 구동 회로(16)가 전류 미러 회로(38)를 포함하고, 상기 전류 미러 회로는 변동 가능한 전류의 주파수에 의존하는 미러 팩터를 갖는 것을 특징으로 하는, 구동 회로.
2. 제 1 항에 있어서,

   상기 전류 미러 회로(38)가 제 1 공급 전압 단자(18)와 제어 전원(46) 사이에 있는 기준 저항(42) 및 기준 트랜지스터(44)로 이루어진 제 1 직렬 회로(40)를 포함하며,

   제 2 공급 전압 단자(87)와 전류 미러 회로(38)의 출력부(30) 사이에 있는 추가의 저항(50) 및 추가의 트랜지스터(52)로 이루어진 제 2 직렬 회로(48)를 포함하고, 상기 전류 미러 회로(38)의 출력부(30)를 통해 전자 부품(36)이 트리거링되며,

   상기 기준 트랜지스터(44) 뿐만 아니라 상기 추가의 트랜지스터(52)도 하나의 공통 제어 전원(46)에 의해서 제어되는 것을 특징으로 하는, 구동 회로.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 전류 미러 회로(38)가 상기 기준 저항(42)을 연결시키는 커패시터(88)를 포함하는 것을 특징으로 하는, 구동 회로.
4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

   상기 전류 미러 회로(38)가 상기 추가의 저항(50)과 직렬로 접속된 유도성 레지스터(86)를 포함하는 것을 특징으로 하는, 구동 회로.
5. 제 3 항에 있어서,

   상기 커패시터(88)가 다수의 개별 커패시터에 의해서 구현되는 것을 특징으로 하는, 구동 회로.
6. 제 3 항 또는 제 4 항에 있어서,

   상기 유도성 레지스터(86)가 상기 제 1 공급 전압 단자(18)와 제 2 공급 전압 단자(87) 사이에서 이루어지는 전도성 결합의 중간 접속에 의해서 구현되는 것을 특징으로 하는, 구동 회로.
7. 제 6 항에 있어서,

   상기 전도성 결합이 본딩 와이어에 의해서 구현되는 것을 특징으로 하는, 구동 회로.
8. 제 6 항에 있어서,

   상기 전도성 결합이 상기 전류 미러 회로(38)를 구비하는 프린팅 회로 상에 있는 스트립 라인에 의해서 구현되는 것을 특징으로 하는, 구동 회로.
9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,

   상기 기준 트랜지스터(44) 및 상기 추가의 트랜지스터(52)가 양극성 pnp-트랜지스터 또는 p-채널-전계 효과 트랜지스터로서 실현되는 것을 특징으로 하는, 구동 회로.
10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,

    상기 기준 트랜지스터(44) 및 상기 추가의 트랜지스터(52)가 양극성 npn-트랜지스터 또는 n-채널-전계 효과 트랜지스터로서 실현되는 것을 특징으로 하는, 구동 회로.
11. 제 9 항 또는 제 10 항에 있어서,

    하나의 pnp-트랜지스터의 n-웰 또는 하나의 npn-트랜지스터의 p-웰이 감쇠 저항(90)을 통해 기준 전위에 접속되는 것을 특징으로 하는, 구동 회로.