KR20040096359A - 반도체 메모리 소자의 커패시터 제조 방법 - Google Patents

반도체 메모리 소자의 커패시터 제조 방법 Download PDF

Info

Publication number
KR20040096359A
KR20040096359A KR1020030029368A KR20030029368A KR20040096359A KR 20040096359 A KR20040096359 A KR 20040096359A KR 1020030029368 A KR1020030029368 A KR 1020030029368A KR 20030029368 A KR20030029368 A KR 20030029368A KR 20040096359 A KR20040096359 A KR 20040096359A
Authority
KR
South Korea
Prior art keywords
hfo
film
lower electrode
semiconductor memory
memory device
Prior art date
Application number
KR1020030029368A
Other languages
English (en)
Other versions
KR100532434B1 (ko
Inventor
오세훈
정정희
최재형
최정식
김성태
유차영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0029368A priority Critical patent/KR100532434B1/ko
Priority to US10/830,214 priority patent/US6995071B2/en
Publication of KR20040096359A publication Critical patent/KR20040096359A/ko
Application granted granted Critical
Publication of KR100532434B1 publication Critical patent/KR100532434B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/957—Making metal-insulator-metal device

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

HfO2유전막을 채용하는 고집적 반도체 메모리 소자의 커패시터 제조 방법에 관하여 개시한다. 본 발명에서는 HfO2막을 형성한 후 저온에서 플라즈마 처리하여 HfO2막을 결정화시킴으로써 안정적인 누설 전류 특성을 얻는다. 본 발명에서는 하부 전극 위에 형성된 비정질 HfO2막을 250 ∼ 450℃의 온도에서 질소 함유 가스의 플라즈마 분위기에 노출시켜 결정화된 HfO2유전막을 형성한다. 결정화된 HfO2막 위에 상부 전극을 형성한다. 저온에서 HfO2막을 결정화시키므로 하부 구조물에 고온 공정에 따른 악영향을 미치지 않고 누설 전류 특성을 향상시킬 수 있다.

Description

반도체 메모리 소자의 커패시터 제조 방법{Methods for manufacturing capacitor of semiconductor memory device}
본 발명은 집적 회로의 커패시터 제조 방법에 관한 것으로, 특히 고집적화된 반도체 메모리 소자의 미세한 셀 영역에 형성되는 MIM (metal-insulator-metal) 커패시터의 전기적 특성을 향상시키기 위한 반도체 메모리 소자의 커패시터 제조 방법에 관한 것이다.
반도체 메모리 소자가 초고집적화되어 감에 따라 디자인룰(design rule)이 점차 감소되어 반도체 메모리 소자에서 단위 메모리 셀이 차지하는 면적이 줄어들고 있다. DRAM(dynamic random access memory) 소자에 있어서 메모리 셀에 사용되는 커패시터는 그 차지하는 면적이 줄어들고 있음에도 불구하고 일반적으로 허용될 수 있는 데이터 입출력 특성 및 재생 특성을 제공하기에 충분한 정도의 최소 커패시턴스를 제공할 것이 요구된다. 이와 같은 요구에 의하여 공정 마진 및 공간의 감소는 메모리 셀 커패시터의 디자인에 큰 영향을 미쳐왔다. 줄어든 공간에 최소 커패시턴스를 유지할 수 있는 커패시터를 제조하기 위하여 삼차원 구조를 가지면서 높은 높이를 가지는 여러가지 구조의 커패시터 하부 전극 구조가 제안되었다. 그 중에서 실린더형 하부 전극이 커패시터의 유효 면적을 증가시키는 데 유리하기 때문에 널리 사용되고 있으며, 특히 COB(capacitor over bitline) 구조를 갖는 실린더형 하부 전극 구조가 주목을 끌고 있다.
한편, 커패시터의 단위 면적당 커패시턴스를 증가시키기 위하여 여러가지 기술들이 개발되었다. 종래에는 SiO2유전막을 사용하는 MIS(metal-insulator-semiconductor) 커패시터 구조에서 유전막의 두께를 감소시키거나 입체화된 구조에 의해 유효 면적을 증가시키는 방법으로 최소 커패시턴스를 확보할 수 있었다. 그러나, 소자의 집적도가 증가함에 따라 SiO2유전막을 사용하는 MIS 구조는 그 공정에서의 한계에 도달하여 새로운 기술이 요구되고 있다. MIS 커패시터의 한계를 극복하기 위하여 일함수 (work function)가 큰 TiN이나 Pt 등과 같은 금속을 전극으로 사용하는 MIM 커패시터가 제안되었다. MIM 커패시터에서는 유전막으로서 산소 친화력이 큰 금속으로부터 얻어진 금속 산화물을 주로 사용한다. MIM 커패시터의 유전막으로서 주로 사용되는 금속 산화물의 예를 들면, Ta2O5, Y2O3, HfO2, Nb2O5, TiO2, BaO, SrO, BST 등이 있다. 그 중, 유전율이 20 ∼ 25 정도로 비교적 높고 밴드갭 (band gap)이 비교적 높은 HfO2를 유전막으로 사용하기 위하여 다양한 연구가 진행중에 있다. HfO2막은 다른 고유전막에 비하여 높은 신뢰도 및 공정 안정성을 확보할 수 있는 점에서 유리하므로 차세대 DRAM 커패시터의 유전막 재료로서 각광받고 있다.
종래 기술에 따라 HfO2유전막을 이용하여 커패시터를 형성하는 방법에서는 하부 전극 위에 HfO2유전막을 형성한 후, 상기 HfO2유전막 내에서의 산소 결핍 또는 결함 등을 큐어링(curing)하기 위하여 550℃ 이상의 비교적 고온에서 열처리를 행한다. 그러나, 고온의 열처리 공정시 하부 전극이 쉽게 산화되어 커패시턴스가감소될 뿐 만 아니라, 열처리시의 구조적 스트레스로 인하여 누설 전류가 증가하고, 나아가 콘택 저항의 증가 등과 같은 문제가 유발될 수 있다. 특히, 고집적 반도체 메모리 소자에서 디자인룰이 감소됨에 따라 커패시터의 유전막을 고온으로 열처리하면 트랜지스터를 포함한 하부 구조물들에 심각한 악영향을 미치게 된다.
또한, 종래 기술에 따른 방법에 의하여 MIM 커패시터를 제조하는 경우, 상부 전극을 형성하기 위하여 TiCl4등과 같이 Cl 원자를 함유하는 원료 가스를 사용하면 HfO2유전막을 사용한 커패시터에서 누설 전류 특성이 급격하게 열화되는 경향을 보인다. 따라서, HfO2유전막을 채용하는 MIM 커패시터에서 누설 전류 특성을 향상시키기 위한 방법을 모색할 필요가 있다.
본 발명의 목적은 HfO2유전막을 채용하는 고집적 반도체 메모리 소자의 커패시터에 있어서 하부 구조물에 악영향을 미치지 않도록 저온 공정이 가능하고, 상부 전극 형성시 사용되는 원료에 의한 악영향을 감소킬 수 있으며, 유전막의 누설 전류 특성을 안정적으로 유지하면서 커패시턴스를 극대화할 수 있는 반도체 메모리 소자의 커패시터 제조 방법을 제공하는 것이다.
도 1a 내지 도 1i는 본 발명의 바람직한 실시예에 따른 반도체 메모리 소자의 커패시터 제조 방법을 설명하기 위한 단면도들이다.
도 2는 본 발명에 따른 방법에 의하여 플라즈마 처리된 HfO2막의 결정화 여부를 확인하기 위하여 분석한 XRD (X-Ray Diffractometer) 데이타를 나타낸 그래프이다.
도 3a 및 도 3b는 각각 본 발명에 따른 방법에 의하여 형성된 커패시터의 누설전류 특성을 평가한 결과를 나타낸 그래프들이다.
도 3c는 종래 기술에 따른 방법에 의하여 형성된 커패시터의 누설 전류 특성을 평가한 결과를 나타낸 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
10: 반도체 기판, 14: 매몰콘택 플러그, 24: 버퍼 매몰콘택 플러그, 40: 도전층, 40a: 하부 전극, 50: HfO2막, 50a: HfO2유전막, 52: 플라즈마, 60: 상부 전극.
상기 목적을 달성하기 위하여, 본 발명의 제1 양태에 따른 반도체 메모리 소자의 커패시터 제조 방법에서는 반도체 기판상에 하부 전극을 형성한다. 상기 하부전극 위에 HfO2유전막을 형성한다. 250 ∼ 450℃의 온도하에서 상기 HfO2유전막을 플라즈마 처리한다. 상기 HfO2유전막 위에 상부 전극을 형성한다.
상기 하부 전극 및 상부 전극은 금속 질화물 또는 귀금속으로 이루어진다. 바람직하게는, 상기 하부 전극 및 상부 전극은 TiN, TaN, WN, Ru, Ir 또는 Pt로 이루어진다.
상기 HfO2유전막을 플라즈마 처리하기 위하여 질소 함유 가스의 플라즈마를 이용한다. 상기 질소 함유 가스는 NH3, N2O 및 N2가스로 이루어지는 군에서 선택되는 어느 하나를 포함할 수 있다.
상기 다른 목적을 달성하기 위하여, 본 발명의 제2 양태에 따른 반도체 메모리 소자의 커패시터 제조 방법에서는 반도체 기판상에 하부 전극을 형성한다. 상기 하부 전극 위에 비정질 HfO2막을 형성한다. 상기 비정질 HfO2막을 플라즈마 처리하여 결정화된 HfO2막을 형성한다. 상기 결정화된 HfO2막 위에 상부 전극을 형성한다.
상기 결정화된 HfO2막을 형성하기 위하여 상기 비정질 HfO2막을 질소 함유 가스의 플라즈마 분위기에 노출시킨다. 여기서, 상기 플라즈마 분위기는 250 ∼ 450℃의 온도로 유지된다.
본 발명에 의하면, HfO2유전막을 채용하는 고집적 반도체 메모리 소자의 커패시터에 있어서 HfO2막을 형성한 후 저온에서 플라즈마 처리하여 HfO2막을 결정화시킴으로써 안정적인 누설 전류 특성을 얻을 수 있고 커패시턴스를 극대화할 수 있다. 또한, 고온 열처리에 따른 하부 구조물에서의 악영향을 방지할 수 있고, 상부 전극 형성시 사용되는 원료에 의한 악영향을 감소킬 수 있다.
다음에, 본 발명의 바람직한 실시예들에 대하여 첨부 도면을 참조하여 상세히 설명한다.
다음에 예시하는 실시예들은 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 첨부 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다. 또한, 어떤 막이 다른 막 또는 기판의 "위"에 있다라고 기재된 경우, 상기 어떤 막이 상기 다른 막의 위에 직접 존재할 수도 있고, 그 사이에 제3의 다른 막이 개재될 수도 있다.
도 1a 내지 도 1i는 본 발명의 바람직한 실시예에 따른 반도체 메모리 소자의 커패시터 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 1a를 참조하면, 반도체 기판(10)상에 제1 층간절연막(12)을 관통하여 상기 반도체 기판(10)의 활성 영역에 접하는 매몰콘택 플러그(14)를 형성한다. 그 후, 실리콘 질화막(20) 및 제2 층간절연막(22)을 형성하고 이들을 관통하여 상기 매몰 콘택 플러그(14)에 접하는 버퍼 매몰콘택 플러그(24)를 형성한다.
도 1b를 참조하면, 상기 버퍼 매몰콘택 플러그(24) 및 제2 층간절연막(22) 위에 식각 정지층으로 사용될 HDP(high-density plasma) 산화막(32) 및 실리콘 질화막(34)을 차례로 형성하고, 그 위에 후속의 습식 식각 공정시 하부막들을 습식 식각액으로부터 보호하기 위한 보호막(36)을 형성한다. 상기 보호막(36)은 예를 들면 탄탈륨 산화막으로 형성한다. 그 후, 상기 보호막(36) 위에 몰드(mold) 형성용 절연막(38)을 형성한다.
도 1c를 참조하면, 상기 버퍼 매몰콘택 플러그(24)의 상면을 노출시키도록 상기 절연막(38), 보호막(36), 실리콘 질화막(34) 및 HDP 산화막(32)을 차례로 패터닝한다. 그 결과 얻어진 HDP 산화막 패턴(32a), 실리콘 질화막 패턴(34a), 보호막 패턴(36a) 및 절연막 패턴(38)에 의하여 하부 전극 형성을 위한 몰드층이 구성된다.
도 1d를 참조하면, 상기 버퍼 매몰콘택 플러그(24)의 노출된 상면 및 상기 몰드층을 덮도록 도전 물질을 증착하여 하부 전극 형성용 도전층(40)을 형성한다. 상기 도전층(40)은 예를 들면 금속 질화물 또는 귀금속으로 이루어질 수 있다. 예를 들면, 상기 도전층(40)은 TiN, TaN, WN, Ru, Ir 또는 Pt로 이루어질 수 있다. 상기 도전층(40)은 ALD (atomic layer deposition), CVD (chemical vapor deposition), 또는 MOCVD (metal-organic CVD) 방법으로 형성될 수 있다.
그 후, 상기 도전층(40)을 희생 절연막(42)으로 완전히 덮는다. 상기 희생 절연막(42)은 예를 들면 FOX(flowable oxide)로 형성된다.
도 1e를 참조하면, 건식 식각 방법 또는 CMP(chemical mechanical polishing) 방법에 의한 평탄화 공정에 의하여 상기 절연막 패턴(38a)이 노출될 때까지 상기 희생 절연막(42) 및 도전층(40)의 일부를 제거하여 상기 도전층(40)으로부터 개개의 하부 전극(40a)을 분리시킨다.
도 1f를 참조하면, 시판되는 LAL 식각액(Hashimoto Chemical Industry Co., Ltd.)을 사용하는 습식 식각 방법에 의하여 상기 절연막 패턴(38a) 및 희생 절연막(42)을 제거하여 OCS(one cylinder stack) 구조를 가지는 하부 전극(40a)을 노출시킨다.
도 1g를 참조하면, 상기 하부 전극(40a) 위에 비정질 HfO2막(50)을 형성한다. 상기 HfO2막(50)은 ALD, CVD, PVD 또는 MOCVD 방법으로 형성될 수 있다.
상기 HfO2막(50)을 CVD 방법으로 형성하는 경우, 예를 들면 HfCl4, Hf(OtBu)4, Hf(NEtMe)4, Hf(MMP)4, 또는 Hf(NMe2)4와 같은 Hf 소스 물질과, O2가스를 사용하여 약 400 ∼ 500℃의 온도 및 약 1 ∼ 5 Torr의 압력 조건 하에서 증착 공정을 행한다.
상기 HfO2막(50)을 ALD 방법으로 형성하는 경우, 하프늄(Hf) 소스로서 HfCl4, Hf(NO3)4, 또는 Hf(OtBu)4, Hf(OtBu)2(DMAE)2, Hf(OtBu)2(MMP)2, Hf(OiPr)2(THD)2, Hf(OiPr)3(THD), Hf(NEtMe)4, Hf(MMP)4, 또는 Hf(NMe2)4, Hf(NEt2)4, Hf[N(Me2)(MEt)]4등과 같은 금속 유기 전구체 (metal roganic precursor)를 사용한다. 여기서, DMAE는 디메틸아미노에톡사이드 (dimethylaminoethoxide: OCH2CH2NMe2)이고, MMP는 메톡시메틸-2-프로폭사이드 (methoxymethyl-2-propoxide: OCMe2CH2OMe)이고, THD는 테트라메틸헵탄디오네이트 (tetramethylheptanedionate: Me3CCoCHCOCMe3)이다. 그리고, 산소(O) 소스로서 H2O, O3또는 O2플라즈마를 사용하여 약 250 ∼ 400℃의 온도 및 약 1 ∼ 5 Torr의 압력 조건 하에서 증착 공정을 행하고, 원하는 두께의 HfO2막이 얻어질 때까지 상기 증착 공정 및 퍼징(purging) 공정을 반복한다. 상기 HfO2막(50)을 ALD 방법으로 형성하는 경우, 저온 증착이 가능하며, 우수한 스텝 커버리지(step coverage)를 얻을 수 있고, 두께 제어가 용이하다.
도 1h를 참조하면, 상기 HfO2막(50)을 플라즈마(52) 처리에 의하여 결정화시켜 HfO2유전막(50a)을 형성한다. 상기 플라즈마(52) 처리는 약 250 ∼ 450℃의 비교적 저온에서 행하는 것이 바람직하다. 특히 바람직하게는, 상기 플라즈마 처리는 약 350 ∼ 450℃의 온도에서 행한다.
상기 HfO2막(50)의 결정화를 위한 플라즈마(52) 처리는 질소 함유 가스의 플라즈마 분위기에서 행한다. 여기서, 상기 질소 함유 가스는 NH3, N2O 및 N2가스로 이루어지는 군에서 선택되는 어느 하나를 포함하는 것이 바람직하다.
상기 HfO2유전막(50a)을 저온 플라즈마(52) 처리에 의하여 결정화시킴으로써 유전막 형성 공정의 저온화를 실현할 수 있으며, 플라즈마(52) 처리에 의하여 누설 전류를 상당 수준 낮출 수 있어 커패시터의 전기적 특성을 향상시킬 수 있다.
도 1i를 참조하면, 상기 HfO2유전막(50a) 위에 상부 전극(60)을 형성한다. 상기 상부 전극(60)은 금속 질화물 또는 귀금속으로 이루어진다. 예를 들면, 상기 상부 전극(60)은 TiN, TaN, WN, Ru, Ir 또는 Pt로 이루어질 수 있다. 상기 상부 전극(60)은 ALD 방법, CVD 방법, 또는 MOCVD 방법으로 형성될 수 있다. 이 때, 상기 HfO2막(50)을 플라즈마(52) 처리함으로써 누설 전류 특성이 우수한 HfO2유전막(50a)이 얻어졌으므로, 상부 전극(60) 형성 공정시 Cl 함유 물질을 소스로 사용하는 경우에도 커패시터의 누설 전류 특성이 열화되지 않는다. 따라서, 상기 상부 전극(60)을 형성하기 위하여 Cl과 같은 할로겐족 원소를 함유하는 금속 소스 또는 유기금속화합물 소스를 제한 없이 사용할 수 있다.
도 2는 본 발명에 따른 방법에 의하여 HfO2막을 플라즈마 처리하였을 때 플라즈마 처리된 HfO2막의 결정화 여부를 확인하기 위하여 분석한 XRD (X-Ray Diffractometer) 데이타를 나타낸 그래프이다.
도 2의 평가를 위하여, TiN막으로 이루어지는 하부 전극을 형성하고, 그 위에 60Å 두께의 HfO2막을 형성한 후, 상기 HfO2막을 390℃의 온도에서 NH3플라즈마 처리하여 XRD 분석을 하였다. 도 2에는 대조예로서 TiN 하부 전극 위에 HfO2막을 형성한 직후, 및 상기 HfO2막을 650℃의 온도에서 진공 열처리한 후, 각각 얻어진 XRD 분석 데이타를 함께 나타내었다.
도 2의 결과로부터, 본 발명의 방법에 따라 HfO2막을 390℃의 비교적 저온에서 플라즈마 처리하였을 때 고온의 열처리시와 마찬가지로 HfO2막이 성공적으로 결정화된 것을 확인할 수 있다.
도 3a 및 도 3b는 각각 본 발명의 방법에 따라 TiN막으로 이루어지는 하부 전극 위에 HfO2막을 형성한 후, 이 HfO2막을 저온에서 플라즈마 처리한 경우의 누설전류 특성을 평가한 결과를 나타낸 그래프들이다.
보다 구체적으로 설명하면, 도 3a는 TiN 하부 전극 위에 60Å 두께의 HfO2막을 형성한 후, 이를 390℃의 온도에서 NH3플라즈마 처리하여 결정화시키고, 그 위에 TiN 상부 전극을 형성하여 얻어진 커패시터에 대한 누설 전류 특성 평가 결과이고, 도 3b는 HfO2막을 N2O 플라즈마 처리하여 결정화시킨 것을 제외하고 도 3a의 경우와 동일한 조건으로 형성된 커패시터에 대한 누설 전류 특성 평가 결과이다.
대조용으로서, HfO2막을 형성한 후 아무런 처리도 하지 않은 것을 제외하고 도 3a의 경우와 동일한 조건으로 형성된 커패시터에 대하여 누설 전류 특성을 평가하여 그 결과를 도 3c에 나타내었다.
도 3a, 도 3b 및 도 3c에서, "T", "C" 및 "B"는 각각 시험 대상의 웨이퍼상에서 누설 전류를 측정한 위치를 나타내는 것으로, "T"는 웨이퍼상의 상부(top), "C"는 웨이퍼상의 센터(center), 그리고 "B"는 웨이퍼상의 저부(bottom)를 의미한다. 그리고, 도 3a 및 도 3b에서, "Toxeq"는 등가산화막 두께를 나타낸다.
도 3a, 도 3b 및 도 3c의 결과로부터 알 수 있는 바와 같이, 본 발명에 따른방법으로 HfO2막을 질소 함유 가스의 플라즈마에 노출시켜 플라즈마 처리하였을 때 누설 전류가 낮아져서 우수한 전기적 특성을 나타낸다.
본 발명에 따른 반도체 메모리 소자의 커패시터 제조 방법에서는 MIM 커패시터의 유전막을 형성하기 위하여 HfO2막을 형성한 후, HfO2막을 저온에서 플라즈마 처리하여 결정화시킨다. 본 발명에서는 고집적 반도체 메모리소자의 커패시터를 제조하는 데 있어서 하부 구조물에 악영향을 미치지 않도록 공정의 저온화를 구현할 수 있으며, 저온 플라즈마 처리에 의하여 HfO2유전막을 채용하는 커패시터의 누설 전류를 낮춤으로써 우수한 전기적 특성을 얻을 수 있다. 또한, 안정적인 전기적 특성을 제공함으로써 상부 전극 형성시 Cl 원소를 포함하는 소스를 사용하는 경우에도 소스에 의한 유전 특성 열화 가능성을 배제할 수 있다. 따라서, 본 발명에 따르면 HfO2유전막의 누설 전류 특성을 안정적으로 유지함으로써 커패시턴스를 극대화하여 커패시터의 전기적 특성을 향상시킬 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims (20)

  1. 반도체 기판상에 하부 전극을 형성하는 단계와,
    상기 하부 전극 위에 HfO2유전막을 형성하는 단계와,
    250 ∼ 450℃의 온도하에서 상기 HfO2유전막을 플라즈마 처리하는 단계와,
    상기 HfO2유전막 위에 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 커패시터 제조 방법.
  2. 제1항에 있어서,
    상기 하부 전극은 금속 질화물 또는 귀금속으로 이루어지는 것을 특징으로 하는 반도체 메모리 소자의 커패시터 제조 방법.
  3. 제2항에 있어서,
    상기 하부 전극은 TiN, TaN, WN, Ru, Ir 또는 Pt로 이루어지는 것을 특징으로 하는 반도체 메모리 소자의 커패시터 제조 방법.
  4. 제1항에 있어서,
    상기 HfO2유전막은 ALD (atomic layer deposition), CVD (chemical vapor deposition), PVD(physical vapor deposition) 또는 MOCVD(metal-organic CVD) 방법으로 형성되는 것을 특징으로 하는 반도체 메모리 소자의 커패시터 제조 방법.
  5. 제1항에 있어서,
    상기 HfO2유전막을 플라즈마 처리하기 위하여 질소 함유 가스의 플라즈마를 이용하는 것을 특징으로 하는 반도체 메모리 소자의 커패시터 제조 방법.
  6. 제5항에 있어서,
    상기 질소 함유 가스는 NH3, N2O 및 N2가스로 이루어지는 군에서 선택되는 어느 하나를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 커패시터 제조 방법.
  7. 제1항에 있어서,
    상기 상부 전극은 금속 질화물 또는 귀금속으로 이루어지는 것을 특징으로 하는 반도체 메모리 소자의 커패시터 제조 방법.
  8. 제7항에 있어서,
    상기 상부 전극은 TiN, TaN, WN, Ru, Ir 또는 Pt로 이루어지는 것을 특징으로 하는 반도체 메모리 소자의 커패시터 제조 방법.
  9. 제1항에 있어서,
    상기 상부 전극은 할로겐족 원소를 함유하는 금속 소스, 또는 유기금속화합물 소스를 사용하여 형성되는 것을 특징으로 하는 반도체 메모리 소자의 커패시터제조 방법.
  10. 제1항에 있어서,
    상기 하부 전극은 OCS(one cylinder stack) 구조를 가지는 것을 특징으로 하는 반도체 메모리 소자의 커패시터 제조 방법.
  11. 반도체 기판상에 하부 전극을 형성하는 단계와,
    상기 하부 전극 위에 비정질 HfO2막을 형성하는 단계와,
    상기 비정질 HfO2막을 플라즈마 처리하여 결정화된 HfO2막을 형성하는 단계와,
    상기 결정화된 HfO2막 위에 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 커패시터 제조 방법.
  12. 제1항에 있어서,
    상기 하부 전극은 금속 질화물 또는 귀금속으로 이루어지는 것을 특징으로 하는 반도체 메모리 소자의 커패시터 제조 방법.
  13. 제12항에 있어서,
    상기 하부 전극은 TiN, TaN, WN, Ru, Ir 또는 Pt로 이루어지는 것을 특징으로 하는 반도체 메모리 소자의 커패시터 제조 방법.
  14. 제11항에 있어서,
    상기 HfO2유전막은 ALD (atomic layer deposition), CVD (chemical vapor deposition), PVD(physical vapor deposition) 또는 MOCVD(metal-organic CVD) 방법으로 형성되는 것을 특징으로 하는 반도체 메모리 소자의 커패시터 제조 방법.
  15. 제11항에 있어서,
    상기 결정화된 HfO2막을 형성하기 위하여 상기 비정질 HfO2막을 질소 함유 가스의 플라즈마 분위기에 노출시키는 것을 특징으로 하는 반도체 메모리 소자의 커패시터 제조 방법.
  16. 제15항에 있어서,
    상기 질소 함유 가스는 NH3, N2O 및 N2가스로 이루어지는 군에서 선택되는 어느 하나를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 커패시터 제조 방법.
  17. 제15항에 있어서,
    상기 플라즈마 분위기는 250 ∼ 450℃의 온도로 유지되는 것을 특징으로 하는 반도체 메모리 소자의 커패시터 제조 방법.
  18. 제11항에 있어서,
    상기 상부 전극은 금속 질화물 또는 귀금속으로 이루어지는 것을 특징으로 하는 반도체 메모리 소자의 커패시터 제조 방법.
  19. 제18항에 있어서,
    상기 상부 전극은 TiN, TaN, WN, Ru, Ir 또는 Pt로 이루어지는 것을 특징으로 하는 반도체 메모리 소자의 커패시터 제조 방법.
  20. 제11항에 있어서,
    상기 상부 전극은 할로겐족 원소를 함유하는 금속 소스, 또는 유기금속화합물 소스를 사용하여 형성되는 것을 특징으로 하는 반도체 메모리 소자의 커패시터 제조 방법.
KR10-2003-0029368A 2003-05-09 2003-05-09 반도체 메모리 소자의 커패시터 제조 방법 KR100532434B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0029368A KR100532434B1 (ko) 2003-05-09 2003-05-09 반도체 메모리 소자의 커패시터 제조 방법
US10/830,214 US6995071B2 (en) 2003-05-09 2004-04-22 Methods of forming MIM type capacitor structures using low temperature plasma processing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0029368A KR100532434B1 (ko) 2003-05-09 2003-05-09 반도체 메모리 소자의 커패시터 제조 방법

Publications (2)

Publication Number Publication Date
KR20040096359A true KR20040096359A (ko) 2004-11-16
KR100532434B1 KR100532434B1 (ko) 2005-11-30

Family

ID=33487789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0029368A KR100532434B1 (ko) 2003-05-09 2003-05-09 반도체 메모리 소자의 커패시터 제조 방법

Country Status (2)

Country Link
US (1) US6995071B2 (ko)
KR (1) KR100532434B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100642400B1 (ko) * 2004-12-17 2006-11-08 주식회사 하이닉스반도체 반도체 장치의 유전막 제조방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604845B1 (ko) 2004-04-12 2006-07-26 삼성전자주식회사 질소를 포함하는 씨앗층을 구비하는 금속-절연체-금속캐패시터 및 그 제조방법
JP4916168B2 (ja) * 2004-12-28 2012-04-11 株式会社ハイニックスセミコンダクター シリンダ構造のキャパシタを有する半導体メモリ装置の製造方法
KR100780611B1 (ko) * 2004-12-28 2007-11-29 주식회사 하이닉스반도체 비정질카본을 이용한 반도체메모리장치의 캐패시터 제조방법
KR100653713B1 (ko) * 2005-02-21 2006-12-05 삼성전자주식회사 실린더형 스토리지 노드들을 갖는 반도체소자 및 그 제조방법들
KR100763506B1 (ko) * 2005-06-27 2007-10-05 삼성전자주식회사 커패시터 제조 방법
US7745865B2 (en) * 2005-07-20 2010-06-29 Taiwan Semiconductor Manufacturing Co., Ltd. Devices and methods for preventing capacitor leakage
KR20080093624A (ko) * 2007-04-17 2008-10-22 삼성전자주식회사 반도체 소자용 다층 유전막 및 그 제조 방법
JP2013021012A (ja) * 2011-07-07 2013-01-31 Renesas Electronics Corp 半導体装置の製造方法
AU2012307082A1 (en) * 2011-09-09 2014-04-17 Panorama Synergy Ltd Method of crystallising thin films
US9556017B2 (en) * 2013-06-25 2017-01-31 Analog Devices, Inc. Apparatus and method for preventing stiction of MEMS devices encapsulated by active circuitry
US10081535B2 (en) 2013-06-25 2018-09-25 Analog Devices, Inc. Apparatus and method for shielding and biasing in MEMS devices encapsulated by active circuitry
CN103367329B (zh) * 2013-07-23 2016-03-30 上海华力微电子有限公司 用于测试mim电容的半导体结构
KR20160004525A (ko) * 2014-07-03 2016-01-13 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9604841B2 (en) 2014-11-06 2017-03-28 Analog Devices, Inc. MEMS sensor cap with multiple isolated electrodes
KR102430400B1 (ko) * 2017-12-29 2022-08-05 어플라이드 머티어리얼스, 인코포레이티드 디스플레이 애플리케이션들을 위한 저장 커패시터들의 누설 전류를 감소시키는 방법
US11315829B2 (en) 2019-08-26 2022-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. Amorphous layers for reducing copper diffusion and method forming same
CN111755604B (zh) * 2020-07-14 2021-12-28 福建省晋华集成电路有限公司 一种半导体器件制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0557937A1 (en) * 1992-02-25 1993-09-01 Ramtron International Corporation Ozone gas processing for ferroelectric memory circuits
JPH0685173A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体集積回路用キャパシタ
KR100318457B1 (ko) 1998-10-28 2002-02-19 박종섭 플라즈마를이용한강유전체박막형성방법
KR100451501B1 (ko) 1998-12-30 2004-12-31 주식회사 하이닉스반도체 반도체메모리소자의캐패시터형성방법
KR100671604B1 (ko) 1999-08-09 2007-01-18 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR20010060981A (ko) 1999-12-28 2001-07-07 박종섭 커패시터 형성방법
KR20020034710A (ko) 2000-11-03 2002-05-09 박종섭 하프늄 산화막과 전도층의 반응을 억제할 수 있는 반도체장치 제조 방법
US6844604B2 (en) * 2001-02-02 2005-01-18 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
JP2002289614A (ja) * 2001-03-26 2002-10-04 Nec Corp 誘電体膜の評価方法、熱処理装置の温度校正方法及び半導体記憶装置の製造方法
JP3863391B2 (ja) * 2001-06-13 2006-12-27 Ｎｅｃエレクトロニクス株式会社 半導体装置
US6642131B2 (en) * 2001-06-21 2003-11-04 Matsushita Electric Industrial Co., Ltd. Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film
US20030008968A1 (en) 2001-07-05 2003-01-09 Yoshiki Sugeta Method for reducing pattern dimension in photoresist layer
US6787481B2 (en) * 2002-02-28 2004-09-07 Hitachi Kokusai Electric Inc. Method for manufacturing semiconductor device
US20040011380A1 (en) * 2002-07-18 2004-01-22 Bing Ji Method for etching high dielectric constant materials and for cleaning deposition chambers for high dielectric constant materials
US7199023B2 (en) * 2002-08-28 2007-04-03 Micron Technology, Inc. Atomic layer deposited HfSiON dielectric films wherein each precursor is independendently pulsed

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100642400B1 (ko) * 2004-12-17 2006-11-08 주식회사 하이닉스반도체 반도체 장치의 유전막 제조방법

Also Published As

Publication number Publication date
US20040248361A1 (en) 2004-12-09
US6995071B2 (en) 2006-02-07
KR100532434B1 (ko) 2005-11-30

Similar Documents

Publication Publication Date Title
KR100532434B1 (ko) 반도체 메모리 소자의 커패시터 제조 방법
US7314806B2 (en) Methods of forming metal-insulator-metal (MIM) capacitors with separate seed
KR20040060443A (ko) 반도체 소자의 커패시터 및 그 제조방법
KR100587686B1 (ko) 질화 티타늄막 형성방법 및 이를 이용한 커패시터 제조방법
KR101368147B1 (ko) 커패시터들을 형성하는 방법
US20080116543A1 (en) Semiconductor devices and methods of manufacture thereof
US8092862B2 (en) Method for forming dielectric film and method for forming capacitor in semiconductor device using the same
KR100712521B1 (ko) 금속-절연체-금속형 커패시터의 제조 방법
KR100728959B1 (ko) 반도체 소자의 캐패시터 형성방법
US20070004164A1 (en) Capacitor in semiconductor device and method of manufacturing the same
KR20040060309A (ko) 반도체소자의 캐패시터 형성방법
KR100505397B1 (ko) 반도체메모리소자의캐패시터제조방법
US20100164064A1 (en) Capacitor and Method for Manufacturing the Same
KR100772099B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100712525B1 (ko) 반도체 소자의 커패시터 및 그 제조방법
KR100672935B1 (ko) 금속-절연막-금속 커패시터 및 그 제조방법
KR100713906B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100424710B1 (ko) 반도체 소자의 제조방법
KR100596805B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100772101B1 (ko) 반도체 소자의 캐패시터 형성방법
CN102007591A (zh) 电容器及电容器的制造方法
KR100809336B1 (ko) 메모리 소자의 제조 방법
KR101090463B1 (ko) 금속전극을 갖는 커패시터 제조방법
KR100646923B1 (ko) 반도체 소자의 커패시터 제조 방법
KR20040102277A (ko) 유전막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141031

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 14