KR20040069323A - 클로킹된 인터페이스를 구비한 시스템 - Google Patents

클로킹된 인터페이스를 구비한 시스템 Download PDF

Info

Publication number
KR20040069323A
KR20040069323A KR10-2004-7008943A KR20047008943A KR20040069323A KR 20040069323 A KR20040069323 A KR 20040069323A KR 20047008943 A KR20047008943 A KR 20047008943A KR 20040069323 A KR20040069323 A KR 20040069323A
Authority
KR
South Korea
Prior art keywords
clock
clock signal
data
line
interface
Prior art date
Application number
KR10-2004-7008943A
Other languages
English (en)
Inventor
코흐스테판
셀러제르트제이이
벡커롤프에프피
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20040069323A publication Critical patent/KR20040069323A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Communication Control (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Information Transfer Systems (AREA)

Abstract

인터페이스를 통해서 수신기에 디지털 데이터를 송신하는 송신기를 구비한 시스템이 개시된다. 이 인터페이스는 적어도 하나의 데이터 라인 및 클록 라인을 구비하고 있다. 클록 생성기는 클록 라인에 클록 신호를 공급한다. 수신기는 클록 라인으로부터 수신된 클록 신호를 사용해서 수신된 디지털 데이터를 처리하는 타이밍 정보를 생성한다. 클록 신호는 전력 공급 전압 VDD보다 작은, 전형적으로는 전력 공급 전압의 절반 이하인 진폭을 가질 수 있어서 데이터 및 클록 신호에 대해 종래에 적용되던 것보다 덜 엄격한 조건이 클록 신호의 파장에 인가될 수 있다. 여기서 클록 신호는 전력 소비가 적고 전자기 간섭을 상당히 감소시킨다.

Description

클로킹된 인터페이스를 구비한 시스템{A SYSTEM WITH A CLOCKED INTERFACE}
종래의 동기식 고속 직렬 버스 시스템은 클록 신호를 필요로 하며, 여기서 데이터 송신기와 데이터 수신기 사이의 디지털 데이터의 교환은 인터페이스를 통해서 행해진다. 이런 시스템에 사용되는 클록 신호는 실질적으로 시스템의 전력 공급 전압 VDD와 같은 진폭을 가진 구형파 신호이다.
이러한 구형파 클록 신호는 전력 소비가 많고, 클록 신호가 구형파이기 때문에 상당한 양의 고조파 주파수를 포함한다. 고조파 주파수는 그 전자기 간섭(EMI)으로 인해서 교란을 유발하므로, EMI에 민감한 장비 및 소자를 보호하기 위한 조치가 취해져야 한다.
미국 특허 번호 제 4,021,740 호에는 사인파 클록 분배 네트워크, 즉 사인파 시스템 클록이 개시되어 있다. 클록 펄스가 공급되는 디지털 회로와 인접해서 위치된 복수의 클록 드라이버에, 사인파 시스템 클록이 분기 네트워크를 통해서 접속된다.
기존의 전형적인 시스템이 도 1에 도시되어 있으며, 여기서 마스터 집적 회로(IC)는 직렬 인터페이스를 통해서 디지털 데이터를 전송하고, 슬레이브 IC는 마스터 IC에 의해 전송된 데이터를 수신한다. 시스템 클록 신호는 마스터 IC 및 슬레이브 IC 모두에 공급되고, 두 집적 회로에서 수신된 클록 신호는 각각의 집적 회로에서 사용하기 적합한 특성을 갖도록 처리되거나 재생된다. 이와 같이 시스템 클록 신호는 구형파 또는 사인파와 같은 임의의 적절한 신호가 될 수 있으므로, 각각의 집적 회로는 시스템 클록 신호의 자체 프로세싱을 수행한다. 마스터 IC에서, 직렬 인터페이스는 처리된 클록 신호를 수신하고, 처리된 클록 신호를 슬레이브 IC에 의해 사용되는 타이밍 정보를 이용해서 클록 라인을 통해서 전송한다. 슬레이브 IC는 클록 신호를 마스터 IC로부터의 디지털 데이터와 함께 수신한다. 슬레이브 IC가 시스템 클록 신호 및 마스터 IC로부터의 클록 신호의, 2개의 클록 신호를 수신한다는 것을 알 수 있다. 이 때문에 집적 회로에는 각각의 클록 신호를 위해서 적어도 하나의 필이 필요하다. 또한, 마스터 IC로부터 슬레이브 IC로 전송되는 클록 신호는 실질적으로 시스템의 전력 공급 전압 VDD와 같은 진폭을 가진 구형파 신호이고, 이는 전자기 간섭(EMI)으로 인한 교란을 유발한다.
본 발명은 인터페이스를 통해서 디지털 데이터를 통신하는 하나 이상의 유닛을 구비한 디지털 시스템에 관한 것으로, 이 인터페이스는 디지털 데이터를 전송하는 하나 이상의 데이터 라인 및 인터페이스로부터의 디지털 데이터를 수신하는 수신기가 사용하는 타이밍 정보를 가진 클록 신호를 전송하는 클록 라인을 포함하고 있다.
도 1은 종래의 시스템을 도시하는 도면,
도 2는 본 발명의 일 바람직한 실시예를 개략적으로 도시하는 도면,
도 3은 본 발명의 다른 바람직한 실시예를 개략적으로 도시하는 도면,
도 4는 본 발명의 가능한 구현예를 개략적으로 도시하는 도면,
도 5는 도 4에 도시된 신호 파형의 예를 개략적으로 도시하는 도면.
본 발명의 목적은 EMI로 인한 교란을 야기시키지 않는 시스템을 제공하는 것이다. 본 발명의 다른 목적은 전력 손실이 적은 시스템을 제공하는 것이다. 본 발명의 또 다른 목적은 시스템의 집적 회로 상에 필요한 입력 단자 및 핀의 수가 적은 시스템을 제공하는 것이다.
이런 목적은 본 발명에 따른 시스템에 의해 달성되며, 이 시스템에서 수신기는 클록 라인으로부터 수신된 클록 신호를 사용해서 수신된 디지털 데이터를 처리할 타이밍 정보를 생성한다.
도 2는 마스터 집적 회로(IC) 및 슬레이브 집적 회로(IC)를 구비한 시스템을 도시하고 있다. 통신 버스는 적어도 하나의 직렬 데이터 라인 및 클록 라인을 사용해서 마스터 IC 및 슬레이브 IC와 상호 접속된다. 슬레이브 IC 및 마스터 IC는데이터 라인을 통해서 디지털 데이터를 교환한다. 데이터의 교환은 데이터 송신기로서의 마스터 IC로부터 데이터 수신기로서의 슬레이브 IC만으로 단방향이거나, 혹은 송신기로서의 IC와 수신기로서의 다른 IC와의 양방향일 수 있다. 시스템 클록 생성기는 시스템 클록 신호를 생성하고, 이는 인터페이스 버스의 클록 라인으로 공급되며, 마스터 IC 및 슬레이브 IC 모두가 이 시스템 클록 신호를 수신한다. 마스터 IC 및 슬레이브 IC는 모두 전력 공급 전압 VDD를 수신한다. 도시된 바와 같이, 전력 공급 전압 VDD는 공통 소스로부터 공급받을 수 있고, 혹은 서로 다른 소스로부터 공급받을 수 있다. 도 1의 종래의 시스템에서와 같이, 인터페이스 버스의 클록 라인에 공급되는 시스템 클록은 원하는 클록 주파수의 기본 주파수를 가진 사인파 신호 혹은 임의의 적절한 주기 신호가 될 수 있다. 여기서 시스템 클록 신호는 전력 공급 전압 VDD보다 작은, 바람직하게는 그 절반값보다 작은 차분을 가진 2개의 전압 레벨 사이에서 교번한다.
이러한 클록 신호를 이하 "로우 스윙(low swing)" 신호라 지칭하며, 이는 회로가 접속된 공급 전압 VDD보다 작은 레벨로 상태가 변하는 모든 신호를 포함한다. 이러한 로우 스윙 신호를 사용하기 위해서, 집적 회로는 증폭 및 파형 정형(reshaping)에 의해서 신호를 재생할 필요가 있다. 종래의 로우 스윙 신호는 사인파가 될 수 있으며, 이는 진폭이 VDD/2이다.
"로우 스윙" 신호와는 반대로, "풀 스윙"은 그것이 부착된 회로의 공급 전압과 같은 레벨로 토클(상태 변화)하는 신호를 지칭한다. 전형적인 풀 스윙 신호는 진폭 VDD을 가진 구형파이고, 이러한 신호의 에지는 경사가 급해서 EMI로 인해서시스템에서 노이즈를 생성할 수 있다.
도 3은 본 발명의 다른 실시예를 도시하고 있다. 도 2의 실시예와는 반대로, 도 3의 시스템은 시스템 블록 생성기를 사용하지 않고, 마스터 IC 내부의 클록 생성기를 사용한다. 내부 클록 생성기는 클록 신호를 생성하며, 이는 "로우 스윙" 클록 신호가 될 수 있다. 내부 클록 생성기로부터의 클록 신호는 마스터 IC에서 추가적으로 사용하도록 재생하기 위해서 클록 처리 회로에 공급되고, 마스터 IC 내의 직렬 인터페이스에 공급된다. 슬레이브 IC는 도 2의 슬레이브 IC와 모든 면에서 동일하고, 데이터의 교환은 마스터 IC로부터 슬레이브 IC만으로의 단방향이 되거나 혹은 양방향이 될 수 있다. 이 실시예에서 클록 신호는 버스의 클록 라인을 통해서 마스터 IC로부터 슬레이브 IC로 "로우 스윙" 클록 신호로서 전송되며, 이 슬레이브 IC는 버스의 데이터 라인을 통해서 클록 신호 및 디지털 데이터 신호 모두를 수신한다. 도 2에서와 같이, 마스터 IC 및 슬레이브 IC는 모두 공급 전압 VDD에 의해 전력을 공급받고, 이는 공통 전력 공급부로부터 생성되거나 서로 다른 전력 공급부로부터 생성될 수 있다.
송신 마스터 IC 및 수신 슬레이브 IC는 하나의 인쇄 회로 기판 혹은 서로 다른 인쇄 회로 기판에 장착될 수 있다. 서로 다른 회로 기판이 공통의 하우징을 구비한 하나의 동일한 장치 내에 있을 수 있거나, 또는 인접해서 혹은 이격해서 위치된 별개의 장치에 있을 수 있다. 어떤 경우든 송신기와 수신기 사이의 데이터 통신 링크가 존재해야 할 것이다. 도 3에서, 프레임(10a, 10b)은 이러한 사실을 나타낸다. 프레임의 일부가 점선으로 표시되어 있으며, 이는 하나 혹은 2개의 회로기판이 임의의 거리를 두고 장착될 수 있다는 것을 나타낸다. 도시되지는 않았지만, 이는 도 2 및 도 4의 시스템에도 동일하게 적용된다.
도 4에서, 송신 마스터 IC 및 수신 슬레이브 IC는 모두 "로우 스윙" 시스템 클록 신호 SYSCLK를 수신하며, 이는 각각의 집적 회로에서 내부적으로 처리된다. 이 처리는 각각의 집적 회로에서 사용되는 적절한 파형의 증폭 및 재생을 포함할 수 있다. 재생된 내부 클록 신호(iclk1, iclk2) 각각은 집적 회로 내의 인터페이스 회로에 공급된다. 인터페이스 회로는 저 스윙 클록 인터페이스(LSCI)라고 불린다. 데이터는 n개의 라인을 가진 직렬 입출력(SIO) 버스를 통해서 마스터 IC와 슬레이브 IC 사이에서 단방향 또는 양방향으로 교환된다. 사용되는 프로토콜은 멀티 슬레이브 아키텍쳐를 지원할 수 있다.
도 5는 도 4의 시스템의 신호 파형을 도시한다. 신호 파형은 반드시 동일한 진폭 크기로 도시된 것은 아니다. 시스템 클록 신호(SYSCLK)는 "로우 스윙" 클록 신호이다. 외부 로우 스윙(SYSCLK)으로부터 재생된 2개의 클록 신호(iclk1, iclk2)는 양방향 라인 SIO 상에서 데이터 전송 프로토콜을 수행하는 데 사용될 수 있다. 마스터 IC에서 내부 클록 신호(iclk1)의 상승 에지는 데이터를 생성하는 데 사용되고, 슬레이브 IC에서, 내부 클록(iclk2)의 하강 에지는 데이터를 샘플링하는 데 사용된다. iclk1의 한쪽 에지에서 송신기에 의해 데이터가 생성되고, iclk2의 다른쪽 클록 에지에서 수신기에 의해 샘플링되는 이러한 프로토콜은 매우 흔한 것이다. 도 5에 도시된 실시예에서, 시스템 클록은 사인파 신호와 유사하며, 사실상 사인파 신호가 될 수 있다. 시스템 클록 신호(SYSCLK)는 하이 레벨과 로우 레벨사이에 급격한 에지 및 갑작스런 변화를 갖지 않으며, 따라서 종래에 사용되는 구형파 신호보다 더 높은 고조파를 포함한다. 또한, 시스템 클록 신호(SYSCLK)의 진폭은 내부 클록 신호(iclk1, iclk2)의 진폭보다 작다.
기본적으로, iclk1 및 iclk2는 서로 독립적이다. 클록 프로세싱의 타입이 다르고, 2개의 집적 회로의 구현 기술이 서로 다르기 때문에, 재생된 내부 클록 신호(iclk1, iclk2)는 "스큐(skew)"라고도 불리는 상당한 위상차를 가질 수 있으며, 이는 보상되어야 한다. 스큐가 중대한 요소라면, 시스템 클록과 동일한 속도 또는 동일한 주파수로 직렬 인터페이스를 구동할 수도 있다. 스큐를 알 수 없거나 추정하기 어렵다면, 시스템 클록보다 낮은 클록 주파수로, 바람직하게는 시스템 클록의 주파수의 절반이하로 데이터 채널을 클록킹하는 것이 바람직하다.
본 발명에 따른 로우 스윙 클록킹된 인터페이스는 동기식 방법이 비동기식 버스에서 사용되는 것을 가능하게 한다. 수신기의 데이터 샘플링은 자동적으로 동기화될 수 있다. 원리적으로, 수신기는 전송이 개시되는 시점을 모르는 채로, 비트를 나타내는 첫번째 트랜지션이 인식될 때까지 직렬 입출력(SIO) 라인을 샘플링하고, 이후에 정의된 데이터 레이트 주파수 내에서 데이터 스트림을 샘플링한다. 최대 데이터 레이트가 시스템 클록보다 낮을 때는, 각각의 데이터 비트가 여러 번 샘플링되고 샘플링 지점들 사이에서 평균이 계산되어서 데이터 비트의 값을 결정하는 멀티 샘플링 회로를 도입할 수도 있다.
비록 직렬 데이터 인터페이스만이 설명되었지만, 본 발명이 대응하는 평균을 가진 병렬 데이터 인터페이스와 관련되어 사용될 수 있다는 것은 자명할 것이다.
도 2 및 도 3의 시스템 인터페이스는 도 1의 종래의 시스템에 비해서 집적 회로에 필요한 핀 접속부의 수가 더 적다. 이는 장점이다.
도시된 것과 같은 클록 라인은, 높은 클록 주파수로, 특히 더 높은 고조파로 전자기 신호를 방사하는 안테나의 역할을 하기 때문에, EMI의 원인이 될 수 있다. 일반적으로 "로우 스윙" 신호 및 상세하게는 "로우 스윙" 클록 신호는 더 높은 고조파가 감소되며, 따라서 EMI의 문제가 감소된다.
또한, "풀 스윙" 디지털 신호를 더 적게 포함하는 시스템에서는 전자기 간섭(EMI)이 급격하게 감소된다. 한 레벨에서 다른 레벨로의 급격한 신호 트랜지션은 신호 라인에서뿐만 아니라 전력 공급 하인에서 더 짧고 급격한 전류 펄스를 생성한다. 이러한 전류 펄스는 큰 주파수 성분을 가지고 있으며, 이는 국부적으로는 왜곡을 유발할 수 있으며, 전력 공급 라인을 통해서 다른 회로로 전파되어서 노이즈를 감염시킬 수 있다. "풀 스윙" 클록 신호 대신에 "로우 스윙" 클록 신호를 클록 라인에서 사용함으로써 이 문제를 감소시킨다.
또한, "로우 스윙" 신호가 종래의 "풀 스윙" 신호에 비해서 감소된 진폭을 갖고 있기 때문에 전력 소비가 더 적다.
시판되는 시스템에서, 저 스윙 클록 인터페이스(LSCI)는 1 내지 50MHz의 범위의 클록 주파수를 사용해서 0.5 내지 25 Mbit/s의 데이터 레이트로 동작되도록 조정될 수 있다. 이 범위 이하에서는 추가적인 클록이 절감되기 때문에 비동기식 버스가 선호될 수 있다.
간결성이 요구되는 시스템에서는, 저 스윙 클록 인터페이스(LSCI)가 적합하다. 설계에 있어서의 간결성이란 시스템 검사의 간결성을 의미하는 것이므로, 시장에 나오기까지의 시간을 더 단축시킨다. 또한 간결한 시스템은 복잡한 시스템에 비해서 오류 가능성이 적고, 덜 취약하다.
저 스윙 클록 인터페이스(LSCI)는 저 전력 손실 및 저 비용이 중요한 애플리케이션에 있어서 유익하다. 예상되는 전형적인 애플리케이션은, 셀룰러 및 무선 시스템, 범지구 위치 추적 시스템(GPS) 수신기, 랩톱 컴퓨터, 개인 휴대 정보 단말기(PDA) 수신기 및 블루투스 송신기 및 수신기를 들 수 있다.

Claims (6)

  1. 디지털 데이터를 송신할 수 있는 송신기와,
    상기 송신기에 접속되며, 상기 송신기로부터의 상기 디지털 데이터를 송수신하기 위한 적어도 하나의 데이터 라인 및 클록 신호를 송신하는 클록 라인을 구비하고 있는 인터페이스와,
    상기 클록 라인에, 미리 정해진 주파수의 2개의 신호 레벨 사이에서 교번하는 클록 신호를 공급해서 타이밍 정보를 제공하는 수단과,
    상기 인터페이스에 접속되어서, 상기 인터페이스로부터 상기 데이터 라인 상으로는 전송되는 디지털 데이터를 수신하고, 상기 클록 라인 상의 클록 신호를 수신하는 수신기를 포함하되,
    상기 수신기는 상기 클록 라인으로부터 수신된 상기 클록 신호를 사용해서, 수신된 디지털 데이터를 처리하기 위한 타이밍 정보를 유도하는
    시스템.
  2. 제 1 항에 있어서,
    상기 클록 신호를 상기 클록 라인에 공급하는 수단은 상기 송신기에 포함되는
    시스템.
  3. 제 1 항에 있어서,
    상기 클록 신호를 상기 클록 라인에 공급하는 수단은 상기 송신기 외부의 클록 신호 생성기인
    시스템.
  4. 제 1 항에 있어서,
    상기 클록 신호는 로우 스윙 신호(a low swing signal)인
    시스템.
  5. 제 1 항에 있어서,
    상기 수신기는 데이터를 송신할 수 있고,
    상기 데이터 라인은 상기 수신기로부터의 데이터를 송수신할 수 있으며,
    상기 송신기는 상기 인터페이스로부터의 상기 디지털 데이터를 수신할 수 있는
    시스템.
  6. 제 2 항에 있어서,
    상기 수신기는 상기 송신기로부터 전송되는 클록 신호를 유일한 클록 신호로서 수신하는
    시스템.
KR10-2004-7008943A 2001-12-11 2002-12-09 클로킹된 인터페이스를 구비한 시스템 KR20040069323A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP01204834.4 2001-12-11
EP01204834 2001-12-11
PCT/IB2002/005275 WO2003050941A2 (en) 2001-12-11 2002-12-09 A system with a clocked interface

Publications (1)

Publication Number Publication Date
KR20040069323A true KR20040069323A (ko) 2004-08-05

Family

ID=8181404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7008943A KR20040069323A (ko) 2001-12-11 2002-12-09 클로킹된 인터페이스를 구비한 시스템

Country Status (9)

Country Link
US (1) US7382843B2 (ko)
EP (1) EP1459193B1 (ko)
JP (1) JP2005512439A (ko)
KR (1) KR20040069323A (ko)
CN (1) CN100378702C (ko)
AT (1) ATE355560T1 (ko)
AU (1) AU2002353298A1 (ko)
DE (1) DE60218530T2 (ko)
WO (1) WO2003050941A2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9237000B2 (en) * 2006-06-19 2016-01-12 Intel Corporation Transceiver clock architecture with transmit PLL and receive slave delay lines
JP4759494B2 (ja) * 2006-11-13 2011-08-31 パナソニック株式会社 シリアルデータ通信方式およびシリアルデータ通信装置
US20080219391A1 (en) * 2007-03-07 2008-09-11 Texas Instruments Incorporated Systems and Methods for Distributing a Clock Signal
DE102007051170B3 (de) * 2007-10-25 2009-04-23 Fujitsu Siemens Computers Gmbh Server mit einer Schnittstelle zum Anschluss an ein Serversystem und Serversystem
CN111800109B (zh) * 2020-06-12 2022-08-30 烽火通信科技股份有限公司 一种多通道高速数据对齐的方法及装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4021740A (en) 1976-01-30 1977-05-03 Communications Satellite Corporation (Comsat) Sinewave clock driver with adjustable delay
US4393516A (en) * 1979-03-09 1983-07-12 Electric Power Research Institute, Inc. Data transmission system and method
US4450572A (en) 1982-05-07 1984-05-22 Digital Equipment Corporation Interface for serial data communications link
IT1184933B (it) * 1985-03-28 1987-10-28 Olivetti & Co Spa Circuito di integrazione per la trasmissione e la ricezione di dati
JPS63169845A (ja) * 1987-01-07 1988-07-13 Nec Corp 外部タイミング方式
JPH01124014A (ja) * 1987-11-10 1989-05-16 Sharp Corp デジタル機器
JP2635716B2 (ja) * 1988-09-13 1997-07-30 株式会社東芝 電子機器
US5281861A (en) * 1989-11-30 1994-01-25 Compaq Computer Corporation Sine wave clock distribution with high voltage output
JPH0438508A (ja) * 1990-06-04 1992-02-07 Nec Corp クロック供給装置
JPH05326866A (ja) * 1992-05-18 1993-12-10 Mitsubishi Electric Corp クロック供給回路
JPH07121262A (ja) * 1993-10-27 1995-05-12 Nec Corp クロック分配装置
US5576706A (en) * 1994-02-03 1996-11-19 Infogrip, Inc. Methods and apparatus for using multiple keyboards connected in a daisy chain to a keyboard port of a computer
JPH08237235A (ja) * 1995-03-01 1996-09-13 Oki Electric Ind Co Ltd ディジタル通信システム
US5588025A (en) * 1995-03-15 1996-12-24 David Sarnoff Research Center, Inc. Single oscillator compressed digital information receiver
US6307868B1 (en) * 1995-08-25 2001-10-23 Terayon Communication Systems, Inc. Apparatus and method for SCDMA digital data transmission using orthogonal codes and a head end modem with no tracking loops
JP2776785B2 (ja) * 1995-12-27 1998-07-16 日本電気アイシーマイコンシステム株式会社 シリアルデータ転送装置
JPH09321588A (ja) * 1996-05-24 1997-12-12 Sharp Corp クロック信号の波形整形回路
US5769876A (en) * 1996-07-02 1998-06-23 Pacesetter, Inc. Method and apparatus for telemetering data bidirectionally between two devices, one device incorporating a coarse phase adjustment and the other device incorporating a fine phase adjustment
US6351489B1 (en) * 1996-09-30 2002-02-26 Rosemount Inc. Data bus communication technique for field instrument
JP3646153B2 (ja) * 1997-02-27 2005-05-11 川崎マイクロエレクトロニクス株式会社 半導体集積回路
JP4063392B2 (ja) * 1998-03-26 2008-03-19 富士通株式会社 信号伝送システム
US6226699B1 (en) * 1998-06-25 2001-05-01 Compaq Computer Corporation Method and apparatus for clock selection and switching
US6463092B1 (en) * 1998-09-10 2002-10-08 Silicon Image, Inc. System and method for sending and receiving data signals over a clock signal line
JP2000124913A (ja) * 1998-10-16 2000-04-28 Sony Corp デジタルシリアルデータのインターフェース装置及びデータ転送速度選択方法
CN1339238A (zh) * 1999-01-11 2002-03-06 福纳克有限公司 数字通信方法和数字通信系统
DE19947657A1 (de) * 1999-10-04 2001-04-12 Bayerische Motoren Werke Ag Betriebsverfahren für einen Datenbus für mehrere Teilnehmer mit flexiblem zeitgesteuertem Zugriff
JP2001166844A (ja) * 1999-12-07 2001-06-22 Konica Corp クロック周波数伝送システム
US6816987B1 (en) * 2000-03-25 2004-11-09 Broadcom Corporation Apparatus and method for built-in self-test of a data communications system
CA2376971A1 (en) * 2001-03-16 2002-09-16 Silicon Image, Inc. Combining a clock signal and a data signal
US7110461B2 (en) * 2002-07-18 2006-09-19 Sun Microsystems, Inc. Technique to enlarge data eyes in wireline communication systems

Also Published As

Publication number Publication date
DE60218530T2 (de) 2007-11-15
AU2002353298A1 (en) 2003-06-23
EP1459193B1 (en) 2007-02-28
CN100378702C (zh) 2008-04-02
WO2003050941A3 (en) 2003-10-23
DE60218530D1 (de) 2007-04-12
ATE355560T1 (de) 2006-03-15
US7382843B2 (en) 2008-06-03
WO2003050941A2 (en) 2003-06-19
CN1630857A (zh) 2005-06-22
AU2002353298A8 (en) 2003-06-23
US20050105628A1 (en) 2005-05-19
EP1459193A2 (en) 2004-09-22
JP2005512439A (ja) 2005-04-28

Similar Documents

Publication Publication Date Title
US8626980B2 (en) High density, low jitter, synchronous USB expansion
US6140850A (en) Serial bus speed-up circuit
US7134035B2 (en) Method for generating a synchronization signal based on the clock ratio between two clock domains for data transfer between the domains
JP2009212992A (ja) 半導体集積回路装置及びアイ開口マージン評価方法
US10687293B2 (en) Wirelessly synchronized clock networks
US10419204B2 (en) Serializer-deserializer with frequency doubler
US6832325B2 (en) Device on a source synchronous bus sending data in quadrature phase relationship and receiving data in phase with the bus clock signal
US10261539B2 (en) Separate clock synchronous architecture
US20050156649A1 (en) Apparatus and method for generating clock signal
KR20040069323A (ko) 클로킹된 인터페이스를 구비한 시스템
KR101443467B1 (ko) 송신 장치, 수신 장치 및 송수신 시스템
US6618816B1 (en) System for compensating delay of high-speed data by equalizing and determining the total phase-shift of data relative to the phase of clock signal transmitted via separate path
US20070222650A1 (en) Serial interface circuit and apparatus including serial interface circuit
US7929919B2 (en) Systems and methods for a PLL-adjusted reference clock
JP2018121200A (ja) 回路装置、電子機器及びケーブルハーネス
US20030065962A1 (en) Global I/O timing adjustment using calibrated delay elements
US20050007966A1 (en) Apparatus with multi-lane serial link and method of the same
US8885694B2 (en) Changing an operating performance point
KR102265187B1 (ko) 클럭 복구 회로
KR100744644B1 (ko) 반도체 메모리 소자
JP2003152745A (ja) データ伝送システム、送信装置及び受信装置
CN102281053B (zh) 高速数模转换器和模数转换器用带延迟锁相环的数据接口
KR20200143910A (ko) 이미지 장치 및 그 구동 방법
KR20190134037A (ko) 도메인 크로싱 기능을 갖는 반도체 장치
JP2010130060A (ja) データ転送システム

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid