CN100378702C - 带有定时接口的系统 - Google Patents

带有定时接口的系统 Download PDF

Info

Publication number
CN100378702C
CN100378702C CNB028246667A CN02824666A CN100378702C CN 100378702 C CN100378702 C CN 100378702C CN B028246667 A CNB028246667 A CN B028246667A CN 02824666 A CN02824666 A CN 02824666A CN 100378702 C CN100378702 C CN 100378702C
Authority
CN
China
Prior art keywords
signal
clock
clock signal
data
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028246667A
Other languages
English (en)
Other versions
CN1630857A (zh
Inventor
S·科奇
G·J·E·谢勒
R·F·P·贝克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
III Holdings 6 LLC
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1630857A publication Critical patent/CN1630857A/zh
Application granted granted Critical
Publication of CN100378702C publication Critical patent/CN100378702C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

一种带有一用于通过一接口给一接收器传送数字数据的发送器的系统。所述接口具有至少一个数据线和一个时钟线。一时钟发生器给所述时钟线提供时钟信号。接收器使用从时钟线接收的时钟信号以获得用于对接收的数字数据进行处理的定时信息。时钟信号可具有小于电源电压VDD的幅度，典型的小于电源电压的一半，并且与传统的应用于数据和时钟信号的波形相比，对于施加给时钟信号的波形的严格要求较少。因此所述时钟信号是低功耗的并且能够产生显著较少的电磁干扰。

Description

带有定时接口的系统
技术领域
本发明涉及带有一个或多个通过接口传送数字数据的单元的数字系统，其中所述接口具有一个或多个用于传送数字数据的数据线和一个传送带有定时信息的时钟信号的时钟线，所述时钟信号是接收器从接口接收数字数据使用的。
背景技术
无论何时通过接口在数据发射器和数据接收器之间进行数字数据的交换时，传统的同步高速串行总线系统都需要一时钟信号。这种系统中使用的时钟信号为方波信号，其具有基本上等于该系统的电源电压VDD的幅度。
这种方波时钟信号是消耗能量的，并且由于时钟信号的方形波，它们包含相当数量的谐波频率。并且由于电磁干扰(EMI)谐波频率可引起干扰，并且必须进行测量以保护灵敏设备和器件不受EMI影响。
美国专利号4021740披露了一种正弦波时钟分布网，也就是正弦波系统时钟。正弦波系统时钟通过一分支网连接到位于数字电路附近的多个时钟驱动器，时钟脉冲是被供给到该数字电路的。
一个典型的已知系统在图1中示出，其中一主集成电路(IC)通过一串行接口传送数字数据，并且一从IC接收由主IC传送的数据。一系统时钟信号被提供给主IC和从IC，并且在所述两个集成电路中，接收的时钟信号被处理或再生以具有适用于各个集成电路的合适属性。因此系统时钟信号可以是任何适当的信号，例如方波、正弦波，并且每个集成电路对系统时钟信号执行它自己的处理。在主IC中，串行接口接收被处理的时钟信号并将该处理的时钟信号传递到一时钟线上，所述时钟线带有从IC使用的计时信息。从IC接收来自主IC的时钟信号和数字数据。可以看到，从IC接收两个时钟信号，系统时钟信号和来自主控IC的时钟信号。这要求在集成电路上至少有一个管脚用于各个时钟信号。此外，传统上，从主IC传递给从IC的时钟信号为方波信号，该信号具有基本上等于系统的电源电压VDD的幅度，由于电磁干扰这将引起干扰。
发明内容
本发明的一个目的是提供一种系统，其不易受由EMI引起的干扰的影响。本发明的另一个目的是提供一种具有低功耗的系统。本发明的另一个目的是提供一种系统，其在系统的集成电路上需要较少的输入端子或管脚。
这些目的通过根据本发明的系统实现，其中接收器使用从时钟线接收的时钟信号以获得用于处理接收的数字数据的定时信息。
附图说明
图1表示现有的系统；
图2示意的示出本发明的一个优选实施例；
图3示意的示出本发明的另一个优选实施例；
图4示意的示出本发明的一个可能执行；和
图5示意的示出图4所示的系统中的信号波形的例子。
具体实施方式
图2表示带有主集成电路(IC)和从集成电路(IC)的系统。带有至少一个串行数据线和一个时钟线的通信总线使主IC和从IC互相连接。所述从IC和主IC通过数据线交换数字数据。数据的交换可以是单向性的：只能从作为数据发射器的主IC到作为数据接收器的从IC，或者它也可以是双向的：使任何一个IC作为发射器，而另一个IC作为接收器。系统时钟产生器产生一系统时钟信号，该信号被提供给接口总线的时钟线，并且主IC和从IC都接收系统时钟信号。主IC和从IC都接收电源电压VDD。如图所示，电源电压VDD可由一个公用的电源供给，或者它可以由不同的电源供给。如在图1的现有技术的系统中，提供给接口总线的时钟线的系统时钟可以是正弦波或具有所期望的时钟频率的基频的任何稳定的周期信号。这里，系统时钟信号在两个电压电平之间交替，所述两个电压电平具有一个小于电源电压VDD的差，优选小于其一半。
这种时钟信号在这里被称作“低摆幅(low swing)”信号，其包括所有信号，这种信号在各电平处改变状态，这些电平低于它们所连接的电路的电源电压VDD。为了使用该低摆幅信号，集成电路需要通过放大和再整形来再生该信号。一种典型的低摆幅信号可以是正弦波，其具有VDD/2的幅度。
与“低摆幅”信号相反，“满摆幅(full swing)”指的是这样一种信号，其在与连接到其上的电路的电源电压相同的等级处反转(改变状态)。一种典型的满摆幅信号为具有幅度VDD的方波-这种信号的边缘是陡峭的并且易受通过EMI在系统中产生噪音的影响。
图3表示本发明的另一个实施例。与图2的实施例相反，图3中的系统并不利用系统时钟发生器，而是使用主IC内部的时钟发生器。该内部时钟发生器产生一时钟信号，其可以是“低摆幅”时钟信号。来自该内部时钟发生器的时钟信号被提供给时钟处理电路以便被再生用于在主IC中的进一步使用，并且提供给主IC中的串行接口。从IC的所有相关方面与图2中的从IC完全相同，并且数据的交换可以是仅能从主IC到从IC的单向交换，或者是双向交换。在该实施例中，时钟信号作为来自主IC的“低摆幅”时钟信号通过所述总线的时钟线传送给从IC，所述从IC通过所述总线的数据线接收时钟信号和数字数据信号。类似图2，主IC和从IC都是由电源电压VDD提供能量，所述电源电压可以来源于公用的电源或者是不同的电源。
发送主IC和接收从IC可以安装在一个印刷电路板上或者安装在不同印刷电路板上。不同的电路板可以成为一体且是具有公用壳体的相同的装置，或者它们可以处于彼此靠近放置或分开一些距离放置的不同装置中。在任何情况下，在发射器和接收器之间必须具有数据通信链路。数据通信链路可以是电缆、无线链接或是任何根据实际距离的适当链路。在图3中，框10a、10b示出了该事实。所述框的一部分以虚线示出，其表示集成电路可安装到一个或分开一定距离的两个电路板上。虽然未示出，这同样也适用于图2和4中的系统。
在图4中，发送主IC和接收从IC都接收“低摆幅”系统时钟信号SYSCLK，其在每个集成电路的内部进行处理。该处理可以包括对一适当波形进行放大和再生以便在各个集成电路中进一步使用。再生的内部时钟信号iclk1和iclk2分别提供给各个集成电路中的接口电路。接口电路被称作低摆幅定时接口，LSCI。通过带有n条线路的串行输入/输出(SIO)总线在主IC和从IC之间以一个或两个方向交换数据。所使用的协议支持多从体系结构。
图5表示图4中的系统的信号波形。信号波形不必接近相同的幅度等级。系统时钟信号SYSCLK为“低摆幅”时钟信号。通过外部低摆幅SYSCLK再生的两个时钟信号iclk1和iclk2可用于在双向线SIO上执行数据传送协议。在主IC中，内部时钟iclk1的上升沿用于产生数据，而在从IC中，内部时钟iclk2的下降沿用于采样数据。这样一种协议是完全公用的，其中在iclk1的一个边沿处通过发送器产生数据而在iclk2的另一个时钟边沿处通过接收器对数据进行采样。在图5所示的例子中，系统时钟类似于正弦波信号并且实际上可以是正弦波信号。系统时钟信号SYSCLK不具有陡峭的边沿并且在其高和低电平之间不存在突然变化，并且因此与传统使用的方波信号相比包含有非常少的高次谐波。而且，系统时钟信号SYSCLK的幅度小于再生的内部时钟信号iclk1和iclk2的幅度。
基本上，iclk1和iclk2是独立的。两个集成电路的不同类型的时钟处理和/或不同执行技术可使再生的内部时钟信号iclk1和ic1k2具有相当大的相位差，其还称作“歪斜”，因此必须对其进行补偿。如果所述歪斜是确定的，则能够以与系统时钟相同的速度或频率运行串行接口。如果所述歪斜是未知的或者难于估计，则优选以低于系统时钟的时钟频率，优选地低于系统时钟的频率的一半对数据通道进行定时。
根据本发明的低摆幅定时接口允许使用在异步总线中使用的同步方法。数据的接收器采样可自动进行同步。原则上，接收器不知道何时开始传送，并且接收器对串行输入/输出(SIO)线进行采样，直到表示一位的第一跃迁被识别，之后接收器利用定义的数据速率频率对数据流采样。当与系统时钟相比最大数据率是低的时，可以引入多采样电路，从而每个数据位都被采样若干次，并且在采样点之间计算平均值以确定数据位的值。
虽然只介绍了串行数据接口，但应该明白本发明还可用于与并行数据接口进行连接，同样可取得相应的优点。
可以看出，相对于图1的现有系统，图2和3中的系统接口在集成电路上需要较少的管脚连接。这是一个优点。
与示出类似的时钟线可能是EMI源，因为这些线可用作以高频，尤其是以时钟频率的高次谐波来辐射电磁信号的天线。通常的“低摆幅”信号和特定的“低摆幅”时钟信号具有减小的高次谐波量，从而相应地减少了EMI的问题。
此外，电磁干扰(EMI)在包括较少的“满摆幅”数字信号的系统中被大大减少。从一个电平到另一个电平的突变信号跃迁不但在信号线上而且在电源线上都将引起短而陡峭的电流脉冲。这样的电流脉冲具有显著的高频量，这不但可以局部的引起干扰，而且干扰可以通过电源线扩展到其它电路，从而使其变得易受噪音影响。使用时钟线上的“低摆幅”时钟信号而不是“满摆幅”时钟信号减少了该问题。
而且，由于“低摆幅”信号相对于传统的“满摆幅”信号具有减小了的幅度，所以它们是低功耗的。
在商用系统中，低摆幅定时接口(LSCI)被认为可以在时钟频率为1至50MHz范围内、数据速率为0.5至25Mbit/s的情况下工作。低于该范围，异步总线是优选的，因为节省了附加时钟。
在需要简化的系统中，低摆幅定时接口也是很合适的。设计的简化还意味着系统验证的简化，因此这将导致以较少时间进入市场。而且，简单的系统是较少故障的并且与更加复杂的系统相比不易损坏。
低摆幅定时接口对于低功耗和低成本是重要的应用场合具有益处。典型的预期应用包括蜂窝和无线系统、全球定位系统(GPS)接收器、膝上型计算机、个人数字助理(PDA)和蓝牙发送器和接收器。

Claims (9)

1.一种包括发送器的系统，所述发送器用于通过在内部时钟信号的边沿产生数据来将表示数字数据的数据信号发送到接口，
其中所述发送器包括时钟处理器，用于从包括正弦波信号的时钟信号来产生内部时钟信号，所述正弦波信号在两个电压电平之间交替，所述两个电压电平之差小于电源电压。
2.根据权利要求1所述的系统，其中所述发送器包括用于产生所述包括正弦波信号的时钟信号的时钟发生器，并且被设置成将所述包括正弦波信号的时钟信号发送到所述接口。
3.根据权利要求1所述的系统，还包括用于产生所述包括正弦波信号的时钟信号并且将其发送给所述接口的时钟发生器，并且其中所述发送器被设置用于从所述接口接收所述包括正弦波信号的时钟信号。
4.根据权利要求1所述的系统，进一步包括：
连接到发送器的所述接口，该接口具有用于接收和发送来自所述发送器的数据信号的至少一个数据线，和一个用于发送所述包括正弦波信号的时钟信号的时钟线；和
接收器，其连接到所述接口以便从所述接口接收所述数据信号和所述包括正弦波信号的时钟信号，所述接收器包括时钟处理器，用于从所述包括正弦波信号的时钟信号产生接收器内部时钟信号并且被设置成用于在所述接收器内部时钟信号的边沿采样所述数据信号。
5.根据权利要求1所述的系统，进一步包括：
连接到发送器的所述接口，该接口具有用于接收和发送来自所述发送器的数据信号的至少一个数据线，和一个用于发送包括正弦波信号的时钟信号的时钟线；
接收器，其连接到所述接口以便从所述接口接收所述数据信号，所述接收器包括
用于产生所述包括正弦波信号的时钟信号的时钟发生器，所述接收器被设置成将所述包括正弦波信号的时钟信号发送到所述接口；和
时钟处理器，用于从所述包括正弦波信号的时钟信号产生接收器内部时钟信号，并且被设置成用于在所述接收器内部时钟信号的边沿采样所述数据信号。
6.根据权利要求1所述的系统，其中所发送的数据信号的数据率低于所述包括正弦波信号的时钟信号的时钟频率。
7.根据权利要求6所述的系统，其中所发送的数据信号的数据率低于所述包括正弦波信号的时钟信号的时钟频率的一半。
8.根据权利要求4所述的系统，其中所述接收器被设置用于多次采样数据位。
9.根据权利要求1所述的系统，其中所述包括正弦波信号的时钟信号在两个电压电平之间交替，所述两个电压电平之差小于电源电压的一半。
CNB028246667A 2001-12-11 2002-12-09 带有定时接口的系统 Expired - Fee Related CN100378702C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01204834 2001-12-11
EP01204834.4 2001-12-11

Publications (2)

Publication Number Publication Date
CN1630857A CN1630857A (zh) 2005-06-22
CN100378702C true CN100378702C (zh) 2008-04-02

Family

ID=8181404

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028246667A Expired - Fee Related CN100378702C (zh) 2001-12-11 2002-12-09 带有定时接口的系统

Country Status (9)

Country Link
US (1) US7382843B2 (zh)
EP (1) EP1459193B1 (zh)
JP (1) JP2005512439A (zh)
KR (1) KR20040069323A (zh)
CN (1) CN100378702C (zh)
AT (1) ATE355560T1 (zh)
AU (1) AU2002353298A1 (zh)
DE (1) DE60218530T2 (zh)
WO (1) WO2003050941A2 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9237000B2 (en) * 2006-06-19 2016-01-12 Intel Corporation Transceiver clock architecture with transmit PLL and receive slave delay lines
JP4759494B2 (ja) * 2006-11-13 2011-08-31 パナソニック株式会社 シリアルデータ通信方式およびシリアルデータ通信装置
US20080219391A1 (en) * 2007-03-07 2008-09-11 Texas Instruments Incorporated Systems and Methods for Distributing a Clock Signal
DE102007051170B3 (de) * 2007-10-25 2009-04-23 Fujitsu Siemens Computers Gmbh Server mit einer Schnittstelle zum Anschluss an ein Serversystem und Serversystem
CN111800109B (zh) * 2020-06-12 2022-08-30 烽火通信科技股份有限公司 一种多通道高速数据对齐的方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0486072A2 (en) * 1982-05-07 1992-05-20 Digital Equipment Corporation Interface for serial data communications link
EP0782082A2 (en) * 1995-12-27 1997-07-02 Nec Corporation Serial data transfer apparatus
EP0994422A2 (en) * 1998-10-16 2000-04-19 Sony Corporation Data interfacing apparatus and data transfer method
US6226699B1 (en) * 1998-06-25 2001-05-01 Compaq Computer Corporation Method and apparatus for clock selection and switching
US6351489B1 (en) * 1996-09-30 2002-02-26 Rosemount Inc. Data bus communication technique for field instrument

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4021740A (en) 1976-01-30 1977-05-03 Communications Satellite Corporation (Comsat) Sinewave clock driver with adjustable delay
US4393516A (en) * 1979-03-09 1983-07-12 Electric Power Research Institute, Inc. Data transmission system and method
IT1184933B (it) * 1985-03-28 1987-10-28 Olivetti & Co Spa Circuito di integrazione per la trasmissione e la ricezione di dati
JPS63169845A (ja) * 1987-01-07 1988-07-13 Nec Corp 外部タイミング方式
JPH01124014A (ja) * 1987-11-10 1989-05-16 Sharp Corp デジタル機器
JP2635716B2 (ja) * 1988-09-13 1997-07-30 株式会社東芝 電子機器
US5281861A (en) * 1989-11-30 1994-01-25 Compaq Computer Corporation Sine wave clock distribution with high voltage output
JPH0438508A (ja) * 1990-06-04 1992-02-07 Nec Corp クロック供給装置
JPH05326866A (ja) * 1992-05-18 1993-12-10 Mitsubishi Electric Corp クロック供給回路
JPH07121262A (ja) * 1993-10-27 1995-05-12 Nec Corp クロック分配装置
US5576706A (en) * 1994-02-03 1996-11-19 Infogrip, Inc. Methods and apparatus for using multiple keyboards connected in a daisy chain to a keyboard port of a computer
JPH08237235A (ja) * 1995-03-01 1996-09-13 Oki Electric Ind Co Ltd ディジタル通信システム
US5588025A (en) * 1995-03-15 1996-12-24 David Sarnoff Research Center, Inc. Single oscillator compressed digital information receiver
US6307868B1 (en) * 1995-08-25 2001-10-23 Terayon Communication Systems, Inc. Apparatus and method for SCDMA digital data transmission using orthogonal codes and a head end modem with no tracking loops
JPH09321588A (ja) * 1996-05-24 1997-12-12 Sharp Corp クロック信号の波形整形回路
US5769876A (en) * 1996-07-02 1998-06-23 Pacesetter, Inc. Method and apparatus for telemetering data bidirectionally between two devices, one device incorporating a coarse phase adjustment and the other device incorporating a fine phase adjustment
JP3646153B2 (ja) * 1997-02-27 2005-05-11 川崎マイクロエレクトロニクス株式会社 半導体集積回路
JP4063392B2 (ja) * 1998-03-26 2008-03-19 富士通株式会社 信号伝送システム
US6463092B1 (en) * 1998-09-10 2002-10-08 Silicon Image, Inc. System and method for sending and receiving data signals over a clock signal line
EP1142449A2 (de) * 1999-01-11 2001-10-10 Phonak Ag Verfahren zur digitalen kommunikation sowie digital kommunizierendes system
DE19947657A1 (de) * 1999-10-04 2001-04-12 Bayerische Motoren Werke Ag Betriebsverfahren für einen Datenbus für mehrere Teilnehmer mit flexiblem zeitgesteuertem Zugriff
JP2001166844A (ja) * 1999-12-07 2001-06-22 Konica Corp クロック周波数伝送システム
US6816987B1 (en) * 2000-03-25 2004-11-09 Broadcom Corporation Apparatus and method for built-in self-test of a data communications system
US7158593B2 (en) * 2001-03-16 2007-01-02 Silicon Image, Inc. Combining a clock signal and a data signal
US7110461B2 (en) * 2002-07-18 2006-09-19 Sun Microsystems, Inc. Technique to enlarge data eyes in wireline communication systems

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0486072A2 (en) * 1982-05-07 1992-05-20 Digital Equipment Corporation Interface for serial data communications link
EP0782082A2 (en) * 1995-12-27 1997-07-02 Nec Corporation Serial data transfer apparatus
US6351489B1 (en) * 1996-09-30 2002-02-26 Rosemount Inc. Data bus communication technique for field instrument
US6226699B1 (en) * 1998-06-25 2001-05-01 Compaq Computer Corporation Method and apparatus for clock selection and switching
EP0994422A2 (en) * 1998-10-16 2000-04-19 Sony Corporation Data interfacing apparatus and data transfer method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
The IC-bus and how to use it(including specifications). Philips Semiconductors. 1995 *

Also Published As

Publication number Publication date
US20050105628A1 (en) 2005-05-19
US7382843B2 (en) 2008-06-03
KR20040069323A (ko) 2004-08-05
DE60218530T2 (de) 2007-11-15
DE60218530D1 (de) 2007-04-12
EP1459193A2 (en) 2004-09-22
WO2003050941A3 (en) 2003-10-23
CN1630857A (zh) 2005-06-22
JP2005512439A (ja) 2005-04-28
EP1459193B1 (en) 2007-02-28
WO2003050941A2 (en) 2003-06-19
ATE355560T1 (de) 2006-03-15
AU2002353298A8 (en) 2003-06-23
AU2002353298A1 (en) 2003-06-23

Similar Documents

Publication Publication Date Title
JP4042856B2 (ja) クロックドメイン交差ｆｉｆｏ
JP5636043B2 (ja) 高密度、低ジッタの同期ｕｓｂ拡張
JP5231255B2 (ja) 分散型の同期およびタイミングシステム
US5432823A (en) Method and circuitry for minimizing clock-data skew in a bus system
CN103353725A (zh) 采用fpga实现基于pci接口协议的阵列式可扩展数据采集系统
JPH0218658A (ja) データ処理装置
US8006008B2 (en) Apparatus and method for data processing having an on-chip or off-chip interconnect between two or more devices
CN101868948B (zh) 时钟控制电路以及发送机
CN106533647A (zh) 一种基于IOSERDES的cameralink接口系统
WO1999038295A8 (en) Method and apparatus for source synchronous data transfer
US8332680B2 (en) Methods and systems for operating memory in two modes
US7983374B2 (en) Methods and systems for providing variable clock rates and data rates for a SERDES
CN100378702C (zh) 带有定时接口的系统
US6961691B1 (en) Non-synchronized multiplex data transport across synchronous systems
US6232796B1 (en) Apparatus and method for detecting two data bits per clock edge
CN100533335C (zh) 用于串行数据源的数据采样的方法和电路
CN100460888C (zh) 芯片测试机制与相关方法
US7165196B1 (en) Method for testing serializers/de-serializers
US20020144171A1 (en) Multiple clock domain de-skewing technique
CN116670528A (zh) 线路诊断的系统和技术
Zhang et al. Research on design and key technology of wideband radar intermediate frequency direct acquisition module based on Virtex‐7 series FPGA
TWI289760B (en) An apparatus of multi-lanes serial link and the method thereof
US20070057710A1 (en) Timing adjustment circuit and method thereof
Zhou et al. Research on wireless MIL-STD-1553B bus based on infrared technology
CN101087280A (zh) 数据传送系统与数据处理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20071102

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071102

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: III HOLDINGS 6, LLC

Free format text: FORMER OWNER: KONINKL PHILIPS ELECTRONICS NV

Effective date: 20150908

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150908

Address after: Delaware

Patentee after: III Holding 6 limited liability company

Address before: Holland Ian Deho Finn

Patentee before: Koninkl Philips Electronics NV

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080402

Termination date: 20181209

CF01 Termination of patent right due to non-payment of annual fee