CN116670528A - 线路诊断的系统和技术 - Google Patents

Abstract

公开了使用时域反射计进行线路诊断，包括：驱动器，被配置为驱动第一引脚和第二引脚；模拟前端，包括：第一比较器，被配置为接收第一参考电压和第一引脚输出；第二比较器，被配置为接收第二参考电压和第二引脚输出；和缓冲器，被配置为存储第一比较器确定所述第一引脚输出与所述至少一个参考电压交叉的第一时间、以及第二比较器确定所述第二引脚输出与至少一个参考电压交叉的第二时间；和数字前端，被配置为从所述缓冲器接收数据并识别故障。

Description

线路诊断的系统和技术

相关申请的交叉引用

本申请要求题为“线路诊断的系统和技术”的第63/122,286号美国临时申请的权益和优先权，该申请通过引用整体并入本文。

背景技术

随着电子元件尺寸的减小和性能预期的提高，更多的元件被包括在以前未被仪器化或仪器化程度较低的设备中。在某些设置中，用于在这些部件之间交换信号的通信基础设施(例如，在车辆中)需要粗而重的电缆束。

发明内容

本文公开了用于线路诊断的系统和技术，该系统和技术通过使用多个时间间隔的刺激来感测电缆的状态，并检测它们在不同阈值水平下的信号反射时间。从多次反射中衍生的信息可用于确定电缆特性(例如，“电线短路”、“电线开路”、“正确端接”等)。与传统时域反射计(TDR)方法相比，本文公开的系统和技术可有利地需要较小复杂的硬件和实现算法，并且因此可以在其中TDR先前不合适的设置中实现。此外，如果检测到电缆问题，则本文公开的系统和技术可以确定电缆问题沿着电缆的大致位置，从而加速问题的校正。本文公开的任何线路诊断系统和方法都可以由本文公开的通信系统或任何其他合适的电气系统来实现。

根据一个方面，一种使用时域反射计进行线路诊断的系统，包括：驱动器，被配置为驱动第一引脚和第二引脚；模拟前端，包括：电阻梯形器，被配置为设置至少一个参考电压；第一比较器，被配置为接收所述至少一个参考电压和第一引脚输出；第二比较器，被配置为接收所述至少一个参考电压和第二引脚输出；和缓冲器，被配置为存储第一比较器确定所述第一引脚输出与所述至少一个参考电压交叉的第一时间、以及第二比较器确定所述第二引脚输出与至少一个参考电压交叉的第二时间；和数字前端，被配置为从所述缓冲器接收数据并识别故障。

根据另一方面，一种使用时域反射计进行线路诊断的系统，包括：驱动器，被配置为驱动第一引脚和第二引脚；模拟前端，包括：数模转换器，被配置为设置至少一个参考电压；第一比较器，被配置为接收所述至少一个参考电压和第一引脚输出；第二比较器，被配置为接收所述至少一个参考电压和第二引脚输出；和缓冲器，被配置为存储第一比较器确定所述第一引脚输出与所述至少一个参考电压交叉的第一时间、以及第二比较器确定所述第二引脚输出与至少一个参考电压交叉的第二时间；和数字前端，被配置为从所述缓冲器接收数据并识别故障。

在一些实施方式中，所述数字前端被配置为基于检测到所接收的数据中的上升沿和下降沿来识别故障。在一些实施方式中，所述至少一个参考电压包括第一参考电压和第二参考电压，并且第一比较器被配置为接收第一参考电压和第二比较器被配置成接收第二参考电压。在一些实施方式中，所述驱动器被配置为差分地驱动所述引脚。在一些实施方式中，驱动器被配置为以单端方式驱动引脚。

在一些实施方式中，所述系统还包括计数器，被配置为在所述驱动器被激活时开始计数，并且其中所述计数器用于确定所述第一时间和所述第二时间。在一些实施方式中，该系统还包括检测电路，该检测电路被配置为接收第一比较器输出并确定第一引脚输出何时与至少一个参考电压交叉。在一些实施方式中，所述系统还包括检测电路，所述检测电路被配置为接收第二比较器输出并确定所述第二引脚输出何时与所述至少一个参考电压交叉。在一些实施方式中，所述系统还包括双线总线，其中在到网络总线子节点的双线总线上执行线路诊断。

在一些实施方式中，数字前端被配置为基于高转换速率来识别故障。在一些实施方式中，数字前端被配置为基于短时间窗口内电压的快速变化来识别故障。在一些实施方式中，所述第一比较器被配置为生成第一比较器输出，并且所述第二比较器被配置成生成第二比较器输出电压，并且其中所述数字前端被配置成接收所述第一和第二比较器输出并基于短时间窗内的电压的快速变化来识别故障。在一些实施方式中，数字前端还被配置为识别本地供电的子节点。在一些实施方式中，数字前端还被配置为识别总线供电的子节点。

根据另一方面，一种使用时域反射计进行线路诊断的方法，包括：驱动第一引脚和第二引脚中的至少一个；设置至少一个参考电压；在第一比较器处比较所述至少一个参考电压和第一引脚输出；在第二比较器处比较所述至少一个参考电压和第二引脚输出；在缓冲器中存储第一比较器确定所述第一引脚输出与所述至少一个参考电压交叉的第一时间,在所述缓冲器中存储第二比较器确定所述第二引脚输出与所述至少一个参考电压交叉的第二时间；以及从缓冲器接收数据并识别故障。

在一些实施方式中，该方法还包括基于检测到所述接收到的数据中的上升沿和下降沿来识别故障。在一些实施方式中，所述至少一个参考电压包括第一参考电压和第二参考电压，和在所述第一比较器处比较所述至少一个参考电压和所述第一引脚输出包括比较所述第一参考电压和所述第一引脚输出；和在所述第二比较器处比较所述至少一个参考电压和所述第二引脚输出包括比较所述第二参考电压和所述第二引脚输出。在一些实施方式中，驱动所述第一引脚和所述第二引脚中的至少一个包括差分地驱动所述引脚。在一些实施方式中，驱动所述第一引脚和所述第二引脚中的至少一个包括驱动第一引脚和第二引脚中的一个。

在一些实施方式中，该方法还包括当驱动开始时开始计数器，其中所述计数器用于确定所述第一时间和所述第二时间。在一些实施方式中，该方法还包括接收第一比较器输出，并确定所述第一引脚输出何时与所述至少一个参考电压交叉。在一些实施方式中，该方法还包括接收第二比较器输出，并确定所述第二引脚输出何时与所述至少一个参考电压交叉。在一些实施方式中，该方法还包括识别双线通信系统中的外围设备中的故障。

在一些实施方式中，识别故障包括确定所述第一比较器输出和所述第二比较器输出中的至少一个的转换速率。在一些实施方式中，识别故障包括识别短路和开路中的一个。在一些实施方式中，识别故障包括识别短路和开路中的一个。在一些实施方式中，该方法还包括识别本地供电子节点和总线供电子节点之一。

根据另一方面，一种用于使用时域反射计的双线通信系统中的线路诊断的系统，包括：驱动器，被配置为驱动第一引脚和第二引脚；计数器，被配置为当所述驱动器被激活时开始计数；电阻梯形器，被配置为设置至少一个参考电压；第一比较器，被配置为接收所述至少一个参考电压和第一引脚输出；第二比较器，被配置为接收所述至少一个参考电压和第二引脚输出；检测电路，被配置为接收第一比较器输出和第二比较器输出，确定所述第一引脚输出何时与所述至少一个参考电压交叉，并且确定所述第二引脚输出何时和所述至少一个参考电压交叉；和数字前端，被配置为从所述检测电路接收数据并识别故障。

在一些实施方式中，所述检测电路接收来自所述计数器的计数器输出，并且其中所述检测电路还被配置为使用所述计数器输出来确定所述第一引脚输出与所述至少一个参考电压交叉的第一时间。

附图说明

通过以下结合附图的详细描述将容易理解示例。为了便于描述，相同的附图标记表示相同的结构元件。在附图的附图中以示例的方式而不是以限制的方式示出了示例。

图1是根据各种示例的说明性双线通信系统的框图。

图2是根据各种示例的可以包括在图1的系统的节点中的节点收发器的框图。

图3是根据各种示例的用于图1的系统中的通信的同步控制帧的一部分的图。

图4是根据各种示例的用于图1的系统中的通信的超帧的图。

图5示出了根据各种示例的图1的系统的不同操作模式下的同步控制帧的示例格式。

图6示出了根据各种示例的在图1的系统的不同操作模式下的同步响应帧的示例格式。

图7是根据各种示例的图2的总线协议电路的各种组件的框图。

图8-11示出了根据本文所述的总线协议的各种示例的沿着双线总线的信息交换的示例。

图12示出了根据各种示例的双线总线的环形拓扑结构及其上的单向通信方案。

图13是根据各种示例的可以用作图1的系统中的节点或主机的设备的框图。

图14是示出根据各种示例的包括TDR块的简化信号处理路径的图。

图15A示出了根据各种示例的通信链路的发送部分的示例。

图15B示出了根据各种示例的针对两种不同类型的缺陷的PADP处的采样发射波形。

图16A是根据各种示例的用于单个输出的模拟前端的简化框图。

图16B是示出根据各种示例的用于图16A的模拟前端的驱动激励和参考排序的图。

图17是根据各种示例的用于八级情况的示例性数据存储。

图18示出了根据各种示例的时域反射计(TDR)块的示例。

图19示出了根据各种示例的具有双检测比较器的系统的示例。

图20示出了根据各种示例的用于噪声容忍边缘检测的上升边缘检测和下降边缘检测的原理。

图21示出了根据各种示例的用于两个连续电平的驱动波形和子相位。

图22是示出根据各种示例的从模拟前端返回的示例性上升沿值和下降沿值的计数表。

图23示出了根据各种示例的在TDR发射机处发生短路的情况下可以接收的故障波形的示例。

图24示出了根据各种示例的故障波形的示例，该故障波形可以在线路下方选定距离处发生短路的情况下被接收。

图25示出了根据各种示例的在开路的情况下可以接收的故障波形的示例。

图26A-26D示出了根据各种示例的在对电源/接地短路的情况下可以接收的故障波形的示例。

图27是示出根据各种示例的TDR诊断体系结构概述的图。

具体实施方式

本文公开了用于线路诊断的系统和技术，该系统和技术通过使用多个时间间隔的刺激来感测电缆的状态，并检测它们在不同阈值水平下的信号反射时间。从多次反射中衍生的信息可用于确定电缆特性(例如，“电线短路”、“电线开路”、“正确端接”等)。与传统时域反射计(TDR)方法相比，本文公开的系统和技术可有利地需要较小复杂的硬件和实现算法，并且因此可以在其中TDR先前不合适的设置中实现。此外，如果检测到电缆问题，则本文公开的系统和技术可以确定电缆问题沿着电缆的大致位置，从而加速问题的校正。本文公开的任何线路诊断系统和方法都可以由本文公开的通信系统100或任何其他合适的电气系统来实现。

在下面的详细描述中，参考形成本文的一部分的附图，其中相同的数字自始至终表示相同的部分，并且在附图中通过可以实践的示例性示例的方式示出。应当理解，在不脱离本公开的范围的情况下，可以利用其他示例，并且可以进行结构或逻辑改变。因此，以下详细描述不应被视为具有限制意义。

各种操作可以以最有助于理解所要求保护的主题的方式依次被描述为多个离散动作或操作。然而，描述的顺序不应被解释为暗示这些操作必然依赖于顺序。特别地，这些操作可以不按照呈现的顺序来执行。所描述的操作可以按照与所描述的示例不同的顺序来执行。在附加示例中，可以执行各种附加操作和/或可以省略所描述的操作。

就本公开而言，短语“A和/或B”是指(A)、(B)或(A和B)。就本公开而言，短语“A、B和/或C”是指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A和B和C)。

本文中可以单数形式提及或说明各种组件(例如，“处理器”、“外围设备”等)，但这仅仅是为了便于讨论，并且根据本文的教导，单数形式提及的任何元件都可以包括多个这样的元件。

本说明书使用短语“在示例中”或“在实施方案中”，其各自可以指代相同或不同实施方案中的一个或多个。此外，如关于本公开的示例所使用的术语“包括”、“包含”、“具有”等是同义的。如本文所用，术语“电路”可以指代、是专用集成电路(ASIC)、电子电路和光学电路、执行一个或多个软件或固件程序的处理器(共享、专用或组)和/或存储器(共享、专门或组)、组合逻辑电路、，和/或提供所描述的功能的其他合适的硬件。

图1是根据各种示例的说明性半双工双线通信系统100的框图。系统100包括主机110、主节点102-1和至少一个子节点102-2。在图1中，示出了三个子节点(0、1和2)。图1中对三个子节点102-2的描述是简单说明性的，并且系统100可以根据需要包括一个、两个或更多个子节点102-2。

主节点102-1可以通过双线总线106与子节点102-2进行通信。总线106可以包括沿总线106的相邻节点之间的不同双线总线链路，以菊花链方式连接沿总线106上的节点。例如，如图1所示，总线106可以包括将主节点102-1耦合到子节点0的链路、将子节点0耦合到子结点1的链路、以及将子结点1耦合到子接点2的链路。在一些示例中，总线106的链路可以各自由单个双绞线对(例如，非屏蔽双绞线对)形成。在一些示例中，总线106的链路可以各自由同轴电缆形成(例如，芯提供“正”线，屏蔽提供“负”线，反之亦然)。双线总线链路一起提供完整的电气路径(例如，正向和回流路径)，因此不需要使用额外的接地或电压源线路。

主机110可以包括对主节点102-1进行编程的处理器，并且充当沿着总线106传输的各种有效载荷的始发者和接收方。在一些示例中，例如，主机110可以是或可以包括微控制器。特别地，主机110可以是沿着总线106发生的集成电路间声音(I2S)通信的主要部分。主机110可以经由I2S/时分复用(TDM)协议、串行外围接口(SPI)协议和/或集成电路间(I2C)协议与主节点102-1通信。在一些示例中，主节点102-1可以是位于与主机110相同的外壳内的收发器(例如，下面参照图2讨论的节点收发器120)。主节点102-1可以由主机110通过I2C总线进行编程，用于配置和读回，并且可以被配置为生成所有子节点102-2的时钟、同步和成帧。在一些示例中，主机110和主节点102-1之间的I2C控制总线的扩展可以嵌入在通过总线106传输的数据流中，允许主机110直接访问一个或多个子节点102-2的寄存器和状态信息，以及允许I2C到I2C的远距离通信，以允许主机110控制外围设备108。在一些示例中，主机110和主节点102-1之间的SPI控制总线的扩展可以嵌入在通过总线106传输的数据流中，允许主机110直接访问一个或多个子节点102-2的寄存器和状态信息，以及启用SPI到SPI或SPI-I2C的远距离通信，以允许主机110控制外围设备108。在系统100包括在车辆中的示例中，主机110和/或主节点102-1可以包括在车辆的头端中。

主节点102-1可以生成“下行”信号(例如，数据信号、功率信号等，沿着总线106从主节点102-1发送)，并接收“上行”信号(比如，沿着总线106-向主节点102-1发送)。主节点102-1可以提供用于通过总线106进行同步数据传输的时钟信号。如本文所使用的，“同步数据”可以包括在沿着总线106去往/来自同一节点的两次连续传输之间以固定时间间隔连续流式传输的数据(例如，音频信号)。在一些示例中，由主节点102-1提供的时钟信号可以从由主机110提供给主节点102-1的I2S输入导出。子节点102-2可以是可寻址的网络连接点，其表示在总线106的下游或在总线106上的上游传输的数据帧的可能目的地。子节点102-2还可以表示下行或上行数据帧的可能源。系统100可以允许在总线106上从一个节点到下一个节点在两个方向上传输控制信息和其他数据。子节点102-2中的一个或多个子节点也可以由通过总线106传输的信号供电。

特别地，主节点102-1和子节点102-2中的每一个可以包括正上游终端(表示为“AP”)、负上游终端(指示为“AN”)、正下游终端(指示为由“BP”)和负下游终端(表示为由“BN”)。节点的正下游端子和负下游端子可以分别耦合到相邻下游节点的正上游端子和负上游端子。如图1所示，主节点102-1可以包括正上游端子和负上游端子，但是可以不使用这些端子；在其他示例中，主节点102-1可以不包括正上游终端和负上游终端。沿着总线106的最后一个子节点102-2(图1中的子节点2)可以包括正下游端子和负下游端子，但是可以不使用这些端子；在其他示例中，沿着总线的最后一个子节点102-2可以不包括正下游端子和负下游端子。

如下面详细讨论的，主节点102-1可以周期性地向下游发送同步控制帧，可选地连同旨在给子节点102-2中的一个或多个子节点的数据一起发送。例如，主节点102-1可以以48kHz的频率每1024比特(表示超帧)发送一个同步控制帧，从而在总线106上产生49.152Mbps的有效比特率。可以支持其他速率，包括例如44.1kHz。同步控制帧可以允许子节点102-2识别每个超帧的开始，并且还可以与物理层编码/信令相结合，允许每个子节点102-2从总线106导出其内部操作时钟。同步控制帧可以包括用于用信号通知同步开始的前导码，以及允许各种寻址模式(例如，正常、广播、发现)的控制字段、配置信息(例如，写入子节点102-2的寄存器)、I2C信息的传送、SPI信息的传送，子节点102-2处的某些通用输入/输出(GPIO)引脚的远程控制以及其他服务。可以对前导码和有效载荷数据之后的同步控制帧的一部分进行加扰，以降低同步控制帧中的信息被误认为新前导码的可能性，并使相关电磁发射的频谱变平。

同步控制帧可以在子节点102-2之间传递(可选地与其他数据一起传递，这些数据可以来自主节点102-1，但附加地或可选地可以来自一个或多个上行子节点102-2或来自子节点102-2本身)，直到它到达最后一个子节点102-2(即图1中的子节点2)，其已经被主节点102-1配置为最后的子节点102-2或者已经自我标识为最后的个子节点102-2。在接收到同步控制帧时，最后一个子节点102-2可以发送同步响应帧，该同步响应帧之后是它被允许发送的任何数据(例如，在指定时隙中的24比特音频采样)。同步响应帧可以在子节点102-2之间向上游传递(可选地与来自下游子节点102-2的数据一起)，并且基于同步响应帧，每个子节点102-2可以能够识别允许子节点102-2在其中进行发送的时隙(如果有的话)。

在一些示例中，系统100中的子节点102-2中的一个或多个子节点可以耦合到外围设备108并与外围设备108通信。例如，子节点102-2可以被配置为使用I2S、脉冲密度调制(PDM)、TDM、SPI和/或I2C协议从相关联的外围设备108读取数据和/或向相关联的外设108写入数据，如下所述。在一些特定示例中，根据本文公开的任何示例，节点102(例如，子节点102-2)可以经由PDM接口(例如，利用收发器127，下面参照图2讨论)接收非PDM数据和/或将非PDM数据发送到相关联的外围设备108，例如麦克风。尽管“外围设备108”在本文中可以用单数表示，但这仅仅是为了便于讨论，并且单个子节点102-2可以与零个、一个或多个外围设备耦合。可以包括在外围设备108中的外围设备的示例可以包括数字信号处理器(DSP)、现场可编程门阵列(FPGA)、ASIC、模数转换器(ADC)、数模转换器(DAC)、编解码器、麦克风、麦克风阵列、扬声器、音频放大器、协议分析器、加速度计或其他运动传感器，环境条件传感器(例如，温度、湿度和/或气体传感器)、有线或无线通信收发器、显示设备(例如，触摸屏显示器)、用户接口组件(例如，按钮、拨盘或其他控件)、相机(例如，视频相机)、存储设备或发送和/或接收数据的任何其他合适的设备。本文详细讨论了不同外围设备配置的多个示例。

在一些示例中，外围设备108可以包括被配置用于I2S通信的任何设备；外围设备108可以经由I2S协议与相关联的子节点102-2进行通信。在一些示例中，外围设备108可以包括被配置用于I2C通信的任何设备；外围设备108可以经由I2C协议与相关联的子节点102-2进行通信。在一些示例中，外围设备108可以包括被配置用于SPI通信的任何设备；外围设备108可以经由SPI协议与相关联的子节点102-2进行通信。在一些示例中，子节点102-2可以不耦合到任何外围设备108。

子节点102-2及其相关联的外围设备108可以包含在单独的外壳中并且通过有线或无线通信连接耦合，或者可以包含在公共外壳中。例如，作为外围设备108连接的扬声器可以与用于相关联的子节点102-2的硬件(例如，下面参考图2讨论的节点收发器120)一起封装，使得用于相关联子节点102-2的硬件包含在包括其他扬声器组件的外壳内。这对于任何类型的外围设备108来说都是一样的。

如上所述，主机110可以使用多信道I2S、SPI和/或I2C通信协议与主节点102-1通信并控制主节点102-1。例如，主机110可以经由I2S向主节点102-1中的帧缓冲器(未示出)发送数据，并且主节点102-1可以从帧缓冲器读取数据并沿着总线106发送数据。类似地，主节点102-1可以将经由总线106接收的数据存储在帧缓冲器中，然后可以经由I2S将数据发送到主机110。

每个子节点102-2可以具有内部控制寄存器，该内部控制寄存器可以通过来自主节点102-1的通信来配置。下面将详细讨论许多这样的寄存器。每个子节点102-2可以接收下游数据，并且可以进一步向下游重传该数据。每个子节点102-2可以接收和/或生成上游数据和/或向上游重传数据和/或者向上游事务添加数据。

沿着总线106的通信可以在周期性超帧中发生。每个超帧可以以下行同步控制帧开始；被划分为下行传输(也称为“下行部分”)、上行传输(也称“上行部分”)和无传输(其中总线106未被驱动)的时段；并且刚好在发送另一个下行同步控制帧之前结束。主节点102-1可以(由主机110)用多个下游部分编程以发送到子节点102-2中的一个或多个子节点，以及用多个上游部分编程以从子节点102-2中的一个或多个子节点接收。每个子节点102-2可以(由主节点102-1)被编程为具有多个下游部分以沿总线106向下重传、多个下行部分以消耗、多个上行部分以沿母线106向上重传、以及多个上游部分，在这些上游部分中，子节点102-2可以从相关联的外围设备108发送从子节点102-2接收的数据。下面参照图2-12进一步详细地讨论沿着总线106的通信。

本文公开的通信系统100的示例在传统通信系统中是独特的，因为所有子节点102-2可以在同一超帧内通过总线106接收输出数据(例如，所有子节点102-2可以在节点102之间没有采样延迟的情况下接收同一音频采样)。在传统的通信系统中，数据在下一帧中向下游传递到下一节点之前，在每个节点中被缓冲和处理。因此，在这些传统的通信系统中，数据传输的延迟取决于节点的数量(每个节点增加一个音频样本的延迟)。在本文公开的通信系统100中，无论第一子节点102-2还是最后一个子节点102-2接收数据，总线106都可以仅增加一个等待时间周期。上游通信也是如此无论哪个子节点102-2提供了数据，数据都可以在下一个超帧中的上游节点102处可用。

此外，在本文公开的通信系统100的示例中，下行数据(例如，下行音频数据)可以由主节点102-1或位于接收子节点102-2上游的任何子节点102-2置于总线106上类似地，上游数据(例如，上游音频数据)可以由位于接收节点102下游的任何子节点102-2(即，主节点102-1或子节点102-2)放置在总线106上。这种能力允许子节点102-2在特定时间(例如，特定音频采样时间)提供上游和下游数据。对于音频数据，该数据可以在任何下游或上游节点102的下一个音频样本中被接收，而没有进一步的延迟(除了落入超帧边界内的微小处理延迟之外)。如本文进一步讨论的，控制消息(例如，在同步控制帧(SCF)中)可以传播到最后一个节点102(寻址特定节点102或广播)，并且上游响应(例如，同步响应帧(SRF))可以由同一超帧内的最后一个下游节点102创建。已经由SCF寻址的节点102利用它们自己的响应来改变上游SRF的内容。因此，在同一音频样本内，可以在多个节点102上完全执行控制和响应。这也与传统通信系统形成对比，在传统通信系统中，节点之间会产生采样延迟(用于将消息从一个节点中继到另一个节点)。

主节点102-1和子节点102-2中的每一个可以包括收发器以管理系统100的组件之间的通信。图2是根据各种示例的可以包括在图1的系统100的节点(例如，主节点102-1或子节点102-2)中的节点收发器120的框图。在一些示例中，节点收发器120可以被包括在系统100的每个节点中，并且控制信号可以经由主(MAIN)引脚被提供给节点收发器120，以指示节点收发器120是充当主(例如，当MAIN引脚为高时)还是充当子(例如，当MAIN引脚低时)。

节点收发器120可以包括上游差分信令(DS)收发器122和下游DS收发器124。上游DS收发器122可以耦合到上面参考图1讨论的正和负上游终端，并且下游DS收发器124可以耦合到以上参考图1论述的正和负极下游终端。在一些示例中，上游DS收发器122可以是低压DS(LVDS)收发器，而下游DS收发器124可以是LVDS收发器。系统100中的每个节点可以AC耦合到总线106，并且数据信号可以使用具有适当编码的预定形式的DS(例如LVDS或多点LVDS(MLVDS)或类似信令)沿着总线106传送(例如，经由上游DS收发器122和/或下游DS收发器124)，以通过总线106提供定时信息(例如，差分曼彻斯特编码、双相标记编码、曼彻斯特编码、不归零、具有行程长度限制的反向(NRZI)编码或任何其他合适的编码)。

上游DS收发器122和下游DS收发器124可以与总线协议电路126通信，并且总线协议电路126可以与锁相环(PLL)128和电压调节器电路130以及其它部件通信。当节点收发器120上电时，电压调节器电路130可以产生由PLL 128用作上电复位的“电源良好”信号。

如上所述，系统100中的子节点102-2中的一个或多个子节点可以与数据同时接收通过总线106发送的功率。对于功率分配(这是可选的，因为子节点102-2中的一些子节点可以被配置为具有专门提供给它们的本地功率)，主节点102-1可以在主节点102-1和子节点0之间的总线链路上施加DC偏置(例如，通过低通滤波器将下游端子中的一个连接到由电压调节器提供的电压源，并且将另一个下游端子连接到地)。DC偏压可以是预定电压，例如5伏、8伏、汽车电池的电压或更高的电压。每个连续的子节点102-2可以选择性地分接其上游总线链路以恢复功率(例如，使用电压调节器电路130)。该功率可以用于对子节点102-2本身(以及可选地耦合到子节点102-2的一个或多个外围设备108)供电。子节点102-2还可以利用从上游总线链路或从本地电源恢复的功率选择性地向下游偏置总线链路以用于下一个在线子节点102-2。例如，子节点0可以使用上游总线链路106上的DC偏置来恢复子节点0自身和/或一个或多个相关外围设备108的功率，和/或子节点0可从其上游总线链路106恢复功率以偏置其下游总线链路106。

因此，在一些示例中，系统100中的每个节点可以通过下游总线链路向随后的下游节点提供电力。节点的供电可以按顺序的方式执行。例如，在经由总线106发现并配置子节点0之后，主节点102-1可以指示子节点0向其下游总线链路106提供电力，以便向子节点1提供电力在发现并配置子节点1之后，主节点102-1可以指示子节点1向其下游总线链路106提供功率，以便向子节点2提供功率(对于耦合到总线106的附加子节点102-2，以此类推)。在一些示例中，子节点102-2中的一个或多个子节点可以是本地供电的，而不是由其上游总线链路供电或者除此之外由其上游母线链路供电。在一些这样的示例中，用于给定子节点102-2的本地电源可以用于向一个或多个下游子节点提供电力。

在一些示例中，上游总线接口电路132可以设置在上游DS收发器122和电压调节器电路130之间，并且下游总线接口电路131可以设置在下游DS收发器124和电压调节电路130之间。由于总线106的每个链路可以携带AC(信号)和DC(功率)分量，所以上游总线接口电路132和下游总线接口电路131可以分离AC和DC分量，将AC分量提供给上游DS收发器122和下游DS收发器124，并将DC分量提供给电压调节器电路130。上游DS收发器122和下游DS收发器124的线路侧上的AC耦合基本上将收发器122和124与线路上的DC分量隔离，以允许高速双向通信。如上所述，DC分量可以被分接用于功率，并且上游总线接口电路132和下游总线接口电路131可以包括例如铁氧体、共模扼流圈或电感器，以减少提供给电压调节器电路130的AC分量。在一些示例中，上游总线接口电路132可以包括在上游DS收发器122中，和/或下游总线接口电路131可以包括在下游DS收发器124中，在其他示例中，滤波电路可以在收发器122和124的外部。

节点收发器120可以包括用于节点收发器120和外部设备155之间的I2S、TDM和PDM通信的收发器127。尽管“外部设备155”在本文中可以用单数表示，但这仅仅是为了便于说明，并且多个外部设备可以经由I2S/TDM/PDM收发器127与节点收发器120通信。如本领域中已知的，I2S协议用于承载脉冲编码调制(PCM)信息(例如，在印刷电路板(PCB)上的音频芯片之间)。如本文所用，“I2S/TDM”可以指使用TDM将I2S立体声(2信道)内容扩展到多个信道。如本领域中已知的，PDM可以用于西格玛-德尔塔转换器中，并且特别地，PDM格式可以表示抽取之前的过采样的1比特西格玛-德尔特ADC信号。PDM格式经常被用作数字麦克风的输出格式。I2S/TDM/PDM收发器127可以与总线协议电路126和用于与外部设备155通信的引脚通信。图2中示出了六个引脚，BCLK、SYNC、DTX[1:0]和DRX[1:0]；BCLK引脚可用于I2S位时钟，SYNC引脚可用于I2S帧同步信号，DTX[1:0]和DRX[1:0引脚分别用于发送和接收数据信道。尽管在图2中示出了两个发射引脚(DTX[1:0])和两个接收引脚(DRX[1:0]])，但是可以使用任何期望数量的接收和/或发射引脚。

当节点收发器120包括在主节点102-1中时，外部设备155可以包括主机110，并且I2S/TDM/PDM收发器127可以提供I2S子(关于BCLK和SYNC)，其可以与主机110的I2S接口时钟同步地从主机110接收数据并向主机110发送数据。特别地，可以在SYNC引脚处接收I2S帧同步信号作为来自主机110的输入，并且PLL 128可以使用该信号来生成时钟。当节点收发器120被包括在子节点102-2中时，外部设备155可以包括一个或多个外围设备108，并且I2S/TDM/PDM收发器127可以提供能够控制与外围设备108的I2S通信的I2S时钟干线(用于BCLK和SYNC)。特别地，I2S/TDM/PDM收发器127可以在SYNC引脚处提供I2S帧同步信号作为输出。节点收发器120中的寄存器可以确定哪些和多少I2S/TDM信道作为数据时隙在总线106上传输。节点收发器120中的TDM模式(TDMMODE)寄存器可以存储TDM发送或接收引脚上的连续SYNC脉冲之间适合多少TDM信道的值。连同信道大小的知识，节点收发器120可以自动设置BCLK速率以匹配采样时间(例如，48kHz)内的比特数。

节点收发器120可以包括用于节点收发器120和外部设备157之间的I2C通信的收发器129。尽管“外部设备157”在本文中可以用单数表示，但这仅仅是为了便于说明，并且多个外部设备可以经由I2C收发器129与节点收发器120通信。如本领域中已知的，I2C协议使用时钟(SCL)和数据(SDA)线来提供数据传输。I2C收发器129可以与总线协议电路126和用于与外部设备157通信的引脚通信。图2中示出了四个引脚ADR1、ADR2、SDA和SCL；当节点收发器120充当I2C子时(例如，当它被包括在主节点102-1中时)，ADR1和ADR2可用于修改由节点收发器120使用的I2C地址，并且SDA和SCL分别用于I2C串行数据和串行时钟信号。当节点收发器120被包括在主节点102-1中时，外部设备157可以包括主机110，并且I2C收发器129可以提供能够从主机110接收编程指令的I2C子。特别地，可以在SCL引脚处接收I2C串行时钟信号，作为来自主机110的用于寄存器访问的输入。当节点收发器120被包括在子节点102-2中时，外部设备157可以包括外围设备108，并且I2C收发器129可以提供I2C主，以允许I2C收发器根据由主机110提供并经由总线106发送到节点收发器120的指令来对一个或多个外围设备进行编程。特别地，I2C收发器129可以在SCL引脚处提供I2C串行时钟信号作为输出。

节点收发器120可以包括用于节点收发器120和外部设备138之间的SPI通信的收发器136。尽管“外部设备138”在本文中可以用单数表示，但这只是为了便于说明，并且多个外部设备可以经由SPI收发器136与节点收发器120通信。如本领域中已知的，SPI协议使用子选择(SS)、时钟(BCLK)、主输出子输入(MOSI)和主输入子输出(MISO)数据线来提供数据传输，并且与这四条线相对应的引脚在图2中示出。SPI收发器136可以与总线协议电路126和用于与外部设备138通信的引脚通信。当节点收发器120包括在主节点102-1中时，外部设备138可以包括主机110或另一外部设备，并且SPI收发器136可以提供SPI子，该SPI子可以接收并响应来自主机110或其他外部设备的命令。当节点收发器120被包括在子节点102-2中时，外部设备138可以包括外围设备108，并且SPI收发器136可以提供SPI主机以允许SPI收发器136向一个或多个外围设备108发送命令。SPI收发器136可以包括读取数据先进先出(FIFO)缓冲器和写入数据FIFO缓冲器。读取数据FIFO缓冲器可以用于收集从其他节点102读取的数据，并且可以在外部设备138发送适当的读取命令时由外部设备138读取。写入数据FIFO缓冲器可以用于在写入数据被发送到另一个设备之前从外部设备138收集写入数据。

节点收发器120可以包括与总线协议电路126通信的中断请求(IRQ)引脚。当节点收发器120被包括在主节点102-1中时，总线协议电路126可以经由IRQ引脚向主机110提供事件驱动的中断请求。当节点收发器120被包括在子节点102-2中时(例如，当MAIN引脚为低电平时)，IRQ引脚可以用作具有中断请求能力的GPIO引脚。除了图2所示的引脚之外，节点收发器120还可以包括其他引脚(例如，如下所述)。

系统100可以以多种不同操作模式中的任何一种操作。总线106上的每个节点可以具有指示当前启用哪个操作模式的寄存器。以下是可以实现的各种操作模式的示例的描述。在待机操作模式下，减少总线活动以实现全局节能所需的唯一业务是保持每个节点(例如PLL 128)的PLL同步的最小下行前导码。在待机操作模式中，不支持通过总线106进行读取和写入。在发现操作模式中，主节点102-1可以沿着总线106发送预定信号，并等待合适的响应来映射出沿着总线106分布的子节点102-2的拓扑。在正常操作模式中，可以通过总线106对子节点102-2进行全寄存器访问以及从外围设备108进行访问。正常模式可以由主机110全局配置，具有或不具有同步上游数据以及具有或不带有同步下游数据。

图3是根据各种示例的用于系统100中的通信的同步控制帧180的一部分的图。特别地，同步控制帧180可以用于数据时钟恢复和PLL同步，如下所述。如上所述，因为总线106上的通信可以在两个方向上发生，所以通信可以时分复用到下游部分和上游部分。在下行部分可以从主节点102-1发送同步控制帧和下行数据，而在上游部分中，同步响应帧和上游数据可以从每个子节点102-2发送到主节点102-1。同步控制帧180可以包括前导码182和控制数据184。每个子节点102-2可以被配置为使用接收到的同步控制帧180的前导182作为用于馈送PLL 128的时基。为了便于实现这一点，前导码182不遵循有效控制数据184的“规则”，因此可以容易地与控制数据184区分开来。

例如，在一些示例中，可以使用时钟优先、零差分曼彻斯特转换编码方案对沿着总线106的通信进行编码。根据这样的编码方案，每个比特时间以时钟转换开始。如果数据值为零，编码信号将在位时间中间再次转换。如果数据值为1，则编码信号不会再次转换。图5中所示的前导码182可能违反编码协议(例如，通过具有不发生在比特时间5、7和8的开始处的时钟转换)，这意味着前导码182可能与控制数据184的任何合法(例如正确编码的)模式不匹配。此外，不能通过采用控制数据184的合法模式并强制总线106在单个比特时间或多个比特时间段内为高或低来再现前导码182。图5中所示的前导码182是简单说明性的，并且同步控制帧180可以包括不同的前导码182，其可以以任何合适的方式违反控制数据184所使用的编码。

总线协议电路126可以包括差分曼彻斯特解码器电路，其在从总线106恢复的时钟上运行并且检测同步控制帧180以向PLL 128发送帧同步指示符。以这种方式，可以在不使用系统时钟或更高速过采样时钟的情况下检测同步控制帧180。因此，子节点102-2可以从总线106接收PLL同步信号，而不需要在子节点102-2处的晶体时钟源。

如上所述，沿着总线106的通信可以在周期性超帧中发生。图4是根据各种示例的超帧190的示意图。如图6所示，超帧可以以同步控制帧180开始。当同步控制帧180被用作PLL 128的定时源时，超帧被传送的频率(“超帧频率”)可以与同步信号频率相同。在沿着总线106传输音频数据的一些示例中，超帧频率可以与系统100中使用的音频采样频率相同(例如，48kHz或44.1kHz)，但是可以使用任何合适的超帧频率。每个超帧190可以被划分为下行传输时段192、上行传输时段194和无传输时段196(例如，当总线106未被驱动时)。

在图4中，超帧190被示出为具有下行传输192的初始周期和上行传输194的较晚周期。下行传输192的周期可以包括同步控制帧180和X个下行数据时隙198，其中X可以是零。总线106上的基本上所有信号都可以是线路编码的，并且如上所述，同步信号以同步控制帧180中的同步前导182的形式从主节点102-1向下游转发到最后一个子节点102-2(例如，子节点102-2C)。下行TDM同步数据可以被包括在同步控制帧180之后的X个下行数据时隙198中。下游数据时隙198可以具有相等的宽度。如上所述，PLL 128可以提供节点用来对总线106上的通信进行计时的时钟。在总线106用于传输音频数据的一些示例中，PLL 128可以以音频采样频率的倍数(例如，音频采样频率1024倍，导致每个超帧中的1024比特时钟)操作。

上行传输194的周期可以包括同步响应帧197和Y个上行数据时隙199，其中Y可以是零。在一些示例中，每个子节点102-2可以消耗下行数据时隙198的一部分。最后一个子节点(例如，图1中的子节点2)可以用同步响应帧197来响应(在存储在最后子节点的寄存器中的预定响应时间之后)。上行TDM同步数据可以由每个子节点102-2直接添加在同步响应帧197之后的上行数据时隙199中。上行数据时隙199可以具有相等的宽度。如果在超帧190的同步控制帧180中请求了对其寄存器之一的读取，或者如果在超框架190的同步控帧180中要求了远程I2C读取，则不是最后一个子节点的子节点102-2(例如，图1中的子节点0和1)可以用其自己的上行响应来替换接收到的同步响应帧197。

如上所述，同步控制帧180可以开始每个下行传输。在一些示例中，同步控制帧180的长度可以是64比特，但是可以使用任何其他合适的长度。如上所述，同步控制帧180可以以前导码182开始。在一些示例中，当子节点102-2将同步控制帧180重传给下行子节点102-2时，前导码182可以由发送子节点102-2生成，而不是被重传。

同步控制帧180的控制数据184可以包括包含用于控制总线106上的事务的数据的字段。下面将讨论这些领域的示例，并且在图5中示出一些示例。特别地，图5示出了根据各种示例的正常模式、I2C模式和发现模式下的同步控制帧180的示例格式。在一些示例中，可以在待机模式中完全使用不同的前导182或同步控制帧180，使得子节点102-2在发送到正常模式的转换之前不需要接收所有的同步控制帧180。

在一些示例中，同步控制帧180可以包括计数(CNT)字段。CNT字段可以具有任何合适的长度(例如，2比特)，并且可以从先前超帧中使用的值递增(以字段的长度为模)。接收意外的CNT值的子节点102-2可以被编程为返回中断。

在一些示例中，同步控制帧180可以包括节点寻址模式(NAM)字段。NAM字段可以具有任何合适的长度(例如，2位)，并且可以用于控制通过总线106对子节点102-2的寄存器的访问。在正常模式中，可以基于子节点102-2的ID和寄存器的地址来从子节点102-2的寄存器读取和/或写入子节点102-2的寄存器。广播事务是应当由每个子节点102-2进行的写入。在一些示例中，NAM字段可以提供四种节点寻址模式，包括“无”(例如，未寻址到任何特定子节点102-2的数据)、“正常”(例如：单播到在下面讨论的地址字段中指定的特定子节点102-2的数据)，“广播”(例如寻址到所有子节点102-2)和“发现”。

在一些示例中，同步控制帧180可以包括I2C字段。I2C字段可以具有任何合适的长度(例如，1比特)，并且可以用于指示下行传输192的周期包括I2C事务。I2C字段可以指示主机110已经提供了远程访问外围设备108的指令，该外围设备108相对于相关联的子节点102-2充当I2C子节点。

在一些示例中，同步控制帧180可以包括节点字段。节点字段可以具有任何合适的长度(例如，4位)，并且可以用于指示哪个子节点被寻址用于正常和I2C访问。在发现模式中，该字段可以用于在子节点102-2的节点ID寄存器中编程新发现的子节点102-2的标识符。当主节点102-1发现子节点102-2时，系统100中的每个子节点102-2可以被分配唯一的ID，如下所述。在一些示例中，主节点102-1不具有节点ID，而在其他示例中主要节点102-1可以具有节点ID。在一些示例中，在总线106上连接到主节点102-1的子节点102-2(例如，图1中的子节点0)将是子节点0，并且每个连续的子节点102-2将具有比前一个子节点高1的数字。然而，这仅仅是说明性的，并且可以使用任何合适的子节点识别系统。

在一些示例中，同步控制帧180可以包括读/写(RW)字段。RW字段可以具有任何合适的长度(例如，1位)，并且可以用于控制正常访问是读取(例如，RW＝＝1)还是写入(例如，RW＝＝0)。

在一些示例中，同步控制帧180可以包括地址字段。地址字段可以具有任何合适的长度(例如，8位)，并且可以用于通过总线106对子节点102-2的特定寄存器进行寻址。对于I2C事务，地址字段可以替换为I2C控制值，例如START/STOP、WAIT、RW和DATA VLD。对于发现事务，地址字段可以具有预定值(例如，如图5所示)。

在一些示例中，同步控制帧180可以包括数据字段。数据字段可以具有任何合适的长度(例如，8位)，并且可以用于正常写入、I2C写入和广播写入。RESPCYCS值乘以4可用于确定新发现的节点应允许在正被接收的同步控制帧180的开始和正被发送的同步响应帧197的开始之间经过多少周期。当NAM字段指示发现模式时，下面讨论的节点地址和数据字段可以被编码为RESPCYCS值，该值在乘以合适的可选乘法器(例如4)时，以比特表示从同步控制帧180的结束到同步响应帧197的开始的时间。这允许新发现的子节点102-2确定用于上行传输的适当时隙。

在一些示例中，同步控制帧180可以包括循环冗余校验(CRC)字段。CRC字段可以具有任何合适的长度(例如，16比特)，并且可以用于在前导码182之后发送同步控制帧180的控制数据184的CRC值。在一些示例中，可以根据CCITT-CRC错误检测方案来计算CRC。

在一些示例中，同步控制帧180的在前导码182和CRC字段之间的至少一部分可以被加扰，以便降低该间隔中的比特序列将周期性地匹配前导码182的可能性(并且因此可能被子节点102-2误解为新超帧190的开始)，以及如上所述减少电磁发射。在一些这样的示例中，同步控制帧180的CNT字段可以由加扰逻辑使用，以确保加扰字段从一个超帧到下一个超框被不同地加扰。这里描述的系统100的各种示例可以省略加扰。

除了如上所述的诸如加扰和/或错误编码之类的技术之外或代替诸如加扰或错误编码的技术，可以使用其他技术来确保前导182可以由子节点102-2唯一地识别，或者降低前导182出现在同步控制帧180中的其它位置的可能性。例如，可以使用更长的同步序列，以降低同步控制帧180的剩余部分的特定编码与之匹配的可能性。另外或可替换地，同步控制帧的剩余部分可以被构造为使得同步序列不会发生，例如通过将固定的“0”或“1”值放置在适当的位。

主节点102-1可以向子节点102-2发送读和写请求，包括专用于总线106上的通信的请求和I2C请求。例如，主节点102-1可以向一个或多个指定的子节点102-2(使用NAM和节点字段)发送读和写请求(使用RW字段指示)，并且可以指示该请求是针对总线106特定的子节点102-2的请求、针对子节点102-2的I2C请求，或者是被传递到在子节点102-2的一个或多个I2C端口处耦合到子节点102-2的I2C兼容外围设备108的I2C请求。

转向上行通信，同步响应帧197可以开始每个上行传输。在一些示例中，同步响应帧197的长度可以是64比特，但是可以使用任何其他合适的长度。同步响应帧197还可以包括前导码，如上面参考同步控制帧180的前导码182所讨论的，随后是数据部分。在下行传输结束时，总线106上的最后一个子节点102-2可以等待，直到RESPCYCS计数器到期，然后开始向上行传输同步响应帧197。如果上游子节点102-2已经成为正常读或写事务的目标，则子节点102-2可以生成其自己的同步响应帧197，并替换从下游接收的同步响应。如果任何子节点102-2在预期时间没有看到来自下游子节点102-2的同步响应帧197，则子节点102-2将生成其自己的同步响应框197并开始向上游发送它。

同步响应帧197的数据部分可以包括包含用于将响应信息传送回主节点102-1的数据的字段。下面将讨论这些领域的示例，并且在图6中示出一些示例。特别地，图6示出了根据各种示例的正常模式、I2C模式和发现模式下的同步响应帧197的示例格式。

在一些示例中，同步响应帧197可以包括计数(CNT)字段。CNT字段可以具有任何合适的长度(例如，2比特)，并且可以用于在先前接收的同步控制帧180中发送CNT字段的值。

在一些示例中，同步响应帧197可以包括确认(ACK)字段。ACK字段可以具有任何合适的长度(例如，2比特)，并且可以由子节点102-2插入，以在该子节点102-2生成同步响应帧197时确认在先前同步控制帧180中接收到的命令。可以在ACK字段中传送的示例指示符包括等待、确认、不确认(NACK)和重试。在一些示例中，ACK字段的大小可以被设定为由子节点102-2发送其已经接收并处理了广播消息的确认(例如，通过向主节点102-1发送广播确认)。在一些这样的示例中，子节点102-2还可以指示子节点102-2是否具有要发送的数据(例如，其可以用于基于需求的上行传输，例如来自键盘或触摸屏的非TDM输入，或者用于优先级上行传输，如子节点102-2希望报告错误或紧急情况时)。

在一些示例中，同步响应帧197可以包括I2C字段。I2C字段可以具有任何合适的长度(例如，1比特)，并且可以用于发送先前接收的同步控制帧180中的I2C字段的值。

在一些示例中，同步响应帧197可以包括节点字段。节点字段可以具有任何合适的长度(例如，4比特)，并且可以用于发送生成同步响应帧197的子节点102-2的ID。

在一些示例中，同步响应帧197可以包括数据字段。数据字段可以具有任何合适的长度(例如，8比特)，并且其值可以取决于事务的类型和生成同步响应帧197的子节点102-2的ACK响应。对于发现事务，数据字段可以包括先前接收的同步控制帧180中的RESPCYCS字段的值。当ACK字段指示NACK时，或者当同步响应帧197正在响应广播事务时，数据字段可以包括广播确认(BA)指示符(其中最后一个子节点102-2可以指示广播写入是否被无错误地接收)，发现错误(DER)指示符(指示发现事务中新发现的子节点102-2是否与现有子节点102-2匹配)和CRC错误(CER)指示符(表示NACK是否由CRC错误引起)。

在一些示例中，同步响应帧197可以包括CRC字段。CRC字段可以具有任何合适的长度(例如，16比特)，并且可以用于发送同步响应帧197的在前导码和CRC字段之间的部分的CRC值。

在一些示例中，同步响应帧197可以包括中断请求(IRQ)字段。IRQ字段可以具有任何合适的长度(例如，1比特)，并且可以用于指示已经从子节点102-2用信号通知了中断。

在一些示例中，同步响应帧197可以包括IRQ节点(IRQNODE)字段。IRQNODE字段可以具有任何合适的长度(例如，4比特)，并且可以用于发送已经用信号通知由IRQ字段呈现的中断的子节点102-2的ID。在一些示例中，用于生成IRQ字段的子节点102-2将其自己的ID插入到IRQNODE字段中。

在一些示例中，同步响应帧197可以包括第二CRC(CRC-4)字段。CRC-4字段可以具有任何合适的长度(例如，4比特)，并且可以用于发送IRQ和IRQNODE字段的CRC值。

在一些示例中，同步响应帧197可以包括IRQ字段、IRQNODE字段和CRC-4字段作为同步响应帧的最后比特(例如，最后10比特)。如上所述，这些中断相关字段可以具有CRC-4形式的它们自己的CRC保护(因此不受前一CRC字段的保护)。需要向主节点102-1发出中断信号的任何子节点102-2将把其中断信息插入这些字段中。在一些示例中，具有挂起的中断的子节点102-2可以具有比下游也具有挂起中断的任何子节点102-2更高的优先级。沿着总线106的最后一个子节点102-2(例如，图1中的子节点2)可以总是填充这些中断字段。如果最后一个子节点102-2没有中断挂起，则最后一子节点102-2可以将IRQ位设置为0，将IRQNODE字段设置为其节点ID，并提供正确的CRC-4值。为了方便起见，传送中断的同步响应帧197在本文中可以称为“中断帧”

在一些示例中，可以对前导码182和CRC字段之间的同步响应帧197的至少一部分进行加扰，以减少发射。在一些这样的示例中，同步响应帧197的CNT字段可以由加扰逻辑使用，以确保加扰字段从一个超帧到下一个超框被不同地加扰。这里描述的系统100的各种示例可以省略加扰。

除了如上所述的诸如加扰和/或错误编码之类的技术之外或代替诸如加扰或错误编码的技术，可以使用其他技术来确保前导182可以被子节点102-2唯一地识别，或者降低前导182出现在同步响应帧197中的其它位置的可能性。例如，可以使用更长的同步序列，以降低同步响应帧197的剩余部分的特定编码与之匹配的可能性。另外或替代地，同步响应帧的剩余部分可以被构造为使得同步序列不会发生，例如通过将固定的“0”或“1”值放置在适当的位。

图7是根据各种示例的图2的总线协议电路126的框图。总线协议电路126可以包括控制电路154，用于根据此处描述的用于总线106的协议来控制节点收发器120的操作。特别地，控制电路154可以控制用于传输的同步帧(例如，如上所述的同步控制帧或同步响应帧)的生成、接收的同步帧的处理以及在接收的同步控制框中指定的控制操作的执行。控制电路154可以包括如下所述的可编程寄存器。控制电路154可以创建和接收同步控制帧，对接收到的消息做出适当的反应(例如，当总线协议电路126包括在子节点102-2中时与同步控制帧相关联，或者当总线协议线路126包括在主节点102-1中时与I2C设备相关联)，并将成帧调整到不同的操作模式(例如，正常、发现、待机等)。

当节点收发器120准备用于沿着总线106传输的数据时，前导码电路156可以被配置为生成用于传输的同步帧的前导码，并且从接收到的同步帧接收前导码。在一些示例中，主节点102-1可以每1024比特发送一个下行同步控制帧前导。如上所述，一个或多个子节点102-2可以与下游同步控制帧前导同步，并根据前导生成本地相位对准的主时钟。

CRC插入电路158可以被配置为生成用于传输的同步帧的一个或多个CRC。帧/压缩电路160可以被配置为从I2S/TDM/PDM收发器127(例如，从与收发器127相关联的帧缓冲器)、I2C收发器129和/或SPI收发器136获取输入数据，可选地压缩数据，并且可选地为数据生成奇偶校验位或纠错码(ECC)。多路复用器(MUX)162可以将来自前导码电路156的前导码、同步帧和数据多路复用到流中用于传输。在一些示例中，发射流可以在发射之前由加扰电路164加扰。

例如，在一些示例中，帧/压缩电路160可以应用浮点压缩方案。在这样的示例中，控制电路154可以发送3个比特来指示该数字中有多少重复的符号比特，然后是符号比特和N-4个比特的数据，其中N是要在总线106上发送的数据的大小。数据压缩的使用可以在需要时由主节点102-1配置。

在一些示例中，进入节点收发器120的接收流可以由解扰电路166解扰。解复用器(DEMUX)168可以从接收流中解复用前导码、同步帧和数据。接收侧的CRC校验电路159可以针对正确的CRC来校验接收到的同步帧。当CRC校验电路159在进入的同步控制帧180中识别出CRC故障时，控制电路154可以被通知该故障，并且将不执行同步控制帧180的控制数据184中的任何控制命令。当CRC校验电路159在进入的同步响应帧197中识别出CRC故障时，可以向控制电路154通知该故障，并且可以在中断帧中生成用于传输到主机110的中断。碎片整理/解压缩电路170可以接受接收数据，可选地检查其奇偶性，可选地执行错误检测和校正(例如，单错误校正-双错误检测(SECDED))，可选地解压缩数据，并且可以将接收数据写入I2S/TDM/PDM收发器127(例如，与收发器127相关联的帧缓冲器)、I2C收发器129，和/或SPI收发器136。

如上所述，可以在超帧190内的TDM数据时隙中沿着总线106发送上行和下行数据。控制电路154可以包括专用于管理总线106上的这些数据槽的寄存器，下面将讨论其多个示例。当控制电路154被包括在主节点102-1中时，主机110可以将这些寄存器中的值编程到控制电路154中。当控制电路154包括在子节点102-2中时，这些寄存器中的值可以由主节点102-1编程到控制电路154中。

在一些示例中，控制电路154可以包括下行时隙(DNSLOTS)寄存器。当节点收发器120被包括在主节点102-1中时，该寄存器可以保持下行数据时隙的总数的值。该寄存器还可以定义将由主节点102-1中的I2S/TDM/PDM收发器127用于组合的I2S/TDM/PDM接收的数据时隙的数量。在子节点102-2中，该寄存器可以定义在添加本地生成的下游时隙之前或之后向下游传递到下一个子节点102-2的数据时隙的数量，如下面参考LDNSLOTS进一步详细讨论的。

在一些示例中，控制电路154可以包括本地下行时隙(LDNSLOTS)寄存器。该寄存器可以在主节点102-1中未被使用。在子节点102-2中，该寄存器可以定义子节点102-2将使用并且不重传的数据时隙的数量。或者，该寄存器可以定义子节点102-2可以贡献给下游总线链路106的时隙的数量。

在一些示例中，控制电路154可以包括上行时隙(UPSLOTS)寄存器。在主节点102-1中，该寄存器可以保持上行数据时隙的总数的值。该寄存器还可以定义将由主节点102-1中的I2S/TDM/PDM收发器127用于I2S/TDM传输的时隙的数量。在子节点102-2中，该寄存器可以定义在子节点102-2开始添加其自己的数据之前向上游传递的数据时隙的数量。

在一些示例中，控制电路154可以包括本地上行时隙(LUPSLOTS)寄存器。该寄存器可以在主节点102-1中未被使用。在子节点102-2中，该寄存器可以定义子节点102-2将在从下游接收的数据被发送到上游之前添加到该数据的数据时隙的数量。该寄存器还可以定义将用于由子节点102-2中的I2S/TDM/PDM收发器127组合的I2S/TDM/PDM接收的数据时隙的数量。

在一些示例中，控制电路154可以包括广播下行时隙(BCDNSLOTS)寄存器。该寄存器可以在主节点102-1中未被使用。在子节点102-2中，该寄存器可以定义广播数据时隙的数量。在一些示例中，广播数据时隙可以总是出现在数据字段的开头。广播数据时隙中的数据可以由多个子节点102-2使用，并且可以由所有子节点102-2向下游传递，无论它们是否被使用。

在一些示例中，控制电路154可以包括时隙格式(SLOTFMT)寄存器。该寄存器可以定义用于上行和下行传输的数据的格式。I2S/TDM/PDM收发器127的数据大小也可以由该寄存器来确定。在一些示例中，有效数据大小包括8、12、16、20、24、28和32位。该寄存器还可以包括使能用于下行和上行业务的浮点压缩的比特。当启用浮点压缩时，I2S/TDM数据大小可以比总线106上的数据大小大4位。当数据时隙被启用时，系统100中的所有节点可以具有相同的SLOTFMT值，并且这些节点可以通过广播写入来编程，使得所有节点将被更新为相同的值。

图8-11示出了根据本文所述的总线协议的各种示例的沿着总线106的信息交换的示例。特别地，图8-11示出了其中每个子节点102-2耦合到作为外围设备108的一个或多个扬声器和/或一个或更多个麦克风的示例。这仅仅是说明性的，因为外围设备108的任何期望的布置可以根据本文所描述的技术耦合到任何特定的子节点102-2。

首先，图8示出了根据各种示例的用于总线106上的双向通信的信令和定时考虑。图8中所示的子节点102-2具有各种数量的传感器/致动器元件，因此不同数量的数据可以被发送到各个子节点102-2或从各个子节点102-2接收。具体地，子节点1具有两个元件，子节点4具有四个元件，并且子节点5具有三个元件，因此主节点102-1发送的数据包括用于子节点1的两个时隙、用于子节点4的四个时隙以及用于子节点5的三个时隙。类似地，子节点0具有三个元素，子节点2具有三个元件，子节点3具有三个单元，子节点6具有一个单元，并且子节点7具有四个单元，因此这些子节点102-2向上游发送的数据包括相应数量的时隙。应该注意的是，元素和时隙之间不必存在一对一的相关性。例如，包括在外围设备108中的具有三个麦克风的麦克风阵列可以包括DSP，该DSP组合来自三个麦克风(并且可能还有从主节点102-1或从其他子节点102-2接收的信息)的信号以产生单个数据样本，根据处理的类型，该单个数据样本可以对应于单个时隙或多个时隙。

在图8中，主节点102-1发送SCF，随后发送用于耦合到特定子节点102-2(SD)的扬声器的数据。每个相继的子节点102-2转发SCF，并且还转发至少任何去往下游子节点102-2的数据。特定子节点102-2可以转发所有数据，或者可以移除去往该子节点102-2的数据。当最后一个子节点102-2接收到SCF时，该子节点102-2发送SRF，可选地，该SRF后面跟着子节点102-2被允许发送的任何数据。每个连续子节点102-2将SRF与来自下游子节点102-2的任何数据一起转发，并且可选地插入来自耦合到特定子节点102-2(MD)的一个或多个麦克风的数据。在图8的示例中，主节点102-1向子节点1、4和5(在图8中描绘为有源扬声器)发送数据，并从子节点7、6、3、2和0(在图中描绘为麦克风阵列)接收数据。

图9从下游DS收发器124的角度示意性地示出了根据各种示例的从下游传输中动态移除数据以及将数据插入到上游传输中。在图9中，如在图8中一样，主节点102-1以相反的顺序发送SCF，随后是子节点1、4和5的数据(SD)(例如，子节点5的数据之后是子节点4的数据，其之后是子结点1的数据等)(参见标记为MAIN的行)。当子节点1接收到该传输时，子节点1移除其自身的数据，并且仅向子节点2转发SCF，随后是子节点5和4的数据。子节点2和3原封不动地转发数据(参见标记为Sub2的行)，使得子节点1转发的数据被子节点4接收(参见标记为sub 3的行)。子节点4移除其自身的数据并且仅将SCF转发到子节点5，随后是用于子节点5的数据，并且类似地，子节点5移除其自身数据并且仅向子节点6转发SCF。子节点6将SCF转发到子节点7(参见标记为Sub 6的行)。

此时，子节点7向子节点6发送SRF，然后发送其数据(参见标记为sub 6的行)。子节点6将SRF连同来自子节点7的数据和它自己的数据一起转发到子节点5，并且子节点5又将SRF与来自子节点6和7的数据一起发送到子节点4。子节点4没有要添加的数据，所以它简单地将数据转发到子节点3(参见标记为Sub 3的行)，子节点3将数据连同它自己的数据一起转发给子节点2(参见标记有Sub 2的行)，子节点2继而将数据连同它自己的的数据一起转发到子节点1。子节点1没有要添加的数据，因此它将数据转发给子节点0，子节点0将数据与其自己的数据一起转发。结果，主节点102-1接收SRF，然后接收来自子节点7、6、3、2和0的数据(参见标记为MAIN的行)。

图10从下行DS收发器124的角度示出了从下行传输动态移除数据并将数据插入上行传输的另一示例，如图9所示，尽管在图10中，子节点102-2与作为外围设备108的传感器和致动器二者耦合，使得主节点102-1向下游发送数据到所有子节点102-2，并从所有子节点102-2接收回数据。此外，在图10中，数据是基于其目的地或来源的节点地址排序的。标记为“Y”的数据槽可用于数据完整性检查或数据校正。

图11从下行DS收发器124的角度示出了从下行传输动态移除数据并将数据插入上行传输的另一个示例，如图9所示，尽管在图11中，数据是按顺序而不是按相反顺序向下行和上行传送的。在每个子节点102-2处进行缓冲允许选择性地添加、移除和/或转发数据。

如上所述，每个子节点102-2可以从下行或上行传输中移除数据和/或可以向下行或上行发送添加数据。因此，例如，主节点102-1可以向多个子节点102-2中的每一个子节点发送单独的数据样本，并且每一个这样的子节点102-2可以去除其数据样本并且仅转发意图用于下游子节点的数据。另一方面，子节点102-2可以从下游子节点102-2接收数据，并将该数据与附加数据一起转发。根据需要发送尽可能少的信息的一个优点是减少了系统100共同消耗的电量。

系统100还可以支持从主节点102-1到子节点102-2的广播传输(和多播传输)，特别是通过配置子节点102-2的下行时隙使用。每个子节点102-2可以处理广播传输并将其传递给下一个子节点102-2，尽管特定子节点102-2可以“消耗”广播消息(即，不将广播传输传递给下个子节点102-2)。

系统100还可以支持上行传输(例如，从特定子节点102-2到一个或多个其他子节点102-2)。这种上行传输可以包括单播、多播和/或广播上行传输。对于上游寻址，如上面参考下游传输所讨论的，子节点102-2可以基于子节点102-2的上行时隙使用的配置来确定是否从上行传输中移除数据和/或是否将上行传输传递到下一个上行子节点102-2。因此，例如，除了将数据传递到主节点102-1之外，或者代替将数据传递给主节点102-2，数据可以由特定子节点102-2传递到一个或多个其他子节点102-1。例如，可以经由主节点102-1来配置这样的子-子关系。

因此，在各种示例中，子节点102-2可以作为主动/智能中继器节点操作，具有选择性地转发、丢弃和添加信息的能力。子节点102-2通常可以在不必解码/检查所有数据的情况下执行这样的功能，因为每个子节点102-2知道其将在其中接收/发送数据的相关时隙，并且因此可以从时隙中移除数据或将数据添加到时隙中。尽管子节点102-2可能不需要解码/检查所有数据，但子节点102-2通常可以对其发送/转发的数据重新计时。这可以提高系统100的鲁棒性。

在一些示例中，总线106可以被配置用于环形拓扑中的单向通信。例如，图12示出了根据各种示例的环形拓扑中的主节点102-1和四个子节点102-2的布置1200，并且示出了用于布置1200中的单向通信的信令和定时考虑。在这样的示例中，节点中的节点收发器120可以包括仅接收收发器(MAIN IN)和仅发送收发器(MAIN OUT)，而不是用于上游和下游通信的两个双向收发器。在图12所示的链路层同步方案中，主节点102-1发送SCF180，可选地，随后是耦合到各个子节点102-2的三个扬声器的“下行”数据1202(不同扬声器的数据可以按照任何合适的顺序排列，如上面参考图8-11所讨论的)，并且每个相继的子节点102-2将同步控制帧180连同来自先前子节点102-2的任何“上游”数据和其自身的“上游”信息一起转发，以提供“上游”的数据1204(例如，来自八个不同麦克风的数据可以按任何合适的顺序排列，如以上参照图8-11所讨论的)。

如本文所述，数据可以以多种方式中的任何一种在系统100的元件之间进行通信。在一些示例中，数据可以作为同步数据时隙集合的一部分由子节点102-2在上游(例如，使用数据时隙199)发送，或者由子节点102-2或主节点102-1在下游(例如，利用数据时隙198)发送。可以通过改变数据时隙中的比特数或者包括额外的数据时隙来调整这种数据的量。数据也可以通过包含在同步控制帧180或同步响应帧197中而在系统100中进行通信。以这种方式传送的数据可以包括来自主机110的I2C控制数据(具有来自与子节点102-2相关联的外围设备108的响应)对子节点102-2的寄存器的访问(例如，用于发现和配置槽和接口)，其可以包括从主机110/主节点102-1对子节点102-2进行写访问和从子节点102-2对子节点110/主结点102-1进行读访问以及经由中断从外围设备108到主机110的事件信令。在一些示例中，GPIO引脚可用于将信息从子节点102-2传送到主节点102-1(例如，通过使主节点102-1通过I2C轮询GPIO引脚，或者通过使子节点102-2的节点收发器120在中断请求引脚处产生中断)。例如，在一些这样的示例中，主机110可以经由I2C向主节点102-1发送信息，然后主节点102-1可以经由GPIO引脚向子节点发送该信息。通过总线106传输的本文所讨论的任何类型的数据可以使用这些通信路径中的任何一个或多个来传输。在此可以公开系统100内的其他类型的数据和数据通信技术。

本公开的示例可以被实现到使用任何合适的硬件和/或软件来根据需要进行配置的系统中。图13示意性地示出了根据各种示例的可以用作系统100中的主机或节点(例如，主机110、主节点102-1或子节点102-2)的设备1300。图13中示出了包括在设备1300中的多个组件，但是这些组件中的任何一个或多个可以被省略或复制，以适合应用。

此外，在各种示例中，设备1300可以不包括图13中所示的一个或多个组件，但是设备1300可以包括用于耦合到一个或更多个组件的接口电路。例如，设备1300可以不包括显示设备1306，但是可以包括显示设备接口电路(例如，连接器和驱动器电路)，显示设备1306可以耦合到该显示设备接口线路。在另一组示例中，设备1300可以不包括音频输入设备1324或音频输出设备1308，而是可以包括音频输入或输出设备接口电路(例如，连接器和支持电路)，音频输入设备1324或音频输入设备1308可以耦合到该接口电路。

根据本文公开的任何示例，设备1300可以包括节点收发器120，用于在设备1300耦合到总线106时管理沿着总线106的通信。设备1300可以包括处理设备1302(例如，一个或多个处理设备)，其可以被包括在节点收发器120中或者与节点收发器120分离。如本文所用，术语“处理设备”可指处理来自寄存器和/或存储器的电子数据以将该电子数据转换为可存储在寄存器和/或者存储器中的其他电子数据的任何设备或设备的一部分。处理设备1302可以包括一个或多个DSP、ASIC、中央处理单元(CPU)、图形处理单元(GPU)、密码处理器或任何其他合适的处理设备。设备1300可以包括存储器1304，存储器1304本身可以包括一个或多个存储器设备，例如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储(例如，只读存储器(ROM))、闪存、固态存储器和/或硬盘驱动器。

在一些示例中，存储器1304可以用于存储编程指令的工作副本和永久副本，以使设备1300执行本文公开的技术中的任何合适的技术。在一些示例中，用于执行上述技术的机器可访问介质(包括非瞬态计算机可读存储介质)、方法、系统和设备是本文公开的用于通过双线总线进行通信的示例的说明性示例。例如，计算机可读介质(例如，存储器1304)上可以存储指令，这些指令在由包括在处理设备1302中的一个或多个处理设备执行时使得设备1300执行本文公开的任何技术。

在一些示例中，设备1300可以包括另一个通信芯片1312(例如，一个或多个其他通信芯片)。例如，通信芯片1312可以被配置用于管理无线通信，以便向设备1300传输数据和从设备1300传输。术语“无线”及其衍生物可用于描述电路、设备、系统、方法、技术、通信信道等，其可通过非固体介质使用调制电磁辐射来传输数据。该术语并不意味着相关联的设备不包含任何导线，尽管在一些示例中它们可能不包含。

通信芯片1312可以实现多个无线标准或协议中的任何一个，包括但不限于电气和电子工程师协会(IEEE)标准，包括Wi-Fi(IEEE 802.11家族)、IEEE 802.16标准(例如，IEEE802.16-2005修正案)、长期演进(LTE)项目以及任何修正、更新和/或修订(例如，高级LTE项目、超移动宽带(UMB)项目(也称为“3GPP2”)等)。IEEE 802.16兼容的宽带无线接入(BWA)网络通常被称为WiMAX网络，这是代表微波接入全球互操作性的缩写，是通过IEEE 802.16标准的一致性和互操作性测试的产品的认证标志。一个或多个通信芯片1312可以根据全球移动通信系统(GSM)、通用分组无线电服务(GPRS)、通用移动电信系统(UMTS)、高速分组接入(HSPA)、演进型HSPA(E-HSPA)或LTE网络来操作。一个或多个通信芯片1312可以根据用于GSM演进的增强型数据(EDGE)、GSM EDGE无线电接入网络(GERAN)、通用陆地无线电接入网(UTRAN)或演进型UTRAN(E-UTRAN)操作。一个或多个通信芯片1312可以根据码分多址(CDMA)、时分多址(TDMA)、数字增强无绳电信(DECT)、演进数据优化(EV-DO)及其衍生物以及被指定为3G、4G、5G等的任何其他无线协议来操作。在其他示例中，通信芯片1312可以根据其他无线协议进行操作。设备1300可以包括天线1322以促进无线通信和/或接收其他无线通信(例如AM或FM无线电传输)。

在一些示例中，通信芯片1312可以使用不同于本文所述的用于总线106的协议的协议来管理有线通信。有线通信可以包括电的、光的或任何其他合适的通信协议。可以由通信芯片1312启用的有线通信协议的示例包括以太网、控制器局域网(CAN)、I2C、面向媒体的系统传输(MOST)或任何其他合适的有线通信通信协议。

如上所述，通信芯片1312可以包括多个通信芯片。例如，第一通信芯片1312可以专用于诸如Wi-Fi或蓝牙之类的较短距离无线通信，而第二通信芯片1312可以专用于例如全球定位系统(GPS)、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO或其他之类的较长距离无线通信。在一些示例中，第一通信芯片1312可以专用于无线通信，而第二通信芯片1312可以专用于有线通信。

设备1300可以包括电池/电源电路1314。电池/电源电路1314可以包括一个或多个能量存储设备(例如，电池或电容器)和/或用于将设备1300的组件耦合到与设备1300分离的能量源(例如，AC线路电力、由汽车电池提供的电压等)的电路。例如，电池/电源电路1314可以包括上面参考图2讨论的上游总线接口电路132和下游总线接口电路131，并且可以通过总线106上的偏置来充电。

设备1300可以包括显示设备1306(或者如上所述的相应接口电路)。显示设备1306可以包括任何视觉指示器，例如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器(LCD)、发光二极管显示器或平板显示器。

设备1300可以包括音频输出设备1308(或者如上所述的相应接口电路)。音频输出设备1308可以包括生成可听指示器的任何设备，例如扬声器、耳机或耳塞。

设备1300可以包括音频输入设备1324(或者如上所述的相应接口电路)。音频输入设备1324可以包括生成表示声音的信号的任何设备，例如麦克风、麦克风阵列或数字乐器(例如，具有乐器数字接口(MIDI)输出的乐器)。

设备1300可以包括GPS设备1318(或者如上所述的相应接口电路)。GPS设备1318可以与基于卫星的系统通信，并且可以接收设备1300的位置，如本领域中已知的。

设备1300可以包括另一个输出设备1310(或相应的接口电路，如上所述)。其他输出设备1310的示例可以包括音频编解码器、视频编解码器、打印机、用于向其他设备提供信息的有线或无线发射机、或者附加存储设备。此外，本文所讨论的外围设备108中的任何合适的外围设备可以包括在其他输出设备1310中。

设备1300可以包括另一个输入设备1320(或相应的接口电路，如上所述)。其他输入设备1320的示例可以包括加速度计、陀螺仪、图像捕获设备、键盘、光标控制设备，例如鼠标、触笔、触摸板、条形码读取器、快速响应(QR)代码读取器或射频识别(RFID)读取器。此外，本文所讨论的传感器或外围设备108中的任何合适的传感器或外设可以包括在另一个输入设备1320中。

上面参考设备1300描述的显示器、输入、输出、通信或存储器设备中的任何合适的设备可以用作系统100中的外围设备108。可替换地或附加地，上面参考设备1300描述的显示、输入、输出、通信或存储器设备中的合适的设备可以包括在主机(例如，主机110)或节点(例如，主节点102-1或子节点102-2)中。

尽管上面讨论的各种示例在车辆设置中描述了系统100，但这只是说明性的，并且系统100可以在任何期望的设置中实现。例如，在一些示例中，系统100的“手提箱”实现可以包括便携式外壳，该便携式外壳包括系统100的期望组件这种实现方式可能特别适合于便携式应用，例如便携式卡拉OK或娱乐系统。

下图讨论了用于执行线路诊断的各种系统和技术。本文中讨论的任何系统和技术可以在本文中公开的任何系统100中实现。例如，本文公开的线路诊断技术可以由系统100中的节点102(例如，主节点102-1和/或子节点102-2)和/或由主机110来实现。

线路诊断系统示例

本文公开了用于线路诊断的系统和技术，该系统和技术通过使用多个时间间隔的刺激来感测电缆的状态并检测其在不同阈值水平的信号反射时间。讨论了使用最小化数据存储的流处理技术来确定连接设备之间的接口/线路的完整性的系统和方法。特别地，本文所讨论的系统和方法识别连接的设备之间的接口的任何缺陷。例如，公开了用于识别短路和开路负载的系统和方法。从多次反射中获得的信息可用于建立电缆状态的“指纹”，从而确定电缆特性(例如，“电线短路”、“电线开路”、“正确端接”等)。时域反射计(TDR)用于识别故障和/或其他异常。与使用FFT、高速转换器和复杂信号处理的传统时域反射计(TDR)方法相比，本文公开的系统和技术可能有利地需要不那么复杂的硬件和实现算法。因此，本文公开的系统和技术可以在TDR先前不合适的设置中实现。此外，如果检测到电缆问题，则本文公开的系统和技术可以确定电缆问题沿着电缆的大致位置，从而加速问题的校正。

本文公开的任何线路诊断系统和方法都可以由本文公开的通信系统100或任何其他合适的电气系统来实现。在一些示例中，线路诊断系统和方法可以在总线上使用。在一些示例中，线路诊断系统和方法可以用于连接主节点与子节点和/或子节点彼此的线路。在一些示例中，在本文公开的任何双线通信系统中的外围设备上执行线路诊断。在一些示例中，线路诊断是在双线总线的网络总线子节点上执行的。

图14是示出根据本公开的各种示例的包括TDR块的简化信号处理路径的图。信号处理路径包括到数模转换器(DAC)1404的输入1402，数模转换器1404创建波形。在滤波器1406处对波形进行滤波。滤波器1406可以是抗混叠滤波器。滤波后的波形在输出驱动器1408处被处理，然后被输入到混合模块1410。混合模块1410向AP/BP线路和AN/BN线路输出信号，并且输出到AP/BP和AN/BN线路的信号由TDR块1420评估，如下所述。在各种示例中，AP表示A端口位置输出，BP表示B端口正输出，AN表示端口负输出，BN表示B端口负输出。此外，来自混合模块1410的输出被传输到缓冲器1412，然后在滤波器1414处被滤波。滤波器1414可以是抗混叠滤波器。滤波后的信号然后被输入到模数转换器(ADC)1416，ADC 1416输出处理后的数字信号。

在各种示例中，TDR块1420包括具有通过端接电阻器驱动的驱动器(包括缓冲器)的发射侧。对于差分测试，驱动器将边缘从一条轨道驱动到另一条轨道，而互补输出则以另一种方式驱动。在一个示例中，差分测试将一个引脚(例如，AP)从负轨驱动到正轨，并将互补输出(AN)从正轨驱动到负轨。单端测试可以是三态的，这样驱动器可以将一个边缘驱动得很高，而另一个边缘是浮动的。在一个示例中，单端测试将一个引脚(例如，AP)从负轨驱动到正轨，同时使互补引脚(AN)保持三态。TDR块1420还包括具有模拟接收机的接收侧。接收器包括一个或多个比较器、用于设置比较器的参考电压的电阻梯形器、以及记录引脚上检测到的电平与参考电平交叉的时间的时序块。在一些示例中，使用数模转换器(DAC)代替电阻梯形器来设置参考电压。在各种示例中，引脚包括P引脚和N引脚。在一个示例中，第一比较器具有1/16的参考电平，第二比较器具有2/16的参考电平。引脚被施加到比较器，使得AP去到第一比较器，AN去到第二比较器。在一些示例中，当驱动器启动时，计数器启动，并测量AP和AN跨过较低阈值的时间。还测量AP和AN越过较高阈值的时间。然后增加参考水平，并进行进一步的测量。

在各种示例中，在接收线路上实现了三种测试模式。第一种模式是差分测试模式，其中AP变高而AN变低。在第二模式中，AP被驱动为高并且AN是浮动的(AN不被驱动)，并且观察每个信号发生了什么。在第三种模式中，AN被驱动，而AP被三态。

图15A示出了根据本公开的各种示例的通信链路的发送部分的示例。图15A中所示的通信链路的部分集中在直到被驱动的传输线的输出上。根据各种示例，在通信链路1500中存在几个潜在的非理想源，不包括开路和短路故障。例如，非理想性的一个潜在来源是片上终端电阻(RT)与传输线阻抗的失配。非理想性的另一个潜在来源是总线接口组件和板布线。非理想的另一个潜在来源是板连接器。

根据各种实施方式，本文所述的技术将阶跃函数输入驱动到驱动器的DRVP/DRVN输入，并观察PADP/PADN芯片引脚处的所得波形。DRVP输入是端口的正引脚P的驱动输入，DRVN输入是端口(如上所述，端口A或B)的负引脚N的驱动输入。PADP/PADN输出是芯片的互补输出，PADP等效于AP或BP(A端口或B端口正输出)，PADN等效于AN或BN(A端口和B端口负输出)。PADP/PADN芯片引脚处的结果波形将是发射波形和反射波形的组合。虽然在一些示例中，该技术在芯片中实现，但在其他示例中，使用板上的分立元件来实现该技术。

图15B示出了根据本公开的各种示例的针对两种不同类型的缺陷的PADP处的采样发射波形。要测量的关键事件是波形“跳跃”的点。也就是说，测量点包括上升或下降事件发生的时间。在一些示例中，可以通过使用非常高速的ADC对信号进行数字化来识别这些测量点，该ADC的参考范围等于正在传输的电压的参考范围。例如，在图15B所示的曲线图中，被传输的电压是全电源电压。在其他示例中，较小的电压正在传输。然而，高速ADC的面积大并且消耗大量的功率。此外，以转换器的全分辨率对每个时间点进行数字化会产生大量无用的数据。特别地，对于低电压，具有高参考电压的ADC的比较器通常是无用的，因为有用的数据在波形电压附近，而不是远离波形电压。

在一些实施方式中，通过使用量化将参考电压电平叠加在图15B所示的波形上，简化了数字化过程。例如，可以使用3比特量化，将电压测量分割成离散的量化水平。以这种方式，图15B中所示的曲线图可以被划分为八个量化级别。每次波形近似处于量化水平(即，参考范围)的中心时，都会记录数据点。因此，图15B中的波形将在上升和/或下降事件期间记录几个数据点，但在其它情况下记录很少的数据点。以这种方式记录数据的稀疏性。

在一些实施方式中，代替使用单个发射阶跃输出并使用具有并行操作的八个电平的高速ADC进行测量，可以构建传输八个连续的相同阶跃输出并且使用具有可变参考电平的单个比较器的系统，该可变参考电平对于每个发射阶跃连续增加。一般来说，电压上的并行性是用时间上的串行化来交换的。这种交易导致高速高功率模拟元件的显著减少。

图16A是根据本公开的各种示例的用于单个输出的模拟前端的简化框图。图16B是示出根据本公开的各种示例的图16A的模拟前端的驱动激励和参考排序的图。一系列N个脉冲1652被施加到输入DRV线1602，并且一系列N参考电平1654被用作发送的一系列N脉冲的检测阈值。如图16A所示，云1610表示数字前端，其处理比较器的输出以寻找焊盘电压1606的上升沿和下降沿(如在正方向或负方向上跨过REF阈值的焊盘电压1606所表示的)。

检测操作包括几个步骤。特别地，当驱动信号DRV被激活时，高速计数器被启用并开始计数。请注意，相对于它有效取代的模拟电路，高速数字计数器的面积和功率都很小。一旦高速计数器被启用，检测电路就寻找比较器的输出从低转换到高。当检测到从低到高的转变时，计数器值被存储为上升沿时间值。在比较器输出已经从低转变为高之后，检测电路寻找比较器的输出从高转变为低。当检测到从高到低的转变时，计数器值被存储为下降沿时间值。

根据各种实现方式，时钟频率和计数器的最大计数被选择为与电缆的长度和故障检测精度的距离相称。例如，一条典型的线路可能具有大约5ns/m的传播延迟，因此以1GHz运行计数器会给出1ns或0.2m的分辨率。时钟越快，故障定位精度的分辨率就越高。最大计数越大，可以计算的行越长。本文所述的系统和方法允许相对于驱动激励的应用延迟检测的启动，从而使得能够在不具有第一事件屏蔽的情况下进一步“观察”。在以前的系统中，虚假的初始反射可能会使算法对真实故障视而不见。本文所述的系统和技术中的检测发生在驱动阶段期间，驱动阶段由DRV信号的正脉冲表示。因此，检测到对第一边缘的响应。如果脉冲反转，从高电平开始，从低电平驱动，同样的概念也适用。注意，虽然图16B示出了方波驱动，但在其他实施方式中，使用了其他类型的波。在各种示例中，关于图16A和16B描述的系统具有小于完全“检测”操作阶段的一半的驱动阶段。这有助于在一个电平上执行检测之后将线路重置到已知的起始点，为连续的电平检测做准备。在一些例子中，作为传输线的潜在外部组件的BIN(块接口网络)的时间常数和线路环境具有稳定时间要求，以促进各级检测的一致性。

根据各种实施方式，交叉逻辑1656的输出可以用几种方式来处理。处理交叉逻辑的输出的一种方法是将上升沿和下降沿计数存储在数据阵列或存储器中，如图17所示。特别地，图17示出了用于八级情况的数据存储器。一旦收集到数据，就可以对数据进行批处理并将其发送回诊断引擎。在各种示例中，存在三个子测试，每个子测试使用图17中所示的数据存储。在一些示例中，使用流处理，使得前端逻辑在每个级别完成时将数据传输回诊断引擎。

在恶劣的电气环境中(如汽车)，噪声极有可能耦合到线路上，从而破坏交叉口的测量。在一些示例中，可以通过向比较器添加滞后来解决这种噪声。然而，高速比较器中的滞后通常是不适合所经历的噪声水平的小值。此外，高速比较器中的滞后现象通常与工艺和温度有关，可能还与电源有关。在一些实施方式中，提供了通过利用每个焊盘(引脚)的双检测比较器来使系统更加鲁棒的系统和方法。

图18示出了根据本公开的一些示例的时域反射计(TDR)块的示例。在一些示例中，TDR块1800示出了在图14的TDR块1420中使用的组件。TDR块1800包括到TDR控制器1804的APB输入信号1802。在一些示例中，APB是数字控制总线，集成电路作为一个整体用于TDR之外的通信和控制。在一些示例，集成电路告诉TDR控制器1804启动TDR。在一些示例中，APB是通过其将数据和命令发送到TDR控制器1804和/或从TDR控制器发送命令的总线。APB可以是任何数字控制总线。来自TDR控制器1804的输出信号被输入到TDR模拟前端(AFE)1806。在一些示例中，数字控制器1804向AFE 1806发送控制信息，包括启用TDR操作。TDR AFE 1806如上所述处理信号，并将信号输出到发送驱动器1808。驱动器1808被配置为驱动P引脚和N引脚。在各种示例中，驱动器1808可以差分地或单端地驱动P引脚和N引脚。来自驱动器1808的输出也被输入回到TDR AFE 1806。TDR AFE 1806将TDR数据输出回TDR控制器1804。

图19示出了根据本公开的一些示例的具有双检测比较器的系统的示例。在各种例子中，交叉检测涉及通过两个参考水平的交叉，这两个水平在过程和温度上是稳定的。这两个参考电平可以随电源电压而变化，电源电压跟踪驱动波形。在一些示例中，使用不依赖于电源电压的固定的最大驱动电压，并且因此参考电平与固定的最大驱动脉压成比例并且不变化。驱动波形与电源电压成比例。图19包括M电平电压基准1902、电压多路复用器1904a、1904b、比较器1906a、1906b、同步模块1908a、1908b、TDR边缘检测器1910和数字接口1912。

图20示出了根据本公开的一些示例的用于噪声容忍边缘检测的上升边缘检测和下降边缘检测的原理。以上升检测为例，电平被设置为等于零，使得电平(N-1)＝0并且电平N＝1。焊盘电压(如图2002、2012中绘制的实线所示)从0级以下转变为1级以上，视为上升沿事件。电平2上的圆圈2004a、2004b表示当测试电平2时，波形的该部分确实在上升方向上跨过电平2，但没有继续跨过电平3，因此被拒绝作为上升沿。电平2上的第二次跨越2006b是合法跨越。同样的概念适用于下降沿图2002，只是交叉点具有负斜率。根据各种示例，图20中所示的波形用于讨论检测的通过和失败的概念。在各种示例中，可以使用不同的波形。在一些示例中，模拟将返回发生低参考电平和高参考电平交叉的时间(如果发生的话)。在一些示例中，发生交叉的时间可以提供系统噪声的测量，因为跨越电平N的高参考的时间应该与跨越电平N+1的低参考的时间相同，因为电平N的高参考与电平N+1的低参考是相同的参考电压。

根据各种实现，三种不同类型的测试模式可以作为TDR实现的一部分运行。第一种测试模式是差模测试。第二种测试模式是P驱动N三态(PDNT)测试。第三种测试模式是N驱动、P三态(NDPT)测试。在差模测试中，正极引脚和负极引脚以互补方式驱动。P/N驱动意味着正/负引脚被驱动，而N/P三态意味着负/正驱动器被设置为高阻抗或三态配置。

图21示出了根据本公开的各个示例的两个连续电平的驱动波形和子相位。在各种示例中，有四个操作阶段：预充电、基准设置、驱动和后驱动。预充电阶段在每次测试开始时发生一次。对于每个测试的每个电平，参考稳定测试发生一次，并允许参考电压在检测开始前稳定一段时间。在驱动阶段，将所需波形驱动到焊盘上，并开始检测。驱动阶段完成后，检测停止。在下一级测试之前，后驱动阶段将线路重置为适当的初始条件。在各种示例中，可以对相位进行数字编程以改变时序。

根据各种实施方式，当在TDR诊断引擎处接收到数据时，对数据进行处理。特别是，对于开路和短路，来自近似中间水平的附加阶跃函数表明，极性取决于缺陷的类型。此外，该附加阶跃函数具有较高的转换速率。也就是说，电压变化(上升或下降)在单位时间内是高的。在一些示例中，上升的阈值指示开路，而下降的阈值指示短路。图15示出了上升阈值和下降阈值的示例

图22是示出根据本公开的各种示例的从模拟前端(AFE)返回的示例性上升沿值和下降沿值的计数表。计数表包括示出上升沿计数表的列以及示出下降沿计数值表的列。

可以根据上升沿计数表来定义开路。在一些示例中，根据超过上升沿阈值的两个连续电平的上升沿计数表来定义开路，其中两个计数都没有超时，并且两个计数之间的差小于选定值。在一些示例中，对于超过上升沿阈值的两个以上连续电平，根据上升沿计数表来定义开路。在一些示例中，根据与上升沿阈值非常接近的两个连续电平的上升沿计数表来定义开路，其中两个计数都没有超时，并且两个计数之间的差小于选定值。在各种示例中，可以通过取上升阈值处的上升沿计数并将上升计数乘以常数来计算到开路的距离，其中该常数取决于计数器时钟频率和传输线的传播速度。

短路可以根据下降沿计数表来定义。在一些示例中，根据超过下降沿阈值的两个连续电平的下降沿计数表来定义短路，其中两个计数都没有超时，并且两个计数之间的差小于选定值。在一些示例中，对于超过下降沿阈值的两个以上连续电平，根据下降沿计数表来定义短路。在一些示例中，根据与下降沿阈值非常接近的两个连续电平的下降沿计数表来定义短路，其中两个计数都没有超时，并且两个计数之间的差小于选定值。在各种示例中，可以通过取下降阈值处的下降沿计数并将下降沿计数乘以常数来计算到短路的距离，其中该常数取决于计数器时钟频率和传输线的传播速度。

在一些示例中，阈值是硬接线阈值。在一些示例中，阈值是可编程阈值。在一些示例中，处理使用基于内存的体系结构。在一些示例中，处理使用基于流的体系结构。在各种示例中，当以最小的数据存储顺序生成上升沿和下降沿数据时，处理运行计算。

在各种实施方式中，TDR诊断可以在单线、差分线、带电源的差分线和/或带地的差分线上执行。

可以检测到几种故障类型，在各种示例中，基于故障代码生成错误标志。在各种示例中，可以报告的故障包括差分短路、主电源短路、正常模式短路、断路故障和对电源/接地短路。此外，还可以报告到故障的距离。此外，可以报告没有故障。在各种示例中，故障检测可以在没有分析和/或计算延迟的情况下发生。

在各种示例中，到故障的距离是在每个相应的测试中确定的报告的上升沿时间和/或下降沿时间乘以常数。该常数基于所使用的时钟频率和线路的传播速度。通常，模拟前端在传输线上运行测试，诊断引擎处理返回的数据。

图23示出了根据本公开的各种示例的在TDR发射机处发生短路的情况下可以接收的故障波形的示例。在各种示例中，为了主要检测短路故障，使用差分测试和未延迟的检测数据应用短路检测算法，并将下降阈值设置为低值。当使用未延迟的检测数据时，故障可能非常靠近检测节点。

图24示出了根据本公开的各种示例的故障波形的示例，该故障波形可以在线路下方选定距离处发生短路的情况下被接收。在各种示例中，为了在正常模式下检测短路故障，使用差分测试和延迟检测数据应用短路检测算法，并将下降阈值设置为低值。特别地，下降阈值可以被设置为小于电平数量的一半，并且可以略高于用于主设备短路故障的值，如图23所示。

图25示出了根据本公开的各种示例的在开路的情况下可以接收的故障波形的示例。在各种示例中，为了检测开路故障，使用差分测试和延迟检测数据应用开路检测算法，并将上升阈值设置为电平数量的一半以上的值。

图26A-26D示出了根据本公开的各种示例的在对电源/接地短路的情况下可以接收的故障波形的示例。图26A示出了在检测到终止线路的情况下可以接收的波形的示例。特别地，图26A示出了在适当终止的线的情况下的波形，并且其中上升和下降计数超时。

图26B示出了本地供电的子节点(LPS)设备的波形。特别地，在接收设备用其自身的电源供电的情况下，可以接收图26B的波形。可以使用具有上升沿延迟数据的差分测试。对于测试，存储器存储LPS线的最坏情况下的线长度计数，包括计数值，该计数值表示LPS线在时钟数中的最大长度，考虑到线的时钟速度和传播速度。如果检测到高于传输电压一半的上升沿事件，并且上升沿事件发生在超过最坏情况下的线路长度计数但小于差分测试脉冲的有效驱动周期的时间，则检测到本地供电的子节点设备。

图26C示出了用于总线供电的子节点(BPS)设备的波形。特别地，在接收设备在涉及电感组件的功率覆盖上由发送设备供电的情况下，可以接收图26C的波形。可以使用具有下降沿延迟数据的差分测试。对于测试，存储器存储BPS线路的最坏情况线路长度计数。BPS线路的最坏情况线路长度计数是一个计数值，该计数值表示BPS线路在多个时钟中的最大长度，并考虑线路的时钟速度和传播速度。如果检测到低于传输电压一半的下降沿事件，并且下降沿事件发生在超过最坏情况下的线路长度计数但小于差分测试脉冲的有效驱动周期的时间，则检测到本地供电的子节点设备。

如果关于图26A-26C描述的三种情况中的任何一种是有效的，则使用来自P驱动N三态(PDNT)测试的数据来识别一条或两条差分线与电源/接地之间的潜在短路。图26D是示出可以由PDNT测试产生的波形的曲线图。为了检测电源/接地短路，使用延迟数据来识别下降沿和小的下降阈值。通常，当在先前的测试中检测到子节点时，例如关于图26A-26C描述的测试，可以准确地识别电源/接地短路。

图27是示出根据本公开的各种示例的TDR诊断体系结构概述2700的图。TDR模拟输入2702和/或APB测试寄存器写入2704被输入到诊断源多路复用器2706。来自多路复用器2706的多路复用输出被输入到诊断块2708，该诊断块被配置为诊断各种线路和/或电路故障，包括如上所述的各种短路、开路、LPS和BPS。根据各种示例，诊断块2708包括六个可配置的诊断引擎。在一些示例中，诊断块2708包括八个可配置的诊断引擎。在某些示例中，诊断块中包含的其他诊断引擎是MOPEN、PGSP和PGSN。在某些示例中，PGSHORT分为两部分：一部分用于正极引脚P上的电源/接地故障，另一部分用于负极引脚N上的电源或接地故障。

在一些示例中，诊断块2708可以选择24个测试或测试寄存器写入数据中的一个。在一些示例中，有超过24个测试，而在一些实例中，有少于24个测试。在一些示例中，诊断块2708可以配置用于诊断的时间和电压范围。

来自诊断块2708的输出在一组状态寄存器2710处被接收，该组状态寄存器包括TDR状态寄存器、测试结果寄存器和测试距离寄存器。在各种示例中，状态寄存器2710是解码的面向客户的状态寄存器。在一些示例中，状态寄存器2710是原始状态寄存器，其包括来自诊断块2708的每个引擎的结果。该组状态寄存器输出到APB接口2716。

此外，在包括测试选择滤波器2712和测试结果缓冲器2714的测试线中测试来自多路复用器2706的多路复用输出。根据各种示例，测试结果缓冲器2714包括四个测试结果缓冲器。在一些示例中，测试结果缓冲器2714包括多于四个的测试结果缓冲器，并且在一些示例下，测试结果缓冲区2714包括少于四个测试结果缓冲器。在一些示例中，每个缓冲器选择24个测试中的一个进行缓冲。在某些示例中，结果可通过寄存器读取获得。在一些示例中，有超过24个测试，而在一些示例中将少于24个测试。测试结果缓冲器2714还向APB接口2716输出。

APB接口2716与APB配置寄存器2718通信，后者与TDR模拟控制器2720通信。TDR模拟控制器2720输出TDR模拟控制信号2722。

选择示例

示例1提供了一种使用时域反射计进行线路诊断的系统，包括：驱动器，被配置为驱动第一引脚和第二引脚；模拟前端，包括：第一比较器，被配置为接收第一参考电压和第一引脚输出；第二比较器，被配置为接收第二参考电压和第二引脚输出；缓冲器，被配置为存储第一比较器确定所述第一引脚输出与所述至少一个参考电压交叉的第一时间、以及第二比较器确定所述第二引脚输出与至少一个参考电压交叉的第二时间；数字前端，被配置为从所述缓冲器接收数据并识别故障。

示例2提供了根据前述和/或以下示例中任一个的系统，其中所述数字前端被配置为基于检测到所接收的数据中的上升沿和下降沿来识别故障。

示例3提供了根据前述和/或以下示例中任一个的系统，还包括被配置为设置第一和第二参考电压的电阻梯形器。

示例4提供了根据前述和/或以下示例中任一个的系统，该系统还包括数模转换器，该数模转换器被配置为设置第一和第二参考电压。

示例5提供了根据前述和/或以下示例中任一个的系统，其中所述驱动器被配置为差分地驱动所述引脚。

示例6提供了根据前述和/或以下示例中任一个的系统，其中驱动器被配置为以单端方式驱动引脚。

示例7提供了根据前述和/或以下示例中任一个的系统，其进一步包括计数器，所述计数器被配置为在驱动器被激活时开始计数，并且其中所述计数器用于确定第一时间和第二时间。

示例8提供了根据前述和/或以下示例中任一个的系统，还包括检测电路，该检测电路被配置为接收第一比较器输出并确定第一引脚输出何时与至少一个参考电压交叉。

示例9提供了根据前述和/或以下示例中任一个的系统，还包括检测电路，该检测电路被配置为接收第二比较器输出并确定第二引脚输出何时与至少一个参考电压交叉。

示例10提供了根据前述和/或以下示例中任一个的系统，该系统还包括双线总线，其中在到网络总线子节点的双线总线上执行线路诊断。

示例11提供了一种使用时域反射计进行线路诊断的方法，包括：驱动第一引脚和第二引脚中的至少一个；设置至少一个参考电压；在第一比较器处比较所述至少一个参考电压和第一引脚输出；在第二比较器处比较所述至少一个参考电压和第二引脚输出；在缓冲器中存储第一比较器确定所述第一引脚输出与所述至少一个参考电压交叉的第一时间，在所述缓冲器中存储第二比较器确定所述第二引脚输出与所述至少一个参考电压交叉的第二时间；以及从缓冲器接收数据并识别故障。

示例12提供了根据前述和/或以下示例中任一个的方法，进一步包括基于检测到所述接收到的数据中的上升沿和下降沿来识别故障。

示例13提供了根据前述和/或以下示例中任一个的方法，其中所述至少一个参考电压包括第一参考电压和第二参考电压，其中，在所述第一比较器处比较所述至少一个参考电压和所述第一引脚输出包括比较所述第一参考电压和所述第一引脚输出；在所述第二比较器处比较所述至少一个参考电压和所述第二引脚输出包括比较所述第二参考电压和所述第二引脚输出。

示例14提供了根据前述和/或以下示例中任一个的方法，其中驱动所述第一引脚和所述第二引脚中的至少一个包括差分地驱动所述引脚。

示例15提供了根据前述和/或以下示例中任一示例的方法，其中驱动所述第一引脚和所述第二引脚中的至少一个包括驱动第一引脚和第二引脚中的一个。

示例16提供了根据前述和/或以下示例中任一个的方法，还包括当驱动开始时开始计数器，其中所述计数器用于确定所述第一时间和所述第二时间。

示例17提供了根据前述和/或以下示例中任一个的方法，还包括接收第一比较器输出，并确定所述第一引脚输出何时与所述至少一个参考电压交叉。

示例18提供了根据前述和/或以下示例中任一个的方法，还包括接收第二比较器输出，并确定所述第二引脚输出何时与所述至少一个参考电压交叉。

示例19提供了根据前述和/或以下示例中任一个的方法，还包括识别双线通信系统中的外围设备中的故障。

示例20提供了一种用于使用时域反射计的双线通信系统中的线路诊断的系统，包括：驱动器，被配置为驱动第一引脚和第二引脚；计数器，被配置为当所述驱动器被激活时开始计数；用于设置至少一个参考电压的构件；第一比较器，被配置为接收所述至少一个参考电压和第一引脚输出；第二比较器，被配置为接收所述至少一个参考电压和第二引脚输出；检测电路，被配置为接收第一比较器输出和第二比较器输出，确定所述第一引脚输出何时与所述至少一个参考电压交叉，并且确定所述第二引脚输出何时和所述至少一个参考电压交叉；数字前端，被配置为从所述检测电路接收数据并识别故障。

示例21提供了根据前述和/或以下示例中任一个的系统，其中所述检测电路接收来自所述计数器的计数器输出，并且其中所述检测电路还被配置为使用所述计数器输出来确定所述第一引脚输出与所述至少一个参考电压交叉的第一时间。

示例22包括根据前述和/或以下示例中任一示例的主题，并且进一步规定在本文公开的任何双线通信系统中的外围设备上执行线路诊断。

示例23提供了根据前述和/或以下示例中任一个的系统和/或方法，还包括双线总线，其中在网络总线子节点上执行线路诊断。

示例24提供了根据前述和/或以下示例中任一个的系统和/或方法，其中数字前端被配置为基于高转换速率来识别故障。

示例25提供了根据前述和/或以下示例中任一示例的系统和/或方法，其中数字前端被配置为基于短时间窗口内电压的快速变化来识别故障。

示例26提供了根据前述和/或以下示例中任一个的系统和/或方法，其中所述第一比较器被配置为生成第一比较器输出，并且所述第二比较器被配置成生成第二比较器输出电压，并且其中所述数字前端被配置成接收所述第一和第二比较器输出并基于短时间窗内的电压的快速变化来识别故障。

示例27提供了根据前述和/或以下示例中任一个的方法和/或系统，其中识别故障包括确定所述第一比较器输出和所述第二比较器输出中的至少一个的转换速率。

示例28提供了根据前述和/或以下示例中任一个的方法和/或系统，其中识别故障包括识别短路和开路中的一个。

示例29提供了根据前述和/或以下示例中任一个的方法和/或系统，其中识别故障包括识别短路和开路中的一个。

示例30提供了根据前述和/或以下示例中任一个的方法和/或系统，其中数字前端还被配置为识别本地供电的子节点。

示例31提供了根据前述和/或以下示例中任一个的方法和/或系统，其中数字前端还被配置为识别总线供电的子节点。

示例32提供了一种使用时域反射计进行线路诊断的系统，包括：驱动器，被配置为驱动第一引脚和第二引脚；模拟前端，包括：数模转换器，所述数模转换器被配置为设置至少一个参考电压；第一比较器，被配置为接收所述至少一个参考电压和第一引脚输出；第二比较器，被配置为接收所述至少一个参考电压和第二引脚输出；缓冲器，被配置为存储第一比较器确定所述第一引脚输出与所述至少一个参考电压交叉的第一时间、以及第二比较器确定所述第二引脚输出与至少一个参考电压交叉的第二时间；数字前端，被配置为从所述缓冲器接收数据并识别故障。

示例33提供了一种使用时域反射计进行线路诊断的系统，包括：驱动器，被配置为驱动第一引脚和第二引脚；模拟前端，包括：用于设置至少一个参考电压的构件；第一比较器，被配置为接收所述至少一个参考电压和第一引脚输出；第二比较器，被配置为接收所述至少一个参考电压和第二引脚输出；缓冲器，被配置为存储第一比较器确定所述第一引脚输出与所述至少一个参考电压交叉的第一时间、以及第二比较器确定所述第二引脚输出与至少一个参考电压交叉的第二时间；数字前端，被配置为从所述缓冲器接收数据并识别故障。

示例34提供了根据前述和/或以下示例中任一个的方法和/或系统，其中用于设置所述至少一个参考电压的装置是DAC和电阻梯形器中的一个。

示例35提供了一种使用时域反射计进行线路诊断的系统，包括：驱动器，被配置为驱动第一引脚和第二引脚；模拟前端，包括：电阻梯形器，被配置为设置至少一个参考电压；第一比较器，被配置为接收所述至少一个参考电压和第一引脚输出；第二比较器，被配置为接收所述至少一个参考电压和第二引脚输出；缓冲器，被配置为存储第一比较器确定所述第一引脚输出与所述至少一个参考电压交叉的第一时间、以及第二比较器确定所述第二引脚输出与至少一个参考电压交叉的第二时间；数字前端，被配置为从所述缓冲器接收数据并识别故障.

示例36提供了根据前述和/或以下示例中任一个的系统，其中所述至少一个参考电压包括第一参考电压和第二参考电压，并且其中所述第一比较器被配置成接收所述第一参考电压，以及其中所述第二比较器被配置为接收所述第三参考电压。

示例37提供了根据前述和/或以下示例中任一个的方法和/或系统，还包括第三比较器，该第三比较器被配置为接收所述至少一个参考电压和所述第一引脚输出。

示例38提供了根据前述和/或以下示例中任一个的方法和/或系统，还包括第三比较器，该第三比较器被配置为接收第三参考电压和第一引脚输出。

示例39提供了根据前述和/或以下示例中任一个的方法和/或系统，还包括第四比较器，该第四比较器被配置为接收第四参考电压和第二引脚输出。

示例40提供了根据前述和/或以下示例中任一个的方法和/或系统，其中第一参考电压等于第二参考电压。

示例41提供了根据前述和/或以下示例中任一个的方法和/或系统，其中第一参考电压不同于第二参考电压。

变更和实施

如此描述了本申请技术的几个方面和示例，应当理解的是，本领域普通技术人员将容易发生各种改变、修改和改进。这些改变、修改、改进旨在落入本申请中描述的技术的精神和范围内。例如，本领域普通技术人员将容易地设想用于执行本文所述的功能和/或获得结果和/或一个或多个优点的各种其他手段和/或结构，并且这些变化和/或修改中的每一个都被认为在本文所述示例的范围内。

本领域技术人员将认识到，或能够使用不多于常规实验来确定，与本文所述的具体示例有许多等效物。因此，应当理解，前述示例仅通过示例的方式呈现，并且在所附权利要求及其等同物的范围内，除了具体描述之外，可以实践本发明的示例。此外，本文所述的两个或多个特征、系统、物品、材料、试剂盒和/或方法的任何组合，如果这些特征、系统，物品、材料，试剂盒和/或方法不相互矛盾，则包括在本公开的范围内。

前述概述了本文公开的主题的一个或多个示例的特征。提供这些示例是为了使本领域普通技术人员(PHOSITA)能够更好地理解本公开的各个方面。某些众所周知的术语以及底层技术和/或标准可以在没有详细描述的情况下被引用。预计PHOSITA将拥有或能够访问那些足以实践本公开的教导的技术和标准中的背景知识或信息。

PHOSITA将意识到，他们可以容易地将本公开用作设计或修改其他工艺、结构或变体的基础，以实现此处引入的示例的相同目的和/或实现相同优点。PHOSITA还将认识到，这样的等效构造不脱离本公开的精神和范围，并且在不脱离本披露的精神和范畴的情况下，它们可以在本文中进行各种改变、替换和变更。

上述示例可以以多种方式中的任何方式来实现。涉及过程或方法的性能的本申请的一个或多个方面和示例可以利用可由设备(例如，计算机、处理器或其他设备)执行的程序指令来执行或控制过程或方法。

在这方面，各种发明概念可以体现为用一个或多个程序编码的计算机可读存储介质(或多个计算机可读存储介质)(例如，计算机存储器、一个或多个软盘、光盘、磁带、闪存、现场可编程门阵列或其他半导体器件中的电路配置，或其他有形计算机存储介质)，当在一个或更多个计算机或其他处理器上执行时，该一个或一个以上程序执行实现上述各种示例中的一个或更多个的方法。

一个或多个计算机可读介质可以是可传送的，使得存储在其上的程序可以被加载到一个或更多个不同的计算机或其他处理器上，以实现上述各个方面。在一些示例中，计算机可读介质可以是非瞬态介质。

注意，上面参考图讨论的活动适用于涉及信号处理(例如，手势信号处理、视频信号处理、音频信号处理、模数转换、数模转换)的任何集成电路，特别是那些可以执行专用软件程序或算法的集成电路，其中一些可以与处理数字化实时数据相关联。

在一些情况下，本公开的教导可以被编码到一个或多个有形的、非暂时性的计算机可读介质中，所述介质上存储有可执行指令，所述可执行指令在被执行时指示可编程设备(例如处理器或DSP)执行本文公开的方法或功能。在本文的教导至少部分地体现在硬件设备(例如ASIC、IP块或SoC)中的情况下，非瞬态介质可以包括用逻辑硬件编程以执行本文公开的方法或功能的硬件设备。本教导还可以以寄存器传输级(RTL)或诸如VHDL或Verilog的其他硬件描述语言的形式来实践，其可以用于对制造过程进行编程以产生所公开的硬件元件。

在示例实现中，本文概述的处理活动的至少一些部分也可以用软件来实现。在一些示例中，这些特征中的一个或多个可以在所公开的附图的元件外部提供的硬件中实现，或者以任何适当的方式合并以实现预期的功能。各种组件可以包括软件(或往复式软件)，其可以进行协调以实现本文所概述的操作。在其他示例中，这些元件可以包括有助于其操作的任何合适的算法、硬件、软件、组件、模块、接口或对象。

任何适当配置的处理器组件都可以执行与数据相关联的任何类型的指令，以实现本文详述的操作。本文公开的任何处理器都可以将元素或物品(例如，数据)从一种状态或事物转换为另一状态或事物。在另一示例中，本文概述的一些活动可以用固定逻辑或可编程逻辑(例如，由处理器执行的软件和/或计算机指令)来实现，并且本文所标识的元件可以是某种类型的可编程处理器、可编程数字逻辑(例如，FPGA、可擦可编程只读存储器(EPROM)、电可擦可编程序只读存储器(EEPROM))、包括数字逻辑、软件、代码、电子指令、闪存、光盘、CD-ROM、DVD-ROM、磁卡或光卡的ASIC、适合于存储电子指令的其他类型的机器可读介质、或其任何合适的组合。

在操作中，处理器可以将信息存储在任何合适类型的非瞬态存储介质(例如，随机存取存储器(RAM)、只读存储器(ROM)、FPGA、EPROM、电可擦除可编程ROM(EEPROM)等)、软件、硬件中，或者在合适的情况下并基于特定需要存储在任何其他合适的组件、设备、元件或对象中。此外，基于特定的需要和实现，可以在任何数据库、寄存器、表、高速缓存、队列、控制列表或存储结构中提供在处理器中被跟踪、发送、接收或存储的信息，所有这些都可以在任何合适的时间内被引用。

本文讨论的任何记忆项目都应被解释为包含在广义的“存储器”中。类似地，本文中描述的任何潜在的处理元件、模块和机器都应被解释为包含在广义的“微处理器”或“处理器”中。此外，在各种示例中，本文描述的处理器、存储器、网卡、总线、存储设备、相关外围设备和其他硬件元件可以由处理器、存储器和其他相关设备来实现，这些处理器、存储器以及其他相关设备由软件或固件配置以仿真或虚拟化这些硬件元件的功能。

此外，应当理解，作为非限制性示例，计算机可以以多种形式中的任何形式体现，例如机架安装计算机、台式计算机、膝上型计算机或平板计算机。此外，计算机可以嵌入通常不被视为计算机但具有适当处理能力的设备中，包括个人数字助理(PDA)、智能电话、移动电话、iPad或任何其他适当的便携式或固定电子设备。

此外，计算机可以具有一个或多个输入和输出设备。除其他外，这些设备可以用于呈现用户界面。可用于提供用户界面的输出设备的示例包括用于输出的视觉呈现的打印机或显示屏以及用于输出的可听呈现的扬声器或其他声音产生设备。可以用于用户界面的输入设备的示例包括键盘和指示设备，例如鼠标、触摸板和数字化平板电脑。作为另一个例子，计算机可以通过语音识别或以其他可听格式接收输入信息。

这样的计算机可以通过任何合适形式的一个或多个网络互连，包括局域网或广域网，例如企业网络，以及智能网(IN)或互联网。这样的网络可以基于任何合适的技术，并且可以根据任何合适的协议操作，并且可以包括无线网络或有线网络。

计算机可执行指令可以是由一个或多个计算机或其他设备执行的多种形式，例如程序模块。通常，程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等。通常，在各种示例中，程序模块的功能可以根据需要进行组合或分布。

术语“程序”或“软件”在本文中以一般意义用于指代可用于对计算机或其他处理器进行编程以实现如上所述的各个方面的任何类型的计算机代码或计算机可执行指令集。此外，应当理解，根据一个方面，当执行时执行本申请的方法的一个或多个计算机程序不需要驻留在单个计算机或处理器上，而是可以以模块化方式分布在多个不同的计算机或处理器之间，以实现本申请的各个方面。

此外，数据结构可以以任何合适的形式存储在计算机可读介质中。为了便于说明，数据结构可显示为具有通过数据结构中的位置相关的字段。这样的关系同样可以通过在计算机可读介质中为字段分配具有传达字段之间关系的位置的存储来实现。然而，任何合适的机制都可以用于建立数据结构的字段中的信息之间的关系，包括通过使用指针、标签或建立数据元素之间关系的其他机制。

当以软件实现时，软件代码可以在任何合适的处理器或处理器集合上执行，无论是在单个计算机中提供还是分布在多个计算机之间。

实现本文所描述的全部或部分功能的计算机程序逻辑以各种形式体现，包括但不限于源代码形式、计算机可执行形式、硬件描述形式和各种中间形式(例如，掩码作品或由汇编程序、编译器、链接器或定位器生成的形式)。在一个示例中，源代码包括以各种编程语言实现的一系列计算机程序指令，所述各种编程语言例如是目标代码、汇编语言或高级语言，例如OpenCL、RTL、Verilog、VHDL、Fortran、C、C++、JAVA或HTML，用于各种操作系统或操作环境。源代码可以定义并使用各种数据结构和通信消息。源代码可以是计算机可执行的形式(例如，经由解释器)，或者源代码可以被转换(例如，通过翻译器、汇编程序或编译器)为计算机可执行形式。

在一些示例中，图中的任意数量的电路可以在相关联的电子设备的板上实现。该板可以是通用电路板，该通用电路板可以容纳电子设备的内部电子系统的各种组件，并且进一步提供用于其他外围设备的连接器。更具体地，板可以提供电连接，通过该电连接，系统的其他组件可以电通信。任何合适的处理器(包括数字信号处理器、微处理器、支持芯片组等)、存储器元件等都可以基于特定的配置需求、处理需求、计算机设计等适当地耦合到板上。

其他组件，如外部存储器、附加传感器、音频/视频显示控制器和外围设备，可以通过电缆作为插卡连接到板上，或者集成到板本身中。在另一示例示例中，图中的电路可以被实现为独立模块(例如，具有被配置为执行特定应用或功能的相关组件和电路的设备)，或者被实现为电子设备的特定应用硬件中的插件模块。

注意，在本文提供的众多示例中，可以根据两个、三个、四个或更多个电组件来描述相互作用。然而，这样做只是为了清楚和举例。应当理解，该系统可以以任何合适的方式进行合并。沿着类似的设计备选方案，图中所示的组件、模块和元件中的任何一个都可以组合成各种可能的配置，所有这些都清楚地在本公开的广泛范围内。

在某些情况下，通过仅参考有限数量的电气元件来描述给定流集合的一个或多个功能可能更容易。应当理解，图及其教导的电路是容易扩展的，并且可以容纳大量的部件以及更复杂/复杂的布置和配置。因此，所提供的示例不应限制电路的范围或抑制电路的广泛教导，因为电路可能应用于无数其他架构。

此外，如所描述的，一些方面可以体现为一个或多个方法。作为方法的一部分执行的动作可以以任何合适的方式进行排序。因此，可以构造其中以不同于图示的顺序执行动作的示例，这可以包括同时执行一些动作，即使在图示的示例中被示为顺序动作。

术语解释

本文定义和使用的所有定义应理解为控制字典定义、通过引用并入的文件中的定义和/或定义术语的普通含义。除非上下文另有明确要求，否则在整个说明书和权利要求书中：

“包括”、“包含”等应以包容性的含义进行解释，而不是排他性或详尽的含义；也就是说，在“包括但不限于”的意义上。

“连接的”、“耦合的”或其任何变体，是指两个或多个元件之间的任何直接或间接连接或耦合；元件之间的耦合或连接可以是物理的、逻辑的或其组合。

“此处”、“上面”、“下面”以及具有类似含义的词语在用于描述本规范时应指本规范的整体，而不是本规范的任何特定部分。

“或”指的是两个或两个以上项目的列表，涵盖了对该词的所有以下解释：列表中的任何项目、列表中的所有项目以及列表中项目的任何组合。

单数形式“一个”、“一些”和“该”也包括任何适当复数形式的含义。

表示方向的单词，如“垂直”、“横向”、“水平”、“向上”、“向下”、“向前”、“向后”、“向内”、“向外”、“垂直”，“横向”，“左”、“右”、“前”、“后”、“顶”、“下”、“下方”、“上方”、“下面”等，在本说明书和任何随附权利要求(如果存在)中使用的装置取决于所描述和图示的装置的特定方位。本文所描述的主题可以采用各种替代的取向。因此，这些方向性术语的定义并不严格，不应作狭义解释。

说明书和权利要求书中使用的不定冠词“一个”和“一”，除非明确指出相反，否则应理解为“至少一个”。

说明书和权利要求书中使用的短语“和/或”应理解为这样结合的元素中的“一个或两个”，即在某些情况下结合存在而在其他情况下分离存在的元素。以“和/或”列出的多个元素应以相同的方式解释，即“一个或多个”这样结合的元素。

除了由“和/或”条款明确标识的元素之外，还可以选择性地存在其他元素，无论这些元素与具体标识的元素是相关的还是无关的。因此，作为非限制性示例，在一个示例中，当与诸如“包含”之类的开放式语言结合使用时，对“A和/或B”的引用可以仅指A(可选地包括除B以外的元素)；在另一个实施方案中仅指B(可选地包括除A以外的元素)；在又一个实施方案中指A和B(可选地包括其它元件)；等。

如本文在说明书和权利要求中所使用的，短语“至少一个”在引用一个或多个元素的列表时应理解为指从元素列表中的任何一个或更多个元素中选择的至少一个元素，但不一定包括在元素列表内具体列出的每个元素中的至少一个，并且不排除元素列表中的元素的任何组合。该定义还允许除了短语“至少一个”所指的元素列表中具体标识的元素之外，元素可以可选地存在，无论是与具体标识的那些元素相关还是无关。

因此，作为非限制性示例，在一个实施方案中，“A和B中的至少一个”(或等效地，“A或B中的最少一个”，或等效地“A和/或B中至少一个“)可以指至少一个，任选地包括多于一个的A，不存在B(并且任选地包括除B以外的元素)；在另一个实施方案中，包括至少一个，任选地包括多于一个，不存在A的B(并且任选地包括除A以外的元素)；在又一个实施方案中，指至少一个，任选地包括多于一个的A，和至少一个(任选地包括大于一个的B)(并且任选地包括其它元素)；等。

如本文所用，除非另有说明，否则术语“介于”应包括在内。例如，“介于A和B之间”包括A和B，除非另有说明。

此外，本文使用的措辞和术语是为了描述的目的，不应被视为限制性的。本文中“包括”、“包含”或“具有”、“含有”、“涉及”及其变体的使用旨在涵盖下文列出的项目及其等价物以及其他项目。

在权利要求书以及上述说明书中，所有过渡短语，如“包含”、“包括”、“携带”、“具有”、“含有”、“涉及”、“持有”、“由…组成”等，都应理解为开放式的，即意味着包括但不限于。只有过渡短语“由组成”和“本质上由组成”应分别是封闭或半封闭过渡短语。

本领域技术人员可以确定许多其他的改变、替换、变化和修改，并且本公开旨在包括落入所附权利要求范围内的所有这样的改变、替代、变化和修改。

为了协助美国专利商标局(USPTO)以及根据本申请发布的任何专利的任何读者解释本申请所附的权利要求，申请人希望注意到，申请人：(a)不打算援引本申请提交之日存在的任何附加权利要求35U.S.C.§112(f)，除非在特定权利要求中特别使用了“手段”或“步骤”；以及(b)不打算通过本公开中的任何陈述以未以其他方式反映在所附权利要求中的任何方式限制本公开。

因此，本发明不应被认为局限于上述特定示例。在回顾本公开内容后，本发明所针对的本领域的技术人员将容易明白各种修改、等效工艺以及本发明可应用的许多结构。

Claims (20)

1.一种使用时域反射计进行线路诊断的系统，包括：

驱动器，被配置为驱动第一引脚和第二引脚；

模拟前端，包括：

第一比较器，被配置为接收第一参考电压和第一引脚输出；

第二比较器，被配置为接收第二参考电压和第二引脚输出；和

缓冲器，被配置为存储第一比较器确定所述第一引脚输出与所述至少一个参考电压交叉的第一时间、以及第二比较器确定所述第二引脚输出与至少一个参考电压交叉的第二时间；和

数字前端，被配置为从所述缓冲器接收数据并识别故障。

2.根据权利要求1所述的系统，其中所述数字前端被配置为基于检测到所接收的数据中的上升沿和下降沿来识别故障。

3.根据任一前述权利要求所述的系统，还包括电阻梯形器和数模转换器中的一个，被配置为设置所述第一参考电压和所述第二参考电压。

4.根据任一前述权利要求所述的系统，其中所述驱动器被配置为差分地和单端地驱动所述引脚之一。

5.根据任一前述权利要求所述的系统，还包括第三比较器和第四比较器，所述第三比较器被配置为接收第三参考电压和所述第一引脚输出，并且所述第四比较器被配置为接收第四参考电压和第二引脚输出。

6.根据任一前述权利要求所述的系统，还包括计数器，被配置为当所述驱动器被激活时开始计数，并且其中所述计数器用于确定所述第一时间和所述第二时间。

7.根据任一前述权利要求所述的系统，还包括检测电路，被配置为接收第一比较器输出并确定所述第一引脚输出何时与所述第一参考电压交叉。

8.根据任一前述权利要求所述的系统，还包括检测电路，被配置为接收第二比较器输出并确定所述第二引脚输出何时与所述第二参考电压交叉。

9.根据任一前述权利要求所述的系统，还包括双线总线，其中所述线路诊断是在到网络总线子节点的双线总线上执行的。

10.一种使用时域反射计进行线路诊断的方法，包括：

驱动第一引脚和第二引脚中的至少一个；

设置至少一个参考电压；

在第一比较器处比较所述至少一个参考电压和第一引脚输出；

在第二比较器处比较所述至少一个参考电压和第二引脚输出；

在缓冲器中存储第一比较器确定所述第一引脚输出与所述至少一个参考电压交叉的第一时间，

在所述缓冲器中存储第二比较器确定所述第二引脚输出与所述至少一个参考电压交叉的第二时间；和

从所述缓冲器接收数据并识别故障。

11.根据权利要求10所述的方法，还包括基于检测到所述接收到的数据中的上升沿和下降沿来识别故障。

12.根据权利要求10或权利要求11所述的方法，其中所述至少一个参考电压包括第一参考电压和第二参考电压，并且其中：

在所述第一比较器处比较所述至少一个参考电压和所述第一引脚输出包括比较所述第一参考电压和所述第一引脚输出；和

在所述第二比较器处比较所述至少一个参考电压和所述第二引脚输出包括比较所述第二参考电压和所述第二引脚输出。

13.根据权利要求10至12中任一项所述的方法，其中驱动所述第一引脚和所述第二引脚中的至少一个包括差分地驱动所述引脚。

14.根据权利要求10至13中任一项所述的方法，还包括当驱动开始时开始计数器，其中所述计数器用于确定所述第一时间和所述第二时间。

15.根据权利要求10至14中任一项所述的方法，还包括：

接收第一比较器输出，并确定所述第一引脚输出何时与所述至少一个参考电压交叉；和

接收第二比较器输出，并确定所述第二引脚输出何时与所述至少一个参考电压交叉。

16.根据权利要求15所述的方法，其中识别故障包括确定所述第一比较器输出和所述第二比较器输出中的至少一个的转换速率。

17.根据权利要求10至16中任一项所述的方法，还包括确定故障的位置。

18.根据权利要求10至17中任一项所述的方法，还包括识别双线通信系统中的外围设备中的故障。

19.一种用于使用时域反射计的双线通信系统中的线路诊断的系统，包括：

驱动器，被配置为驱动第一引脚和第二引脚；

计数器，被配置为当所述驱动器被激活时开始计数；

用于设置至少一个参考电压的构件；

第一比较器，被配置为接收所述至少一个参考电压和第一引脚输出；

第二比较器，被配置为接收所述至少一个参考电压和第二引脚输出；

检测电路，被配置为接收第一比较器输出和第二比较器输出，确定所述第一引脚输出何时与所述至少一个参考电压交叉，并且确定所述第二引脚输出何时和所述至少一个参考电压交叉；和

数字前端，被配置为从所述检测电路接收数据并识别故障。

20.根据权利要求19所述的系统，其中所述检测电路接收来自所述计数器的计数器输出，并且其中所述检测电路还被配置为使用所述计数器输出来确定所述第一引脚输出与所述至少一个参考电压交叉的第一时间。