KR20040061853A - 파워 업 검출 장치 - Google Patents

Abstract

본 발명에 따른 파워 업 검출 장치는, 입력된 전원전압을 일정 비율로 분배하는 전압 분배수단과, 전압 분배 수단에 의해 분배된 전위를 특정 전위와 비교하여 그 비교 결과를 출력하는 전위 감지수단과, 비교 결과의 전위가 일정 기간동안 유지되는 경우 상기 비교결과의 레벨을 변화시키는 버퍼수단을 포함하여, 입력된 외부 전원전압이 노이즈에 의해 상태가 변하더라도 일정 기간이상 현재 상태를 유지할 때에만 파워 업 신호를 발생하기 때문에 안정적으로 반도체 소자를 초기화할 수 있다.

Description

파워 업 검출 장치{Apparatus for detecting power up}

본 발명은 전원전압이 일정 전압 이상이 되는 시점을 검출하는 파워 업 검출 장치에 관한 것으로, 보다 상세하게는 파워 노이즈에 영향을 받지 않고 안정된 동작을 수행하는 파워 업 검출 장치에 관한 것이다.

일반적으로 파워 업 검출 장치는 외부로부터 인가되는 전원전압을 검출하여 전원전압이 특정전위 이상이 되기 전에 반도체 소자를 초기화 하고, 전원전압이 특정 전위 이상인 경우 반도체 소자가 동작하도록 하는 장치이다.

도 1은 종래 기술에 따른 파워 업 검출 장치를 나타낸 회로도이다.

파워 업 검출 장치는 전원전압 VCC을 일정 비율로 분배하는 전압 분배부(1)와, 한 단자가 전원전압 VCC이 인가되는 저항 R1과, 저항 R1의 다른 단자와 접지전압 VSS 사이에 연결되고, 게이트에 전압 분배부(1)에 의해 분배된 전위 N0가 인가되는 엔모스 트랜지스터 NM1와, 저항 R1과 엔모스 트랜지스터 NM1의 공통 노드의 전위 N1를 반전시키는 인버터 INV1와, 인버터 INV1로부터 출력된 신호 N2를 버퍼링하여 파워 업 검출 신호 PWR를 출력하는 버퍼(2)를 포함한다.

여기서, 전압 분배부(1)는 전원전압 VCC과 접지전압 사이에 직렬 연결된 두개의 저항 R2, R3을 포함하여, 두개의 저항 R2, R3의 공통 노드에서 분배된 전위 N0를 출력한다.

버퍼(2)는 인버터 INV1로부터 출력된 신호 N2를 순차 반전하는 두개의 인버터 INV2, INV3를 포함한다.

이와 같이 구성된 종래 기술에 따른 파워 업 검출 장치의 동작을 설명하면 다음과 같다.

파워 업 검출 장치는, 외부 전원전압 VCC이 칩에 인가되면 외부 전원전압 VCC의 전위를 검출하여 일정 전위에 도달할 때 파워 업 신호 PWR를 발생한다.

여기서, 파워 업 신호는, 칩은 초기화(initialize)를 위해, 즉, 내부 전원을 안정화시키기 위해, 내부 전원 전위가 일정전위로 설정(set-up)될 때까지 일정한 노드 또는 회로들을 하이 또는 로우 상태로 프리차지 한다.

그러나 도 2에 도시된 바와 같이 외부 전원전압 VCC이 리플(ripple) 노이즈를 가지고 입력되면 일정 전위에 도달할 때마다 파워 업 신호 PWR의 상태가변하여(toggling) 전류 소모가 증가하고 최악의 경우 오동작을 하게 되는 문제점이 발생한다.

특히 전원전압이 낮아지면서 파워 업 신호가 발생되는 전원전위 레벨과 동작 전원전위 레벨 사이의 간격이 작아지게 되어 전원전위에 노이즈가 발생할 경우 원하지 않는 파워 업 신호 PWR가 발생하여 반도체 소자를 초기화 시키는 문제점이 발생한다.

상기 문제점을 해결하기 위한 본 발명의 목적은, 시간 히스테리시스 장치를 이용하여 일정시간 이상 일정 레벨 이상의 전위를 유지하여야 파워 업 신호를 발생하도록 하여 전압 레벨이 불안정하거나 노이즈가 있는 경우에도 안정적으로 파어 업 신호를 발생할 수 있는 파워 업 검출 장치를 제공하는 것이다.

도 1은 종래 기술에 따른 파워 업 검출 장치를 나타낸 회로도.

도 2는 도 1에 도시된 파워 업 검출 장치의 동작 타이밍도.

도 3은 본 발명에 따른 파워 업 검출 장치를 나타낸 회로도.

도 4는 도 3에 도시된 지연부의 상세 회로도.

도 5는 도 3 및 도 4에 도시된 본 발명에 따른 파워 업 검출 장치의 동작 타이밍도.

상기 목적을 달성하기 위한 본 발명의 파워 업 검출 장치는,

입력된 전원전압을 일정 비율로 분배하는 전압 분배수단;

상기 전압 분배 수단에 의해 분배된 전위를 특정 전위와 비교하여 그 비교 결과를 출력하는 전위 감지수단; 및

상기 전위 감지 수단으로부터 출력된 비교 결과의 전위가 일정 기간동안 유지되는 경우 상기 비교결과의 레벨을 변화시키는 버퍼수단을 포함하는 것을 특징으로 한다.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한다음의 상세한 설명을 통해 보다 분명해 질 것이다.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.

도 3은 본 발명에 따른 파워 업 검출 장치를 나타낸 회로도이다.

파워 업 검출 장치는, 전원전압 VCC을 일정 비율로 분배하는 전압 분배부(10)와, 한 단자가 전원전압 VCC이 인가되는 저항 R11과, 저항 R11의 다른 단자와 접지전압 VSS 사이에 연결되고, 게이트에 전압 분배부(10)에 의해 분배된 전위 N0가 인가되는 엔모스 트랜지스터 NM10와, 저항 R11과 엔모스 트랜지스터 NM10의 공통 노드의 전위 N1를 반전시키는 인버터 INV11와, 인버터 INV11로부터 출력된 신호 N2를 필터링하여 파워 업 신호 PWR를 출력하는 필터부(20)를 포함한다.

여기서, 전압 분배부(10)는 전원전압 VCC과 접지전압 사이에 직렬 연결된 두개의 저항 R12, R13을 포함하여, 두개의 저항 R12, R13의 공통 노드에서 분배된 전위 N0를 출력한다.

필터부(20)는 인버터 INV11로부터 출력된 전위 N2가 일정시간동안 하이 레벨을 유지할 때에만 파워 업 신호 PWR의 전위를 하이 레벨로 천이시키는 하이 필터부(21)와, 인버터 INV11로부터 출력된 전위 N2가 일정시간동안 로우 레벨을 유지할 때에만 파워 업 신호 PWR의 전위를 로우 레벨로 천이시키는 로우 필터부(22)를 포함한다.

하이 필터부(21)는 인버터 INV11로부터 출력된 신호 N2를 일정시간 지연시키는 지연부(23)와, 인버터 INV11로부터 출력된 신호 N2 및 지연부(23)로부터 출력된신호를 부정 논리 곱하는 낸드게이트 ND11를 포함한다.

로우 필터부(22)는 하이 필터부(21)로부터 출력된 신호 N3를 일정시간 지연시키는 지연부(24)와, 하이 필터부(21)로부터 출력된 신호 N3 및 지연부(24)로부터 출력된 신호를 부정 논리 곱하는 낸드게이트 ND12를 포함한다.

도 4는 도 3에 도시된 지연부의 상세 회로를 나타낸 도면이다. 여기서는 낸드게이트를 사용하는 구조를 사용하였으나 시스템 및 사용되는 용도에 따라 여러 가지 구조의 지연회로가 사용될 수 있다.

각 지연부(23, 24)는 인버터 INV11로부터 출력된 신호 N2를 순차 반전시키는 인버터 INV21, INV22와, 인버터 INV11로부터 출력된 신호 N2 및 인버터 INV22로부터 출력된 신호를 부정 논리 곱하는 낸드게이트 ND21와, 낸드게이트 ND21로부터 출력된 신호를 반전시키는 인버터 INV23와, 인버터 INV11로부터 출력된 신호 N2 및 인버터 INV23로부터 출력된 신호를 부정 논리 곱하는 낸드게이트 ND22와, 낸드게이트 ND22로부터 출력된 신호를 반전시켜 출력신호 OUT를 출력하는 인버터 INV24를 포함한다.

도 5는 도 3 및 도 4에 도시된 본 발명에 따른 파워 업 검출 장치의 동작 타이밍을 나타낸 도면이다.

외부 전원전압 VCC이 리플(ripple) 노이즈를 가지고 입력될 경우 일정 전위에 도달하고 일정 시간, 즉, 지연부(23)의 지연시간 동안 일정 전위 이상을 유지할 때 파워 업 신호 PWR의 상태가 하이 레벨로 천이한다. 따라서 전원전압 VCC이 하이 레벨의 짧은 펄스 형태의 노이즈가 입력되어 일정 전위 이상이 도달하였더라도 일정시간 동안 하이 레벨을 유지하지 않기 때문에 파워 업 신호 PWR가 하이 레벨로 천이하지 않는다.

또한, 전원전압 VCC이 로우 레벨의 짧은 펄스 형태의 노이즈가 입력되어 일정 전위 이하로 떨어지게 되더라도 일정시간, 즉 지연부(24)의 지연시간동안 일정전위 이하를 유지하고 있지 않기 때문에 파워 업 신호 PWR가 로우 레벨로 천이하지 않는다.

각 지연부(23, 24)의 지연시간은 입력되는 노이즈 펄스의 하이 레벨 및 로우 레벨 구간의 크기에 따라 설계 시 설정할 수 있고, 가변 지연회로를 사용하는 경우 프로그래밍에 의해 지연시간을 조절할 수 있다.

이상에서 살펴본 바와 같이, 본 발명에 따른 파워 업 검출 장치는 입력된 외부 전원전압이 노이즈에 의해 상태가 변하더라도 일정 기간이상 현재 상태를 유지할 때에만 파워 업 신호를 발생하기 때문에 안정적으로 반도체 소자를 초기화할 수 있는 효과가 있다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (11)

1. 입력된 전원전압을 일정 비율로 분배하는 전압 분배수단;

   상기 전압 분배 수단에 의해 분배된 전위와 특정 전위를 비교하여, 비교 결과를 출력하는 전위 감지수단; 및

   상기 전위 감지 수단으로부터 출력된 상기 비교 결과가 일정 기간동안 일정한 전위로 유지되는 경우 상기 비교결과의 레벨을 변화시키는 버퍼수단을 포함하는 것을 특징으로 하는 파워 업 검출 장치.
2. 제 1 항에 있어서,

   상기 버퍼 수단은, 상기 전위 감지 수단으로부터 출력된 비교 결과가 일정 기간이상 하이 레벨로 유지될 때 상기 비교 결과의 레벨을 변화시키는 제1 노이즈 필터; 및

   상기 제1 노이즈 필터로부터 출력된 신호의 상태가 일정 기간이상 로우 레벨로 유지될 때 상기 비교 결과의 레벨을 변화시키는 제2 노이즈 필터를 포함하는 것을 특징으로 하는 파워 업 검출 장치.
3. 제 2 항에 있어서,

   상기 제1 노이즈 필터는 상기 전위 감지 수단으로부터 출력된 비교 결과를 일정 시간 지연시키는 지연 수단; 및

   상기 비교 결과 및 상기 지연 수단으로부터 출력된 신호를 논리 연산하는 연산 수단을 포함하는 것을 특징으로 하는 파워 업 검출 장치.
4. 제 3 항에 있어서,

   상기 지연 수단의 일정 지연 시간은 상기 외부 전원전압의 노이즈의 하이 레벨 유지 구간보다 길게 설정하는 것을 특징으로 하는 파워 업 검출 장치.
5. 제 2 항에 있어서,

   상기 제2 노이즈 필터는 상기 제1 노이즈 필터로부터 출력된 신호를 일정 시간 지연시키는 지연 수단; 및

   상기 비교 결과 및 상기 지연 수단으로부터 출력된 신호를 논리 연산하는 연산 수단을 포함하는 것을 특징으로 하는 파워 업 검출 장치.
6. 제 5 항에 있어서,

   상기 지연 수단의 일정 지연 시간은 상기 외부 전원전압의 노이즈의 로우 레벨 유지 구간보다 길게 설정하는 것을 특징으로 하는 파워 업 검출 장치.
7. 제 3 항 내지 제 6 항 중 어느 한 항에 있어서,

   상기 지연 수단은 지연 시간을 조절할 수 있는 가변 지연 라인을 포함하는 것을 특징으로 하는 파워 업 검출 장치.
8. 제 1 항에 있어서,

   상기 버퍼수단은, 상기 전위 감지 수단으로부터 출력된 비교결과를 일정시간 지연시키는 제1 지연수단;

   상기 비교결과 및 상기 제1 지연수단으로부터 출력된 신호를 부정 논리 곱하는 제1 낸드게이트;

   상기 제1 낸드게이트로부터 출력된 신호를 일정 시간 지연시키는 제2 지연수단; 및

   상기 제1 낸드게이트로부터 출력된 신호 및 상기 제2 지연수단으로부터 출력된 신호를 부정 논리 곱하는 제2 낸드게이트를 포함하는 것을 특징으로 하는 파워 업 검출 장치.
9. 제 8 항에 있어서,

   상기 제1 지연 수단의 일정 지연 시간은 상기 외부 전원전압의 노이즈의 하이 레벨 유지 구간보다 길게 설정하는 것을 특징으로 하는 파워 업 검출 장치.
10. 제 8 항에 있어서,

    상기 제2 지연 수단의 일정 지연 시간은 상기 외부 전원전압의 노이즈의 로우 레벨 유지 구간보다 길게 설정하는 것을 특징으로 하는 파워 업 검출 장치.
11. 제 8 항 내지 제 11 항 중 어느 한 항에 있어서,

    상기 지연 수단은 지연 시간을 조절할 수 있는 가변 지연 라인을 포함하는 것을 특징으로 하는 파워 업 검출 장치.