KR20040037585A - 전자기 간섭 방지 방법 및 그 장치 - Google Patents

전자기 간섭 방지 방법 및 그 장치 Download PDF

Info

Publication number
KR20040037585A
KR20040037585A KR1020020066134A KR20020066134A KR20040037585A KR 20040037585 A KR20040037585 A KR 20040037585A KR 1020020066134 A KR1020020066134 A KR 1020020066134A KR 20020066134 A KR20020066134 A KR 20020066134A KR 20040037585 A KR20040037585 A KR 20040037585A
Authority
KR
South Korea
Prior art keywords
output
voltage
flip
flop
signal
Prior art date
Application number
KR1020020066134A
Other languages
English (en)
Other versions
KR100910857B1 (ko
Inventor
장경운
김응선
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1020020066134A priority Critical patent/KR100910857B1/ko
Priority to US10/665,080 priority patent/US7289582B2/en
Publication of KR20040037585A publication Critical patent/KR20040037585A/ko
Application granted granted Critical
Publication of KR100910857B1 publication Critical patent/KR100910857B1/ko

Links

Classifications

    • G—PHYSICS
    • G12—INSTRUMENT DETAILS
    • G12B—CONSTRUCTIONAL DETAILS OF INSTRUMENTS, OR COMPARABLE DETAILS OF OTHER APPARATUS, NOT OTHERWISE PROVIDED FOR
    • G12B17/00—Screening
    • G12B17/02—Screening from electric or magnetic fields, e.g. radio waves
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2215/00—Reducing interference at the transmission system level
    • H04B2215/064—Reduction of clock or synthesizer reference frequency harmonics
    • H04B2215/067—Reduction of clock or synthesizer reference frequency harmonics by modulation dispersion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

전자기 간섭 방지 장치에서, 제어 신호 생성부는 계수기, 제2 플립플롭 및 다중화기를 포함한다. 계수기는 서로 반대되는 레벨의 제1 및 제2 출력 신호를 각각 출력하며 서로 직렬로 연결되어 있는 n개의 제1 플립플롭을 포함하며, 제1 플립플롭은 이전 제1 플립플롭의 제1 또는 제2 출력 신호의 한 주기마다 출력이 반전된다. 제2 플립플롭은 계수기의 마지막 제1 플립플롭의 제1 또는 제2 출력 신호의 한 주기마다 출력이 반전되며 서로 반대되는 레벨의 제3 및 제4 출력 신호를 출력한다. 다중화기는 제2 플립플롭의 제3 출력 신호가 제1 레벨일 때 n개의 제1 플립플롭의 제1 출력 신호를 n비트의 제어 신호로 통과시키고 제3 출력 신호가 제2 레벨일 때 n개의 제1 플립플롭의 제2 출력 신호를 n비트의 제어 신호로 통과시킨다. 전압 조절부는 제어 신호의 순차적인 계수치에 대응하는 순차적인 레벨을 가지는 전압을 출력하며, 발진기는 전압 조절부에서 출력되는 전압에 각각 대응하는 주파수를 가지는 클럭 신호를 생성한다.

Description

전자기 간섭 방지 방법 및 그 장치 {METHOD AND APPARATUS FOR REDUCING ELECTROMAGNETIC INTERFERENCE}
본 발명은 전자기 간섭(EMI, electromagnetic interference)을 감소시키는 방법 및 그 장치에 관한 것이다.
전자기 간섭은 전자적인 방해로 장치, 기기 또는 시스템의 성능의 저하를 일으키는 것이다. 특히, 높은 주파수의 전자 노이즈가 미세한 칩을 매개로 기기에서 외부로 방출되어 다른 장치에 영향을 주기도 하고, 다른 장치에서 발생된 전자 노이즈가 미세한 칩을 매개로 장치 내로 유입되어 오 동작을 유발하게 된다.
이러한 전자기 간섭은 반도체 소자의 동작 속도나 드라이브 동력에 의해 증가되거나 신호의 동작 주파수, 부하의 임피던스, 배선의 길이, 바이패스 캐패시터까지의 거리 등에 의해 증가된다.
전자기 간섭을 줄이기 위한 방법으로는 라인 필터를 사용하여 파워 서플라이에 영향을 주는 노이즈를 감소시키는 방법, 스위칭 시 전원 선이나 접지선을 타고 노이즈가 진입할 수 있는 부분을 넓은 패턴으로 형성하는 방법, PCB 패턴에서 노이즈에 민감한 부분을 격리(isolation)하는 방법, 접지 면적을 증가시키는 방법 등이 있다.
이러한 방법을 사용하는 경우에 라인 필터와 같은 외부 노이즈 제거 소자를 추가로 설치하여야 한다는 문제점이 있다. 또는 PCB의 회로 배치 등에 의해 패턴을 넓히거나 노이즈에 민감한 부분을 격리시키는 데는 한계가 있다.
본 발명이 이루고자 하는 기술적 과제는 외부 노이즈 제거 소자를 사용하지 않고 전자기 간섭을 줄이는 것이다.
도 1은 본 발명의 실시예에 따른 전자기 간섭 방지 장치의 개략적인 블록도이다.
도 2는 본 발명의 실시예에 따른 전자기 간섭 방지 장치의 제어 신호 생성부의 개략적인 블록도이다.
도 3은 본 발명의 실시예에 따른 제어 신호 생성부의 상세 블록도이다.
도 4는 본 발명의 실시예에 따른 제어 신호 생성부의 플립플롭의 출력 신호 및 제어 신호의 타이밍도이다.
도 5는 본 발명의 실시예에 따른 전압 조절부의 개략적인 회로도이다.
도 6은 본 발명의 실시예에 따른 전압 조절부의 출력 전압을 나타내는 도면이다.
도 7은 본 발명의 실시예에 따른 발진기의 개략적인 회로도이다.
도 8은 본 발명의 실시예에 따른 발진기에서 생성되는 클럭 신호를 나타내는 도면이다.
도 9는 본 발명의 실시예에 따라 동작 주파수가 변동된 경우의 에너지 스펙트럼을 나타내는 도면이다.
이러한 과제를 해결하기 위해 본 발명은 발진기의 동작 주파수를 연속적으로 변화시킨다.
본 발명의 한 특징에 따른 전자기 간섭 방지 장치는 제어 신호 생성부, 전압 조절부 및 발진기를 포함한다. 제어 신호 생성부는 n비트의 신호를 차례로 계수하여 순차적인 계수치를 가지는 n비트의 제1 출력 신호 및 제1 출력 신호에 대하여 반전된 레벨을 가지는 제2 출력 신호를 출력하는 계수기를 포함하며, 계수기의 주기에 따라 제1 및 제2 출력 신호를 교대로 제어 신호로서 출력한다. 전압 조절부는 제어 신호의 순차적인 계수치에 대응하는 순차적인 레벨을 가지는 전압을 출력하며, 발진기는 전압 조절부에서 출력되는 전압에 각각 대응하는 주파수를 가지는 클럭 신호를 생성한다.
계수기는 직렬로 연결되는 n개의 제1 플립플롭을 포함하는 것이 바람직하다. 각각의 제1 플립플롭은 1비트의 제1 및 제2 출력 신호를 출력하며, 이전 제1 플립플롭의 제1 출력 신호가 제1 레벨로 되는 에지에 트리거되어 출력을 반전시킨다.
제어 신호 생성부는, 계수기의 마지막 제1 플립플롭에 직렬로 연결되어 마지막 제1 플립플롭의 제1 출력 신호가 제1 레벨로 되는 에지 에 트리거되어 출력을 반전시키는 제2 플립플롭, 그리고 제2 플립플롭의 출력의 레벨이 반전될 때마다 n개의 제1 플립플롭의 제1 및 제2 출력 신호를 교대로 출력하는 다중화기를 더 포함하는 것이 좋다.
다중화기는, 제1 플립플롭의 제1 및 제2 출력 신호를 입력으로 하여 제2 플립플롭의 출력이 하이 레벨일 때 제1 출력 신호를 통과시키는 제1 트랜스미션 게이트 및 제2 플립플롭의 출력이 로우 레벨일 때 상기 제2 출력 신호를 통과시키는 제2 트랜스미션 게이트를 포함하는 것이 바람직하다.
전압 조절부는 계수치에 대응하여 2n개의 전압 레벨을 차례로 가지는 계단형 전압을 생성하며, 계단형 전압은 계수기의 주기에 따라 급격한 변동이 없이 증가 혹은 감소되어야 한다. 발진기는 전압 조절부의 전압을 하이 레벨 전압으로 수신하여 하이 레벨 전압과 기준 로우 레벨 전압의 차이에 반비례하는 주파수를 가지는 클럭 신호를 생성하는 것이 바람직하다.
본 발명의 다른 특징에 따른 전자기 간섭 방지 장치에서, 제어 신호 생성부는 계수기, 제2 플립플롭 및 다중화기를 포함한다. 계수기는 서로 반대되는 레벨의 제1 및 제2 출력 신호를 각각 출력하며 서로 직렬로 연결되어 있는 n개의 제1 플립플롭을 포함하며, 제1 플립플롭은 이전 제1 플립플롭의 제1 또는 제2 출력 신호의 한 주기마다 출력이 반전된다. 제2 플립플롭은 계수기의 마지막 제1 플립플롭의 제1 또는 제2 출력 신호의 한 주기마다 출력이 반전되며 서로 반대되는 레벨의 제3 및 제4 출력 신호를 출력한다. 다중화기는 제2 플립플롭의 제3 출력 신호가 제1 레벨일 때 n개의 제1 플립플롭의 제1 출력 신호를 n비트의 제어 신호로 통과시키고 제3 출력 신호가 제2 레벨일 때 n개의 제1 플립플롭의 제2 출력 신호를 n비트의 제어 신호로 통과시킨다.
본 발명에 따르면 전자기 간섭을 방지하는 방법이 제공된다. 이 방법에 의하면, 먼저 n비트 계수기를 통하여 n비트 신호를 차례로 계수하고 계수기의 한 주기마다 n비트 신호와 n비트 신호의 반전된 신호를 번갈아 제어 신호로서 출력한다. 다음, 제어 신호의 계수치 에 대응하여 차례로 증가 또는 감소하는 계단형 레벨을 가지는 출력 전압을 생성하고, 출력 전압의 레벨에 각각 대응하는 주파수를 가지는 클럭 신호를 생성한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
이제 본 발명의 실시예에 따른 전자기 간섭 방지 방법 및 그 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 전자기 간섭 방지 장치의 개략적인 블록도이다. 도 2는 본 발명의 실시예에 따른 전자기 간섭 방지 장치의 제어 신호 생성부의 개략적인 블록도이며, 도 3은 본 발명의 실시예에 따른 제어 신호 생성부의 상세 블록도이다.
도 1에 나타낸 바와 같이, 본 발명의 실시예에 따른 전자기 간섭 방지 장치는 제어 신호 생성부(100), 전압 조절부(200) 및 발진기(300)를 포함한다. 제어신호 생성부(100)는 발진기(300)로부터 초기에 출력되는 클럭 신호(CLK)를 수신하여 n개의 제어 신호(S1-Sn)를 생성한다. 전압 조절부(200)는 제어 신호(S1-Sn)에 따라 n개의 레벨의 가지는 전압(Vhigh)을 출력하며, 발진기(300)는 이 출력 전압(Vhigh)에 따라 다양한 주파수를 가지는 클럭 신호를 생성한다.
도 2 및 도 3을 참조하여 제어 신호 생성부(100)에서 대해서 상세히 설명한다.
도 2 및 도 3에 나타낸 바와 같이, 제어 신호 생성부(100)는 계수기(110), 플립플롭(120) 및 다중화기(130)를 포함한다. 계수기(110)는 n개의 플립플롭(FF1-FFn)으로 이루어지며, 플립플롭(FF1-FFn) 중 최종 플립플롭(FFn)의 출력이 플립플롭(120)의 입력으로 된다. 플립플롭(FF1-FFn)은 각각 정상 상태와 반전된 상태의 두 신호(Q1-Qn, QB1-QBn)를 출력하며, 각각 클럭 신호(CLK)와 이전 플립플롭(FF1-FFn-1)의 출력 신호(Q1-Qn-1)의 상승 에지(rising edge)에 트리거되어 출력 신호(Q1-Qn, QB1-QBn)의 상태를 반전시킨다. 다시 말하면 플립플롭(FF1-FFn)에 입력되는 신호(CLK, Q1-Qn-1)의 한 주기마다 플립플롭(FF1-FFn)의 출력(Q1-Qn, QB1-QBn)이 반전된다. 마찬가지로 플립플롭(120)은 정상 상태와 반전된 상태의 두 신호(Q, QB)를 출력하며, 계수기(110)의 최종 플립플롭(FFn)의 출력 신호(Qn)의 상승 에지에 트리거되어 출력 신호(Q, QB)의 상태를 반전시킨다.
다중화기(130)는 2n개의 트랜스미션 게이트(transmission gate)(TG1-TGn, TGB1-TGBn)로 이루어진다. 트랜스미션 게이트(TG1-TGn)는 플립플롭(FF1-FFn)의 출력 신호(Q1-Qn)를 입력받고, 트랜스미션 게이트(TGB1-TGBn)는 플립플롭(FF1-FFn)의 출력 신호(QB1-QBn)를 입력받는다. 두 트랜스미션 게이트(TG1-TGn, TGB1-TGBn)는 플립플롭(120)의 출력 신호(Q, QB)의 상태에 따라 각각 플립플롭(FF1-FFn)의 출력 신호(Q1-Qn또는 QB1-QBn)를 제어 신호(S1-Sn)로서 전달한다.
아래에서는 도 4를 참조하여 본 발명의 실시예에 따른 제어 신호 생성부(100)의 동작에 대해서 상세하게 설명한다. 도 4에서는 설명의 편의상 계수기(110)에 포함되는 플립플롭(FF1-FF4) 개수를 4개로 가정하고 이에 따라 4개의 제어 신호(S1-S4)가 생성되는 것으로 가정하여 설명한다.
도 4는 본 발명의 실시예에 따른 제어 신호 생성부의 플립플롭의 출력 신호 및 제어 신호의 타이밍도이다.
도 4에 나타낸 바와 같이, 플립플롭(FF1)의 출력 신호(Q1)는 클럭 신호(도시하지 않음)의 상승 에지에 트리거되어 상승하고 클럭 신호(CLK)의 다음 상승 에지에 트리거되어 하강한다. 마찬가지로 플립플롭(FF2)의 출력 신호(Q2)는 플립플롭(FF1)의 출력 신호(Q1)의 상승 에지에 트리거되어 상승 및 하강한다. 이러한 식으로 플립플롭(120)의 출력 신호(Q)는 계수기(110)의 최종 플립플롭(FF4)의 출력 신호(Q4)의 상승 에지에 트리거되어 상승 및 하강한다. 그리고 플립플롭(120)의 출력 신호(QB)는 출력 신호(Q)의 반전된 상태로 된다.
도 3을 보면, 플립플롭(120)의 출력 신호(Q, QB)는 각각 트랜스미션 게이트(TG1-TG4, TBG1-TBG4)로 입력된다. 이때, 트랜스미션 게이트(TG1-TG4)는 플립플롭(120)의 출력 신호(Q)가 하이 레벨이고 출력 신호(QB)가 로우 레벨일 때 플립플롭(FF1-FF4)의 출력 신호(Q1-Q4)를 제어 신호(S1-S4)로 통과시킨다. 트랜스미션 게이트(TBG1-TBG4)는 플립플롭(120)의 출력 신호(Q)가 로우 레벨이 출력 신호(QB)가 하이 레벨일 때 플립플롭(FF1-FF4)의 출력 신호(QB1-QB4)를 제어 신호(S1-S4)로 통과시킨다.
따라서, 도 4에 나타낸 것처럼 플립플롭(120)의 출력 신호(Q)가 하이 레벨일 때는 출력 신호(Q1-Q4)가 각각 제어 신호 생성부(100)의 제어 신호(S1-S4)로 출력되고, 플립플롭(120)의 출력 신호(Q)가 로우 레벨일 때 출력 신호(Q1-Q4)의 반전된 신호(QB1-QB4)가 제어 신호(S1-S4)로 출력된다. 즉, 계수기(110)가 n비트를 계수하는 주기에 따라 계수기(110)의 출력 신호(Q1-Qn)와 반전된 출력 신호(QB1-QBn)를 번갈아서 제어 신호(S1-Sn)로 출력된다.
이하, 이와 같이 생성된 제어 신호(S1-Sn)에 따라 다양한 주파수를 가지는 클럭 신호를 생성하는 방법에 대하여 도 5 내지 도 8을 참조하여 상세하게 설명한다.
도 5는 본 발명의 실시예에 따른 전압 조절부의 개략적인 회로도이며, 도 6은 본 발명의 실시예에 따른 전압 조절부의 출력 전압을 나타내는 도면이다. 도 7은 본 발명의 실시예에 따른 발진기의 개략적인 회로도이며, 도 8은 본 발명의 실시예에 따른 발진기에서 생성되는 클럭 신호를 나타내는 도면이다.
도 5에 나타낸 바와 같이, 전압 조절부(200)는 24(일반적인 경우에는 2n)개의 저항(R), 15(=23+22+2+1)개의 NMOS 트랜지스터(N1-N15) 및 15(=23+22+2+1)개의 PMOS 트랜지스터(P1-P15)를 포함한다. 저항(R)은 전원 전압(Vref)과 기준 전압 사이에 직렬로 연결되며, 각 저항(R)의 일단에 NMOS 트랜지스터(N1-N8) 및 PMOS 트랜지스터(P1-P8)가 교대로 연결되어 있다. 그리고 NMOS 트랜지스터(N1-N8) 및 PMOS 트랜지스터(P1-P8)는 하나씩 연결되며 그들의 접점에 NMOS 트랜지스터(N9-12) 및 PMOS 트랜지스터(P9-P12)가 교대로 연결되어 있다. 마찬가지로 NMOS 트랜지스터(N9-12) 및 PMOS 트랜지스터(P9-P12)는 하나씩 연결되며 그들의 접점에 NMOS 트랜지스터(N13, N14) 및 PMOS 트랜지스터(P13, P14)가 교대로 연결되어 있다. 또한 NMOS 및 PMOS 트랜지스터(N13, P13, N14, P14)의 교점에 각각 NMOS 및 PMOS 트랜지스터(N15, P15)가 연결되어 있다.
예를 들어, 제어 신호(S1-S4)가 "1111"이면 트랜지스터(N1, N9, N13, N15)에의해 전원 전압(Vref)이 출력되고 "0111"이면 트랜지스터(P1, N9, N13, N15)에 의해 전원 전압(Vref)의 15/16이 출력된다. 이런 식으로 하여, 제어 신호(S1-S4)가 "0000"이면 트랜지스터(P8, P12, P14, P15)에 의해 전원 전압(Vref)의 1/16이 출력된다.
따라서, 전압 조절부(200)는 순서대로 계수되어 입력되는 제어 신호(S1-Sn)의 조합에 의해 도 6에 나타낸 바와 같이 계단형으로 증가 또는 감소하는 2n개의 레벨을 가지는 전압(V1-Vn)을 출력할 수 있다. 물론 전압 조절부(200)는 제어 신호(S1-Sn)에 의해 계단형으로 변하는 레벨을 출력할 수 있는 다른 구성으로 할 수도 있다.
전압 조절부(200)에서 출력되는 계단형 전압(V1-Vn)은 도 7에 나타낸 발진기(300)의 하이 레벨 전압(Vhigh)으로 입력된다. 발진기(300)는 입력되는 톱니파(sawtooth) 신호가 각각의 계단형 전압(V1-Vn)에 도달할 때까지 충전되면 클럭 신호(CLK1-CLKn)를 생성하여 출력한다. 도 8에 나타낸 바와 같이 클럭 신호(CLK1-CLKn)의 주파수는 계단형 전압(V1-Vn)의 레벨이 높을 수록 작아진다. 즉, 발진기(300)는 하이 레벨 전압(Vhigh)과 로우 레벨 전압(Vlow)의 차이에 비례하는 펄스 폭을 가지는 클럭 신호(CLK1-CLKn)를 생성한다. 이와 같이 하면 클럭 신호(CLK1-CLKn)의 주파수를 일정 범위 내로 조절할 수 있다.
도 9의 (a)를 보면 고정된 주파수를 사용하는 경우에 특정 주파수 영역에 에너지 스펙트럼이 집중한다. 그러나 본 발명에 실시예에 의하면 일정 범위 내에서 주파수가 다양하게 조절되므로, 도 9의 (b)에 나타낸 바와 같이 에너지 스펙트럼이 분산되어 전자기 간섭이 줄어든다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
본 발명에 의하면, 주파수를 고정하여 사용하지 않고 일정 범위 내에서 스케일링하여 사용할 수 있으므로, 특정 주파수에서의 에너지 스펙트럼의 집중을 방지할 수 있다. 그리고 분산된 에너지 스펙트럼에 의해 전자기 간섭을 줄일 수 있다. 또한 기존에 사용되었던 외부 노이즈 제거 소자가 필요 없으므로, 제조 단가를 줄일 수 있다는 장점이 있다.

Claims (10)

  1. n비트의 신호를 차례로 계수하여 순차적인 계수치를 가지는 n비트의 제1 출력 신호 및 상기 제1 출력 신호에 대하여 반전된 레벨을 가지는 제2 출력 신호를 출력하는 계수기를 포함하며, 상기 계수기의 주기에 따라 상기 제1 및 제2 출력 신호를 교대로 제어 신호로서 출력하는 제어 신호 생성부,
    상기 제어 신호의 순차적인 계수치에 대응하는 순차적인 레벨을 가지는 전압을 출력하는 전압 조절부, 그리고
    상기 전압 조절부에서 출력되는 전압에 각각 대응하는 주파수를 가지는 클럭 신호를 생성하는 발진기
    를 포함하는 전자기 간섭 방지 장치.
  2. 제1항에 있어서,
    상기 계수기는, 각각 1비트의 상기 제1 및 제2 출력 신호를 출력하며 직렬로 연결되어 있는 n개의 제1 플립플롭을 포함하며,
    상기 제1 플립플롭은 이전 제1 플립플롭의 제1 출력 신호가 제1 레벨로 되는 에지에 트리거되어 출력을 반전시키는 전자기 간섭 방지 장치.
  3. 제2항에 있어서,
    상기 제어 신호 생성부는,
    상기 계수기의 마지막 제1 플립플롭에 직렬로 연결되어, 상기 마지막 제1 플립플롭의 제1 출력 신호가 상기 제1 레벨로 되는 에지에 트리거되어 출력을 반전시키는 제2 플립플롭, 그리고
    상기 제2 플립플롭의 출력의 레벨이 반전될 때마다 상기 n개의 제1 플립플롭의 상기 제1 및 제2 출력 신호를 교대로 출력하는 다중화기
    를 더 포함하는 전자기 간섭 방지 장치.
  4. 제3항에 있어서,
    상기 다중화기는, 상기 제1 플립플롭의 제1 및 제2 출력 신호를 입력으로 하여, 상기 제2 플립플롭의 출력이 하이 레벨일 때 상기 제1 출력 신호를 통과시키는 제1 트랜스미션 게이트 및 상기 제2 플립플롭의 출력이 로우 레벨일 때 상기 제2 출력 신호를 통과시키는 제2 트랜스미션 게이트를 포함하는 전자기 간섭 방지 장치.
  5. 제1항에 있어서,
    상기 전압 조절부는 상기 계수치에 대응하여 2n개의 전압 레벨을 차례로 가지는 계단형 전압을 생성하며,
    상기 계단형 전압은 상기 계수기의 주기에 따라 증가 및 감소하는 전자기 간섭 방지 장치.
  6. 제1항에 있어서,
    상기 발진기는 상기 전압 조절부의 전압을 하이 레벨 전압으로 수신하여 상기 하이 레벨 전압과 기준 로우 레벨 전압의 차이에 반비례하는 주파수를 가지는 클럭 신호를 생성하는 전자기 간섭 방지 장치.
  7. 서로 반대되는 레벨의 제1 및 제2 출력 신호를 각각 출력하며 서로 직렬로 연결되어 있는 n개의 제1 플립플롭을 포함하며 상기 제1 플립플롭은 이전 제1 플립플롭의 제1 또는 제2 출력 신호의 한 주기마다 출력이 반전되는 계수기, 상기 계수기의 마지막 제1 플립플롭의 제1 또는 제2 출력 신호의 한 주기마다 출력이 반전되며 서로 반대되는 레벨의 제3 및 제4 출력 신호를 출력하는 제2 플립플롭, 그리고 상기 제2 플립플롭의 제3 출력 신호가 제1 레벨일 때 상기 n개의 제1 플립플롭의 제1 출력 신호를 n비트의 제어 신호로 통과시키고 상기 제3 출력 신호가 제2 레벨일 때 상기 n개의 제1 플립플롭의 제2 출력 신호를 상기 n비트의 제어 신호로 통과시키는 다중화기를 포함하는 제어 신호 생성부,
    상기 n비트 제어 신호의 계수치에 대응하여 계단형 레벨을 가지는 전압을 출력하는 전압 조절부, 그리고
    상기 전압 조절부의 계단형 전압의 레벨에 각각 대응하는 주파수를 가지는 클럭 신호를 생성하는 발진기
    를 포함하는 전자기 간섭 방지 장치.
  8. 일정 범위 내에서 다양한 주파수를 가지는 클럭 신호를 생성하여 전자기 간섭을 방지하는 방법에 있어서,
    n비트 계수기를 통하여 n비트 신호를 차례로 계수하고, 상기 계수기의 한 주기마다 상기 n비트 신호와 상기 n비트 신호의 반전된 신호를 번갈아 제어 신호로서 출력하는 단계,
    상기 제어 신호의 계수치에 대응하여 차례로 증가 또는 감소하는 계단형 레벨을 가지는 출력 전압을 생성하는 단계, 그리고
    상기 출력 전압의 레벨에 각각 대응하는 주파수를 가지는 클럭 신호를 생성하는 단계
    를 포함하는 전자기 간섭 방지 방법.
  9. 제8항에 있어서,
    상기 출력 전압의 계단형 레벨은 상기 계수기의 주기에 따라 번갈아 증가 및 감소하는 전자기 간섭 방지 방법.
  10. 제8항에 있어서,
    상기 출력 전압을 하이 레벨 전압으로 수신하는 발진기가 상기 하이 레벨 전압과 기준 로우 레벨 전압의 차이에 비례하는 펄스 폭을 가지는 상기 클럭 신호를 생성하는 전자기 간섭 방지 방법.
KR1020020066134A 2002-10-29 2002-10-29 전자기 간섭 방지 방법 및 그 장치 KR100910857B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020020066134A KR100910857B1 (ko) 2002-10-29 2002-10-29 전자기 간섭 방지 방법 및 그 장치
US10/665,080 US7289582B2 (en) 2002-10-29 2003-09-16 EMI cancellation method and system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020066134A KR100910857B1 (ko) 2002-10-29 2002-10-29 전자기 간섭 방지 방법 및 그 장치

Publications (2)

Publication Number Publication Date
KR20040037585A true KR20040037585A (ko) 2004-05-07
KR100910857B1 KR100910857B1 (ko) 2009-08-06

Family

ID=32291706

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020066134A KR100910857B1 (ko) 2002-10-29 2002-10-29 전자기 간섭 방지 방법 및 그 장치

Country Status (2)

Country Link
US (1) US7289582B2 (ko)
KR (1) KR100910857B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100911191B1 (ko) * 2007-09-05 2009-08-06 주식회사 하이닉스반도체 주파수 조정 장치 및 이를 포함하는 ｄｌｌ 회로
US8253459B2 (en) 2007-06-11 2012-08-28 SK Hynix Inc. Frequency adjusting apparatus and DLL circuit including the same

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7720457B2 (en) * 2006-10-19 2010-05-18 Motorola, Inc. Method and apparatus for minimizing noise on a power supply line of a mobile radio
KR101527966B1 (ko) * 2008-09-02 2015-06-17 페어차일드코리아반도체 주식회사 스위치 모드 전력 공급 장치 및 그 구동 방법
US20100117699A1 (en) * 2008-11-11 2010-05-13 Chi-Hao Wu PWM Controller with Frequency Jitter Functionality and Related Method
US8188798B1 (en) 2010-11-18 2012-05-29 Hong Kong Applied Science and Technology Research Institute Company, Ltd. Programmable electro-magnetic-interference (EMI) reduction with enhanced noise immunity and process tolerance
TWI445293B (zh) 2011-08-26 2014-07-11 Richtek Technology Corp Ｐｆｍ電源供應器的頻率抖動控制電路及方法
TWI478174B (zh) * 2011-10-12 2015-03-21 Macroblock Inc 降低電磁干擾的控制電路
CN105099164B (zh) 2014-05-09 2018-03-23 台达电子企业管理（上海）有限公司 频率抖动控制电路及方法
JP2016092880A (ja) * 2014-10-30 2016-05-23 新電元工業株式会社 制御装置
EP3264600B1 (en) * 2016-06-27 2020-09-30 Stichting IMEC Nederland A method and a device for ramping a switched capacitor power amplifier
CN108631548B (zh) * 2017-03-22 2020-01-17 圣邦微电子（北京）股份有限公司 一种电源跳频电路
JP2018164401A (ja) * 2018-07-25 2018-10-18 新電元工業株式会社 制御装置
US11206014B1 (en) 2021-04-27 2021-12-21 High Tech Technology Limited Digital frequency dithering for switched-mode power supplies (SMPS) using triangular, asymmetric cubic, or random cubic spread spectrum oscillators
KR20230131688A (ko) * 2022-03-07 2023-09-14 매그나칩 반도체 유한회사 확산 스펙트럼 클럭 생성 장치
CN114499057B (zh) * 2022-03-14 2023-06-20 浙江大学 一种无刷直流电机磁干扰消除方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731728A (en) * 1995-11-13 1998-03-24 National Semiconductor Corporation Digital modulated clock circuit for reducing EMI spectral density
US5736893A (en) * 1996-01-29 1998-04-07 Hewlett-Packard Company Digital method and apparatus for reducing EMI emissions in digitally-clocked systems
KR19980045149A (ko) * 1996-12-09 1998-09-15 김광호 광 디스크 재생 시스템의 주파수/전압 변환 장치
KR100248808B1 (ko) * 1997-08-30 2000-03-15 김영환 클럭신호 발생 장치
US6107851A (en) * 1998-05-18 2000-08-22 Power Integrations, Inc. Offline converter with integrated softstart and frequency jitter
US6249876B1 (en) * 1998-11-16 2001-06-19 Power Integrations, Inc. Frequency jittering control for varying the switching frequency of a power supply

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8253459B2 (en) 2007-06-11 2012-08-28 SK Hynix Inc. Frequency adjusting apparatus and DLL circuit including the same
KR100911191B1 (ko) * 2007-09-05 2009-08-06 주식회사 하이닉스반도체 주파수 조정 장치 및 이를 포함하는 ｄｌｌ 회로

Also Published As

Publication number Publication date
US7289582B2 (en) 2007-10-30
US20040096020A1 (en) 2004-05-20
KR100910857B1 (ko) 2009-08-06

Similar Documents

Publication Publication Date Title
KR100910857B1 (ko) 전자기 간섭 방지 방법 및 그 장치
US5610548A (en) Split drive clock buffer
KR100187699B1 (ko) 지연 회로 장치
KR100403633B1 (ko) 임피던스 제어회로
US5675273A (en) Clock regulator with precision midcycle edge timing
US5614845A (en) Independent clock edge regulation
JP3547854B2 (ja) 駆動電流調整機能付きバッファ回路
US6522210B1 (en) Random pulse generator
CN111490755B (zh) 张弛振荡器电路
US5828257A (en) Precision time interval division with digital phase delay lines
US4611183A (en) Digital decorrelating random data generator
US7831006B2 (en) Circuit to reduce transient current swings during mode transitions of high frequency/high power chips
US10396769B2 (en) Apparatus and method for clock signal frequency division using self-resetting, low power, linear feedback shift register (LFSR)
KR19980081432A (ko) 주파수 검출회로
JP2549229B2 (ja) デイジタルクロツク信号波形整形回路
US5378950A (en) Semiconductor integrated circuit for producing activation signals at different cycle times
US5010577A (en) Electronic volume device
EP0926833A1 (en) A dividing circuit and transistor stage therefor
KR20000026573A (ko) 클럭 주파수 배주 회로
JP4582841B2 (ja) 半導体装置
KR100240604B1 (ko) 집적 회로용 전원 온 리셋 회로
KR100210847B1 (ko) 노이즈 제거폭 가변형 회로
JPH04216213A (ja) 半導体集積回路
KR100290960B1 (ko) 클럭노이즈를제거하기위한글리치필터회로
JP2639306B2 (ja) シフトレジスタ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150702

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160725

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170710

Year of fee payment: 9