KR20040035787A - 노치형 화합물 반도체 웨이퍼 - Google Patents

노치형 화합물 반도체 웨이퍼 Download PDF

Info

Publication number
KR20040035787A
KR20040035787A KR10-2004-7003788A KR20047003788A KR20040035787A KR 20040035787 A KR20040035787 A KR 20040035787A KR 20047003788 A KR20047003788 A KR 20047003788A KR 20040035787 A KR20040035787 A KR 20040035787A
Authority
KR
South Korea
Prior art keywords
plane
compound semiconductor
wafer
semiconductor wafer
notched
Prior art date
Application number
KR10-2004-7003788A
Other languages
English (en)
Other versions
KR100869431B1 (ko
Inventor
류이찌 도바
나오야 스나찌
Original Assignee
도와 마이닝 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도와 마이닝 가부시끼가이샤 filed Critical 도와 마이닝 가부시끼가이샤
Publication of KR20040035787A publication Critical patent/KR20040035787A/ko
Application granted granted Critical
Publication of KR100869431B1 publication Critical patent/KR100869431B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/42—Gallium arsenide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

앞뒤를 반대로 해도 동일한 사양이 되는 노치형 화합물 반도체 결정을 제공한다. 결정면이 (100) 면인 화합물 반도체 결정을 슬라이스하는 것에 의해 제작되는 화합물 반도체 웨이퍼에 대하여, [010] 방향으로 노치를 형성하는 경우에는, (100)면으로부터 [101] 또는 [10-1] 방향으로 기울여 슬라이스하고, [001] 방향으로 노치를 형성하는 경우에는, (100) 면으로부터 [0-10] 또는 [010] 방향으로 기울여 슬라이스하고, [0-10] 방향으로 노치를 형성하는 경우에는, (100) 면으로부터 [001] 또는 [00-1] 방향으로 기울여 슬라이스하고, [00-1] 방향으로 노치를 형성하는 경우에는, (100) 면으로부터 [010] 또는 [0-10] 방향으로 기울여 슬라이스한다.

Description

노치형 화합물 반도체 웨이퍼{NOTCHED COMPOUND SEMICONDUCTOR WAFER}
Si, GaAs, InP 등의 반도체 웨이퍼(이하 「웨이퍼」라고 함)로서, 원형의 웨이퍼가 보편적으로 이용되고 있고, 디바이스를 형성하는 결정면으로서, 통상 (100), (111), (511) 면 등의 소정의 면방위를 중심으로 한 결정면이 이용되고 있다. 이들 중, (100)면에 근접한 면방위를 갖는 웨이퍼가 특히 중요하다.
또한, 대표적인 화합물 반도체인 GaAs나 InP 등의 웨이퍼의 표면에 디바이스를 형성하기 위해, 이온 주입법이나 에피택셜 성장법이 이용되고 있다. 이온 주입에 이용되는 웨이퍼로서, 통상 (100) 면으로부터의 면방위가 0.5°이내의 공차로 억제된 웨이퍼가 사용되고 있다. 한편, 에피택셜 성장에 이용되는 웨이퍼로서는, 성막된 표면의 평활도가 중요하기 때문에, 결정면을 의도적으로 (100) 면으로부터 소정의 결정 방위로 기울인 웨이퍼가 사용되는 경우도 많다. 즉, (100) 저스트(just)인 면에서는, 원리적으로 원자 스텝이 없기 때문에, 비래한 원료(flying material) 원자가 표면에서 확산하는 거리(확산 길이) 내에서 스텝 엣지를 발견할 수 없어, 원활한 성장을 행하는 것이 곤란하지만, 웨이퍼의 면방위를 의도적으로 (100) 면에서 벗어나게 하는 것에 의해 원자 스텝을 형성시키면, 확산 길이 내에서 원료 원자가 그 스텝에 수속되어, 양호한 에피택셜 성장이 가능하게 되는 경우가 있기 때문이다.
도 1은, 섬아연광형(zincblende)의 결정 구조를 갖는 이원 화합물 반도체의 예로서의 GaAs 화합물 반도체의 (100) 최외측 표면의 원자의 결합수의 방향을 모식적으로 도시하고 있다. 이 도면에 도시한 바와 같이, Ga 원자면의 댕글링 본드(dangling bond)는 도면의 전후 방향, As 원자면의 댕글링 본드는 도면의 좌우 방향이고, Ga 원자의 결합수의 방향은 [0-1-1] 방향에 평행한 방향, As 원자의 결합수의 방향은 그 방향에 대하여 수직인 방향이 된다. 따라서, 도 1에 도시한 [0-1-1] 방향과 [01-1] 방향은 다른 성질을 갖는 것으로 된다. 또한, 일반적으로 마이너스의 방향 지수는 수치의 위에 바를 붙여 나타내지만, 본 명세서에서는 수치의 앞에 「-」의 기호를 붙여 나타내는 것으로 한다. 또, 격자면의 좌표가 마이너스인 경우도 마찬가지로 수치의 앞에 「-」의 기호를 붙여 나타내는 것으로 한다.
도 2에 도시한 바와 같이, 스텝단에서 결정 성장이 진행되는 경우에는, 스텝단의 결합수의 방향이 결정 성장에 영향을 주기 때문에, 웨이퍼의 면방위를 어떤 방향으로 기울일지가 매우 중요하다. 따라서, 웨이퍼의 면방위를 기울여 슬라이스하는 방향(이하, 오프 방향이라 함)은, 웨이퍼의 사양으로서 결정학적인 방위를 규정하게 된다.
또, 웨이퍼의 면내의 결정학적인 방위를 명확히 하기 위해, 일반적으로 웨이퍼의 외주부에 오리엔테이션 플랫이나 노치가 형성되어 있다. 도 3은, 결정면이(100) 면인 GaAs 반도체 웨이퍼의 표면측을 [100] 방향으로서 (0-1-1) 측면측에서 본 경우의 GaAs의 원자 배열을 나타내고 있다. 이 도면으로부터, 각 원자의 결합수의 방향은, 웨이퍼의 앞과 뒤에서는 90°방향이 다른 것을 알 수 있다. 그 때문에, 화합물 반도체에서는, 앞뒤를 틀림없이 하기 위해서, 오리엔테이션 플랫 외에, 부 플랫을 형성하는 것이 일반적이다.
또한, Si 웨이퍼인 경우에는, 단체 원소로 구성되어 있기 때문에, 가공 전에 앞뒤가 뒤바뀌어도, 이방성이 없기 때문에 큰 지장은 없고, 또한, 디바이스 형성면만이 경면 가공되기 때문에, 앞뒤가 뒤집힐 위험성도 적다. 한편, 화합물 반도체 웨이퍼인 경우에는, Si 웨이퍼와 비교하여 가공이 어렵고, 웨이퍼의 강도도 약하기 때문에, 가공 정밀도나 강도의 요구를 만족시키기 위해, 4인치 구경 이상의 웨이퍼에서는 양면을 경면 가공하는 것이 일반적이다.
이러한 배경 하에서, 4인 구경까지의 화합물 반도체 웨이퍼에서는, 오리엔테이션 플랫의 가공 위치가 규격화되어 있고, 그 규격화의 예로서, SEMI 규격 M 9-0999가 있다. 이 규격에는, 도 4A 및 도 4B에 도시한 바와 같이, 주 오리엔테이션 플랫을 (01-1) 면, 부 오리엔테이션 플랫을 (011) 면으로 하는 소위 US(미국) 타입(도 4A)과, 주 오리엔테이션 플랫을 (0-1-1) 면, 부 오리엔테이션 플랫을 (0-11) 면으로 하는 소위 EJ(유럽·일본) 타입(도 4B)이 있다.
또한, (100) 면으로부터 기울이지 않고 슬라이스하는 소위 저스트(just) 웨이퍼의 경우는, 앞뒤를 뒤집어 가공하면 되기 때문에, 경면 가공 이전에는 1종류의슬라이스 웨이퍼의 반제품 재고를 갖고 있으면 된다.
그러나, (100) 면에서 소정 방위으로 기울여 슬라이스한 웨이퍼인 경우에는, 앞뒤를 뒤집으면, 오프 방향의 결정학적인 방위가 달라지게 된다고 하는 문제가 있다. 예를 들면, EJ 타입의 오리엔테이션 플랫을 갖는 웨이퍼를, 주 오리엔테이션 플랫인 [0-1-1] 방향, 즉 (111) A면 방향으로 기울여 슬라이스하면, US 타입의 오리엔테이션을 갖는 웨이퍼로 잘못 인식하여 뒷면을 가공한 경우에, 주 오리엔테이션 플랫 방향에 대하여 (111) B면으로 기울어지게 된다. 이에 대하여 도 5A 및 도 5B를 참조하여 설명한다. 도 5A 및 도 5B는, 용융 KOH 에칭에 의한 GaAs (100) 면에서의 에칭 피트의 형상과 결정 방위의 관계를 나타내는 도면이다. 이들 도면으로부터 알 수 있듯이, 앞뒤를 뒤집어 놓으면, 주 오리엔테이션 플랫에 대하여 에칭 피트의 방향이 90°어긋나는, 즉, 결정학적인 방위가 90°어긋남과 함께, 부 오리엔테이션 플랫의 위치가 좌우 반대로 되기 때문에, 전혀 다른 것으로 되어 버리는 것을 알 수 있다. 따라서, 저스트 웨이퍼와 같은 대응을 할 수 없게 된다.
또한, (111) A면과 (111) B면의 중간의 방향으로 기울여 슬라이스하는 경우만, 앞뒤를 뒤집어 가공해도, 결정학적으로 등가인 방향을 얻을 수 있다. 단, 오리엔테이션 플랫과의 상대적인 오프 방향은, 도 6A 및 도 6B에 도시한 바와 같이 달라지는 문제가 있다.
또한, 6인치 구경의 웨이퍼에서는, 4인치 구경까지의 웨이퍼의 경위의 연장선상에서, 주(부) 오리엔테이션 플랫의 위치를 정하고, 거의 서로 닮은꼴의 길이를 규정하는 움직임이 있었다. 그러나, 주 오리엔테이션 플랫의 길이가 지나치게 길고, (1) 웨이퍼의 프로세스 중의 회전에서의 밸런스가 나쁘고, (2) 가열 프로세스 중의 웨이퍼 내의 온도 분포가 나쁘게 되기 쉽고, (3) 디바이스의 수율이 떨어지는 등의 제반 사정으로부터, 도 7A 및 도 7B에 도시한 바와 같이 SEMI 규격 M9.7-0200에 의해, 웨이퍼의 한 부분에 노치를 형성하는 것이 규격화되어 있다. 이 규격에서는, 종래의 오리엔테이션 플랫의 결정학적인 위치가 아니라, [010] 방향의 위치에 노치를 형성하는 것이 규격화되어 있다. 즉, 도 7A 및 도 7B에 도시한 바와 같이, (111) A와 (111) B와의 중간 방향의 위치에 노치를 형성하고 있기 때문에, 웨이퍼를 뒤집더라도, (100) 저스트의 웨이퍼인 경우에는, 노치의 전후 좌우의 결정학적인 방위는 전혀 변하지 않는다. 이 규격에 의한 장점은, 디바이스 형성용의 경면 연마면을 연마할 때까지의 슬라이스로부터 시작되는 가공 공정에서, 앞뒤의 식별 관리가 전혀 불필요한 것이다.
그러나, 상술한 종래 기술에서는, (100) 저스트의 웨이퍼인 경우에는, 앞뒤의 관리가 대폭 경감되었지만, (100) 면으로부터 기울여 슬라이스한 웨이퍼에 대해서는 고려가 이루어져 있지 않다. 즉, SEMI 규격 M9.7-0200의 표 1 및 도 3에서는, [110] 방향군의 한 방향으로 기울여 슬라이스할 때에, 노치가 형성되는 부분인 [010] 방향으로 기울여 슬라이스하는 것을 규정하고 있다. 이 경우, 도 8A 및 도 8B에 도시한 바와 같이, 웨이퍼의 앞과 뒤를 반대로 하면, 오프 방향은 노치 방향으로부터 180°반대측으로 되어 버린다. 즉, 앞뒤의 혼동에 의해 다른 사양의 웨이퍼로 되어 버린다.
상술한 바와 같이, 6인치 웨이퍼에서는, 앞뒤 모두 경면 연마가 실시되기 때문에, 눈의 판단만으로는 앞뒤의 식별은 간단하지 않고, 웨이퍼의 가공 공정 중에 앞뒤를 판별하기 위한 대책과, 앞뒤가 반대로 되지 않기 위한 관리가 필요하게 된다. 그 대책으로서, 웨이퍼 가공의 초기 단계에서, 웨이퍼의 한쪽 면에 레이저 마킹을 실시하는 것이 이루어져 있다. 그러나, 레이저 마킹의 깊이는, 후의 가공 치수보다 깊게 하지 않으면 연마 가공 중에 소실되어 버리기 때문에, 깊게 새길 필요가 있다. 그래도 웨이퍼의 두께 공차(통상은 ±10∼20μm)와의 관계가 있어, 레이저 마킹에 의한 웨이퍼 로트 표시 부분이 잘 보이지 않아, 깊게 남김으로써 웨이퍼 파손의 기점이 되는 등의 문제가 발생하고 있다.
다른 방법으로서, 웨이퍼의 외주부의 앞면측과 뒷면측의 모따기량을 비대칭으로 하여, 측면을 관찰함으로써, 앞뒤의 판별을 행하는 방법이 알려져 있다(일본 특개평8-195366호 공보 참조). 그러나, 이 방법은, SEMI 규격 M9-0999의 도 7 및 표에 기재된 규격을 일탈하기 쉬워, 모든 고객에게 받아들여지는 것은 아니다.
또 다른 방법으로서, 외주부의 모따기 형상의 규격을 만족하면서, 노치 부분만으로 앞면측과 뒷면측의 모따기를 비대칭으로 하는 것에 의해, 앞뒤를 판별하는 방법이 제안되어 있다(일본 특개2000-331898호 공보 참조). 이 방법은, 하나의 해결책으로서 유망하지만, 노치 부분은 얼라인먼트용의 핀을 당접하는 부분이고, 그렇지 않아도 깨지기 쉬운 GaAs나 InP 등의 화합물 반도체인 경우, 파손율의 증가라는 면에서는 다소 난점이 있다.
<발명의 개시>
따라서, 본 발명은, 상술한 종래의 문제점을 감안하여 이루어진 것으로, 결정면이 (100) 면인 화합물 반도체 결정을 (100) 면에서 소정의 방향으로 기울여 슬라이스하는 경우에, 앞뒤의 식별을 위한 불필요한 가공이나, 공정 내에서의 번잡한 관리를 하지 않아도, 바꾸어 말하면 공정 도중에서 앞뒤가 반대로 되어도, 최종적인 경면 연마 가공의 마무리 단계에서, 모두 동일한 사양이 되는 노치형 반도체 웨이퍼를 제공하는 것을 목적으로 한다.
본 발명자들은, 상기 과제를 해결하기 위해서 예의 연구한 결과, 결정면이(100) 면인 화합물 반도체 결정을 (100) 면으로부터 <110> 방향군의 한 방향으로 기울여 슬라이스하는 경우에, 노치가 형성되는 부분인 [010] 방향으로 기울여 슬라이스하는 것을 규정하고 있는 것이 상술한 문제의 원인이라는 결론을 얻어, 결정면이(100) 면인 화합물 반도체 결정을 슬라이스하는 것에 의해 제작되는 화합물 반도체 웨이퍼에 대하여, [010] 방향으로 노치를 형성하는 경우에는, (100) 면으로부터 [101]또는 [10-1] 방향으로 기울여 슬라이스하고, [001] 방향으로 노치를 형성하는 경우에는, (100) 면으로부터 [0-10] 또는 [010] 방향으로 기울여 슬라이스하고, [0-10] 방향으로 노치를 형성하는 경우에는, (100) 면으로부터 [001] 또는 [00-1] 방향으로 기울여 슬라이스하고, [00-1] 방향으로 노치를 형성하는 경우에는, (100) 면으로부터 [010] 또는 [0-10] 방향으로 기울여 슬라이스하는 것에 의해, 노치형 화합물 반도체 웨이퍼의 앞뒤가 반대로 되어도 동일한 사양이 되는 것을 발견하여, 본 발명을 완성하는데 이르렀다.
즉, 본 발명에 따른 노치형 반도체 웨이퍼는, (100) 면으로부터 [101] 또는[10-1] 방향으로 기운 면방위를 가짐과 함께 [010] 방향으로 노치가 형성되고,혹은 (100) 면으로부터 [0-10]또는[010] 방향으로 경사진 면방위를 가짐과 함께 [001] 방향으로 노치가 형성되고, 혹은 (100) 면으로부터 [001] 또는 [00-1] 방향으로 경사진 면방위를 가짐과 함께 [0-10] 방향으로 노치가 형성되고, 혹은 (100) 면으로부터 [010] 또는 [0-10] 방향으로 경사진 면방위를 가짐과 함께 [00-1] 방향으로 노치가 형성되어 있는 것을 특징으로 한다.
상기 노치형 화합물 반도체 웨이퍼에서, 면방위의 (100) 면으로부터 경사진 각도는, ±0.5°내지 15°범위인 것이 바람직하다. 또, 면방위가 경사지는 방향의 면내 회전 오차는, ±10°이내인 것이 바람직하다. 또한, 상기 노치형 화합물 반도체 웨이퍼는, 섬아연광형의 결정 구조를 갖는 화합물 반도체로 이루어지는 것이 바람직하다. 또한, 상기 노치형 화합물 반도체 웨이퍼는, 원형의 화합물 반도체 웨이퍼이고, 직경이 99.0㎜ 이상인 것이 바람직하다.
본 발명에 따른 노치형 화합물 반도체 웨이퍼의 실시 형태에서는, 결정면이(100) 면인 화합물 반도체 결정을 슬라이스하는 것에 의해 제작되는 화합물 반도체 웨이퍼에 대하여, [010] 방향으로 노치를 형성하고, (111) A면과 (111) B면의 중간 위치의 방향으로 기울여 슬라이스할 때에, (100) 면으로부터 4개의 결정학적으로 등가인 <110> 방향군 중 [101] 또는 [10-1] 방향으로 기울여 슬라이스한다. 이에 의해, 가령 웨이퍼의 앞뒤가 반대로 되어도, 노치에 대한 오프 방향의 위치 관계를 포함하는 웨이퍼의 가공 사양을 유지할 수 있다. 또, 결정면이 (100) 면인 화합물 반도체 결정으로부터 제작되는 화합물 반도체 웨이퍼에 노치를 형성하는 방향은, [010] 이외에, [001], [0-10], [00-1]의 3가지의 후보가 있으며, [001]방향으로 노치를 형성하는 경우에는, (100) 면으로부터 [0-10] 또는 [010] 방향으로 기울여 슬라이스하고, [0-10] 방향으로 노치를 형성하는 경우에는, (100) 면으로부터 [001] 또는 [00-1] 방향으로 기울여 슬라이스하며, [00-1] 방향으로 노치를 형성하는 경우에는, (100) 면으로부터 [010] 또는 [0-10] 방향으로 기울여 슬라이스한다. 이들의 경우도 상기와 마찬가지의 효과가 얻어진다.
또한, 본 발명에 따른 노치형 화합물 반도체 웨이퍼의 실시 형태에서는, (100) 면으로부터 경사진 각도(이하 「오프각」이라고 함)는, 0.5° 내지 15°이다. 일반적으로 웨이퍼의 오프각의 공차는 ±0.5°정도가 허용되어 있지만, 15°이내로 하는 것은, (100) 저스트인 경우로부터의 의도하지 않는 방향 어긋남 등을 포함시키지 않기 위함이다. 또한, 이온 주입용의 기판으로서는, (100) 저스트의 웨이퍼가 사용되고 있지만, 주입 불순물의 채널링을 방지하기 위해서, 주입 시에 웨이퍼 자신을 기울이는 방법이 취해지고 있었다. 특히, 평행 주입이 아니라, 빔 주사로 웨이퍼면 내에 주입하는 경우에는, 대구경화에 따라, 균일성을 확보하기 위해서, 7∼10°경사를 주는 경우가 많다. 그런데, 패턴 후의 선택 주입에서는, 큰 웨이퍼 경사에서의 주입은, 그림자가 되는 부분이 생겨, 금후 점점 더 필요로 되는 미세화의 장해가 된다. 선택 주입부에 패턴의 그림자가 발생하지 않도록 하는 대책으로서, 웨이퍼측에서 격자면을 기울이는 방법도 필요하기 때문에, 오프각을 15°이내로 한다.
또한, 본 발명에 따른 노치형 화합물 반도체 웨이퍼의 실시 형태에서는, 오프 방향의 면내 회전 오차를 ±10°이내로 한다. 이 오차 이상으로 되면, 앞뒤의스텝 엣지 구성 원소의 상태가 대폭 변하여, 에피택셜 성장막의 특성에 영향을 주기 때문이다. 즉, 도 9A에 도시한 바와 같이, (111) A와 (111) B의 꼭 중간의 방향으로 기울여 슬라이스한 경우에는, 스텝 엣지에 있어서 스텝의 방향을 향하는 결합수를 갖는 원자의 수는, ●의 원자와 ○의 원자에서 같게 된다. 그런데, 오프 방향으로 면내 회전 오차가 있는 경우에는, 도 9B에 도시한 바와 같이, 스텝 엣지에서 스텝의 방향을 향하는 원자의 수는 ●의 원자 쪽이 많아지게 된다. 상술한 바와 같이, 이 상태의 뒷면에서는 ○의 원자 쪽이 스텝의 방향을 향하는 결합수가 많아지기 때문에, 뒤와 앞의 스텝 상태의 차이가 강조되게 된다. 이것을 회피하는 범위로서 면내 회전 오차를 ±10°이내로 한다.
또한, 본 발명에 따른 노치형 화합물 반도체 웨이퍼의 실시 형태에서는, GaAs뿐만 아니라, InP나 그 밖의 섬아연광형의 결정 구조를 갖는 화합물 반도체 결정으로 이루어지는 웨이퍼를 포함하고, 4인치 이상의 구경을 갖는다.
상술한 본 발명에 따른 노치형 화합물 반도체 웨이퍼의 실시 형태에 따르면, 화합물 반도체 결정을 그 결정면으로부터 소정의 방향(노치의 위치에 대응하여 설정한 소정의 방향)으로 기운 방향으로 슬라이스하는 것에 의해, 앞뒤를 반대로 해도 동일한 사양이 되는 노치형 화합물 반도체 결정을 제공할 수 있다. 따라서, 연마 공정에서 앞뒤의 검사가 불필요해져, 비용 절감을 도모할 수 있다.
본 발명은, 노치형 화합물 반도체 웨이퍼에 관한 것으로, 특히, 화합물 반도체 결정의 결정면의 방위로부터 소정 방향으로 경사진 면방위를 갖는 노치형 화합물 반도체 웨이퍼에 관한 것이다.
도 1은 섬아연광형의 결정 구조를 갖는 이원 화합물 반도체의 예로서의 GaAs 화합물 반도체의 (100) 최외측 표면의 원자의 결합수의 방향을 모식적으로 도시하는 도면.
도 2는 스텝부에서의 결정 성장의 모습을 모식적으로 도시하는 도면.
도 3은 결정면이 (100) 면의 GaAs 반도체 웨이퍼의 표면측을 [100] 방향으로서 (0-1-1) 측면측에서 본 경우의 GaAs의 원자 배열을 모식적으로 도시하는 도면.
도 4A 및 도 4B는 SEMI 규격 M9-0999에 의해 규격화된 (주, 부)오리엔테이션 플랫의 위치를 도시하는 도면.
도 5A 및 도 5B는 GaAs (100) 면으로부터 소정 방위로 기울여 슬라이스한 웨이퍼에 대하여, 용융 KOH 에칭에 의한 GaAs (100) 면에서의 에치 피트의 형상과 결정 방위의 관계를 도시하는 도면.
도 6A 및 도 6B는 SEMI 규격 M9-0999에 의해 규격화된 위치에 (주, 부)오리엔테이션 플랫을 형성하고, 오프 방향을 [100] 방향으로 한 경우의 US 타입(도 6A)과 EJ 타입(도 6B)의 오프 방향을 도시하는 도면.
도 7A 및 도 7B는 결정면이 (100) 면인 웨이퍼에서 SEMI 규격 M9.7-0200에 의해 규격화된 위치에 형성된 노치를 도시하는 도면.
도 8A 및 도 8B는 SEMI 규격의 오프 방향으로 한 웨이퍼에 대하여, 용융 KOH 에칭에 의한 GaAs (100) 면에서의 에칭 피트의 형상과 결정 방위의 관계를 도시하는 도면.
도 9A 및 도 9B는 화합물 반도체 웨이퍼를 (100) 면으로부터 기울여 슬라이스한 경우의 원자 스텝의 상태를 도시하는 도면으로서, 도 9A는 (111) A와 (111) B의 꼭 중간의 방향으로 기울여 슬라이스한 경우의 원자 스텝의 상태를 도시하고,도 9B는 오프 방향에 면내 회전 오차가 있는 경우의 원자 스텝의 상태를 도시하고 있는 도면.
도 10은 실시예1의 웨이퍼의 오프 방향과 노치의 위치를 도시하는 평면도.
도 11A 및 도 11B는, 실시예1의 오프 방향으로 한 웨이퍼에 대하여, 용융 KOH 에칭에 의한 GaAs (100) 면에서의 에칭 피트의 형상과 결정 방위의 관계를 도시하는 도면.
도 12 및 도 13은, 실시예1의 오프 방향으로 한 웨이퍼에 대하여, 용융 KOH 에칭에 의한 GaAs (100) 면에서의 광학 현미경 사진으로서, 도 12의 사진은 도 11A에 대응하고, 도 13의 사진은 도 11B에 대응하는 도면.
<발명을 실시하기 위한 최량의 형태>
본 발명에 따른 노치형 반도체 웨이퍼는, (100) 면으로부터 [101] 또는 [10-1] 방향으로 경사진 면방위를 가짐과 함께 [010] 방향으로 노치가 형성되고, 혹은 (100) 면으로부터 [0-10] 또는 [010] 방향으로 경사진 면방위를 가짐과 함께 [001] 방향으로 노치가 형성되고, 혹은 (100) 면으로부터 [001] 또는 [00-1] 방향으로 경사진 면방위를 가짐과 함께 [0-10] 방향으로 노치가 형성되고, 혹은 (100) 면으로부터 [010]또는 [0-10] 방향으로 경사진 면방위를 가짐과 함께 [00-1] 방향으로 노치가 형성되어 있는 것을 특징으로 한다.
상기 노치형 화합물 반도체 웨이퍼에서, 면방위의 (100) 면으로부터 경사진 각도는, ±0.5 내지 15°범위인 것이 바람직하다. 또한, 면방위의 경사 방향의 면내 회전 오차는 ±10°이내인 것이 바람직하다. 또한, 상기 노치형 화합물 반도체웨이퍼는, 섬아연광형의 결정 구조를 갖는 화합물 반도체로 이루어지는 것이 바람직하다. 또한, 상기 노치형 화합물 반도체 웨이퍼는, 원형의 화합물 반도체 웨이퍼이고, 직경이 99.0㎜ 이상인 것이 바람직하다.
이하, 본 발명에 따른 노치형 화합물 반도체 웨이퍼의 실시예에 대하여 상세히 설명한다.
<실시예1>
6인치 GaAs 화합물 반도체 결정을, (100) 면으로부터 [101] 방향으로 0.5°기울인 방향으로, 두께 800㎛로 슬라이스하여, 2매의 6인치 GaAs 화합물 반도체 웨이퍼(10)를 얻었다. 도 10에 도시한 바와 같이, 이들 웨이퍼의 외주부의 [010] 방향의 위치에 노치(12)를 형성하고, 양면 연마하여, 각각 두께 650㎛로 하였다.
그 후, 2매의 웨이퍼를 앞뒤가 반대로 되도록 하여, 각각의 웨이퍼로부터, 에피택셜 성장, 전극화, 다이스컷트 등의 공정을 거쳐 LED를 제작하였다. 이들의 LED의 발광 특성을 조사한 결과, 어느 웨이퍼로부터 제작한 LED도 마찬가지로 문제가 없는 발광 특성을 나타내어, 본 실시예에 의해 얻어진 반도체 웨이퍼가 앞뒤를 반대로 해도 동일한 사양이 되는 것이 확인되었다.
또한, 본 실시예로 제작한 웨이퍼를 용융 KOH 에칭에 의해 처리하여 광학 현미경으로 관찰한 결과, 도 11A, 도 11B, 도 12 및 도 13에 도시한 바와 같이, 앞뒤를 뒤집어 놓아도, 노치에 대한 오프의 방향(이 경우, 좌측 방향)도 변화하지 않고, KOH 에칭 피트의 방향성도 변하지 않아, 결정학적으로도, 형상 사양적으로도 아주 같은 것이 되는 것을 알았다.
<실시예2>
슬라이스하는 방향을 (100) 면으로부터 [10-1] 방향으로 0.5°기울인 방향으로 한 것 이외에는, 실시예1과 마찬가지의 방법에 의해 LED를 제작했다. 이들의 LED의 발광 특성을 조사한 결과, 어느 웨이퍼로부터 제작된 LED도 마찬가지로 문제가 없는 발광 특성을 나타내어, 본 실시예에 의해 얻어진 반도체 웨이퍼도 앞뒤를 반대로 해도 동일한 사양이 되는 것이 확인되었다. 또, 광학 현미경에 의한 관찰 결과도 실시예1과 마찬가지였다.
<실시예3>
6인치 GaAs 화합물 반도체 결정을, (100) 면으로부터 [0-10] 방향으로 0.5°기울인 방향으로, 두께 800㎛로 슬라이스하여, 2매의 6인치 GaAs 화합물 반도체 웨이퍼를 얻었다. 이들 웨이퍼의 외주부의 [001] 방향의 위치에 노치를 형성하여, 양면 연마하고, 각각 두께 650㎛로 하였다. 그 후, 2매의 웨이퍼를 앞뒤가 반대로 되도록 하여, 각각의 웨이퍼로부터, 에피택셜 성장, 전극화, 다이스컷트 등의 공정을 거쳐 LED를 제작했다. 이들의 LED의 발광 특성을 조사한 결과, 어느 웨이퍼로부터 제작한 LED도 마찬가지로 문제가 없는 발광 특성을 나타내어, 본 실시예에 의해 얻어진 반도체 웨이퍼가 앞뒤를 반대로 해도 동일한 사양이 되는 것이 확인되었다. 또, 광학 현미경에 의한 관찰 결과도 실시예1과 마찬가지였다.
<실시예4>
슬라이스하는 방향을 (100) 면으로부터 [010] 방향으로 0.5°기울인 방향으로 한 것 이외에는, 실시예3과 마찬가지의 방법에 의해 LED를 제작했다. 이들의LED의 발광 특성을 조사한 결과, 어느 웨이퍼로부터 제작한 LED도 마찬가지로 문제가 없는 발광 특성을 나타내어, 본 실시예에 의해 얻어진 반도체 웨이퍼도 앞뒤를 반대로 해도 동일한 사양이 되는 것이 확인되었다. 또, 광학 현미경에 의한 관찰 결과도 실시예1과 마찬가지였다.
<실시예5>
6인치 GaAs 화합물 반도체 결정을, (100) 면으로부터 [001] 방향으로 0.5°기울인 방향으로, 두께 800㎛로 슬라이스하여, 2매의 6인치 GaAs 화합물 반도체 웨이퍼를 얻었다. 이들 웨이퍼의 외주부의 [0-10] 방향의 위치에 노치를 형성하여, 양면 연마하고, 각각 두께 650㎛로 하였다. 그 후, 2매의 웨이퍼를 앞뒤가 반대로 되도록 하여, 각각의 웨이퍼로부터, 에피택셜 성장, 전극화, 다이스컷트 등의 공정을 거쳐 LED를 제작했다. 이들의 LED의 발광 특성을 조사한 결과, 어느 웨이퍼로부터 제작한 LED도 마찬가지로 문제가 없는 발광 특성을 나타내어, 본 실시예에 의해 얻어진 반도체 웨이퍼가 앞뒤를 반대로 해도 동일한 사양이 되는 것이 확인되었다. 또, 광학 현미경에 의한 관찰 결과도 실시예1과 마찬가지였다.
<실시예6>
슬라이스하는 방향을 (100) 면으로부터 [00-1] 방향으로 0.5°기울인 방향으로 한 것 이외에는, 실시예5와 마찬가지의 방법에 의해 LED를 제작하였다. 이들의 LED의 발광 특성을 조사한 결과, 어느 웨이퍼로부터 제작한 LED도 마찬가지로 문제가 없는 발광 특성을 나타내어, 본 실시예에 의해 얻어진 반도체 웨이퍼도 앞뒤를 반대로 해도 동일한 사양이 되는 것이 확인되었다. 또, 광학 현미경에 의한 관찰결과도 실시예1과 마찬가지였다.
<실시예7>
6인치 GaAs 화합물 반도체 결정을, (100) 면으로부터 [010] 방향으로 0.5°기울인 방향으로, 두께 800㎛로 슬라이스하여, 2매의 6인치 GaAs 화합물 반도체 웨이퍼를 얻었다. 이들의 웨이퍼의 외주부의 [00-1] 방향의 위치에 노치를 형성하여, 양면 연마하여, 각각 두께 650㎛로 했다. 그 후, 2매의 웨이퍼를 앞뒤가 반대로 되도록 하여, 각각의 웨이퍼로부터, 에피택셜 성장, 전극화, 다이스컷트 등의 공정을 거쳐 LED를 제작했다. 이들의 LED의 발광 특성을 조사한 결과, 어느 웨이퍼로부터 제작한 LED도 마찬가지로 문제가 없는 발광 특성을 나타내어, 본 실시예에 의해 얻어진 반도체 웨이퍼가 앞뒤를 반대로 해도 동일한 사양이 되는 것이 확인되었다. 또, 광학 현미경에 의한 관찰 결과도 실시예1과 마찬가지였다.
<실시예8>
슬라이스하는 방향을 (100) 면으로부터 [0-10] 방향으로 0.5°기울인 방향으로 한 것 이외에는, 실시예7과 마찬가지의 방법에 의해 LED를 제작하였다. 이들의 LED의 발광 특성을 조사한 결과, 어느 웨이퍼로부터 제작한 LED도 마찬가지로 문제가 없는 발광 특성을 나타내어, 본 실시예에 의해 얻어진 반도체 웨이퍼도 앞뒤를 반대로 해도 동일한 사양이 되는 것이 확인되었다. 또, 광학 현미경에 의한 관찰 결과도 실시예1과 마찬가지였다.

Claims (8)

  1. (100) 면으로부터 [101] 또는 [10-1] 방향으로 경사진 면방위를 갖고, [010] 방향으로 노치가 형성되어 있는 것을 특징으로 하는 노치형 화합물 반도체 웨이퍼.
  2. (100) 면으로부터 [0-10] 또는 [010] 방향으로 경사진 면방위를 갖고, [001] 방향으로 노치가 형성되어 있는 것을 특징으로 하는 노치형 화합물 반도체 웨이퍼.
  3. (100) 면으로부터 [001] 또는 [00-1] 방향으로 경사진 면방위를 갖고, [0-10] 방향으로 노치가 형성되어 있는 것을 특징으로 하는 노치형 화합물 반도체 웨이퍼.
  4. (100) 면으로부터 [010] 또는 [0-10] 방향으로 경사진 면방위를 갖고, [00-1] 방향으로 노치가 형성되어 있는 것을 특징으로 하는 노치형 화합물 반도체 웨이퍼.
  5. 제1항 내지 제4항 중 어느 하나의 항에 있어서,
    상기 면방위의 (100) 면으로부터 경사진 각도가 ±0.5°내지 15°범위인 것을 특징으로 하는 노치형 화합물 반도체 웨이퍼.
  6. 제1항 내지 제4항 중 어느 하나의 항에 있어서,
    상기 면방위의 경사 방향의 면내 회전 오차가 ±10°이내인 것을 특징으로 하는 노치형 화합물 반도체 웨이퍼.
  7. 제1항 내지 제4항 중 어느 하나의 항에 있어서,
    상기 노치형 화합물 반도체 웨이퍼가 섬아연광형(閃亞鉛鑛型)의 결정 구조를 갖는 화합물 반도체로 이루어지는 것을 특징으로 하는 노치형 화합물 반도체 웨이퍼.
  8. 제1항 내지 제4항 중 어느 하나의 항에 있어서,
    상기 노치형 화합물 반도체 웨이퍼가 원형의 화합물 반도체 웨이퍼이고, 직경이 99.0㎜ 이상인 것을 특징으로 하는 노치형 화합물 반도체 웨이퍼.
KR1020047003788A 2001-09-14 2002-06-10 노치를 갖는 화합물 반도체 웨이퍼 KR100869431B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00279829 2001-09-14
JP2001279829A JP4947248B2 (ja) 2001-09-14 2001-09-14 ノッチ付き化合物半導体ウエハ
PCT/JP2002/005725 WO2003025985A1 (en) 2001-09-14 2002-06-10 Notched compound semiconductor wafer

Publications (2)

Publication Number Publication Date
KR20040035787A true KR20040035787A (ko) 2004-04-29
KR100869431B1 KR100869431B1 (ko) 2008-11-21

Family

ID=19103933

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047003788A KR100869431B1 (ko) 2001-09-14 2002-06-10 노치를 갖는 화합물 반도체 웨이퍼

Country Status (6)

Country Link
US (4) US6998700B2 (ko)
EP (1) EP1437762A4 (ko)
JP (1) JP4947248B2 (ko)
KR (1) KR100869431B1 (ko)
TW (1) TW548702B (ko)
WO (1) WO2003025985A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9190464B2 (en) 2013-01-14 2015-11-17 Samsung Electronics Co., Ltd. Nonvolatile memory devices with aligned trench isolation regions

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3580311B1 (ja) * 2003-03-28 2004-10-20 住友電気工業株式会社 表裏識別した矩形窒化物半導体基板
US20090057847A1 (en) * 2005-07-21 2009-03-05 Masahiro Nakayama Gallium nitride wafer
JP2007073761A (ja) * 2005-09-07 2007-03-22 Sumitomo Electric Ind Ltd 窒化物半導体基板及び窒化物半導体基板の加工方法
JP2010067930A (ja) * 2008-09-12 2010-03-25 Toshiba Corp 半導体装置およびその製造方法
JP2010092975A (ja) * 2008-10-06 2010-04-22 Hitachi Cable Ltd 窒化物半導体基板
JP2010278274A (ja) * 2009-05-29 2010-12-09 Sony Corp 発光ダイオードおよびその製造方法
US20120115398A1 (en) * 2010-11-09 2012-05-10 James Bopp Chemical-mechanical polishing wafer and method of use
WO2012172774A1 (ja) * 2011-06-13 2012-12-20 パナソニック株式会社 半導体装置の製造方法
DE102013002637A1 (de) * 2013-02-15 2014-08-21 Freiberger Compound Materials Gmbh Verfahren zur Herstellung eines Galliumarsenidsubstrats, Galliumarsenidsubstrat und Verwendung desselben
JP6521988B2 (ja) 2014-02-12 2019-05-29 ケーエルエー−テンカー コーポレイション ウェハノッチの検出
FR3036845B1 (fr) * 2015-05-28 2017-05-26 Soitec Silicon On Insulator Procede de transfert d'une couche d'un substrat monocristallin
TW201903224A (zh) * 2017-06-08 2019-01-16 環球晶圓股份有限公司 碳化矽晶片及其定位邊加工方法
JP7187867B2 (ja) * 2018-07-26 2022-12-13 富士通株式会社 赤外線検出器、撮像素子、光半導体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW289837B (ko) * 1994-01-18 1996-11-01 Hwelett Packard Co
JP3243146B2 (ja) * 1994-12-08 2002-01-07 株式会社東芝 半導体装置
JPH08172033A (ja) * 1994-12-16 1996-07-02 Hitachi Ltd 半導体基板
JPH08195366A (ja) 1995-01-13 1996-07-30 Mitsubishi Materials Shilicon Corp 両面研磨ウェーハおよびその製造方法
JP3580600B2 (ja) * 1995-06-09 2004-10-27 株式会社ルネサステクノロジ 半導体装置の製造方法およびそれに使用される半導体ウエハ並びにその製造方法
JPH11297799A (ja) * 1998-04-10 1999-10-29 Hitachi Cable Ltd ノッチ付き半導体基板
JP4151155B2 (ja) * 1999-05-17 2008-09-17 日立電線株式会社 ノッチ付化合物半導体ウェハの製造方法
JP2000331898A (ja) * 1999-05-21 2000-11-30 Hitachi Cable Ltd ノッチ付半導体ウエハ
JP4626909B2 (ja) * 1999-10-26 2011-02-09 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウエハ
JP2001167993A (ja) * 1999-12-06 2001-06-22 Hitachi Cable Ltd 化合物半導体ウェハ
JP2002025873A (ja) * 2000-07-07 2002-01-25 Hitachi Cable Ltd 半導体ウエハ及びその表面、裏面判別方法
JP2002025875A (ja) * 2000-07-07 2002-01-25 Hitachi Cable Ltd 半導体ウエハ
JP4603677B2 (ja) * 2000-11-09 2010-12-22 信越半導体株式会社 アニールウェーハの製造方法及びアニールウェーハ
TWI264818B (en) * 2001-04-03 2006-10-21 Matsushita Electric Ind Co Ltd Semiconductor device and its production method
JP2003022988A (ja) * 2001-07-09 2003-01-24 Sanyo Electric Co Ltd 化合物半導体装置の製造方法
JPWO2003049189A1 (ja) * 2001-12-04 2005-04-21 信越半導体株式会社 貼り合わせウェーハおよび貼り合わせウェーハの製造方法
JP2004119943A (ja) * 2002-09-30 2004-04-15 Renesas Technology Corp 半導体ウェハおよびその製造方法
JP4034682B2 (ja) * 2002-10-21 2008-01-16 株式会社東芝 半導体ウェーハ及び半導体ウェーハ製造方法
US6861689B2 (en) * 2002-11-08 2005-03-01 Freescale Semiconductor, Inc. One transistor DRAM cell structure and method for forming
US7042052B2 (en) * 2003-02-10 2006-05-09 Micron Technology, Inc. Transistor constructions and electronic devices
US6768156B1 (en) * 2003-02-10 2004-07-27 Micron Technology, Inc. Non-volatile random access memory cells associated with thin film constructions
US7148559B2 (en) * 2003-06-20 2006-12-12 International Business Machines Corporation Substrate engineering for optimum CMOS device performance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9190464B2 (en) 2013-01-14 2015-11-17 Samsung Electronics Co., Ltd. Nonvolatile memory devices with aligned trench isolation regions

Also Published As

Publication number Publication date
EP1437762A1 (en) 2004-07-14
EP1437762A4 (en) 2008-09-10
US6998700B2 (en) 2006-02-14
WO2003025985A1 (en) 2003-03-27
US7256477B2 (en) 2007-08-14
US20040242001A1 (en) 2004-12-02
JP2003086474A (ja) 2003-03-20
TW548702B (en) 2003-08-21
US7256476B2 (en) 2007-08-14
US7256478B2 (en) 2007-08-14
US20060113558A1 (en) 2006-06-01
US20060113559A1 (en) 2006-06-01
JP4947248B2 (ja) 2012-06-06
US20060060883A1 (en) 2006-03-23
KR100869431B1 (ko) 2008-11-21

Similar Documents

Publication Publication Date Title
US7256478B2 (en) Notched compound semiconductor wafer
US4630093A (en) Wafer of semiconductors
US8815705B2 (en) Laser machining method and method for manufacturing compound semiconductor light-emitting element
US9390906B1 (en) Method for creating asymmetrical wafer
US20090057847A1 (en) Gallium nitride wafer
US7825008B2 (en) Method of fabricating light emitting device and thus-fabricated light emitting device
US20100028605A1 (en) Substrate for epitaxial growth
US4632884A (en) Marked single-crystal III-V group compound semiconductor wafer
US20120132922A1 (en) Composite substrate with crystalline seed layer and carrier layer with a coincident cleavage plane
EP1465242B1 (en) Semiconductor wafer and method for producing the same
US20100084745A1 (en) Nitride semiconductor substrate
EP0993621B1 (en) Improved micro-photonics module integrated on a single substrate
JPH09278595A (ja) Ｉｉｉ −ｖ族化合物半導体ウエハ及びその製造方法
TW202133318A (zh) 加工半導體材料的晶圓
JP2001044084A (ja) 半導体ウエハ
JP2001253800A (ja) 薄型サファイヤ基板
US20240139883A1 (en) Method for processing gallium oxide substrate
JP2001203177A (ja) 半導体ウエハ
JP2001196333A (ja) オフアングル付き半導体ウエハ
JP2008177233A (ja) 化合物半導体ウェハ及びその製造方法
CN116097404A (zh) 磷化铟基板
CN116057213A (zh) 用于减少裂纹的半导体半成品和半导体衬底中的晶体结构取向及其设置方法
JP2005019579A (ja) 化合物半導体ウェハ及びその加工方法
JP2003086476A (ja) 化合物半導体ウェハ及びその加工方法
JP2004200529A (ja) 半導体ウェハ研磨方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131022

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee