KR20040025613A - 반도체 공정에서 서브리소그래피 오프닝을 형성하는 방법 - Google Patents

반도체 공정에서 서브리소그래피 오프닝을 형성하는 방법 Download PDF

Info

Publication number
KR20040025613A
KR20040025613A KR1020030064510A KR20030064510A KR20040025613A KR 20040025613 A KR20040025613 A KR 20040025613A KR 1020030064510 A KR1020030064510 A KR 1020030064510A KR 20030064510 A KR20030064510 A KR 20030064510A KR 20040025613 A KR20040025613 A KR 20040025613A
Authority
KR
South Korea
Prior art keywords
layer
opening
lithographic
sacrificial
sublithography
Prior art date
Application number
KR1020030064510A
Other languages
English (en)
Inventor
샤마자이언
Original Assignee
실리콘 스토리지 테크놀로지 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실리콘 스토리지 테크놀로지 인크 filed Critical 실리콘 스토리지 테크놀로지 인크
Publication of KR20040025613A publication Critical patent/KR20040025613A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

제1 재료로 이루어진 제1 층에 서브리소그래피 오프닝(sublithographic opening)을 형성하는 제1 방법은 제1 층 위에 리소그래피 오프닝을 생성하는 것으로부터 시작하며, 여기서, 리소그래피 오프닝은 목적하는 서브리소그래피 오프닝 위에 위치한다. 제1 층의 제1 재료를 리소그래피 오프닝으로부터 부분적으로 제거한다. 제1 층과 동일한 재료로 이루어진 희생층(sacrificial layer)을 리소그래피 오프닝 위쪽을 포함하여 제1 층의 외곽선에 일치하게 적절히 부착한다. 생성된 구조물은 희생층 뿐만 아니라 제1 층도 에칭되도록 이방성 에칭시켜 리소그래피 오프닝 내에 서브리소그래피 오프닝을 형성한다. 서브리소그래피 오프닝을 형성하는 제2 방법은 폴리실리콘과 같은 희생층을 부착하는 것이다. 리소그래피 오프닝은 희생층에 형성되는데, 이때 리소그래피 오프닝은 목적하는 서브리소그래피 오프닝 위에 위치한다. 희생재료를 리소그래피 오프닝으로부터 제거한다. 이어서, 희생재료를 제2 희생재료로 전환시켜 희생재료를 횡방향 팽창시킴으로서 리소그래피 오프닝의 크기를 서브리소그래피 오프닝의 크기로 축소시킨다. 이는 희생용 폴리실리콘을 실리콘 디옥사이드로 전환시킴으로써 수행할 수 있다. 이어서, 전환된 실리콘 디옥사이드를 마스크 층으로서 사용하여 아래에 놓여있는 층을 에칭시킬 수 있다.

Description

반도체 공정에서 서브리소그래피 오프닝을 형성하는 방법 {A method for forming a sublithographic opening in a semiconductor process}
본 출원은, 샤마 자이언을 발명자로 하여 "Hybrid Trench Isolation Technology For High Voltage Isolation Using Thin Field Oxide In A Semiconductor Process"라는 발명의 명칭으로 본 출원과 동일자로 출원된 것으로서, 본원에 참고로 인용된 미국 특허원 제 호와 관련이 있다.
본 발명은 반도체 공정에서 재료층에 서브리소그래피 오프닝을 형성하는 방법에 관한 것이다.
반도체 공정에서 재료층에 리소그래피 오프닝을 형성하는 방법은 당해 기술분야에 널리 공지되어 있다. 리소그래피 오프닝은 생산 가능한 반도체 공정의 최소 피쳐(feature) 크기이다. 따라서, 예를 들면, 0.13micron 공정에서, 해당 공정이 생성할 수 있는 최소 오프닝 또는 피쳐 크기는 0.13micron 크기의 오프닝이며, 이것이 해당 공정에 대한 리소그래피 피쳐이다. 서브리소그래피 오프닝은 리소그래피 공정에 이용되는 최소 피쳐 크기보다 더 작은 치수를 갖는 오프닝이다. 따라서, 0.13micron 공정에서 치수가 0.13micron 미만인 오프닝은 0.13micron 공정에서 서브리소그래피 오프닝이 된다.
리소그래피 공정에서는 정렬 불일치(misalignment) 등과 같은 문제를 다루기 위해 반도체 구조의 특정 부분에 서브리소그래피 오프닝을 형성하여 보다 작은 피켜 크기를 만들어내는 것이 바람직하다. 선행 기술에서, 제1 재료로 이루어진 희생층을 제조하는 것이 공지되어 있다. 리소그래피 오프닝을, 그 안에 리소그래피 오프닝을 형성하는 희생재료로 이루어진 제1 층에 형성한다. 제1 재료와는 상이한 제2 재료로 이루어진 제2 층을 적절히 제1 층 위에 부착시킨다. 이어서, 제2 재료로 이루어진 제2 층을, 제1 층에 도달할 때까지, 이방성 에칭시킨다. 이에 의해, 제1 층의 오프닝에 제2 재료로 이루어진 스페이서가 만들어진다. 제1 층의 오프닝에 있는 스페이서가 오프닝의 크기를 축소시켜 서브리소그래피 오프닝이 생긴다. 이어서, 제2 재료의 스페이서와 함께 제1 재료로 이루어진 제1 층은, 제1 층이 부착되어 있는 층에 서브리소그래피 오프닝을 생성시키기 위한 마스킹층으로서 사용된다(미국 특허 제6,362,117호 참조). 그러나, 이러한 공정은 희생적 마스킹층을형성하기 위해 상이한 재료로 이루어진 2개의 층을 사용하는 것을 필요로 한다. 반도체 구조에서 서브리소그래피 구조를 생성하는 것에 대해서는 미국 특허 제6,365,451호, 제6,413,802호, 제6,429,125호 및 제6,423,475호를 참조한다.
반도체 공정에서 제1 재료로 이루어진 제1 층에 서브리소그래피 오프닝을 형성하는 방법은 제1 층에 리소그래피 오프닝을 생성함을 포함한다. 리소그래피 오프닝은 목적하는 서브리소그래피 오프닝 위에 위치한다. 리소그래피 오프닝 내에 있는 제1 재료를 부분적으로 제거한다. 희생층을, 리소그래피 오프닝 위쪽을 포함하여 제1 층 위쪽에 제1 층의 외곽선에 일치하도록 부착한다. 희생층도 제1 재료로 이루어진다. 희생층과 제1 층을, 서브리소그래피 오프닝으로부터의 모든 재료가 에칭에 의해 제거되어 리소그래피 오프닝 내에 서브리소그래피 오프닝이 형성될 때까지, 이방성 에칭시킨다.
또한, 본 발명은 반도체 공정에서 제1 재료로 이루어진 제1 층에 서브리소그래피 오프닝을 형성하는 또 다른 방법에 관한 것이다. 당해 방법에서는, 제1 재료로 이루어진 희생층을 제1 층 위에 부착시킨다. 리소그래피 오프닝이 희생층 위에 생성된다. 리소그래피 오프닝은 목적하는 서브리소그래피 오프닝 위에 위치한다. 제1 재료를 리소그래피 오프닝에서 제거한다. 이어서, 제1 재료를 제2 재료로 전환시켜 제1 재료를 횡방향 팽창시킴으로써 리소그래피 오프닝의 크기를 서브리소그래피 오프닝의 크기로 축소시킨다. 이어서, 마스킹층으로서 제2 재료를 사용하여제1 층을 에칭시켜 제1 층에 서브리소그래피 오프닝을 형성한다.
도 1a 내지 도 1g는 반도체 공정에서 제1 재료로 이루어진 제1 층에 서브리소그래피 오프닝을 형성하기 위한 본 발명의 방법의 단면도이다.
도 2a 내지 도 2f는 반도체 공정에서 제1 재료로 이루어진 제1 층에 서브리소그래피 오프닝을 형성하기 위한 본 발명의 또 다른 방법의 단면도이다.
도 1a를 참고로 하면, 전형적으로 단결정 실리콘으로 이루어진 반도체 기판(10)의 단면도가 도시되어 있다. 기판(10)에는 다수의 얕은 오목형 분리구(shallow trench isolation)(12)가 제공되어 있다. 서브리소그래피 오프닝을 형성하는 공정은 기판(10) 상의 플로팅 게이트(floating gate)의 형성을 도시한 도 1a 내지 도 1g과 관련하여 설명할 것이다. 그러나, 본 발명이 플로팅 게이트의 형성에 제한되는 것은 아님을 당해 기술분야의 숙련가들은 이해할 것이다. 오히려, 서브리소그래피 오프닝을 형성하는 본 발명은 오목형 분리구(12)의 존재유무와 무관하게 어떠한 재료로도 만들어질 수 있다.
실리콘 옥사이드 또는 실리콘 디옥사이드로 이루어진 제1 층(14)(약 50Å)은 기판(10)의 제1 표면(상부 표면) 상에 형성한다. 이는, 예를 들면, 화학증착법으로 수행하거나, 실리콘을 실리콘 디옥사이드로 열전환시킴으로써 수행할 수 있다. 결국은, 실리콘 (디)옥사이드로 이루어진 층(14)(이하에서는, (디)옥사이드는 실리콘 옥사이드 뿐만 아니라 실리콘 디옥사이드 둘 다를 나타낸다)은 게이트 커플링 옥사이드로서 작용한다. 폴리실리콘 또는 무정형 실리콘(16)으로 이루어진 제1 층(16)(약 600Å)을 실리콘 (디)옥사이드로 이루어진 층(14)에 부착한다. 이는, 예를 들면, 플라즈마 강화 증착법으로 수행하거나, 실리콘 화합물이 실리콘으로 환원되는 고온법으로 수행할 수 있다. 이하에서 사용되는 바와 같이, 폴리실리콘은폴리실리콘 뿐만 아니라 무정형 실리콘 둘 다를 나타낸다. 최종적으로, 실리콘 니트라이드로 이루어진 층(18)(약 300Å)을 폴리실리콘으로 이루어진 제1 층(16) 위에 적절하게 부착한다. 이는, 예를 들면, 플라즈마 강화 증착법으로 수행하거나, 실리콘 화합물, 예를 들면, SiH4, SiH2Cl2, 및 NH3와 같은 기타의 가스를 사용하여 실리콘 니트라이드 층(18)을 형성하는 고온법으로 수행할 수 있다. 상기한 증착법은 모두 당해 기술분야에 널리 공지되어 있다. 생성된 구조가 도 1a에 도시되어 있다.
이어서, 폴리실리콘으로 이루어진 제2 층(20)(약 450Å)을 도 1a에 도시되어 있는 구조에, 즉, 실리콘 니트라이드로 이루어진 층(18)의 상부에 부착시킨다. 생성된 구조가 도 1b에 도시되어 있다. 폴리실리콘으로 이루어진 제2 층(20)은 실리콘의 가스상 화합물을 환원시키는 것과 같은 통상의 널리 공지된 방법으로 부착시킬 수 있다.
이어서, 감광성 내식막(22)을 도 1b의 구조 전체에 걸쳐 도포하여 이 안에 리소그래피 오프닝(24)을 형성한다. 리소그래피 오프닝(24)은, 궁극적으로 폴리실리콘으로 이루어진 제1 층(16)의 서브리소그래피 오프닝이 형성되는 위치에 형성된다. 널리 공지된 감광성 내식막 노출 및 제거 기법을 사용하여, 리소그래피 오프닝(24)을 형성한다. 생성된 구조가 도 1c에 도시되어 있다.
이어서, 감광성 내식막(22)을 마스크로서 사용하여, 오프닝(24)에 있는 폴리실리콘으로 이루어진 노출된 제2 층(20)을 에칭 스탑으로서 실리콘 니트라이드를사용하는 RIE 이방성 에칭법과 같은 널리 공지된 기법을 사용하여 제거한다. 폴리실리콘으로 이루어진 제2 층(20)의 이방성 에칭은, 실리콘 니트라이드로 이루어진 층(18)이 노출될 때까지 계속 수행한다. 생성된 구조가 도 1d에 도시되어 있다.
이어서, 감광성 내식막(22)을 제거한다. 이에 의해, 리소그래피 오프닝(24)을 갖는 폴리실리콘으로 이루어진 제2 층(20)이 생성된다. 이렇게 하여 생성된 구조가 도 1e에 도시되어 있다.
이어서, 도 1e에 도시되어 있는 구조를 산화 대기, 예를 들면, O2단독 또는 H2와 O2의 혼합물 속에서 산화시키거나 방치한다. 이에 의해, 제2 층(20)의 폴리실리콘이 실리콘 (디)옥사이드로 전환된다. 널리 공지되어 있는 바와 같이, 실리콘 (디)옥사이드는 폴리실리콘보다 분자 크기가 더 크기 때문에, 폴리실리콘(20)이 실리콘 (디)옥사이드로 전환되면 스페이싱 또는 오프닝(24)이 수축한다. 이는 실리콘 (디)옥사이드 형성시 이것이 횡방향으로 팽창함으로써 기인한다. 그 결과, 서브리소그래피 오프닝이 생긴다. 생성된 구조가 도 1f에 도시되어 있다.
이어서, 실리콘 (디)옥사이드 층(20)을 마스킹층으로서 사용하여, 실리콘 니트라이드 층(18)과 폴리실리콘 층(16)을 이방성 에칭을 사용하여 에칭시킨다. 생성된 구조가 도 1g에 도시되어 있으며, 여기서, 실리콘 니트라이드 층(18)과 폴리실리콘 층(16)에 서브리소그래피 오프닝이 생성된다. 생성된 구조가 도 1g에 도시되어 있다.
그후, 실리콘 (디)옥사이드로 이루어진 마스킹층(20)을 제거할 수 있을 뿐만아니라 실리콘 니트라이드 층(18)도 제거할 수 있으며, 이에 의해, 폴리실리콘으로 이루어진 제1 층(16)이 서브리소그래피 오프닝(24)을 갖게 된다.
도 2a를 참조로 하면, 반도체 공정에서 재료에 서브리소그래피 오프닝을 생성하는 또 다른 방법의 제1 단계의 단면도가 도시되어 있다. 도 1a에 도시된 단면도와 유사하게, 공정은 오목형 분리구(12)를 갖는 단결정 실리콘으로 이루어진 반도체 기판(14)에서 시작한다. 그러나, 도 2a 내지 도 2f가 얕은 오목형 분리구(12) 영역 위에 놓여있는 구조에 폴리실리콘으로 이루어진 플로팅 게이트를 생성시키는 공정을 나타내기 때문에, 오목형 분리구(12)의 사용은 단지 예시를 위한 것이다. 그러나, 본 발명의 방법은 이에 국한되는 것은 아니며, 어떠한 목적으로든 반도체 공정에서 어떠한 재료에 서브리소그래피 오프닝을 생성시키는 데 사용할 수 있다.
이어서, 실리콘 (디)옥사이드로 이루어진 제1 층(14)을 기판(10)의 표면 상에 부착시킨다. 이는 약 50Å의 층일 수 있으며, 화학 증착법 또는 고온 열 증착법과 같은 널리 공지된 통상의 기법으로 수행할 수 있다. 생성된 구조가 도 2b에 도시되어 있다.
이어서, 폴리실리콘으로 이루어진 제1 층(20a)을 도 2b에 도시된 구조의 외곽선 위에 적절하게 부착한다. 폴리실리콘으로 이루어진 제1 층(20a)은 화학 증착법과 같은 통상의 방법으로 부착시킬 수 있으며, 1000Å의 두께로 되도록 부착시킬 수 있다. 생성된 구조가 도 2c에 도시되어 있다.
(도 1c 및 도 1d에 도시되어 있는 바와 같은) 통상의 감광성 내식막(22)을사용하여, 리소그래피 오프닝(24)을 폴리실리콘으로 이루어진 제1 층(20a)에 생성시킨다. 그러나, 폴리실리콘으로 이루어진 제1 층(20a)이 리소그래피 오프닝(24)으로부터 완전히 제거 또는 에칭되지는 않는다. 바람직한 양태에서, 폴리실리콘(20a)의 두께의 약 90%가 오프닝(24)으로부터 제거된다. 제1 폴리실리콘 층(20a)에 리소그래피 오프닝(24)을 생성하는 공정에 의해, 도 2d에 도시되어 있는 바와 같이, 리소그래피 오프닝(24)에 잔류 폴리실리콘이 생기게 된다.
이어서, 제1 층(20a)과 동일한 재료인 폴리실리콘으로 이루어진 제2 층(20b)을 폴리실리콘으로 이루어진 제1 층(20a)의 외곽선에 일치하도록 부착한다. 폴리실리콘으로 이루어진 제2 층(20b)은 약 450Å이며, 화학 증착법으로 부착시킬 수 있다. 증착 공정의 결과가 도 2e에 도시된 구조이다. 그후, 도 2e에 도시된 구조를, 폴리실리콘 전부가 오프닝(24)으로부터 에칭될 때까지, 이방성 에칭시킨다. 이러한 에칭 공정에 의해, 폴리실리콘(20a) 뿐만 아니라 리소그래피 오프닝(24)에 부착되어 있는 제2 층(20b)으로부터의 폴리실리콘도 제거된다. 그러나, 소정의 폴리실리콘(20b)이 계속해서 오프닝(24)의 측면에 정렬하여 서브리소그래피 오프닝(24)을 생성한다. 생성된 구조가 도 2f에 도시되어 있다.
본 발명에 의해, 반도체 구조의 특정 부분에 서브리소그래피 오프닝을 형성하여 보다 작은 피쳐 크기를 만들어낼 수 있게 되어, 리소그래피 공정에서 정렬 불일치(misalignment) 등과 같은 문제를 상당 부분 해소할 수 있게 되었다.

Claims (10)

  1. 반도체 공정에서 제1 재료로 이루어진 제1 층 위에 리소그래피 오프닝(lithographic opening)을 생성하는 단계[여기서, 리소그래피 오프닝은 목적하는 서브리소그래피 오프닝(sublithographic opening) 위에 위치한다],
    리소그래피 오프닝 내에 있는 제1 재료를 부분적으로 제거하는 단계,
    리소그래피 오프닝 위쪽을 포함하여 제1 층 위쪽에 제1 층의 외곽선에 일치하게 상기한 제1 재료로 이루어진 희생층(sacrificial layer)을 부착하는 단계 및
    희생층과 제1 층을 이방성 에칭시켜 리소그래피 오프닝 내에 서브리소그래피 오프닝을 형성하는 단계를 포함하여, 반도체 공정에서 제1 재료로 이루어진 제1 층 위에 서브리소그래피 오프닝을 형성하는 방법.
  2. 제1항에 있어서,
    제1 층 위에 감광성 내식막 층을 부착시키는 단계,
    감광성 내식막 층을 노출시켜 목적하는 서브리소그래피 오프닝 위에 잠재성 리소그래피 오프닝을 포함하는 잠상을 형성하는 단계 및
    리소그래피 오프닝 내에 있는 감광성 내식막을 완전히 제거하여 제1 층을 노출시키는 단계를 추가로 포함하는 방법.
  3. 제2항에 있어서, 감광성 내식막이 부분적으로 제거된 후 그리고 희생층이 부착되기 전에, 감광성 내식막을 전부 제거하는 단계를 추가로 포함하는 방법.
  4. 제3항에 있어서, 제1 재료가 폴리실리콘 또는 무정형 실리콘인 방법.
  5. 반도체 공정에서 제1 재료로 이루어진 제1 층 위에 제1 희생재료로 이루어진 희생층을 부착하는 단계,
    희생층 위에 리소그래피 오프닝을 생성하는 단계(여기서, 리소그래피 오프닝은 목적하는 서브리소그래피 오프닝 위에 위치한다),
    리소그래피 오프닝 내에 있는 제1 희생재료를 제거하는 단계,
    제1 희생재료를 제2 희생재료로 전환시킴으로써 제1 희생재료를 횡방향 팽창시켜 리소그래피 오프닝의 크기를 서브리소그래피 오프닝의 크기로 축소시키는 단계 및
    제2 희생물질을 마스킹층으로서 사용하여 제1 층을 에칭시켜, 제1 층에 서브리소그래피 오프닝을 형성하는 단계를 포함하여, 반도체 공정에서 제1 재료로 이루어진 제1 층에 서브리소그래피 오프닝을 형성하는 방법.
  6. 제5항에 있어서, 희생층 위에 리소그래피 오프닝을 생성하는 단계가,
    희생층 위에 감광성 내식막 층을 부착하는 단계,
    감광성 내식막 층을 노출시켜 목적하는 서브리소그래피 오프닝 위에 잠재성 리소그래피 오프닝을 포함하는 잠상을 형성하는 단계 및
    리소그래피 오프닝 내에 있는 감광성 내식막을 제거하여 희생층을 노출시키는 단계를 추가로 포함하는 방법.
  7. 제6항에 있어서, 감광성 내식막을 제거한 후 그리고 제1 희생재료를 횡방향 팽창시키기 전에, 감광성 내식막을 모두 제거하는 단계를 추가로 포함하는 방법.
  8. 제7항에 있어서, 제1 희생재료가 실리콘, 폴리실리콘 또는 무정형 실리콘인 방법.
  9. 제8항에 있어서, 제1 희생재료를 횡방향 팽창시키는 단계가, 제1 희생 재료를 산화시켜 실리콘 (디)옥사이드를 생성함을 포함하는 방법.
  10. 제9항에 있어서, 제1 층이 폴리실리콘으로 이루어진 층과 희생층에 바로 인접하는 실리콘 니트라이드로 이루어진 층을 포함하는 복합층인 방법.
KR1020030064510A 2002-09-18 2003-09-17 반도체 공정에서 서브리소그래피 오프닝을 형성하는 방법 KR20040025613A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/247,400 2002-09-18
US10/247,400 US6756284B2 (en) 2002-09-18 2002-09-18 Method for forming a sublithographic opening in a semiconductor process

Publications (1)

Publication Number Publication Date
KR20040025613A true KR20040025613A (ko) 2004-03-24

Family

ID=31992485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030064510A KR20040025613A (ko) 2002-09-18 2003-09-17 반도체 공정에서 서브리소그래피 오프닝을 형성하는 방법

Country Status (5)

Country Link
US (1) US6756284B2 (ko)
JP (1) JP2004111970A (ko)
KR (1) KR20040025613A (ko)
CN (2) CN1326211C (ko)
TW (1) TWI244682B (ko)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806204B1 (en) * 2003-06-30 2004-10-19 Intel Corporation Semiconductor etch speed modification
US7151040B2 (en) * 2004-08-31 2006-12-19 Micron Technology, Inc. Methods for increasing photo alignment margins
US7910288B2 (en) * 2004-09-01 2011-03-22 Micron Technology, Inc. Mask material conversion
US7655387B2 (en) * 2004-09-02 2010-02-02 Micron Technology, Inc. Method to align mask patterns
US7115525B2 (en) 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
US7390746B2 (en) 2005-03-15 2008-06-24 Micron Technology, Inc. Multiple deposition for integration of spacers in pitch multiplication process
US7253118B2 (en) * 2005-03-15 2007-08-07 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
US7611944B2 (en) 2005-03-28 2009-11-03 Micron Technology, Inc. Integrated circuit fabrication
US7371627B1 (en) 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US7120046B1 (en) 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7429536B2 (en) 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7695632B2 (en) * 2005-05-31 2010-04-13 Lam Research Corporation Critical dimension reduction and roughness control
US7560390B2 (en) * 2005-06-02 2009-07-14 Micron Technology, Inc. Multiple spacer steps for pitch multiplication
US7396781B2 (en) * 2005-06-09 2008-07-08 Micron Technology, Inc. Method and apparatus for adjusting feature size and position
US7541632B2 (en) * 2005-06-14 2009-06-02 Micron Technology, Inc. Relaxed-pitch method of aligning active area to digit line
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7413981B2 (en) * 2005-07-29 2008-08-19 Micron Technology, Inc. Pitch doubled circuit layout
US8123968B2 (en) * 2005-08-25 2012-02-28 Round Rock Research, Llc Multiple deposition for integration of spacers in pitch multiplication process
US7816262B2 (en) * 2005-08-30 2010-10-19 Micron Technology, Inc. Method and algorithm for random half pitched interconnect layout with constant spacing
US7696567B2 (en) * 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7829262B2 (en) * 2005-08-31 2010-11-09 Micron Technology, Inc. Method of forming pitch multipled contacts
US7776744B2 (en) * 2005-09-01 2010-08-17 Micron Technology, Inc. Pitch multiplication spacers and methods of forming the same
US7572572B2 (en) 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7416943B2 (en) * 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
US7687342B2 (en) * 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US7557032B2 (en) * 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon
US7759197B2 (en) 2005-09-01 2010-07-20 Micron Technology, Inc. Method of forming isolated features using pitch multiplication
US7393789B2 (en) 2005-09-01 2008-07-01 Micron Technology, Inc. Protective coating for planarization
US7842558B2 (en) 2006-03-02 2010-11-30 Micron Technology, Inc. Masking process for simultaneously patterning separate regions
US7476933B2 (en) 2006-03-02 2009-01-13 Micron Technology, Inc. Vertical gated access transistor
US7902074B2 (en) 2006-04-07 2011-03-08 Micron Technology, Inc. Simplified pitch doubling process flow
US8003310B2 (en) 2006-04-24 2011-08-23 Micron Technology, Inc. Masking techniques and templates for dense semiconductor fabrication
US7488685B2 (en) 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
US7795149B2 (en) * 2006-06-01 2010-09-14 Micron Technology, Inc. Masking techniques and contact imprint reticles for dense semiconductor fabrication
US7723009B2 (en) 2006-06-02 2010-05-25 Micron Technology, Inc. Topography based patterning
US7611980B2 (en) 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
US7517804B2 (en) * 2006-08-31 2009-04-14 Micron Technologies, Inc. Selective etch chemistries for forming high aspect ratio features and associated structures
US7666578B2 (en) 2006-09-14 2010-02-23 Micron Technology, Inc. Efficient pitch multiplication process
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8563229B2 (en) 2007-07-31 2013-10-22 Micron Technology, Inc. Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures
US20090102023A1 (en) * 2007-10-19 2009-04-23 Stephan Wege Method for Manufacturing a Structure, Semiconductor Device and Structure on a Substrate
US7737039B2 (en) 2007-11-01 2010-06-15 Micron Technology, Inc. Spacer process for on pitch contacts and related structures
US7659208B2 (en) 2007-12-06 2010-02-09 Micron Technology, Inc Method for forming high density patterns
US7790531B2 (en) 2007-12-18 2010-09-07 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US8030218B2 (en) 2008-03-21 2011-10-04 Micron Technology, Inc. Method for selectively modifying spacing between pitch multiplied structures
US8076208B2 (en) 2008-07-03 2011-12-13 Micron Technology, Inc. Method for forming transistor with high breakdown voltage using pitch multiplication technique
US8119528B2 (en) * 2008-08-19 2012-02-21 International Business Machines Corporation Nanoscale electrodes for phase change memory devices
US8101497B2 (en) 2008-09-11 2012-01-24 Micron Technology, Inc. Self-aligned trench formation
US8492282B2 (en) * 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
CN102044497B (zh) * 2009-10-13 2013-07-17 中芯国际集成电路制造(上海)有限公司 分立栅存储器件的形成方法
US8728859B2 (en) 2010-08-12 2014-05-20 International Business Machines Corporation Small footprint phase change memory cell
FR2998417A1 (fr) * 2012-11-16 2014-05-23 St Microelectronics Rousset Procede de realisation d'un element pointu de circuit integre, et circuit integre correspondant

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5004703A (en) * 1989-07-21 1991-04-02 Motorola Multiple trench semiconductor structure method
JP2641781B2 (ja) * 1990-02-23 1997-08-20 シャープ株式会社 半導体素子分離領域の形成方法
JP2608513B2 (ja) * 1991-10-02 1997-05-07 三星電子株式会社 半導体装置の製造方法
US5372968A (en) * 1993-09-27 1994-12-13 United Microelectronics Corporation Planarized local oxidation by trench-around technology
US5378646A (en) * 1994-07-07 1995-01-03 United Microelectronics Corporation Process for producing closely spaced conductive lines for integrated circuits
US5605864A (en) * 1994-08-02 1997-02-25 Micron Technology, Inc. Method for forming a semiconductor buried contact with a removable spacer
KR100190010B1 (ko) * 1995-12-30 1999-06-01 윤종용 반도체 소자의 소자분리막 형성방법
US5821160A (en) * 1996-06-06 1998-10-13 Motorola, Inc. Method for forming a laser alterable fuse area of a memory cell using an etch stop layer
US5843625A (en) * 1996-07-23 1998-12-01 Advanced Micro Devices, Inc. Method of reducing via and contact dimensions beyond photolithography equipment limits
US6316807B1 (en) * 1997-12-05 2001-11-13 Naoto Fujishima Low on-resistance trench lateral MISFET with better switching characteristics and method for manufacturing same
US6271577B1 (en) * 1997-12-17 2001-08-07 Texas Instruments Incorporated Transistor and method
US6040214A (en) * 1998-02-19 2000-03-21 International Business Machines Corporation Method for making field effect transistors having sub-lithographic gates with vertical side walls
US6362117B1 (en) * 1998-08-04 2002-03-26 Texas Instruments Incorporated Method of making integrated circuit with closely spaced components
US6423475B1 (en) * 1999-03-11 2002-07-23 Advanced Micro Devices, Inc. Sidewall formation for sidewall patterning of sub 100 nm structures
US6232229B1 (en) * 1999-11-19 2001-05-15 Micron Technology, Inc. Microelectronic device fabricating method, integrated circuit, and intermediate construction
US6271094B1 (en) * 2000-02-14 2001-08-07 International Business Machines Corporation Method of making MOSFET with high dielectric constant gate insulator and minimum overlap capacitance
US6413802B1 (en) * 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture

Also Published As

Publication number Publication date
CN1495860A (zh) 2004-05-12
TWI244682B (en) 2005-12-01
CN100485866C (zh) 2009-05-06
JP2004111970A (ja) 2004-04-08
TW200416818A (en) 2004-09-01
CN101068000A (zh) 2007-11-07
US6756284B2 (en) 2004-06-29
US20040053475A1 (en) 2004-03-18
CN1326211C (zh) 2007-07-11

Similar Documents

Publication Publication Date Title
KR20040025613A (ko) 반도체 공정에서 서브리소그래피 오프닝을 형성하는 방법
JP2001514445A (ja) 反射防止コーティングを使用する集積回路製作でのアイソレーション法
JPS63284832A (ja) トレンチ分離構造を注入領域に自己整合させる方法
US5512509A (en) Method for forming an isolation layer in a semiconductor device
US5688706A (en) Method for fabricating a MOSFET device, with local channel doping, self aligned to a selectively deposited tungsten gate
US6057214A (en) Silicon-on-insulation trench isolation structure and method for forming
EP1047118A2 (en) Improved top layer imaging lithography for semiconductor processing
JPH06334031A (ja) 半導体装置の素子分離方法
KR100186514B1 (ko) 반도체 소자의 격리영역 형성방법
US7538393B2 (en) Field insulator FET device and fabrication method thereof
JPH07161806A (ja) 半導体装置の製造方法
JP3090838B2 (ja) 半導体装置の製造方法
JPS60258957A (ja) Ｓｏｉ型半導体装置の製造方法
JPS63293946A (ja) 半導体装置の製造方法
KR20000073800A (ko) 반도체 장치의 분리구조 형성방법
JPH0653160A (ja) セルフアラインコンタクト形成法
KR0168148B1 (ko) 반도체 소자의 필드 산화막 형성방법
JPS5976443A (ja) 半導体装置の製造方法
JP3059749B2 (ja) 半導体装置の製造方法
JP2725616B2 (ja) 半導体装置の製造方法
JPH11135608A (ja) 半導体装置の製造方法
KR100226779B1 (ko) 반도체 소자의 격리영역 형성방법
KR960008095B1 (ko) 오르가닉 아크층을 이용한 미세 패턴 형성 방법
JP2005353674A (ja) 半導体装置の製造方法及び半導体装置。
KR19990003876A (ko) 셀 프로젝션 마스크 제작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application