FR2998417A1 - Procede de realisation d'un element pointu de circuit integre, et circuit integre correspondant - Google Patents

Procede de realisation d'un element pointu de circuit integre, et circuit integre correspondant Download PDF

Info

Publication number
FR2998417A1
FR2998417A1 FR1260912A FR1260912A FR2998417A1 FR 2998417 A1 FR2998417 A1 FR 2998417A1 FR 1260912 A FR1260912 A FR 1260912A FR 1260912 A FR1260912 A FR 1260912A FR 2998417 A1 FR2998417 A1 FR 2998417A1
Authority
FR
France
Prior art keywords
integrated circuit
crater
pointed
elm
housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1260912A
Other languages
English (en)
Inventor
Abderrezak Marzaki
Yoann Goasduff
Virginie Bidal
Pascal Fornara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Priority to FR1260912A priority Critical patent/FR2998417A1/fr
Priority to US14/049,910 priority patent/US20140138814A1/en
Publication of FR2998417A1 publication Critical patent/FR2998417A1/fr
Priority to US14/985,037 priority patent/US10379254B2/en
Priority to US16/450,365 priority patent/US11536872B2/en
Priority to US17/993,067 priority patent/US20230085284A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01VGEOPHYSICS; GRAVITATIONAL MEASUREMENTS; DETECTING MASSES OR OBJECTS; TAGS
    • G01V7/00Measuring gravitational fields or waves; Gravimetric prospecting or detecting
    • G01V7/02Details
    • G01V7/04Electric, photoelectric, or magnetic indicating or recording means
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0002Arrangements for avoiding sticking of the flexible or moving parts
    • B81B3/001Structures having a reduced contact area, e.g. with bumps or with a textured surface
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00111Tips, pillars, i.e. raised structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H37/00Thermally-actuated switches
    • H01H37/02Details
    • H01H37/04Bases; Housings; Mountings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H37/00Thermally-actuated switches
    • H01H37/02Details
    • H01H37/32Thermally-sensitive members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/01Switches
    • B81B2201/012Switches characterised by the shape
    • B81B2201/018Switches not provided for in B81B2201/014 - B81B2201/016
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/02Sensors
    • B81B2201/0228Inertial sensors
    • B81B2201/0235Accelerometers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/02Sensors
    • B81B2201/0228Inertial sensors
    • B81B2201/0242Gyroscopes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/03Static structures
    • B81B2203/0361Tips, pillars
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/04Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H37/00Thermally-actuated switches
    • H01H37/02Details
    • H01H37/32Thermally-sensitive members
    • H01H37/36Thermally-sensitive members actuated due to expansion or contraction of a fluid with or without vaporisation
    • H01H37/42Thermally-sensitive members actuated due to expansion or contraction of a fluid with or without vaporisation with curled flexible tube, e.g. Bourdon tube
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H61/00Electrothermal relays
    • H01H61/01Details
    • H01H61/013Heating arrangements for operating relays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H9/00Details of switching devices, not covered by groups H01H1/00 - H01H7/00
    • H01H9/02Bases, casings, or covers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/88Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers

Abstract

L'élément pointu (ELM) possède au moins une protubérance (DM) comportant dans sa partie supérieure une région pointue (RGP) limitant un cratère ouvert (CRT) et s'évasant depuis son extrémité pointue vers sa base en s'éloignant du centre du cratère (CRT).

Description

Procédé de réalisation d'un élément pointu de circuit intégré, et circuit intégré correspondant L'invention concerne les circuits intégrés, et plus particulièrement la formation de pointes dans et/ou sur un circuit intégré. L'effet de pointe est utilisé dans certains dispositifs, notamment pour augmenter l'effet de champ.
Ainsi, il est connu, dans les mémoires non volatiles à stockage de charges, de créer des pointes sur la grille flottante en polysilicium, de façon à faciliter l'injection de porteurs dans la grille supérieure. On peut à cet égard citer les brevets US 5 783 473, 6 410 957 et 6 635 922 ainsi que les articles suivants : « An Analytical Model for Optimization of Programming Efficiency and Uniformity of Split Gate Source-Side Injection Superflash Memory", Huinan Guan, IEEE Transactions on Electron Devices, vol.50, n°3, Mars 2003, "A Novel 3 Volts-Only, Small Sector Erase, High Density Flash E2PROM", Sohrab Kianian et autres, 1994 Symposium on VLSI Technology Digest of Technical Papers, 1994 IEEE, "Tunneling Phenomenon in 5uperflash® Cell", A. Kotov et autres, 2002 IEEE Nonvolatile Memory Technology Symposium, p.110-115.
La formation des pointes de la grille flottante comporte notamment une oxydation du polysilicium de cette grille flottante. Or, non seulement ce procédé est limité à la fabrication de pointes sur une région de poly silicium dans la partie du circuit intégré habituellement désignée par l'homme du métier sous l'acronyme anglosaxon « FEOL » (Front End Of Lines) mais il nécessite un budget thermique important. Selon un mode de mise en oeuvre, il est proposé de réaliser des pointes dans un circuit intégré, aussi bien dans la partie FEOL que dans la partie d'interconnexion située au dessus de cette partie FEOL et couramment désignée par l'homme du métier sous l'acronyme anglosaxon « BEOL » (Back End Of Lines), en conservant sensiblement le même budget thermique que celui utilisé habituellement pour la réalisation d'un circuit intégré, et sans être limité à du polysilicium. Selon un aspect, il est proposé un procédé de réalisation d'un élément pointu de circuit intégré, comprenant une formation d'un élément possédant au moins une protubérance ayant une partie concave tournant sa concavité vers ledit élément et comportant un premier matériau gravable, par exemple du polysilicium ou un matériau métallique tel que de l'aluminium, une formation autour de la partie concave d'une zone comportant un deuxième matériau moins rapidement gravable que le premier matériau, par exemple un matériau utilisé dans les couches anti-reflets dites « BARC » (Bottom Anti Reflective Coating), ou bien une résine ou encore une couche carbonée. Le procédé comprend également une gravure du premier matériau et du deuxième matériau de façon à former un cratère ouvert dans la partie concave et former ainsi une région pointue dudit élément. Ainsi, selon cet aspect, la formation de pointes est obtenue simplement par gravure de deux matériaux au niveau d'une protubérance concave, et, la sélectivité de gravure ainsi que la durée de gravure permettent d'ajuster la profondeur et la largeur du cratère, ce qui permet d'ajuster la hauteur des pointes ainsi que l'ouverture de la région pointue. L'utilisation de gravure(s) permet d'éviter un budget thermique important pour la formation de ces pointes. Par ailleurs, ces étapes de réalisation peuvent être effectuées en tout endroit du circuit intégré, que ce soit dans la partie FEOL ou dans la partie BEOL, et avec tous matériaux, pour autant que les matériaux utilisés soient gravables. Selon un mode de mise en oeuvre, la formation de ladite zone comportant le deuxième matériau, comprend une formation d'une couche du deuxième matériau au dessus et autour de ladite au moins une partie concave, et un retrait, par exemple par un polissage mécanochimique, d'une partie de cette couche de façon à venir araser le sommet de cette partie concave, et la formation dudit cratère comprend alors la gravure simultanée du premier matériau et du deuxième matériau. On peut également, après la gravure du premier matériau et du deuxième matériau, retirer le deuxième matériau, de façon à libérer l'extérieur de la région pointue. Préférentiellement, ledit élément et ladite au moins une protubérance comportent le même premier matériau. En d'autres termes, l'élément et sa ou ses protubérances sont formés d'un même matériau. Dans ce cas, selon un mode de mise en oeuvre, la formation dudit élément comprend une formation d'un support, par exemple en silicium ou bien en oxyde de silicium, comportant au moins un bloc saillant et un dépôt conforme d'une couche du premier matériau sur ledit support, la partie de ladite couche recouvrant ledit au moins un bloc formant ladite au moins une protubérance. Dans ce cas, la protubérance peut prendre la forme d'un dôme, autoaligné sur le bloc saillant sous-jacent. Selon un mode de mise en oeuvre, on peut former un élément possédant plusieurs protubérances et former ladite zone comportant le deuxième matériau autour de chaque partie concave et entre deux parties concaves adjacentes ; on procède alors à une gravure du premier matériau et du deuxième matériau de façon à former un cratère ouvert dans chaque partie concave, et former ainsi plusieurs régions pointues. La formation dudit élément peut comprendre une formation d'un support comportant plusieurs blocs saillants et un dépôt conforme d'une couche du premier matériau sur ledit support, la partie de ladite couche recouvrant lesdits blocs formant lesdites protubérances. Selon un autre aspect, il est proposé un dispositif comprenant au moins un élément d'un circuit intégré ayant au moins une protubérance, comportant dans sa partie supérieure une région pointue limitant un cratère ouvert dont l'ouverture est plus petite que la distance, comptée au niveau du fond du cratère, entre deux points de la paroi externe de la région pointue sensiblement opposés par rapport au centre du cratère. En d'autres termes, la région pointue s'évase en direction de sa base en s'éloignant du centre du cratère. Selon un mode de réalisation, la paroi externe de la région pointue présente un profil concave s'étendant depuis l'ouverture du cratère et tournant sa concavité vers ledit cratère. Le cratère peut présenter une partie en creux au pied de la paroi interne de la région pointue. Selon un mode de réalisation, le dispositif comprend en outre un support possédant au moins un bloc saillant, et ledit élément est alors situé au dessus dudit support avec ladite région pointue autoalignée avec ledit bloc.
Selon un mode de réalisation, ladite au moins une protubérance et le reste dudit au moins un élément comportent un même premier matériau. Ledit au moins un élément peut comporter plusieurs protubérances possédant chacune une région pointue.
Selon un autre aspect, il est proposé un circuit intégré comprenant au moins un dispositif tel que défini ci avant. Le circuit intégré peut comprendre par exemple au moins un condensateur dont au moins une électrode est formée par ledit au moins un élément pointu du dispositif.
Selon un mode de réalisation, ledit au moins un élément du dispositif est métallique et est situé sur au moins l'un des niveaux de métallisation de la partie d'interconnexion (BEOL) du circuit intégré. L'utilisation d'éléments pointus, en particulier métalliques, dans un circuit intégré peut trouver de nombreuses applications.
Ainsi, outre une application à un condensateur, un tel élément pointu peut être utilisé pour libérer une poutre d'un système mécanique de commutation électrique ou bien pour réduire la surface de contact, et donc le risque de collage, d'un corps se déplaçant sur une paroi plane, comme par exemple dans un système de détection d'orientation du circuit intégré. Plus précisément, selon un mode de réalisation, le circuit intégré comprend, au sein de ladite partie d'interconnexion (BEOL), un système mécanique de commutation électrique comportant dans un logement au moins un premier ensemble thermiquement déformable incluant une poutre maintenue en au moins deux endroits différents par au moins deux bras solidaires de bords du logement ; la poutre et les bras sont métalliques et situés au sein d'un même premier niveau de métallisation ; le système comprend également un corps électriquement conducteur ; ledit premier ensemble a au moins une première configuration lorsqu'il a une première température et une deuxième configuration lorsque au moins un des bras a une deuxième température différente de la première température ; la poutre est à distance dudit corps dans l'une des configurations et en contact avec ledit corps et immobilisée par ledit corps dans l'autre configuration de façon à pouvoir établir ou interdire une liaison électrique passant par ledit corps et par ladite poutre ; ledit premier ensemble est activable pour passer d'une des configurations à une autre, et le système mécanique comprend en outre des moyens configurés pour libérer une poutre immobilisée par ledit corps et comportant ledit au moins un élément pointu dont ladite au moins une région pointue est tournée vers ledit corps, ainsi que des moyens configurés pour générer au niveau de ladite au moins une région pointue un champ électrostatique. Selon un autre mode de réalisation, le circuit intégré peut comprendre, au sein de ladite partie d'interconnexion, au moins un système mécanique de détection d'orientation spatiale et/ou de changement d'orientation du circuit intégré ; ce système mécanique comprend un logement dont les parois comportent des portions métalliques réalisées au sein de différents niveaux de métallisation ; le logement comporte une paroi de plancher et une paroi de plafond ; le système de détection comprend également une pièce métallique logée dans ledit logement et mobile à l'intérieur du logement, des moyens de contrôle définissant à l'intérieur du logement une zone d'évolution pour la pièce métallique et comportant au moins deux éléments électriquement conducteurs disposés en bordure de ladite zone d'évolution ; l'une au moins des parois de plancher et de plafond incorpore ledit au moins un élément tournant sa région pointue vers ladite pièce métallique à l'intérieur de la zone d'évolution, ladite pièce étant configurée pour, sous l'action de la gravité, venir en contact avec lesdits au moins deux éléments électriquement conducteurs, en réponse à au moins une orientation spatiale donnée du circuit intégré, et le système comprend également des moyens de détection d'une liaison électrique passant par ladite pièce et lesdits au moins deux éléments électriquement conducteurs. D'autres avantages et caractéristiques de l' invention apparaîtront à l'examen de la description détaillée de modes de mise en oeuvre et de réalisation, nullement limitatifs, et des dessins annexés sur lesquels : les figures 1 à 11 illustrent différents modes de mise en oeuvre et de réalisation d'un dispositif et d'un circuit intégré selon l'invention, les figures 12 à 17 illustrent un autre mode de réalisation d'un circuit intégré selon l'invention, et les figures 18 et 19 illustrent un autre mode de réalisation d'un circuit intégré selon l'invention. Sur la figure 1, la référence SP désigne un support ou substrat, (par exemple en silicium, polysilicium, oxyde de silicium...). Comme on va le voir maintenant plus en détails, on va réaliser dans ce support un motif comportant des creux et des blocs saillants (ou bosses).
A cet égard, comme illustré sur la figure 1, on définit de façon classique l'emplacement des creux du motif par une étape de photolithographie utilisant une résine photosensible A. Puis, on procède de façon classique à une gravure du support SP entre les plots de résine de façon à former les creux CRX du motif (figure 2). Après retrait des blocs de résine, on obtient, comme illustré sur la figure 3, le support SP comportant des blocs saillants BLC séparés par des creux CRX.
Puis, comme illustré sur la figure 4, on forme sur le support SP ainsi obtenu une couche CH1 d'un premier matériau B, comportant, au dessus et autoalignées avec les blocs saillants sous-jacents BLC, des protubérances, ici en forme de dômes DM. Cette couche CH1 forme donc un élément ELM reposant sur le support SP et comportant plusieurs protubérances DM. Cet élément ELM et ses protubérances DM sont formés d'un premier matériau B gravable qui peut être par exemple du silicium, du polysilicium, du dioxyde de silicium, du nitrure de silicium, ou bien un métal tel que de l'aluminium ou du tungstène, sans que cette liste soit exhaustive. A titre indicatif, lorsque le premier métal formant la couche CH1 est de l'aluminium, le dépôt de ce métal peut être un dépôt physique en phase vapeur (dit « dépôt PVD : Physical Vapor Deposition »). Lorsque le premier matériau est un oxyde, on peut alors utiliser un dépôt chimique en phase vapeur (dit « dépôt « CVD »). De tels dépôts sont classiques et connus en soi. Dans l'étape suivante, illustrée sur la figure 5, on forme sur la structure obtenue à la figure 4, une couche CH2 d'un deuxième matériau C, également gravable, et possédant ici une surface supérieure plane. Cette formation peut s'effectuer de différentes façons, par exemple en déposant un matériau planarisant ou bien en effectuant un dépôt conforme de ce matériau C suivi d'un polissage mécanochimique.
A titre d'exemple non limitatif, on peut utiliser comme matériau planarisant un matériau utilisé dans les couches antireflets dites BARC. Ainsi, on peut utiliser par exemple un matériau de type SiOxNy. Lorsqu'on utilise de l'oxyde comme matériau C, on peut le déposer par un procédé dit HDP (High Density Plasma) ou bien effectuer un dépôt d'oxyde conforme suivi d'un polissage mécanochimique. Quoi qu'il en soit, le deuxième matériau C doit pouvoir être gravé moins rapidement que le premier matériau B.
En effet, c'est cette différence de vitesse de gravure, c'est-à- dire, en d'autres termes, cette sélectivité de gravure, qui va permettre la création d'une région pointue dans chaque dôme DM. Plus précisément, à partir de la structure illustrée sur la figure 5, on procède à un retrait de la partie supérieure de la couche CH2, de façon à venir araser le sommet de chaque partie concave comme illustré sur la figure 6. A ce stade, on a donc autour de chaque partie concave DM et entre deux parties concaves adjacentes, une zone Z1 remplie du deuxième matériau C. Puis, comme illustré sur la figure 7, on procède à une gravure sélective GRV, isotrope ou anisotrope, du matériau B et du matériau C de façon à ouvrir dans chaque protubérance concave DM, un cratère CRT. A titre indicatif, la sélectivité de la gravure peut être de l'ordre de 1 pour 2 ou de 1 pour 4.
Ainsi, par exemple, lorsque le premier matériau B est du polysilicium et que le deuxième matériau C est un matériau de type BARC, on peut utiliser une gravure par plasma utilisant un plasma C1HBrO2. Cette gravure s'effectue typiquement à 60°C et la sélectivité est alors de l'ordre de 1/2.
Lorsque le premier matériau B est de l'aluminium, et que le deuxième matériau C est également un matériau de type BARC, on peut utiliser comme plasma pour la gravure un plasma BC13ArO2.La gravure s'effectue cette fois-ci à 40°C et la sélectivité est là encore de l'ordre de 1/2.
Il convient de noter que pour passer de la structure de la figure 5 à celle de la figure 6, c'est-à-dire pour retirer la partie supérieure de la couche CH2 du deuxième matériau C, on peut soit utiliser une gravure spécifique puis utiliser la gravure sélective lorsqu'on se trouve dans la situation de la figure 6, ou bien utiliser dès le départ la gravure qui sera utilisée pour retirer sélectivement les matériaux B et C. Lorsque la structure est dans l'état illustré sur la figure 6, la gravure sélective GRV creuse plus profondément le premier matériau B que le deuxième matériau C, créant au début un cratère étroit. Puis, au fur et à mesure que le matériau C de chaque zone Z1 est gravé, une partie supplémentaire du dôme DM est découverte, puis gravée par la gravure GRV. Ainsi, au fur et à mesure de l'opération de gravure GRV, le cratère CRT se creuse et s'élargit. Les dimensions du cratère dépendent donc de la sélectivité de gravure et de la durée de gravure. A l'issue de l'opération de gravure GRV, on obtient la structure illustrée sur la figure 7, dans laquelle l'élément pointu ELM comporte la partie inférieure de la couche CH1 en créneau, ainsi que des protubérances concaves DM comportant, dans leur partie supérieure, une région pointue RGP dont la paroi interne PIT limite un cratère CRT. Par ailleurs, l'ouverture OV du cratère est plus petite que la distance d, comptée au niveau du fond du cratère, entre deux points de la paroi externe PXT de la région pointue sensiblement opposés par rapport au centre du cratère.
La région pointue RGP s'évase donc depuis l'extrémité pointue vers la base en s'éloignant du centre du cratère. La paroi externe PXT de la région pointue présente ici un profil concave s'étendant depuis l'ouverture OV du cratère en tournant sa concavité vers le cratère.
Par ailleurs, la région pointue RGP est autoalignée avec le bloc saillant sous-jacent BLC du support SP, c'est-à-dire que l'axe de symétrie du bloc BCL coïncide exactement ou à peu près avec l'axe de symétrie de la région pointue RGP.
En général, on peut procéder ensuite à un retrait total du matériau C situé dans les zones Z2 entre les régions pointues. Ceci peut s'effectuer par une gravure totalement sélective visant cette fois-ci à graver le matériau C sans graver le matériau B.
Il est également possible dans certaines applications, comme on le verra plus en détail ci après, de retirer également par une opération de gravure sélective, le support SP supportant l'élément ELM de façon par exemple à former une poutre métallique dans la partie BEOL d'un circuit intégré.
Sur la figure 8, le support SP comporte des zones actives ZA, en silicium ou polysilicium, mutuellement séparées par des régions isolantes RIS, par exemple du type tranchée peu profonde (STI : Shallow Trench Isolation). Chaque zone active est surmontée par un oxyde de grille OX. Les régions isolantes RIS ont été légèrement gravées de façon à ce que les régions actives ZA surmontées par les oxydes de grille OX forment les blocs saillants conduisant à la formation des dômes de la couche CH1 du premier matériau. La couche CH1 est surmontée par la couche CH2. Dans l'exemple décrit ici, la couche CH1 peut être du polysilicium tandis que la couche CH2 est là encore par exemple un matériau de type BARC. D'une façon analogue à ce qui a été décrit ci avant, on procède aux gravures des matériaux des couches CH1 et CH2 de façon à former dans la couche CH1 des régions pointues RGP délimitant des cratères CRT, les régions pointues RGP étant autoalignées avec les zones actives sous-jacentes. On pourra ainsi, après des traitements ultérieurs de gravure, délimiter des grilles équipées de pointes. En variante, ces traitements de gravure permettant de délimiter les grilles peuvent être effectués avant la formation des pointes On voit sur la figure 10 que la gravure des zones RIS a provoqué un profil en creux CRP entre le bord de la zone active ZA et le bord de la région isolante RIS. De ce fait, de par le dépôt conforme de la couche CH1 et la gravure sélective, le cratère CRT présente une partie en creux CR1 au pied de la paroi interne de la région pointue. A titre indicatif, le procédé permet d'obtenir des hauteurs de pointes pouvant aller de 300 à 400 Ângstroms sans que cette plage de valeurs ne soit limitative. Il est possible, comme illustré sur la figure 11, de réaliser au sein d'un circuit intégré un condensateur CDS dont l'une au moins des électrodes, ici l'électrode inférieure, comporte un élément pointu. Plus précisément, dans cet exemple, l'élément pointu ELM comporte un substrat SP, par exemple en dioxyde de silicium, surmonté de la première couche CH1, par exemple en polysilicium, comportant plusieurs régions pointues et formant l'électrode inférieure du condensateur CDS. Une couche CH3 de diélectrique est ensuite déposée sur la couche CH1 et la deuxième électrode CH4 du condensateur, par exemple également en polysilicium, est ensuite déposée sur la couche diélectrique CH3. On obtient donc un condensateur ayant une surface inter-électrodes augmentée par rapport à un condensateur dont les deux électrodes seraient planes. Et, à valeur capacitive égale, on peut donc réduire l'encombrement surfacique du condensateur sur le silicium, par exemple de l'ordre de plusieurs dizaines de %. On se réfère maintenant plus particulièrement aux figures 12 à 17 pour illustrer une application d'un élément pointu à un système mécanique de commutation disposé dans la partie d'interconnexion PITX (ou BEOL) d'un circuit intégré. Un exemple de système mécanique de commutation est décrit dans la demande de brevet français n°1161410. On en rappelle maintenant ci après certaines caractéristiques. Si l'on se réfère à la figure 12, on voit que le système mécanique de commutation ou commutateur CMT comporte ici une premier ensemble ENSI réalisé au sein d'un même niveau de métallisation Mi de la partie d'interconnexion PITX du circuit intégré CI. Cette partie PITX se situe au dessus du substrat SB.
Le commutateur CMT est dans cet exemple métallique, par exemple en aluminium. Le commutateur CMT comporte ici un ensemble ENSI en forme de croix asymétrique. Cet ensemble ENSI comporte un premier bras BR1A et un deuxième bras BR1B solidaire d'une poutre PTR, également dénommée « pointeur central », en deux emplacements EMPA et EMPB respectivement situés sur deux faces opposées de la poutre PTR. Ces deux emplacements EMPA et EMPB sont espacés d'une distance d.
La partie gauche de la figure 12 montre le commutateur CMT, et plus particulièrement l'ensemble ENSI encapsulé dans une région isolante RIS tandis que la partie droite de la figure 12 montre le même ensemble après gravure de la région isolante de façon à libérer les bras BR1A et BR1B ainsi que la poutre PTR.
L'ensemble ENSI, ainsi libéré, s'étend donc à l'intérieur d'un logement LG résultant du retrait de la région isolante RIS, les deux bras BR1A et BR1B étant solidaires des bords BDA et BDB du logement. Il a été montré dans l'article de R. Vayrette et autres intitulé : « Residual stress estimation in damascene copper interconnects using embedded sensors », Microelectronics Engineering 87 (2010) 412-415, qu'après désencapsulation d'un ensemble de ce type, il y a une relaxation des contraintes, ce qui provoque une déformation longitudinale résiduelle des bras provoquant une déviation a du pointeur, ici dans le sens des aiguilles d'une montre. Plus précisément, si l'on suppose un bras de largeur Wa constante, la déviation a s'exprime par la formule suivante : d.L.L0(L - Lo) a= où Lo est la longueur du bras après relaxation, L l+o- E (2L - Lo) + 4 - .Wa 2 .L0 3 Lo est égal à où a désigne la contrainte longitudinale moyenne résiduelle et E le module de Young du matériau. a est déterminé expérimentalement à partir de mesures effectuées sur des structures de test présentant diverses valeurs de d et diverses valeurs de Wa. Selon les applications qui seront envisagées, et notamment selon la précision souhaitée, par exemple dans le cas d'une détection de température, on pourra tenir compte ou ne pas tenir compte de cette déviation résiduelle a du pointeur PTR.
A cet égard, et d'une façon générale, connaissant le coefficient de dilation thermique du matériau formant les bras d'expansion, la géométrie des bras, notamment leur longueur et leur largeur ainsi que leur épaisseur, et l'espacement d entre les deux points de fixation, on peut aisément simuler, notamment par des calculs de moments de forces, la déviation du pointeur PTR lors d'une élévation de température ou d'une baisse de température. Dans le mode de réalisation illustré sur la figure 13 et la figure 14, les bras BR1A et BR1B de l'ensemble ENSI sont fixés au voisinage d'une première zone d'extrémité de la poutre PTR, l'autre zone d'extrémité ZXT de cette poutre PTR étant libre. Le commutateur CMT comporte par ailleurs un corps électriquement conducteur CPS comprenant ici une poutre PTL en cantilever solidaire d'une partie BDC d'un bord du logement LG, ainsi qu'un appendice métallique VX situé à l'extrémité libre de la poutre PTL.
Comme on le voit plus particulièrement sur la figure 14, la poutre PTR (ainsi que les bras BR1A et BR1B de l'ensemble ENSI) est réalisé au sein d'un premier niveau de métallisation, à savoir ici le niveau de métallisation N tandis que la poutre en cantilever PTL du corps CTS est réalisée au sein d'un autre niveau de métallisation différent du premier niveau de métallisation, en l'espèce le niveau de métallisation N+1. Par ailleurs, l'appendice VX du corps CPS est réalisé au sein du niveau de vias situé entre les niveaux de métallisation N et N+1. L'appendice VX est réalisé d'une façon analogue à celle utilisée pour la réalisation des vias dans la partie BEOL du circuit intégré. Cela étant, l'appendice VX comporte une partie VXA s'étendant entre les deux niveaux de métallisation N et N+1, prolongée par une partie d'extrémité VXB s'étendant en partie au sein du premier niveau de métallisation N. Cette partie d'extrémité VXB s'évase en direction de la poutre en cantilever PTL. Sur la figure 13, l'ensemble ENSI est dans une première configuration, par exemple lorsqu'il est à température ambiante. Lors d'une élévation de température du circuit intégré, et par conséquent de l'ensemble ENSI, les bras BR1A et BR1B de l'ensemble se dilatent et de ce fait, l'extrémité ZXT de la poutre PTR subit un mouvement MVT1 se traduisant ici par un fléchissement. Par ailleurs, la poutre en cantilever PTL du corps CPS se dilate et son extrémité libre, supportant l'appendice VX se déplace selon un mouvement MVT2.
De ce fait, et compte tenu que l'amplitude de ces mouvements peut être aisément calculée comme indiqué ci-avant en fonction notamment de la géométrie des bras et des coefficients de dilatation des matériaux, l'espacement ED entre l'extrémité ZXT de la poutre PTR et le via VX, dans la première configuration, est déterminée de façon à ce que au-delà d'une certaine température, l'ensemble ENSI prenne une deuxième configuration dans laquelle, comme illustré sur la figure 14, la zone d'extrémité ZXT de la poutre PTR vient de l'autre côté du via VX en étant ainsi immobilisée et crochetée par le via VX du corps CPS.
Le passage de la zone d'extrémité ZXT de la poutre PTR d'un côté à l'autre du via VX est rendu possible notamment par la forme biseautée de la partie d'extrémité VXB du via VX et également par le fait que la poutre PTL montée en cantilever, va fléchir lorsque la zone d'extrémité ZXT va venir en contact avec la partie biseautée VXB du via VX, et permettre par ce soulèvement le passage de la zone ZXT de l'autre côté du via. Une fois que la zone ZXT est passée de l'autre côté du via (deuxième configuration) le via VX peut redescendre et crocheter la zone ZXT en étant en contact avec celle-ci.
Et, dans cette deuxième configuration, la poutre PTR de l'ensemble ENSI ne peut pas naturellement revenir dans sa première configuration même si la température revient à la température initiale puisque la poutre PTR est bloquée par le via VX.
Dans la deuxième configuration, il devient donc possible d'établir une liaison électrique passant par le corps CPS et par la poutre PTR. Des moyens de contrôle MCTL, disposés par exemple dans une autre partie du circuit intégré, peuvent ainsi tester l'établissement ou non de cette liaison électrique. A cet égard, on pourra utiliser tout moyen classique et connu. Les moyens MCTL peuvent par exemple comprendre un générateur apte à générer une tension d'alimentation sur le bord BDA du logement LG et vérifier, par exemple à l'aide de circuits logiques, que le courant ainsi généré est bien présent au niveau du bord BDC du logement, les bords BDA et BDC étant électriquement isolés. Alors que dans le mode de réalisation illustré sur les figures 13 et 14, le commutateur CMT possédait un état naturellement irréversible, comme expliqué ci-avant, il est possible, comme illustré sur les figures 15, 16 et 17, de prévoir que le commutateur comprenne en outre des moyens MLB configurés pour libérer une poutre immobilisée par le corps CPS. Dans l'exemple illustré sur les figures 15 à 17, les moyens MLB comportent ici, comme illustré sur la figure 16, un premier bras BRS1 formé par un via, et un deuxième bras BRS2 formé ici par une portion métallique située au niveau de métal N et par deux vias disposés de part et d'autres de cette portion métallique. Les bras BRS1 et BRS2 sont solidaires de la poutre PTL au voisinage de l'extrémité opposée à celle sur laquelle est raccordé l'appendice VX. Ces bras BRS1 et BRS2 permettent d'immobiliser la poutre PTL et d'autoriser simplement comme on le verra ci après, un fléchissement vertical.
Outre ces bras BRS let BRS2, les moyens MLB comportent également, comme illustré sur la figure 16, une autre poutre PLB maintenue fixe à son extrémité droite, par exemple par l'intermédiaire d'un via. Cette poutre PLB, réalisée au niveau de métal N, comporte dans sa partie gauche un élément pointu ELM métallique, par exemple en aluminium, ayant une structure analogue à celle qui a été décrite en référence à la figure 7 par exemple. On notera ici que l'élément ELM est débarrassé ici du support sous-jacent ayant servi à sa formation, ainsi que du deuxième matériau ayant servi à la formation des régions pointues. Les régions pointues RGP sont tournées vers la poutre PTL du corps CPS. Les moyens MLB comportent également des moyens GENB aptes à générer une différence de potentiel entre la poutre PTL et la poutre PLB et créer ainsi au niveau des pointes de l'élément pointu ELM un champ électrostatique de façon à créer un effet de répulsion qui va permettre de faire fléchir la poutre PTL vers le haut (mouvement MVT4). Et, on voit sur la figure 17 que de par le fléchissement de la poutre PTL, la poutre PTR est libérée de ses contraintes d'immobilisation par l'appendice VX et revient donc dans sa configuration initiale (mouvement MVT3). Le commutateur CMT est alors en quelque sorte réinitialisé et peut être à nouveau utilisé pour par exemple détecter le franchissement d'un seuil de température ou une surintensité. Le commutateur CMT et notamment l'ensemble ENSI ainsi que le corps CPS sont réalisés en réalisant des étapes classiques de fabrication de niveaux de métallisation et de vias. On utilise également les niveaux de vias pour former un mur de protection pour la gravure oxyde qui va permettre la désencapsulation de l'ensemble ENSI et du corps CPS.
Par ailleurs, la poutre PLB et notamment l'élément ELM est réalisée d'une façon analogue à ce qui a été décrit ci avant en référence aux figures 1 à 7 en utilisant par exemple comme support sous-jacent du dioxyde de silicium gravé de façon à former un motif de blocs saillants permettant la réalisation de la couche d'aluminium et de ses protubérances. On se réfère maintenant aux figures 18 et 19 pour illustrer une utilisation d'un élément pointu dans un système de détection de l'orientation spatiale et/ou du changement de cette orientation d'un circuit intégré. Un exemple de système de détection d'orientation et/ou de changement d'orientation est décrit dans la demande de brevet français n°1252988. On en rappelle ici certaines caractéristiques.
Si l'on se réfère à la figure 18, l'on voit que le système DIS de détection d'orientation spatiale et/ou du changement d'orientation du circuit intégré CI est réalisé au sein de plusieurs niveaux de métallisation (ici trois niveaux de métallisation M,_1, Mi, Mi+, et deux niveaux de vias V,) de la partie d'interconnexion RITX (BEOL) du circuit intégré CI. Le métal est par exemple de l'aluminium. Le système DIS comprend un logement ou cavité CV dont les parois comportent des portions métalliques réalisées au sein de différents niveaux de métallisation. Dans le cas présent, le système DIS comporte une paroi de plancher PLCH réalisée au niveau de métallisation M,_1, une paroi de plafond PLFD réalisée au niveau de métallisation Mi+, et une paroi latérale PLT comportant des portions métalliques réalisées au niveau de métallisation M, et des vias réalisés aux niveaux de vias et V,. Le système DIS comporte également une pièce métallique 1 logée dans le logement CV et mobile à l'intérieur de ce logement. Le système DIS comporte également des moyens de contrôle, par exemple des piliers PLR, définissant à l'intérieur du logement une zone d'évolution ZV pour la pièce métallique et comportant moins deux éléments électriquement conducteurs, par exemple lesdits piliers PLR, disposés en bordure de ladite zone d'évolution. La pièce métallique 1 est configurée pour, sous l'action de la gravité, venir en contact avec les piliers PLR en réponse à au moins une orientation spatiale donnée du circuit intégré.
Le circuit intégré comporte également des moyens de détection MDT configurés pour détecter une liaison électrique passant par ladite pièce et lesdits éléments électriquement conducteurs PLR. Ces moyens MDT sont, dans l'exemple décrit, connectés aux piliers PLR par une connexion CNX qui peut être réalisée de différentes façons, par exemple par l'intermédiaire de vias et de pistes métalliques à des niveaux différents du circuit intégré. Par ailleurs, dans certains cas, il peut être nécessaire d'isoler électriquement les piliers PLR des parois de fond et de plancher PLCH et PLFD. Dans ce cas, un espace isolant ESP est ménagé autour de la portion métallique de la paroi PLCH qui supporte un pilier PLR. Les moyens MDT, alimentés entre une tension d'alimentation Vdd et la masse, sont de structure classique et connue On peut à cet égard utiliser tout circuit logique approprié.
Les moyens MDT ont été représentés de façon schématique à l'extérieur du circuit intégré. Cela pourrait être effectivement le cas si ces moyens MDT sont réalisés par un composant distinct du circuit intégré. Bien entendu, ces moyens MDT pourraient être également intégrés dans le circuit intégré CI.
Initialement, la pièce 1 est dans cet exemple une portion métallique du niveau de métallisation M, encapsulée dans une partie de région isolante. Après retrait de cette partie de région isolante, de façon à former la cavité CV, la pièce 1 devient mobile et, dans le cas illustré sur la figure 18, tombe par gravité sur la paroi de plancher PLCH. Lorsque le circuit intégré est en position horizontale, comme illustré sur la figure 18, la pièce 1 et les piliers PLR sont mutuellement agencés de façon à ce que la pièce 1 ne vienne pas en contact avec au moins deux piliers PLR. Aucune liaison électrique n'est détectée par les moyens de détection MDT. Ceci est par conséquent représentatif d'un circuit intégré CI à plat. Par contre, si le circuit intégré CI est incliné, la pièce 1 va alors sous l'action de la gravité glisser sur la paroi de plancher PLCH pour venir contacter au moins deux piliers PLR. Une liaison électrique entre ces deux piliers PLR va pouvoir être détectée par les moyens MDT. En fonction de l'emplacement des piliers PLR au contact desquels est venue la pièce 1, on peut alors détecter que le circuit intégré CI a pris une orientation donnée, ou à tout le moins une orientation comprise dans une plage donnée d'orientations. De façon à limiter un risque de collage de la pièce 1 sur la paroi de plancher PLCH et de favoriser par conséquent le glissement de la pièce 1 sur cette paroi de plancher, il est particulièrement avantageux, comme illustré sur la figure 19, de prévoir que cette paroi de plancher PLCH incorpore un élément pointu ELM tournant ses régions pointues vers la pièce métallique 1 à l'intérieur de la zone d'évolution ZV. L'élément ELM est débarrassé du support sous-jacent ayant servi à sa formation ainsi que du deuxième matériau ayant servi à la formation des régions pointues.
Là encore le système DIS est réalisé avec des étapes classiques de fabrication de niveaux de métallisation et de vias. On utilise également les niveaux de vias pour former un mur de protection pour la gravure oxyde qui va permettre la formation de la cavité CV. Par ailleurs, l'élément ELM du plancher PLCH est réalisé d'une façon analogue à ce qui a été décrit ci avant en référence aux figures 1 à 7 en utilisant par exemple comme support sous-jacent du dioxyde de silicium gravé de façon à former un motif de blocs saillants permettant la réalisation de la couche d'aluminium et de ses protubérances.

Claims (18)

  1. REVENDICATIONS1. Procédé de réalisation d'un élément pointu de circuit intégré, comprenant une formation d'un élément (ELM) possédant au moins une protubérance (DM) ayant une partie concave tournant sa concavité vers ledit élément et comportant un premier matériau gravable (B), une formation autour de ladite partie concave d'une zone (Z1) comportant un deuxième matériau (C) moins rapidement gravable que le premier matériau, une gravure du premier matériau et du deuxième matériau de façon à former un cratère ouvert (CRT) dans la partie concave et former ainsi une région pointue (RGP) dudit élément.
  2. 2. Procédé selon la revendication 1, dans lequel la formation de ladite zone (Z1) comportant le deuxième matériau (C) comprend une formation d'une couche (CH2) du deuxième matériau au-dessus et autour de ladite au moins une partie concave, et un retrait d'une partie de cette couche de façon à venir araser le sommet de cette partie concave, et la formation dudit cratère (CRT) comprend la gravure simultanée (GRV) du premier matériau et du deuxième matériau.
  3. 3. Procédé selon la revendication 1 ou 2, comprenant en outre après ladite gravure du premier matériau et du deuxième matériau, un retrait du deuxième matériau (C).
  4. 4. Procédé selon l'une des revendications précédentes, dans lequel ledit élément et ladite au moins une protubérance comporte le même premier matériau (B).
  5. 5. Procédé selon la revendication 4, dans lequel la formation dudit élément comprend une formation d'un support (SP) comportant au moins un bloc saillant (BLC) et un dépôt conforme d'une couche (CH1) du premier matériau (B) sur ledit support, la partie de ladite couche recouvrant ledit au moins un bloc formant ladite au moins une protubérance.
  6. 6. Procédé selon l'une des revendications précédentes, comprenant une formation dudit élément possédant plusieurs protubérances (DM), une formation autour de chaque partie concave et entre deux parties concaves adjacentes de ladite zone, une gravure dupremier matériau et du deuxième matériau de façon à former un cratère ouvert dans chaque partie concave et former ainsi plusieurs régions pointues.
  7. 7. Procédé selon la revendication 6, dans lequel la formation dudit élément comprend une formation d'un support (SP) comportant plusieurs blocs saillants (BLC) et un dépôt conforme d'une couche du premier matériau sur ledit support, la partie de ladite couche recouvrant lesdits blocs formant lesdites protubérances.
  8. 8. Dispositif, comprenant au moins un élément d'un circuit intégré ayant au moins une protubérance (DM) comportant dans sa partie supérieure une région pointue (RGP) limitant un cratère ouvert (CRT) et s'évasant depuis son extrémité pointue vers sa base en s'éloignant du centre du cratère.
  9. 9. Dispositif selon la revendication 8, dans lequel la paroi externe (PXT) de la région pointue (RGP) présente un profil concave s'étendant depuis l'ouverture du cratère et tournant sa concavité vers ledit cratère.
  10. 10. Dispositif selon la revendication 8 ou 9, dans lequel le cratère (CRT) présente une partie en creux (CR1) au pied de la paroi interne de la région pointue.
  11. 11. Dispositif selon l'une des revendications 8 à 10, comprenant en outre un support (SP) possédant au moins un bloc saillant (BLC), et ledit élément est situé au-dessus dudit support avec ladite région pointue (RGP) auto-alignée avec ledit bloc saillant.
  12. 12. Dispositif selon l'une des revendications 8 à 11, dans lequel ladite au moins une protubérance (DM) et le reste dudit au moins un élément (ELM) comportent un même premier matériau.
  13. 13. Dispositif selon l'une des revendications 8 à 12, dans lequel ledit au moins un élément (ELM) comporte plusieurs protubérances (DM) possédant chacune une région pointue.
  14. 14. Circuit intégré, caractérisé en ce qu'il comprend au moins un dispositif selon l'une des revendications 8 à 13.
  15. 15. Circuit intégré selon la revendication 14, comprenant au moins un condensateur (CDS) dont au moins une électrode est formée par ledit au moins un élément du dispositif.
  16. 16. Circuit intégré selon la revendication 14, comprenant une partie d'interconnexion (RITX) comportant plusieurs niveaux de métallisation séparés par une région isolante, ledit au moins un élément (ELM) du dispositif étant métallique et situé sur au moins l'un des niveaux de métallisation.
  17. 17. Circuit intégré selon la revendication 16, comprenant au sein de ladite partie d'interconnexion (RITX), un système mécanique de commutation électrique (CMT) comportant dans un logement (LG) au moins un premier ensemble thermiquement déformable (ENSI) incluant une poutre (PTR) maintenue en au moins deux endroits différents par au moins deux bras (BR1A, BR1B) solidaires de bords (BDA, BDB) du logement, la poutre et les bras étant métalliques et situés au sein d'un même premier niveau de métallisation, et un corps électriquement conducteur (CPS), ledit premier ensemble (ENSI) ayant au moins une première configuration lorsqu'il a une première température et une deuxième configuration lorsqu'au moins un des bras a une deuxième température différente de la première température, la poutre (PTR) étant à distance dudit corps (CPS) dans l'une des configurations et en contact avec ledit corps et immobilisée par ledit corps (CPS) dans l'autre configuration de façon à pouvoir établir ou interdire une liaison électrique passant par ledit corps et par ladite poutre, ledit premier ensemble étant activable pour passer d'une des configurations à une autre, et le système mécanique comprend en outre des moyens (MLB) configurés pour libérer une poutre immobilisée par ledit corps et comportant ledit au moins un élément (ELM), ladite au moins une région pointue (RGP) dudit au moins un élément (ELM) étant tournée vers ledit corps, ainsi que des moyens (GENB) configurés pour générer au niveau de ladite au moins une région pointue (RGP) un champ électrostatique.
  18. 18. Circuit intégré selon la revendication 16, comprenant au sein de ladite partie d'interconnexion (RITX), au moins un systèmemécanique (DIS) de détection d'orientation spatiale et/ou de changement d'orientation du circuit intégré comprenant un logement (CV) dont les parois comportent des portions métalliques réalisées au sein de différents niveaux de métallisation, le logement comportant une paroi de plancher (PLCH) et une paroi de plafond (PLFD), une pièce métallique (1) logée dans ledit logement et mobile à l'intérieur du logement, des moyens de contrôle (PLR, ECH1,ECH2) définissant à l'intérieur du logement une zone d'évolution (ZV) pour la pièce métallique et comportant au moins deux éléments électriquement conducteurs (PLR) disposés en bordure de ladite zone d'évolution, l'une au moins des parois de plancher et de plafond incorporant ledit au moins un élément (ELM) tournant sa ou ses régions pointues (RGP) vers ladite pièce métallique (1) à l'intérieur de la zone d'évolution, ladite pièce (1) étant configurée pour, sous l'action de la gravité, venir en contact avec lesdits au moins deux éléments électriquement conducteurs (PLR) en réponse à au moins une orientation spatiale donnée du circuit intégré, et des moyens (MDT) de détection d'une liaison électrique passant par ladite pièce et lesdits au moins deux éléments électriquement conducteurs.
FR1260912A 2012-11-16 2012-11-16 Procede de realisation d'un element pointu de circuit integre, et circuit integre correspondant Withdrawn FR2998417A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR1260912A FR2998417A1 (fr) 2012-11-16 2012-11-16 Procede de realisation d'un element pointu de circuit integre, et circuit integre correspondant
US14/049,910 US20140138814A1 (en) 2012-11-16 2013-10-09 Method for Producing an Integrated Circuit Pointed Element, and Corresponding Integrated Circuit
US14/985,037 US10379254B2 (en) 2012-11-16 2015-12-30 Method for producing an integrated circuit pointed element comprising etching first and second etchable materials with a particular etchant to form an open crater in a projection
US16/450,365 US11536872B2 (en) 2012-11-16 2019-06-24 Method for producing an integrated circuit pointed element comprising etching first and second etchable materials with a particular etchant to form an open crater in a project
US17/993,067 US20230085284A1 (en) 2012-11-16 2022-11-23 Method for producing an integrated circuit pointed element comprising etching first and second etchable materials with a particular etchant to form an open crater in a project

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1260912A FR2998417A1 (fr) 2012-11-16 2012-11-16 Procede de realisation d'un element pointu de circuit integre, et circuit integre correspondant

Publications (1)

Publication Number Publication Date
FR2998417A1 true FR2998417A1 (fr) 2014-05-23

Family

ID=47429930

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1260912A Withdrawn FR2998417A1 (fr) 2012-11-16 2012-11-16 Procede de realisation d'un element pointu de circuit integre, et circuit integre correspondant

Country Status (2)

Country Link
US (4) US20140138814A1 (fr)
FR (1) FR2998417A1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2988712B1 (fr) 2012-04-02 2014-04-11 St Microelectronics Rousset Circuit integre equipe d'un dispositif de detection de son orientation spatiale et/ou d'un changement de cette orientation.
FR3072211B1 (fr) * 2017-10-11 2021-12-10 St Microelectronics Rousset Procede de detection d'une injection de fautes et d'un amincissement du substrat dans un circuit integre, et circuit integre associe

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4229837A1 (de) * 1991-09-07 1993-03-11 Samsung Electronics Co Ltd Eine halbleiterspeichereinrichtung mit einer eine vielzahl von mikrograeben und/oder mikrozylindern aufweisenden speicherelektroden
US5256587A (en) * 1991-03-20 1993-10-26 Goldstar Electron Co., Ltd. Methods of patterning and manufacturing semiconductor devices
US20090115064A1 (en) * 2007-11-01 2009-05-07 Micron Technology, Inc. Spacer process for on pitch contacts and related structures

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4219554A1 (de) * 1992-06-15 1993-12-16 Siemens Ag Thermosicherung und Verfahren zu ihrer Aktivierung
US5510156A (en) * 1994-08-23 1996-04-23 Analog Devices, Inc. Micromechanical structure with textured surface and method for making same
US5783473A (en) 1997-01-06 1998-07-21 Mosel Vitelic, Inc. Structure and manufacturing process of a split gate flash memory unit
US6103592A (en) * 1997-05-01 2000-08-15 International Business Machines Corp. Manufacturing self-aligned polysilicon fet devices isolated with maskless shallow trench isolation and gate conductor fill technology with active devices and dummy doped regions formed in mesas
US5914553A (en) * 1997-06-16 1999-06-22 Cornell Research Foundation, Inc. Multistable tunable micromechanical resonators
US5973353A (en) * 1997-12-18 1999-10-26 Advanced Micro Devices, Inc. Methods and arrangements for forming a tapered floating gate in non-volatile memory semiconductor devices
GB2333894B (en) * 1998-01-23 2002-11-20 Mitel Corp Method of fabricating capacitors in semiconductor devices
US5896080A (en) * 1998-04-10 1999-04-20 Kun-Ming Tsai Thermal fuse for fixing on a circuit board
US6259149B1 (en) * 1998-07-07 2001-07-10 Agere Systems Guardian Corp. Fully isolated thin-film trench capacitor
JP2000040737A (ja) * 1998-07-24 2000-02-08 Oki Electric Ind Co Ltd 素子分離領域の形成方法
US6236300B1 (en) * 1999-03-26 2001-05-22 R. Sjhon Minners Bistable micro-switch and method of manufacturing the same
US6165845A (en) 1999-04-26 2000-12-26 Taiwan Semiconductor Manufacturing Company Method to fabricate poly tip in split-gate flash
US6242308B1 (en) 1999-07-16 2001-06-05 Taiwan Semiconductor Manufacturing Company Method of forming poly tip to improve erasing and programming speed split gate flash
US6229684B1 (en) * 1999-12-15 2001-05-08 Jds Uniphase Inc. Variable capacitor and associated fabrication method
US6407478B1 (en) * 2000-08-21 2002-06-18 Jds Uniphase Corporation Switches and switching arrays that use microelectromechanical devices having one or more beam members that are responsive to temperature
US6708491B1 (en) * 2000-09-12 2004-03-23 3M Innovative Properties Company Direct acting vertical thermal actuator
US6531947B1 (en) * 2000-09-12 2003-03-11 3M Innovative Properties Company Direct acting vertical thermal actuator with controlled bending
US6438954B1 (en) * 2001-04-27 2002-08-27 3M Innovative Properties Company Multi-directional thermal actuator
US6503828B1 (en) * 2001-06-14 2003-01-07 Lsi Logic Corporation Process for selective polishing of metal-filled trenches of integrated circuit structures
EP1419511B1 (fr) * 2001-08-20 2006-06-28 Honeywell International Inc. Thermocontacteur a rupture brusque
US6664885B2 (en) * 2001-08-31 2003-12-16 Adc Telecommunications, Inc. Thermally activated latch
WO2003028059A1 (fr) * 2001-09-21 2003-04-03 Hrl Laboratories, Llc Commutateurs mems et leurs procedes de fabrication
KR100426485B1 (ko) * 2001-12-22 2004-04-14 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법
US6756284B2 (en) * 2002-09-18 2004-06-29 Silicon Storage Technology, Inc. Method for forming a sublithographic opening in a semiconductor process
US6984860B2 (en) * 2002-11-27 2006-01-10 Semiconductor Components Industries, L.L.C. Semiconductor device with high frequency parallel plate trench capacitor structure
GB2410371B (en) * 2004-01-22 2007-04-04 Microsaic Systems Ltd Microengineered broadband electrical switches
US7339454B1 (en) * 2005-04-11 2008-03-04 Sandia Corporation Tensile-stressed microelectromechanical apparatus and microelectromechanical relay formed therefrom
US7724121B2 (en) * 2006-09-07 2010-05-25 Innovative Micro Technology Singly attached MEMS thermal device and method of manufacture
JP4611323B2 (ja) * 2007-01-26 2011-01-12 富士通株式会社 可変キャパシタ
US8018316B2 (en) * 2007-05-11 2011-09-13 Alcatel Lucent Electroless plating production of nickel and cobalt structures
US7760065B2 (en) * 2007-06-29 2010-07-20 Alcatel-Lucent Usa Inc. MEMS device with bi-directional element
US20090033445A1 (en) * 2007-08-01 2009-02-05 Simpler Networks Inc. MEMS actuators with stress releasing design
US7471184B1 (en) * 2007-10-02 2008-12-30 Lucent Technologies Inc. Robust MEMS actuator for relays
US8409986B2 (en) * 2011-01-11 2013-04-02 Institute of Microelectronics, Chinese Academy of Sciences Method for improving within die uniformity of metal plug chemical mechanical planarization process in gate last route
US9459234B2 (en) * 2011-10-31 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd., (“TSMC”) CMOS compatible BioFET
FR2984013B1 (fr) 2011-12-09 2014-01-10 St Microelectronics Rousset Dispositif mecanique de commutation electrique integre possedant un etat bloque
FR2984009B1 (fr) * 2011-12-09 2014-01-03 St Microelectronics Rousset Dispositif mecanique de commutation electrique integre
FR2987171B1 (fr) * 2012-02-22 2014-03-07 St Microelectronics Rousset Dispositif mecanique anti-retour integre a une ou plusieurs positions, electriquement activable
FR2988712B1 (fr) 2012-04-02 2014-04-11 St Microelectronics Rousset Circuit integre equipe d'un dispositif de detection de son orientation spatiale et/ou d'un changement de cette orientation.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256587A (en) * 1991-03-20 1993-10-26 Goldstar Electron Co., Ltd. Methods of patterning and manufacturing semiconductor devices
DE4229837A1 (de) * 1991-09-07 1993-03-11 Samsung Electronics Co Ltd Eine halbleiterspeichereinrichtung mit einer eine vielzahl von mikrograeben und/oder mikrozylindern aufweisenden speicherelektroden
US20090115064A1 (en) * 2007-11-01 2009-05-07 Micron Technology, Inc. Spacer process for on pitch contacts and related structures

Also Published As

Publication number Publication date
US10379254B2 (en) 2019-08-13
US20140138814A1 (en) 2014-05-22
US20160116631A1 (en) 2016-04-28
US20230085284A1 (en) 2023-03-16
US11536872B2 (en) 2022-12-27
US20190310389A1 (en) 2019-10-10

Similar Documents

Publication Publication Date Title
US9640757B2 (en) Double self-aligned phase change memory device structure
EP3401848B1 (fr) Dispositif quantique a qubits de spin
EP2840589B1 (fr) Procédé améliore de séparation entre une zone activé d'un substrat et sa face arrière ou une portion de sa face arrière
FR2984010A1 (fr) Dispositif capacitif integre ayant une valeur capacitive thermiquement variable
US20230085284A1 (en) Method for producing an integrated circuit pointed element comprising etching first and second etchable materials with a particular etchant to form an open crater in a project
EP2138455B1 (fr) Procédé de réalisation d'une structure MEMS comportant un élément mobile au moyen d'une couche sacrificielle hétérogène
FR2993873A1 (fr) Structure micromecanique et son procede de fabrication
WO2013083385A1 (fr) Dispositif mecanique de commutation electrique integre possedant un etat bloque
EP3168885B1 (fr) Procédé de fabrication d'une mémoire pcram
EP1958258A1 (fr) Resistance dans un circuit integre
EP3889683B1 (fr) Procédé de réalisation d'une zone d'individualisation d'un circuit intégré
FR3009430A1 (fr) Procede de realisation d'un motif dans un circuit integre et circuit integre correspondant
EP3944289A1 (fr) Procédé de réalisation d'une zone d'individualisation d'un circuit intégré
FR3062234A1 (fr) Procede de fabrication d'un dispositif memoire
EP3944294A1 (fr) Procédé de réalisation d'une zone d'individualisation d'un circuit intégré
FR2988712A1 (fr) Circuit integre equipe d'un dispositif de detection de son orientation spatiale et/ou d'un changement de cette orientation.
EP2690655B1 (fr) Procédé de réalisation de vias
EP2404868B1 (fr) Procédé de fabrication d'une structure fixe définissant un volume recevant un élément mobile notamment d'un MEMS
EP3537489B1 (fr) Procédé de fabrication d'un dispositif traversant
EP3640615A1 (fr) Capteur pyroelectrique avec revêtement amélioré de résistance contre l'abrasion
EP3551574B1 (fr) Réduction de capacités parasites dans un dispositif microélectronique
FR3012671A1 (fr) Dispositif mecanique integre a mouvement vertical
FR3055469A1 (fr) Transistor a effet de champ a grille entourante
EP4191457A1 (fr) Procédé de réalisation d'une zone d'individualisation d'un circuit intégré
EP4187612A1 (fr) Fabrication d'un dispositif quantique avec auto-alignement des grilles sur leur region de zone active respective

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20150731