KR20040019254A - 표시 장치, 표시 구동회로의 제어장치 및 표시 장치의구동 방법 - Google Patents

표시 장치, 표시 구동회로의 제어장치 및 표시 장치의구동 방법 Download PDF

Info

Publication number
KR20040019254A
KR20040019254A KR1020030059620A KR20030059620A KR20040019254A KR 20040019254 A KR20040019254 A KR 20040019254A KR 1020030059620 A KR1020030059620 A KR 1020030059620A KR 20030059620 A KR20030059620 A KR 20030059620A KR 20040019254 A KR20040019254 A KR 20040019254A
Authority
KR
South Korea
Prior art keywords
signal
row
driving
timing
column
Prior art date
Application number
KR1020030059620A
Other languages
English (en)
Other versions
KR100566527B1 (ko
Inventor
모리이히데키
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20040019254A publication Critical patent/KR20040019254A/ko
Application granted granted Critical
Publication of KR100566527B1 publication Critical patent/KR100566527B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 표시 장치에서는, 타이밍 콘트롤 ASIC가, 표시 데이터가 소스 드라이버로부터 출력 개시되기까지 존재하는 기간을 이용하여, 데이터 인에이블 신호 ENAB의 입력 타이밍을 기준으로 하여 게이트 스타트 펄스신호 GSP 및 게이트 클록신호 GCK의 1펄스째 CK1을 생성한다. 이들을 게이트 드라이버에 입력하고, 더미 라인 G0을 구동한다.

Description

표시 장치, 표시 구동회로의 제어장치 및 표시 장치의 구동 방법{DISPLAY DEVICE, CONTROL DEVICE OF DISPLAY DRIVE CIRCUIT, AND DRIVING METHOD OF DISPLAY DEVICE}
본 발명은, 매트릭스형의 표시 장치의 구동에 관한 것이다.
매트릭스형의 표시 장치로서, TFT(박막트랜지스터 : Thin Film Transistor)가 형성된 액티브 매트릭스 기판 및 상기 TFT를 구동하기 위한 드라이버 IC(Integrated Circuit)를 구비한 액정 표시 장치가 널리 알려져 있다.
도18에, TFT 액티브 매트릭스 방식의 액정 표시 장치(101)의 구성을 도시한다. 액정 표시 장치(101)에는, 매트릭스의 행 구동회로로서 게이트 드라이버(102), 열 구동회로로서 소스 드라이버(103)가 제공되어 있다.
투명한 기판상에는, 각각 복수개의, 게이트 드라이버(102)에 의해 구동되는 게이트 라인 Gn·Gn+1·…(총칭할 때는, 이하 참조부호 G로 나타낸다)과, 소스 드라이버(103)에 의해 구동되는 소스 라인 Sn·Sn+1·…(총칭할 때는, 이하 참조부호 S로 나타낸다)이 서로 직교하도록 형성되어 있다. 그리고, 이러한 각 게이트 라인 G와 각 소스 라인 S가 교차하는 각각의 개소에 화소 PIX가 형성되어 있다. 화소 PIX는, TFT(104), 액정(105), 및 보조 용량(106)을 구비하고 있다. 또한, 게이트 라인 G와 소스 라인 S에 의해 구분된 영역에는, 액정(105) 및 보조 용량(106)의 일방의 전극으로 되는 화소 전극(107)(도19 참조)이 형성되어 있고, 이 화소 전극(107)은, TFT(104)의 드레인 전극에 접속되어 있다. 제n행, 제n열째의 화소 PIX에서는, 상기 TFT(104)의 소스 전극은 제n열째의 소스 라인 Sn에 접속되고, 게이트 전극은 제n행째의 게이트 라인 Gn에 접속된다.
이와 같이 각 화소 PIX가 형성되는 액정 표시 장치(101)에 있어서, 게이트 라인 G와 화소 전극(107)의 관계에 주목하면, 도18의 액정 표시 장치(101)는, 제n행째의 게이트 라인 Gn이 제n행째의 화소 전극(107)의 하측에 배치되는, 이른바 하(下)게이트 구조의 액정 표시 장치이다. 그리고, 상기 화소 전극(107)과 게이트 라인 Gn, Gn-1 사이에는, 도19에 도시된 바와 같이 각각 기생 용량 Cgd1·Cgd2가 형성되게 된다. 여기서, 제1행째의 화소에 대해 고려하면, 상기 제n행째의 화소에서의 게이트 라인 Gn-1에 대응하는 게이트 라인 G0은 형성되어 있지 않아, 상기 기생 용량 Cgd2가 형성되지 않게 된다. 도18에, 제1행째(G1 라인)의 화소와 제2행째 이후(Gn(n≠1))의 화소에 있어서, 이러한 기생 용량 Cgd1·Cgd2가 형성되어 있는 경우의 등가 회로의 차이를 나타낸다.
한편, 도20에 도시된 바와 같이, 각 게이트 라인 G에는 진폭이 Vgpp인 게이트 신호가 순차적으로 인가되지만, 이 게이트 신호에 의해 TFT(1O4)의 드레인 레벨이 변동한다. 즉, 제n행째의 화소 PIX에 있어서는, 기생 용량 Cgd2를 통해, 게이트 라인 Gn-1의 게이트 신호가 TFT(104)의 드레인 레벨을 △V2만큼 변동시키고, 기생 용량 Cgd1을 통해, 게이트 라인 Gn의 게이트 신호가 TFT(104)의 드레인 레벨을 △V1만큼 변동시킨다.
여기서, 화소 PIX의 액정의 용량을 Clc로 나타내고, 보조 용량을 Ccs로 나타내면, 상기 △V2, △V1은,
로 나타낼 수 있다.
그리고, 자단(自段)의 게이트 라인 Gn의 게이트 신호에 의해 야기되는 △V1은, TFT(104)의 드레인 레벨의 진폭의 중심 Ⅴcom을, 소스 신호의 진폭의 중심 Vsc로부터 상기 △V1만큼 낮게 하도록 작용한다. 또한, 전단(前段)의 게이트 라인 Gn-1의 게이트 신호에 의해 야기되는 △V2는, 액정(105)으로의 인가 전압의 실효치를 증가시키도록 작용한다.
제1행째의 화소 PIX에서는, 전술과 같이 기생 용량 Cgd2를 형성하는 전단의 게이트 라인 G0가 존재하지 않기 때문에, 상기 △V2는 발생하지 않아, 상기 제1행째의 화소 PIX만, 다른 행에 비해 액정(105)으로의 인가 전압의 실효치가 낮아진다. 이 실효치의 차가 원인으로 되어, 상기 △V2가 큰 경우나, 고온 또는 저온 상태 등, 표시 장치의 구동 조건이 악화되면, 상기 제1행째의 화소 PIX만, 다른 화소 PIX에 비해 표시의 밝기가 변해 보인다고 하는 문제가 생긴다. 예컨대, 노멀리 화이트 액정인 경우에는, 상기 제1 라인은 휘선화(輝線化)된다.
그래서, 상기 과제를 해결하기 위해, 예컨대 미국 특허 제5867139호(1999년 2월 2일 발행) 및 일본국 특허공개공보 제96-43793호(1996년 2월 16일 공개)에는, 하게이트 구조의 패널에, 제1행째의 화소에 근접하여, 유효 표시 영역 외에는, 상기 제1행째의 화소와 잔여 화소의 상기와 같은 비대칭성을 보상하기 위한 더미 라인 G0을 형성하는 것이 기재되어 있다. 상기 게이트 라인 G1∼Gm은, 출력 단자 OG1∼0Gm으로부터의 게이트 신호에 의해 각각 구동되는 동시에, 증가된 더미 라인 G0은, 최종 m행째의 게이트 라인 Gm과 병렬로 접속되어 동시에 구동된다. 이하, 이를 종래기술 1이라고 한다.
종래기술 1에 의한 게이트 드라이버(102)의 구성예를 도21에 도시한다. 이 경우의 게이트 드라이버(102)는, TAB(Tape Automated Bonding) 방식에 의해 TCP(Tape Carrier Package)(111)상에 탑재된 드라이버 IC(112)가 복수개 캐스케이드 접속된 것이다. 게이트 드라이버(102)는, 화소 PIX…, 게이트 라인 G…, 및 소스 라인 S…가 형성된 액정 패널(113)과 프린트 기판(114)을 접속하고 있다. 각 드라이버 IC(112)는, 단자 OG1∼OG256의 256개의 출력 단자를 갖고 있고, 동 도면은 이 드라이버 IC(112)가 3개 접속된 경우의 구성을 도시하고 있다.
각 드라이버 IC(112)에 있어서는, 프린트 기판(114)을 통해 단자 GSPin에 게이트 스타트 펄스신호 GSP가, 또한 단자 GCKin에 게이트 클록신호 GCK가 입력된다. 또한, 각 드라이버 IC(112)에서는, 내부의 시프트 레지스터에 의해 시프트시킨 게이트 스타트 펄스신호 GSP가 단자 GSPout로부터 출력되고, 프린트 기판(114)을 통해 차단(次段)의 드라이버 IC(112)의 단자 GSPin에 입력된다. 그리고, 최종단의 드라이버 IC(112)의 최종 라인의 단자 OG256으로부터는, 게이트 라인 G뿐만 아니라, 프린트 기판(114)을 통해 액정 패널(113)의 최상단까지 배선이 인회(引回)되어 있다. 이 최상단에 인회된 배선이 더미 라인 G0이다. 이와 같은 구성에 의해, 더미 라인 G0 및 게이트 라인 G1∼G768이 형성된다.
도21의 게이트 드라이버(102)의 신호의 타이밍챠트를 도22에 도시한다. 게이트 스타트 펄스신호 GSP는, 게이트 클록신호 GCK의 타이밍에 따라 시프트되고, 시프트되는 과정에서 순차적으로 단자 OG1, 단자 OG2, …, 단자 OG256으로부터, 게이트 라인 G로 게이트 신호가 출력된다. 임의의 드라이버 IC(112)의 단자 OG256으로부터 게이트 신호가 출력될 때는, 단자 GSPout로부터 게이트 스타트 펄스신호 GSP가 출력되어, 차단의 드라이버 IC(112)의 단자 GSPin으로 입력된다.
그러나, 이 종래기술 1에서는, 최종 m라인째의 게이트 라인 Gm을 구동하는 출력 단자 OGm의 드라이버 회로만 부하가 약 2배로 되어, 게이트 신호 파형이 둔화된다고 하는 문제가 있다. 또한, 도21에서 프린트 기판(114)을 통해 배선한 바와 같이, 더미 라인 G0과 게이트 라인 Gm을 접속하는 바이패스 라인이 필요하게 되어, 액정 패널(113)이나 플렉서블 프린트 기판의 구조가 복잡하게 된다고 하는 문제도 있다. 특히, 요즘에는 액정 표시 장치의 저비용화·경량화·박형화 때문에, 게이트측의 프린트 기판이나 플렉서블 프린트 기판, 커넥터 등을 없애고, 액정 패널상 및 게이트 드라이버 TCP상에 게이트 드라이버측의 전원·신호선을 구성하는 구조(이하, 게이트 기판 생략 구조라고 부른다)가 채용되게 되었다. 이 구조에서는, 게이트 드라이버로 입력하는 전원이나 신호의 배선을, 소스 드라이버측으로부터 1층 구조의 배선 패턴에 의해 형성하고 있다. 그 때문에, 도21과 같이 최종 m라인째로부터 더미 라인 G0까지 배선을 인회하는 스페이스를 확보할 수 없다고 하는 문제를 안고 있다.
그래서, 도23에 도시된 바와 같이, 상기 더미 라인 G0을 개별적으로 구동 가능하도록 출력 단자수를 증가시킨 게이트 드라이버 IC가 개발되어, 상기 문제를 해결하고 있다. 이하, 이를 종래기술 2라고 한다. 도23의 구성예에서는, 각 TCP(121)의 드라이버 IC(122)는, 도21의 드라이버 IC(112)보다 많은 단자 OG0∼OG257을 구비하고 있다. 각단의 드라이버 IC(122)에서는 단자 OG1∼OG256을 각각 게이트 라인 G라고 한다. 그리고, 1단째의 드라이버 IC(122)에서는 단자 OG0에 더미 라인 G0을 접속한다. 2단째 및 3단째의 드라이버 IC(122)에서는 단자 OG0·OG257을 사용하지 않는다. 게이트 스타트 펄스신호 GSP 및 게이트 클록신호 GCK는 프린트 기판(124)을 통해 입력되지만, 더미 라인 G0을 드라이버 IC(122)의 단자 OG0으로부터 구동하도록 했기 때문에, 최종단의 드라이버 IC(122)로부터 프린트 기판(124)을 통해 액정 패널(123)의 최상단에 더미 라인 G0용의 배선을 인회할 필요가 없다.
도23의 게이트 드라이버(102)의 신호의 타이밍챠트를 도24에 도시한다. 최초로 단자 OG0에 게이트 신호가 출력되고, 게이트 스타트 펄스신호 GSP가 순차적으로 시프트된다. 단자 OG256으로부터 게이트 신호가 출력된 후에는 게이트 스타트 펄스신호 GSP는, 차단의 드라이버 IC(122)로 입력된다. 그리고, 그 드라이버 IC의 단자 OG1로부터 게이트 신호가 출력된다.
이 종래기술 2를, 도25에 도시된 바와 같이, 도24와 같은 프린트 기판(124)을 사용하지 않고, TCP(121) 및 액정 패널(123)만을 통해 드라이버 IC(122)로의 배선을 형성하는 게이트 기판 생략 구조에 적용할 수도 있다. 이 경우에 있어서도, 더미 라인 G0용의 배선의 인회는 필요 없기 때문에, 이 구조에 의해 게이트 기판 생략 구조의 액정 표시 장치가 실현되고, 양산되고 있다.
그렇지만, 종래기술 2의 구조에서는, 더미 라인 G0용의 출력을 구동하기 위한 게이트 스타트 펄스신호 GSP를, 게이트 드라이버(102)에 입력할 필요가 있다. 이 입력은, 게이트 드라이버(102) 및 소스 드라이버(103)의 구동을 제어하기 위한 신호를 생성하는 타이밍 콘트롤 ASIC에, 입력 데이터 신호 DATA-in 및 데이터 인에이블 신호 ENAB가 입력될 때까지, 되어야 한다.
타이밍 콘트롤 ASIC에 의한 제어 방법에는, 수직 동기 신호 및 수평 동기 신호를 이용한 타이밍 제어 방식(이하, HV 모드라고 부른다)과, 수직 동기 신호 및 수평 동기 신호를 이용하지 않고 데이터 인에이블 신호 ENAB만으로 타이밍을 제어하는 방식(이하, V-ENAB 모드라고 부른다)이 있다. 다음, HV 모드와 V-ENAB 모드에 대해, 도26a ∼ 도26f 및 도27a ∼ 도27f를 사용하여 설명한다.
우선 HV 모드에 대해 도26a ∼ 도26f의 타이밍 차트를 사용하여 설명한다.
도26a는, 타이밍 콘트롤 ASIC에 입력되는 수평 구동용의 신호를 나타낸다. 여기에서는, 1 수평기간의 신호의 타이밍을 나타내고 있다. 클록신호 CK의 입력 타이밍을 사용하여, 수평 동기 신호 Hs의 입력으로부터 296 클록째에서 데이터 인에이블 신호 ENAB가 상승하고, 1 수평기간분의 데이터 D1·D2·…·D1O24가 입력된다. 또한, 도26b는 타이밍 콘트롤 ASIC에 입력되는 수직 구동용의 신호를 나타낸다. 여기에서는, 1 수직기간의 신호의 타이밍을 나타내고 있다. 수직 동기 신호 Vs의 입력으로부터 35 수평기간분이 경과하면 데이터 인에이블 신호 ENAB가 상승하고, 이 상승하고 있는 각 수평기간에 입력 데이터 신호 DATAin의 1 수평기간분의 데이터 DH1·DH2·…·DH768이 입력된다.
도26c는 타이밍 콘트롤 ASIC가 출력하는 수평 구동용의 신호를 나타낸다. 타이밍 콘트롤 ASIC는, 소스 드라이버(103)로 출력하는 데이터 DH1·DH2·…·DH768과, 1 수평기간마다 신호 레벨을 반전시키기 위한 액정구동 극성반전신호 REV와, 소스 드라이버(103)내에서 시프트시키는 소스 스타트 펄스신호 SSP와, 소스 스타트 펄스신호 SSP의 시프트 타이밍에 기초하여 샘플링된 각 데이터를 래치하여 각 소스 라인 S로 출력하기 위한 래치 스트로브 신호 LS를, 소스 드라이버(103)로 출력한다. 이에 의해, 소스 드라이버(103)의 출력 파형은 도26d와 같이 된다.
도26e는, 타이밍 콘트롤 ASIC가 출력하는 수직 구동용의 신호를 나타낸다. 타이밍 콘트롤 ASIC는, 게이트 드라이버(102)에 의해 선택되는 각행의 화소에 소스 드라이버(103)로부터 출력된 데이터 DH1·DH2·…·DH768이 순차적으로 기입되도록 게이트 신호를 출력하기 위한 게이트 스타트 펄스신호 GSP와, 게이트 스타트 펄스신호 GSP를 시프트시키기 위한 게이트 클록신호 GCK를, 게이트 드라이버(102)로 출력한다. 이에 의해, 게이트 드라이버(102)는, 도26f에 도시된 바와 같이, 게이트 라인 G에 펄스의 게이트 신호를 순차적으로 출력한다.
이와 같이, HV 모드에서는, 수직 동기 신호 VS의 입력으로부터, 임의의 정해진 기간을 갖는 수평 동기 신호 Hs가 소정수 카운트 되고, 그 후, 데이터 인에이블 신호 ENAB 및 입력 데이터 신호 DATAin이 입력된다. 따라서, HV 모드의 경우에는, 입력된 수직 동기 신호 Va 및 수평 동기 신호 Hs로부터, 게이트 스타트 펄스신호 GSP를, 게이트 라인 G1을 구동하기 전에 더미 라인 G0을 구동하는 것과 같은 타이밍으로 생성하는 것이 가능하다.
다음, V-ENAB 모드에 대해 도27a∼도27f의 타이밍챠트를 사용하여 설명한다.
도27a는, 타이밍 콘트롤 ASIC에 입력되는 수평 구동용의 신호를 나타낸다. 여기에서는, 1 수평기간의 신호의 타이밍을 나타내고 있다. 수평 동기 신호는 존재하지 않고, 클록신호 CK가 입력되어 있는 상태에 있어서 임의의 타이밍으로 데이터 인에이블 신호 ENAB가 입력되고, 1 수평기간분의 데이터 D1·D2·…·D1O24가 입력된다. 또한, 도27b는 타이밍 콘트롤 ASIC에 입력되는 수직 구동용의 신호를 나타낸다. 수직 동기 신호 및 수평 동기 신호는 존재하지 않고, 임의의 타이밍으로 입력되는 데이터 인에이블 신호 ENAB의 기간이, 각 수평기간의 데이터 DH1·DH2·…·DH768을 소스 드라이버(103)가 샘플링해야 하는 기간에 상당한다.
도27c ∼ 도27f는 도26c ∼ 도26f와 마찬가지이지만, 타이밍 콘트롤 ASIC가 출력하는 신호의 타이밍은, 데이터 인에이블 신호 ENAB의 입력 타이밍을 기준으로 하여 결정된다.
또한, 도28에, V-ENAB 모드에서 제어하는 경우의 타이밍 콘트롤 ASIC의 일례로서, 타이밍 콘트롤 ASIC(108)의 구성을 도시한다. 타이밍 콘트롤 ASIC(108)에 있어서는, 수평 수직 분리·콘트롤부(108a)가, 입력되는 데이터 인에이블 신호 ENAB와 클록신호 CK로부터, 수평 구동용의 기준 타이밍과 수직 구동용의 기준 타이밍을 분리한다. 수평 카운터(108b)는, 수평 구동용의 기준 타이밍으로부터 클록신호 CK의 클록을 카운트한다. 수직 카운터(108c)는, 수직 구동용의 기준 타이밍으로부터 ENAB 신호의 상승 에지를 카운트한다. 수평 신호 타이밍 생성블록(108d)은, 수평 카운터(108b)의 카운트 결과를 기초로, 게이트 클록신호 GCK, 래치 스트로브 신호LS, 소스 클록신호 SCK, 및 소스 스타트 펄스신호 SSP를 생성하여 출력한다. 수직 신호 타이밍 생성블록(108e)은, 수직 카운터(108c)의 카운트 결과를 기초로, 게이트 스타트 펄스신호 GSP를 생성하여 출력한다. 또한, 액정구동 극성반전신호 생성블록(108f)은, 수평 카운터(108b) 및 수직 카운터(108c)의 카운트 결과를 기초로, 액정구동 극성반전신호 REV를 생성하여 출력한다. 또한, 입력 데이터 신호 DATAin은, 클록신호 CK의 타이밍으로 입력 버퍼(108g)에 입력되고, 출력 버퍼(108h)로부터 출력 데이터로서 출력된다.
이와 같이, V-ENAB 모드의 경우에는, HV 모드의 경우와 같은 수직 동기 신호 및 수평 동기 신호가 타이밍 콘트롤 ASIC에 입력되지 않는다. 그 때문에, 1라인째의 데이터 DH1이 입력되는 타이밍으로 입력된 데이터 인에이블 신호 ENAB의 펄스로부터, 게이트 스타트 펄스 GSP 신호를 생성하지 않을 수 없다.
따라서, 종래기술 2의 구조에서는, V-ENAB 모드에서 동작시키고자 하면, 게이트 라인 G1의 게이트 신호의 전에 더미 라인 G0을 구동하는 신호를 출력하도록 게이트 스타트 펄스신호 GSP를 생성할 수 없다. 따라서, V-ENAB 모드에서 동작시킬 수 없다고 하는 문제를 안고 있다. 특히, 요즈음에는 V-ENAB 모드에서의 동작이 요구되는 것이 많아져, 조급한 대책이 요구되고 있었다.
그래서, 미국 특허 공개 공보 제2001/0050678 Al호(2001년 12월 13일 공개)에서는, 게이트 드라이버 IC 내부에 대해 연구를 하여, 단자 배열과는 상이한 순서대로 연속하여 게이트 신호를 출력함으로써, 종래기술 1 및 종래기술 2의 결점이 보충되고 있다. 이 공보의 구성을 도29에 나타낸다. 동 도면의 게이트드라이버(102)는, 도23의 게이트 드라이버(102)의 드라이버 IC(122)를 드라이버 IC(132)로 치환한 것이다. 도30에 드라이버 IC(132)의 내부 구성을 도시한다. 게이트 스타트 펄스신호 GSP는, 내부의 시프트 레지스터를 R1→R2→…→R256→RO의 순서로 전송된다. 또한, 도31에 도시된 바와 같이, 게이트 스타트 펄스신호 GSP가 R256으로 전송된 때의 단자 OG256에 의해 최종 게이트 라인 G256을 구동함과 동시에, 단자 GSPout로부터 게이트 스타트 펄스신호 GSP가 차단의 드라이버 IC(132)로 입력된다. 그리고, 전단의 더미 라인 G0이 구동하는 타이밍으로, 차단의 드라이버 IC(132)의 단자 OG1에 의해 게이트 라인 G257을 구동한다. 이하, 이를 종래기술 3이라고 한다.
그렇지만, 종래기술 3의 게이트 드라이버(102)의 드라이버 IC(132)는, 최초부터 IC에 제공되어 있는 출력 단자의 순서와는 상이한 순서대로 게이트 출력을 행한다고 하는 특별한 사양에 의해 구성될 필요가 있기 때문에, 제공되어 있는 출력 단자의 순서대로 게이트 출력을 행하는 기존의 드라이버 IC를 사용할 수 없다.즉, 도29를 사용하여 설명하면, 초단(初段)의 드라이버 IC(132)에, 단자 OG0→OG1→OG2→…→OG256이라고 하는 출력 단자가 제공되어 있는 순서대로 게이트 신호를 출력하는 드라이버 IC를 사용할 수 없다. 따라서, 종래기술 3을 실시하고자 하면, 각종의 해상도에 대응한 게이트 드라이버 IC를 최초부터 개발해야 하여, 개발 비용 및 개발 일수가 대폭적으로 증가한다고 하는 문제가 발생한다. 이와 같이, 최초부터 드라이버 IC에 제공되어 있는 출력 단자에 대해서는, 이 출력 단자의 순서대로 구동한다고 하는, 기존의 드라이버 IC를 이용한 더미 라인 G0의 구동 기술이 요구되고 있다.
본 발명의 목적은, 최상단에 더미의 행 라인이 제공된 표시 패널의 행 구동을 행하는 행 구동회로로서, 표시 패널 외에 프린트 기판이 없는 상태에서 배선 접속된 구조이며, 또한 제공되어 있는 순서대로 출력 단자가 구동되는 기존의 드라이버 IC를 사용하여 구성되어 있는 구동회로를 사용하여, 데이터 인에이블 신호에 의해 표시 타이밍이 지배되는 모드 즉 V-ENAB 모드에서 표시를 행하는 것이 가능한 표시 장치, 및 표시 구동회로의 제어장치, 및 표시 장치의 구동 방법을 제공하는 것에 있다.
상기 목적을 달성하기 위해, 본 발명의 표시 장치는, 화소가 행 라인과 열 라인의 교차점에 대응하여 매트릭스형으로 형성되어 있는 표시 패널과, 상기 표시 패널의 상기 행 라인을 구동하기 위한 행 구동용 타이밍 신호가 입력되고, 상기 행 라인을 구동하는 행 구동신호를 상기 행 구동용 타이밍 신호에 기초하여, 화소에 접속된 상기 행 라인의 각각에 순차적으로 출력하는 행 구동회로와, 표시 데이터와 상기 표시 패널의 열 라인을 구동하기 위한 열 구동용 타이밍 신호가 입력되고, 화소에 접속된 상기 열 라인에 상기 표시 데이터에 대응한 열 구동신호를 상기 열 구동용 타이밍 신호에 기초하여 출력하는 열 구동회로와, 상기 표시 데이터와 데이터 인에이블 신호와 클록신호가 입력되고, 상기 데이터 인에이블 신호 및 상기 클록신호로부터 상기 행 구동용 타이밍 신호를 생성하여 상기 행 구동회로에 입력함과 동시에, 상기 데이터 인에이블 신호 및 상기 클록신호로부터 상기 열 구동용 타이밍신호를 생성하여 상기 표시 데이터와 함께 상기 열 구동회로로 입력하는 제어장치를 구비하고, 상기 제어장치는, 상기 데이터 인에이블 신호의 입력 타이밍으로부터 상기 열 구동회로가 1 수직기간의 최초의 수평기간의 상기 열 구동신호를 출력 개시하기 까지의 사이에 상기 행 구동회로의 최상단의 상기 행 구동신호의 출력 단자로 상기 행 구동신호가 출력되도록, 상기 데이터 인에이블 신호의 입력 타이밍을 기준으로 하여 상기 행 구동용 타이밍 신호를 생성하여 상기 행 구동회로에 입력한다.
상기 구성에 의하면, 제어장치는, 열 구동회로가 1 수직기간의 최초의 수평기간의 표시 데이터에 대응한 열 구동신호를 출력 개시하기 까지의 사이에, 행 구동회로가 최상단의 행 구동신호의 출력 단자로 행 구동신호를 출력하도록, 데이터 인에이블 신호의 입력 타이밍을 기준으로 하여, 데이터 인에이블 신호 및 클록신호로부터 행 구동용 타이밍 신호를 생성하여 행 구동회로에 입력한다.
따라서, 행 구동회로의 최상단의 행 구동신호의 출력 단자가, 최상단의 유효 화소의 기생 용량을 그외의 화소와 동등하게 하기 위해 제공된 더미의 행 라인에 접속되어 있는 경우에는, 이하의 것을 할 수 있다. 즉, 데이터 인에이블 신호에 의해 표시 타이밍이 지배되는 모드에서 표시를 행하려고 할 때, 최초의 수평기간의 열 구동신호를 열 구동 라인으로 출력하기 전에 더미의 행 라인을 구동할 수 있다. 즉, 더미의 행 라인을 구동한 후, 행 라인을 위에서 아래를 향해 순서대로 구동한다. 이에 의해, 행 구동회로를, 제공되어 있는 순서대로 출력 단자가 구동되는 기존의 드라이버 IC를 사용하여 구성할 수 있다. 또한, 더미의 행 라인은, 최상단의출력 단자에 접속되면 좋기 때문에, 종래와 같이 드라이버 IC의 다른 출력 단자로부터 긴 배선을 우회시켜 인회하여 제공할 필요가 없다. 따라서, 표시 패널 외에 행 구동회로로의 배선용의 프린트 기판이 제공되어 있지 않아도 더미의 행 라인을 구동할 수 있다.
이상에 의해, 최상단에 더미의 행 라인이 제공된 표시 패널의 행 구동을 행하는 행 구동회로로서, 표시 패널 외에 프린트 기판이 없는 상태에서 배선 접속된 구조이며, 또한 제공되어 있는 순서대로 출력 단자가 구동되는 기존의 드라이버 IC를 사용하여 구성되어 있는 구동회로를 사용하여, 데이터 인에이블 신호에 의해 표시 타이밍이 지배되는 모드에서 표시를 행하는 것이 가능한 표시 장치를 제공할 수 있다.
또한, 종래기술 3과 같이 행 라인과 더미의 행 라인의 2개의 라인을 동시에 구동할 필요가 없기 때문에, 행 구동신호 파형의 둔화 등이 생기지 않는다. 그 때문에, 표시 품위의 저하를 회피할 수 있다. 또한, 기존의 드라이버 IC를 이용할 수 있기 때문에, 멀티 밴더화가 가능하다.
또한, 상기 목적을 달성하기 위해, 본 발명의 표시 장치는, 화소가 행 라인과 열 라인의 교차점에 대응하여 매트릭스형으로 형성되어 있는 표시 패널과, 상기 표시 패널의 상기 행 라인을 구동하기 위한 행 구동용 타이밍 신호가 입력되고, 상기 행 라인을 구동하는 행 구동신호를 상기 행 구동용 타이밍 신호에 기초하여, 화소에 접속된 상기 행 라인의 각각에 순차적으로 출력하는 행 구동회로와, 표시 데이터와 상기 표시 패널의 열 라인을 구동하기 위한 열 구동용 타이밍 신호가 입력되고, 화소에 접속된 상기 열 라인에 상기 표시 데이터에 대응한 열 구동신호를 상기 열 구동용 타이밍 신호에 기초하여 출력하는 열 구동회로와, 상기 표시 데이터와 데이터 인에이블 신호와 클록신호가 입력되고, 상기 데이터 인에이블 신호 및 상기 클록신호로부터 상기 행 구동용 타이밍 신호를 생성하여 상기 행 구동회로에 입력함과 동시에, 상기 데이터 인에이블 신호 및 상기 클록신호로부터 상기 열 구동용 타이밍 신호를 생성하여 상기 표시 데이터와 함께 상기 열 구동회로에 입력하는 제어장치를 구비하고, 상기 행 구동회로는 드라이버 IC가 시스템·온·필름 구조에 의해 실장된 것이고, 소정의 드라이버 IC에서의 최종의 상기 행 라인에 대응하는 상기 행 구동신호의 출력 단자의 다음에 제공된 출력 단자로부터, IC칩의 하방을 통하도록 배선이 인회되고, 상기 배선이 상기 표시 패널에 제공된 최상단의 상기 행 라인보다 더 상단에 더미의 행 라인으로서 연장되어 있다.
상기 구성에 의하면, 행 구동회로의 소정의 드라이버 IC에서의 최종의 행 라인에 대응하는 행 구동신호의 출력 단자의 다음에 제공된 출력 단자로부터, 시스템·온·필름 구조를 이용하여 IC칩의 하방을 통하도록 배선이 인회된다. 그리고, 표시 패널에 제공된 최상단의 행 라인보다 더 상단으로 연장된 더미의 행 라인은, 최상단의 유효 화소의 기생 용량을 그외의 화소와 동등하게 하기 위한 더미의 행 라인이라고 할 수 있다. 따라서, 표시 패널 외에 행 구동회로로의 배선용의 프린트 기판이 제공되어 있지 않아도 더미의 행 라인을 제공할 수 있다.
그리고, 이 더미의 행 라인의 구동은, 상기 소정의 드라이버 IC의 출력 단자를 제공되어 있는 순서대로 구동한 후에 행하면 좋다. 이에 의해, 데이터 인에이블신호에 의해 표시 타이밍이 지배되는 모드에서 표시를 행하려고 할 때, 더미의 행 라인을 다른 행 라인보다 먼저 구동할 필요가 없다. 이에 의해, 드라이버 IC에는, 제공되어 있는 순서대로 출력 단자를 구동하는 기존의 드라이버 IC를 사용할 수 있다.
이상에 의해, 최상단에 더미의 행 라인이 제공된 표시 패널의 행 구동을 행하는 행 구동회로로서, 표시 패널 외에 프린트 기판이 없는 상태에서 배선 접속된 구조이며, 또한 제공되어 있는 순서대로 출력 단자가 구동되는 기존의 드라이버 IC를 사용하여 구성되어 있는 구동회로를 사용하여, 데이터 인에이블 신호에 의해 표시 타이밍이 지배되는 모드에서 표시를 행하는 것이 가능한 표시 장치를 제공할 수 있다. 또한, 기존의 드라이버 IC를 이용할 수 있기 때문에, 멀티 밴더화가 가능하다.
또한, 상기 목적을 달성하기 위해, 본 발명의 표시구동회로의 제어장치는, 표시구동회로가, 화소가 행 라인과 열 라인의 교차점에 대응하여 매트릭스형으로 형성되어 있는 표시 패널의 상기 행 라인을 구동하기 위한 행 구동용 타이밍 신호가 입력되고, 상기 행 라인을 구동하는 행 구동신호를 상기 행 구동용 타이밍 신호에 기초하여, 화소에 접속된 상기 행 라인의 각각에 순차적으로 출력하는 행 구동회로와, 표시 데이터와 상기 표시 패널의 열 라인을 구동하기 위한 열 구동용 타이밍 신호가 입력되고, 화소에 접속된 상기 열 라인에 상기 표시 데이터에 대응한 열 구동신호를 상기 열 구동용 타이밍 신호에 기초하여 출력하는 열 구동회로를 구비하고, 상기 표시 데이터와 데이터 인에이블 신호와 클록신호가 입력되고, 상기 데이터 인에이블 신호 및 상기 클록신호로부터 상기 행 구동용 타이밍 신호를 생성하여 상기 행 구동회로에 입력함과 동시에, 상기 데이터 인에이블 신호 및 상기 클록신호로부터 상기 열 구동용 타이밍 신호를 생성하여 상기 표시 데이터와 함께 상기 열 구동회로에 입력하고, 상기 데이터 인에이블 신호의 입력 타이밍으로부터 상기 열 구동회로가 1 수직기간의 최초의 수평기간의 상기 열 구동신호를 출력 개시하기 까지의 사이에 상기 행 구동회로의 최상단의 상기 행 구동신호의 출력 단자에 상기 행 구동신호가 출력되도록, 상기 데이터 인에이블 신호의 입력 타이밍을 기준으로 하여 상기 행 구동용 타이밍 신호를 생성하여 상기 행 구동회로에 입력한다.
상기 구성에 의하면, 최상단에 더미의 행 라인이 제공된 표시 패널의 행 구동을 행하는 행 구동회로로서, 표시 패널 외에 프린트 기판이 없는 상태에서 배선 접속된 구조이며, 또한 제공되어 있는 순서대로 출력 단자가 구동되는 기존의 드라이버 IC를 사용하여 구성되어 있는 구동회로를 사용하여, 데이터 인에이블 신호에 의해 표시 타이밍이 지배되는 모드에서 표시를 행할 수 있다.
또한, 상기 목적을 달성하기 위해, 본 발명의 표시 장치의 구동 방법은, 상기 표시장치가, 화소가 행 라인과 열 라인의 교차점에 대응하여 매트릭스형으로 형성되어 있는 표시 패널과, 상기 표시 패널의 상기 행 라인을 구동하기 위한 행 구동용 타이밍 신호가 입력되고, 상기 행 라인을 구동하는 행 구동신호를 상기 행 구동용 타이밍 신호에 기초하여, 화소에 접속된 상기 행 라인의 각각에 순차적으로 출력하는 행 구동회로와, 표시 데이터와 상기 표시 패널의 열 라인을 구동하기 위한 열 구동용 타이밍 신호가 입력되고, 화소에 접속된 상기 열 라인에 상기 표시데이터에 대응한 열 구동신호를 상기 열 구동용 타이밍 신호에 기초하여 출력하는 열 구동회로와, 상기 표시 데이터와 데이터 인에이블 신호와 클록신호가 입력되고, 상기 데이터 인에이블 신호 및 상기 클록신호로부터 상기 행 구동용 타이밍 신호를 생성하여 상기 행 구동회로에 입력함과 동시에, 상기 데이터 인에이블 신호 및 상기 클록신호로부터 상기 열 구동용 타이밍 신호를 생성하여 상기 표시 데이터와 함께 상기 열 구동회로에 입력하는 제어장치를 구비하고, 상기 데이터 인에이블 신호 및 상기 클록신호로부터 상기 행 구동용 타이밍 신호를 생성하여 상기 행 구동회로에 입력함과 동시에, 상기 데이터 인에이블 신호 및 상기 클록신호로부터 상기 열 구동용 타이밍 신호를 생성하여 상기 표시 데이터와 함께 상기 열 구동회로에 입력하고, 상기 데이터 인에이블 신호의 입력 타이밍으로부터 상기 열 구동회로가 1 수직기간의 최초의 수평기간의 상기 표시 데이터를 출력 개시하기 까지의 사이에 상기 행 구동회로의 최상단의 상기 행 구동신호의 출력 단자에 상기 행 구동신호가 출력되도록, 상기 데이터 인에이블 신호의 입력 타이밍을 기준으로 하여 상기 행 구동용 타이밍 신호를 생성하여 상기 행 구동회로에 입력한다.
상기 방법에 의하면, 최상단에 더미의 행 라인이 제공된 표시 패널의 행 구동을 행하는 행 구동회로로서, 표시 패널 외에 프린트 기판이 없는 상태에서 배선 접속된 구조이며, 또한 제공되어 있는 순서대로 출력 단자가 구동되는 기존의 드라이버 IC를 사용하여 구성되어 있는 구동회로를 사용하여, 데이터 인에이블 신호에 의해 표시 타이밍이 지배되는 모드에서 표시를 행할 수 있다.
본 발명의 다른 목적, 특징, 및 우수한 점은, 이하에 나타내는 기재에 의해충분히 알 수 있을 것이다. 또한, 본 발명의 이점은, 첨부 도면을 참조한 다음 설명에서 명백하게 될 것이다.
도1은, 본 발명의 제1 실시예에 따른 액정 표시 장치의 타이밍 콘트롤 ASIC에 따른 신호의 타이밍챠트이다.
도2는, 본 발명의 제1 실시예에 따른 액정 표시 장치의 타이밍 콘트롤 ASIC의 구성을 도시하는 블록도이다.
도3은, 본 발명의 제1 실시예에 따른 액정 표시 장치의 게이트 드라이버와 그 주변의 구성을 도시하는 평면도이다.
도4는, 도3의 게이트 드라이버에 따른 신호의 타이밍챠트이다.
도5는, 본 발명의 제2 실시예에 따른 액정 표시 장치의 게이트 드라이버와 그 주변의 구성을 도시하는 평면도이다.
도6은, 본 발명의 제2 실시예에 따른 액정 표시 장치의 타이밍 콘트롤 ASIC에 따른 신호의 타이밍챠트이다.
도7은, 도5의 게이트 드라이버에 따른 신호의 타이밍챠트이다.
도8은, 본 발명의 제3 실시예에 따른 액정 표시 장치의 게이트 드라이버와 그 주변의 구성을 도시하는 평면도이다.
도9는, 본 발명의 제3 실시예에 따른 액정 표시 장치의 타이밍 콘트롤 ASIC에 따른 신호의 타이밍챠트이다.
도10은, 본 발명의 제4 실시예에 따른 액정 표시 장치의 타이밍 콘트롤 ASIC의 구성을 도시하는 블록도이다.
도11은, 본 발명의 제4 실시예에 따른 액정 표시 장치의 타이밍 콘트롤 ASIC에 따른 신호의 타이밍챠트이다.
도12는, 본 발명의 제5 실시예에 따른 액정 표시 장치의 게이트 드라이버와 그 주변의 구성을 도시하는 평면도이다.
도13은, 본 발명의 제5 실시예에 따른 액정 표시 장치의 타이밍 콘트롤 ASIC에 따른 신호의 타이밍챠트이다.
도14는, 도12의 게이트 드라이버에 따른 신호의 타이밍챠트이다.
도15는, 본 발명의 제6 실시예에 따른 액정 표시 장치의 게이트 드라이버와 그 주변의 구성을 도시하는 평면도이다.
도16은, 본 발명의 제6 실시예에 따른 액정 표시 장치의 타이밍 콘트롤 ASIC에 따른 신호의 타이밍챠트이다.
도17은, 도15의 게이트 드라이버에 따른 신호의 타이밍 차트이다.
도18은, 종래의 액정 표시 장치의 구성을 도시하는 회로블록도이다.
도19는, 도18의 액정 표시 장치에 기생 용량이 생기는 것을 설명하는 화소의 평면도이다.
도20은, 도18의 액정 표시 장치에 생긴 기생 용량에 의한 화소 전극 전위의변동을 설명하는 전압 파형도이다.
도21은, 종래의 액정 표시 장치의 게이트 드라이버와 그 주변의 제1 구성을 도시하는 평면도이다.
도22는, 도21의 게이트 드라이버에 따른 신호의 타이밍챠트이다.
도23은, 종래의 액정 표시 장치의 게이트 드라이버와 그 주변의 제2 구성을 도시하는 평면도이다.
도24는, 도23의 게이트 드라이버에 따른 신호의 타이밍챠트이다.
도25는, 종래의 액정 표시 장치의 게이트 드라이버와 그 주변의 제3 구성을 도시하는 평면도이다.
도26a는, 종래의 액정 표시 장치의 HV 모드에서의 표시 동작을 설명하는 신호의 타이밍챠트이다.
도26b는, 종래의 액정 표시 장치의 HV 모드에서의 표시 동작을 설명하는 신호의 타이밍챠트이다.
도26c는, 종래의 액정 표시 장치의 HV 모드에서의 표시 동작을 설명하는 신호의 타이밍챠트이다.
도26d는, 종래의 액정 표시 장치의 HV 모드에서의 표시 동작을 설명하는 신호의 타이밍챠트이다.
도26e는, 종래의 액정 표시 장치의 HV 모드에서의 표시 동작을 설명하는 신호의 타이밍챠트이다.
도26f는, 종래의 액정 표시 장치의 HV 모드에서의 표시 동작을 설명하는 신호의 타이밍챠트이다.
도27a는, 종래의 액정 표시 장치의 V-ENAB 모드에서의 표시 동작을 설명하는 신호의 타이밍챠트이다.
도27b는, 종래의 액정 표시 장치의 V-ENAB 모드에서의 표시 동작을 설명하는 신호의 타이밍챠트이다.
도27c는, 종래의 액정 표시 장치의 V-ENAB 모드에서의 표시 동작을 설명하는 신호의 타이밍챠트이다.
도27d는, 종래의 액정 표시 장치의 V-ENAB 모드에서의 표시 동작을 설명하는 신호의 타이밍챠트이다.
도27e는, 종래의 액정 표시 장치의 V-ENAB 모드에서의 표시 동작을 설명하는 신호의 타이밍챠트이다.
도27f는, 종래의 액정 표시 장치의 V-ENAB 모드에서의 표시 동작을 설명하는 신호의 타이밍 차트이다.
도28은, 종래의 액정 표시 장치의 타이밍 콘트롤 ASIC의 구성을 도시하는 블록도이다.
도29는, 종래의 액정 표시 장치의 게이트 드라이버와 그 주변의 제4 구성을 도시하는 평면도이다.
도30은, 도29의 게이트 드라이버의 드라이버 IC 내부의 구성을 도시하는 블록도이다.
도31은, 도29의 게이트 드라이버에 따른 신호의 타이밍챠트이다.
〔실시예 1〕
본 발명의 일 실시예에 대해 도1 내지 도4에 기초하여 설명하면, 이하와 같다.
본 실시예에 따른 액정 표시 장치(표시 장치)는, 1024×768의 화소를 갖는 XGA의 TFT 액티브 매트릭스 방식의 액정 표시 장치이다. 타이밍 콘트롤 ASIC(제어장치), 게이트 드라이버(행 구동회로), 소스 드라이버(열 구동회로), 및 액정 패널(표시 패널)이 배치되어 있다고 하는 전체의 구성은, 종래의 기술에서 설명한 것과 마찬가지이다. 화소의 구성도, 종래의 기술에서 설명한 하(下)게이트 구조이다. 또한, 이 액정 표시 장치는, 게이트 기판 생략 구조이고, V-ENAB 모드에서 동작한다.
도2에, 본 실시예에서의 타이밍 콘트롤 ASIC(이하, 콘트롤 IC라고 칭한다)(1)의 구성을 도시한다. 콘트롤 IC(1)는, 수평 수직 분리·콘트롤부(1a), 수평 카운터(1b), 수직 카운터(1c), 수평 신호 타이밍 생성블록(1d)(시프트 클록신호 생성부), G0 구동신호 타이밍 생성블록(1e)(스타트 펄스신호 생성부), 액정구동 극성반전신호 생성(1f), 입력 버퍼(1g), 및 출력 버퍼(1h)를 구비하고 있다.
수평 수직 분리·콘트롤부(1a)는, 입력되는 데이터 인에이블 신호 ENAB와 클록신호 CK로부터, 수평 구동용의 기준 타이밍과 수직 구동용의 기준 타이밍을 분리한다. 수평 카운터(1b)는, 수평 수직 분리·콘트롤부(1a)에 의해 분리된 수평 구동용의 기준 타이밍으로부터, 클록신호 CK의 클록을 카운트한다. 수직 카운터(1c)는, 수평 수직 분리·콘트롤부(1a)에 의해 분리된 수직 구동용의 기준 타이밍으로부터, ENAB 신호의 상승 에지를 카운트한다. 수평 신호 타이밍 생성블록(1d)은, 수평 카운터(1b)의 카운트 결과를 기초로, 게이트 클록신호(행 구동용 타이밍 신호) GCK, 래치 스트로브 신호(열 구동용 타이밍 신호) LS, 표시 데이터 샘플링 클록인 소스 클록신호(열 구동용 타이밍 신호) SCK, 및 표시 데이터 샘플링 개시 신호인 소스 스타트 펄스 신호(열 구동용 타이밍 신호) SSP를 생성하여 출력한다. 이 때, 게이트 클록신호 GCK로서, 도1에 도시된 바와 같이, 펄스 CK2·CK3·CK4… 외에, 이들 전에, 펄스 CK1이 생성된다. 여기서, 펄스 CK2·CK3·CK4…는, 데이터 인에이블 신호 ENAB의 입력 타이밍(상승 타이밍)으로부터 소정 클록수의 카운트 후에 상승하여 데이터 인에이블 신호 ENAB의 하강 타이밍에서 하강한다. 또한, 펄스 CK1은, 1 수직기간의 최초의 수평기간에 대응하는 데이터 인에이블 신호 ENAB의 입력 타이밍으로부터 약간의 소정 클록수의 카운트 후에 상승하고, 그 소정 클록수 후에 하강한다.
G0 구동신호 타이밍 생성블록(1e)은, 수평 카운터(1b) 및 수직 카운터(1c)의 카운트 결과를 기초로, 게이트 스타트 펄스신호(행 구동용 타이밍 신호) GSP를 생성하여 출력한다. 이 때, 게이트 스타트 펄스신호 GSP는, 도1에 도시된 바와 같이, 1 수직기간의 최초의 수평기간에 대응하는 데이터 인에이블 신호 ENAB의 입력 타이밍에서 상승하고, 상술한 펄스 CK1이 하강한 후에 하강하는 펄스이다.
또한, 액정구동 극성반전신호 생성블록(1f)은, 수평 카운터(1b) 및 수직 카운터(1c)의 카운트 결과를 기초로, 액정구동 극성반전신호 REV를 생성하여 출력한다. 또한, 입력 버퍼(1g)는, 클록신호 CK의 타이밍으로 입력 데이터 신호(표시 데이터)를 취입한다. 출력 버퍼(1h)는, 입력 버퍼(1g)로부터 입력 데이터 신호를 수취하여 출력한다.
다음, 도3에, 본 실시예에서의 게이트 드라이버(2)의 구성을 도시한다. 게이트 드라이버(2)는, 액정 패널(3)의 게이트 라인(행 라인)을 구동한다. 액정 패널(3)에는, 유효 화소에 접속된 768개의 게이트 라인 G1·G2·…·G768이 제공되어 있는 외에, 게이트 라인 G1의 더 상단에 더미의 게이트 라인으로 되는 더미 라인 G0이 제공되어 있다. 게이트 드라이버(2)는, 이들 769개의 라인을 구동하기 위해, 258개의 출력 단자를 갖는 드라이버 IC를 3개 캐스케이드 접속한 상태로 구비하고 있다. 이 3개의 드라이버 IC는, 액정 패널(3)의 상하단에 잉여 출력 단자가 편중되지 않도록, 256 출력 단위로 캐스케이드 접속되어 있다. 또, 257 출력에서도 드라이버 IC와 액정 패널의 결선을 변경하면 대응은 가능하지만, 후술하는 실시예 3에서 더미 화소가 부착된 더미 라인을 구동하는 구성으로 확장하는 것을 고려하여 258 출력으로 하고 있다.
상기 3개의 드라이버 IC를, 액정 패널(3)의 최상단측(더미 라인 G0측)으로부터 순서대로, 드라이버 IC(2a), 드라이버 IC(2b), 드라이버 IC(2c)라고 한다. 드라이버 IC(2a·2b·2c)는, 각각 TAB 방식에 의해 캐리어 테이프(2d)상에 실장되어, TCP로 되어 있다. 게이트 신호(행 구동신호)가 출력 가능한 출력 단자는, 드라이버IC(2a·2b·2c)의 각각에 단자 OG0·OG1·OG2·…·OG257로서 제공되어 있다.
드라이버 IC(2a)에서는, 단자 OG0이 더미 라인 G0에, 단자 OG1·OG2·…·OG256이 순서대로 게이트 라인 G1·G2·…·G256에, 각각 접속되어 있고, 단자 OG257은 사용되지 않는다. 드라이버 IC(2b)에서는, 단자 OG1·OG2·…·OG256이 순서대로 게이트 라인 G257·G258·…·G512에, 각각 접속되어 있고, 단자 OG0·OG257은 사용되지 않는다. 드라이버 IC(2c)에서는, 단자 OG1·OG2·…·OG256이 순서대로 게이트 라인 G513·G514·…·G768에, 각각 접속되어 있고, 단자 OGO·OG257은 사용되지 않는다.
또한, 드라이버 IC(2a)의 단자 GSPin 및 GCKin에는, 콘트롤 IC(1)로부터 게이트 스타트 펄스신호 GSP 및 게이트 클록신호(시프트 클록신호) GCK가 소스 드라이버측으로부터 액정 패널(3)을 통해, 입력된다. 또, 게이트 클록신호 GCK는, IC칩내의 버퍼를 통해 자기 전송되도록 되어 있어도 되지만, SOF 배선이 구비되어 있어, SOF(System On film) 구조를 이용하여 IC칩의 하방에서 전송되어도 된다.
게이트 스타트 펄스신호 GSP 및 게이트 클록신호 GCK는, 드라이버IC(2a)의 단자 GSPout 및 GCKout로부터 출력되고, 드라이버 IC(2b)의 단자 GSPin 및 GCKin에 입력되고, 마찬가지로, 드라이버 IC(2c)로도 전송된다. 이와 같이 하여 캐스케이드 접속이 이루어져 있다.
본 실시예에서는, V-ENAB 모드시에 있어서, 1라인째의 표시 데이터를 소스 드라이버 IC로 전송하는 데에 대략 1 수평 주기가 필요한 것을 이용한다. 즉, 소스 드라이버 IC가 1라인째의 표시 데이터를 샘플링하고 있는 기간에 더미 라인 G0을구동하도록, 콘트롤 IC(1)는, 1라인째의 데이터 인에이블 신호 ENAB가 입력되면 즉각 더미 라인 G0을 구동하기 위한 게이트 스타트 펄스신호 GSP 및 게이트 클록신호 GCK를 출력한다.
콘트롤 IC(1)로부터 게이트 스타트 펄스신호 GSP의“High"의 펄스가 입력되면, 도4에 도시된 바와 같이, 게이트 클록신호 GCK의 하강 타이밍에서, 게이트 스타트 펄스신호 GSP의 샘플링이 행해진다. 그리고, 이 샘플링 신호가 드라이버 IC(2a·2b·2c)의 내부의 시프트 레지스터에 의해, 각 단자 OGn(n=0,1,…,256)으로 전송된다. 드라이버 IC(2a)의 단자 OG0에는, 도4의 게이트 클록신호 GCK의 펄스 CK1의 하강 타이밍에서 게이트 신호의 출력이 개시되고, 펄스 CK2의 상승 타이밍까지 출력이 계속된다. 이 기간에 더미 라인 G0이 구동된다.
그 후, 단자 OG1에는 펄스 CK2의 하강 타이밍으로부터 펄스 CK3의 상승 타이밍까지, 단자 OG2에는 펄스 CK3의 하강 타이밍으로부터 펄스 CK4의 상승 타이밍까지,라고 했던 바와 같이 각 단자에 게이트 신호가 순차적으로 출력되어, 게이트 라인 G가 순차적으로 구동된다. 단자 OG1에 게이트 신호의 출력이 개시됨과 동시에, 콘트롤 IC(1)로부터 소스 드라이버에 래치 스트로브 신호 LS가 입력되고, 1 수직기간의 최초의 수평기간의 표시 데이터에 대응하는 기입 신호가 소스 드라이버로부터 출력된다. 이와 같이 하여 게이트 신호의 출력 기간에 화소에 기입 신호가 기입된다. 그리고, 드라이버 IC(2a)의 단자 OG255로 게이트 신호가 출력됨과 동시에, 단자 GSPout로부터 게이트 스타트 펄스신호 GSP가 출력되고, 드라이버 IC(2a)의 단자OG256의 다음에 드라이버 IC(2b)의 단자 OG1로 게이트 신호가 출력된다.
이와 같이, 본 실시예에 따른 액정 표시 장치에 의하면, 콘트롤 IC(1)는, 소스 드라이버가 1 수직기간의 최초의 수평기간의 표시 데이터에 대응한 기입 신호를 출력 개시하기 까지의 사이에, 게이트 드라이버(2)가 최상단의 게이트 신호의 출력 단자 OG0으로 게이트 신호를 출력하도록, 데이터 인에이블 신호 ENAB의 입력 타이밍을 기준으로 하여, 데이터 인에이블 신호 ENAB 및 클록신호 CK로부터 게이트 스타트 펄스신호 GSP 및 게이트 클록신호 GCK를 생성하여 게이트 드라이버(2)에 입력한다.
따라서, V-ENAB 모드에서 표시를 행하려고 할 때, 최초의 수평기간의 기입 신호를 소스 라인 S로 출력하기 전에 더미 라인 G0을 구동할 수 있다. 즉, 더미 라인 G0을 구동한 후, 게이트 라인 G를 위에서 아래를 향해 순서대로 구동한다. 이에 의해, 게이트 드라이버(2)를, 제공되어 있는 순서대로 출력 단자가 구동되는 기존의 드라이버 IC(2a·2b·2c)를 사용하여 구성할 수 있다. 또한, 더미 라인 G0은 최상단의 출력 단자 OG0에 접속되면 좋기 때문에, 종래와 같이 드라이버 IC의 다른 출력 단자로부터 긴 배선을 우회시켜 인회하여 제공할 필요가 없다. 따라서, 게이트 기판 생략 구조에서도 더미 라인 G0을 구동할 수 있다.
이상에 의해, 최상단에 더미의 행 라인이 제공된 표시 패널의 행 구동을 행하는 행 구동회로로서, 표시 패널 외에 프린트 기판이 없는 상태에서 배선 접속된 구조이며, 또한 제공되어 있는 순서대로 출력 단자가 구동되는 기존의 드라이버 IC를 사용하여 구성되어 있는 구동회로를 사용하여, 데이터 인에이블 신호에 의해 표시 타이밍이 지배되는 모드에서 표시를 행할 수 있다. 또한, 기존의 드라이버 IC를이용할 수 있기 때문에, 멀티 밴더화가 가능하다.
또한, 본 실시예에 따른 액정 표시 장치에 의하면, 콘트롤 IC(1)는, 콘트롤 IC(1)에 데이터 인에이블 신호 ENAB가 입력되는 타이밍에서 스타트 펄스신호 GSP를 생성 개시한다. 그 후 클록신호 CK의 클록을 소정수 카운트한 시점에서 게이트 클록신호 GCK의 1클록째인 펄스 CK1을 생성한다. 게이트 드라이버(2)는, 더미 라인 G0을 구동하기 위해 스타트 펄스신호 GSP를 취입하게 되어 있다. 따라서, 게이트 드라이버(2)에 사용하는 드라이버 IC(2a)의 셋업 홀드 시간에 맞춰, 상기 클록의 카운트수를 정할 수 있다. 그리고, 드라이버 IC(2a)의 특성에 따라 더미 라인 G0을 구동할 수 있다.
도1에서 설명하면, 더미 라인 G0의 게이트 신호 파형은, 게이트 라인 Gm(m≠0)의 게이트 신호 파형보다 대략 수평귀선기간만큼 짧은 펄스 파형이다. 이 게이트 신호가 짧아지는 기간은, 예컨대 XGA 해상도이고 VESA 표준 타이밍으로 규정하면, 1 수평 주기가 20.7μsec인 것에 대해 대략 5μsec이지만, 더미 라인 G0의 구동 기간은, 기생 용량에 의한 화소 전극 전위의 변동을 2행째 이후의 화소와 동등하게 하는 효과가 얻어지도록 적절히 정하면 좋고, 특히 임의의 값에 한정되는 것은 아니다. 예컨대 상기 수치예는, 액정 표시 장치가 CS ON COM(Cs 온 커먼）구조인 경우에 바람직하게 사용할 수 있다.
또, 노트 PC용 액정 표시 장치 등과 같이 프레임 사이즈의 축소가 요구되는 사양에 대해 게이트 기판 생략 구조를 채용하는 경우, 필연적으로 게이트 드라이버 IC를 구동하기 위한 전원·신호 배선이 가늘어진다. 그 결과 게이트 구동 전원의배선 저항이 높아지는 경향이 있다. 종래기술 3의 도32의 예에서 말하면, 게이트 라인 G257을 구동하는 타이밍에서 드라이버 IC는 2개의 게이트 라인을 동시에 구동하고 있고, 게이트 전원에 흐르는 전류는 이 타이밍만 2배로 되어 게이트 신호 파형의 둔화 등이 생긴다. 그 결과, 그 게이트 라인의 화소가 이상하게 보이는 등의 휘도 불균일을 일으켜, 표시 품위 저하가 현재화(顯在化)되는 문제가 있다.
이에 대해 본 실시예에 따른 액정 표시 장치는, 종래기술 3과 같이 게이트 라인 G와 더미 라인 G0의 2개의 라인을 동시에 구동할 필요가 없기 때문에, 게이트 신호 파형의 둔화 등이 생기지 않아, 표시 품위의 저하를 회피할 수 있다.
〔실시예 2〕
본 발명의 다른 실시예에 대해 도5 내지 도7에 기초하여 설명하면 이하와 같다. 또, 상기 실시예 1에서 말한 구성 요소와 동일한 기능을 갖는 구성요소에 대해서는 동일한 부호를 부기하고, 그 설명을 생략한다.
본 실시예에 따른 액정 표시 장치는, 실시예 1에서 말한 액정 표시 장치를 1400×1050의 화소를 갖는 SXGA+의 액정 표시 장치로 한 것이다. 이에 따라, 도5에 도시된 바와 같이 게이트 드라이버(5) 및 액정 패널(6)을 구비하고 있다.
게이트 드라이버(5)는, 263 출력의 드라이버 IC(5a·5b·5c·5d)를 각각 TAB 방식에 의해 캐리어 테이프(5e)상에 실장하여 TCP를 구성하고, 캐스케이드 접속한 것이다. 액정 패널(6)에는 더미 라인 G0과, 게이트 라인 G1·G2·…·G1O50이 형성되어 있다. 이들에 드라이버 IC(5a·5b·5c)의 단자 OG0·OG1·…OG262와, 드라이버(5d)의 단자 OGO·OG1·…·OG261이 접속되어 있다. 사용하지 않는 단자는 드라이버 IC(5d)의 단자 OG262만이다.
이 경우의 콘트롤 IC(1)의 신호를 도6에 나타낸다. 데이터 인에이블 신호 ENAB가 1 수직기간에 1050개 입력되고, 게이트 스타트 펄스신호 GSP 및 게이트 클록신호 GCK는 도1과 마찬가지이다. 또한, 게이트 드라이버(5)의 신호를 도7에 나타낸다. 단자 OG0으로부터의 순차 구동에 대해서는 도4와 마찬가지이고, 단자 OG262의 구동시에 단자 GSPout로부터 스타트 펄스신호 GSP를 출력하여 차단의 드라이버 IC에 입력한다.
즉, 본 실시예에서는, 263 출력이고 또한 263 출력 단위로 캐스케이드 접속하는 일반적인 게이트 드라이버 IC를 채용할 수 있다. 그 때문에, 종래기술 3에서 말한 바와 같은 특수 사양인 게이트 드라이버 IC를 개발할 필요는 없다.
또한, 종래기술 3과 같이 더미 라인 G0에 접속된 단자 OG0을 최종의 단자의 다음에 구동하는 드라이버 IC를 사용하여, 표시에 유효한 상기 화소에 접속된 1050개의 게이트 라인 G에 더미 라인 G0을 더한 1051개의 라인을 구동하고자 하면, 264 출력 내지는 265 출력의 드라이버 IC가 필요하다. 이에 대해, 본 실시예에 따른 액정 표시 장치에서는, 상기 1051개의 라인을, 합계 263×4=1052개의 게이트 신호의 출력 단자를 갖는 캐스케이드 접속의 드라이버 IC(5a·5b·5c·5d)에 의해 구동한다. 이에 의해, 사용하지 않는 출력 단자가 적고, IC칩 사이즈의 축소 및 최적화가 용이하고, 저비용화를 도모할 수 있다.
〔실시예 3〕
본 발명의 또 다른 실시예에 대해 도8 및 도9에 기초하여 설명하면 이하와같다. 또, 상기 실시예 1 및 2에서 말한 구성 요소와 동일한 기능을 갖는 구성 요소에 대해서는 동일한 부호를 부기하고, 그 설명을 생략한다.
본 실시예에 따른 액정 표시 장치는, 도8에 도시된 바와 같이, 패널의 장기 신뢰성 향상을 위해 최상단의 유효 화소의 위 및 최하단의 유효 화소의 아래에, 각각 더미 화소가 부착된 더미 라인 G0·G769를 구비한 액정 패널(10)을 구동하는 타입이다. 이 이외의 구성은 실시예 1과 마찬가지이다.
종래기술 3에서 설명한 더미 라인 G0의 구동 방식에서는, 게이트 라인 G257의 표시 데이터가 더미 라인 G0에 접속된 더미 화소에 기입된다. 그 때문에, 동화상 데이터 등 프레임 사이에서 상이한 영상 데이터를 표시한 경우, 더미 라인 G0에 접속된 더미 화소의 대향 DC 전압 레벨이 불안정하게 된다.
한편, 본 실시예에서의 더미 라인 G0의 구동 방식에서는, 도9의 사선으로 표시한 영역으로 나타내는 수직귀선기간에, 샘플링된 표시 데이터를 더미 라인 G0의 구동 타이밍으로 출력하는 것이 가능하다. 그 때문에, 안정된 전압을 화소에 인가할 수 있게 된다.
또한, 수직귀선기간에 샘플링시키는 영상 데이터는, 예컨대 노멀리 화이트 패널의 경우에 백색 데이터, 노말리 블랙 패널의 경우에 흑색 데이터 등으로 할 수 있다.
〔실시예 4〕
본 발명의 또 다른 실시예에 대해 도10 및 도11에 기초하여 설명하면 이하와 같다. 또, 상기 실시예 1 내지 3에서 말한 구성 요소와 동일한 기능을 갖는 구성요소에 대해서는 동일한 부호를 부기하고, 그 설명을 생략한다.
본 실시예에 따른 액정 표시 장치는, 콘트롤 IC가 내부에 1 수평기간의 클록수를 기억하는 회로를 갖는다. 이 회로를 이용하여 액정구동 타이밍 신호로 되는 게이트 클록신호 GCK와 래치 스트로브 신호 LS의 출력 타이밍을 뒤로 미룬다. 이에 의해, 더미 라인 G0의 구동 시간을 다른 게이트 라인 G와 동등하게 한다.
도10에, 본 실시예에서의 콘트롤 IC(15)의 구성을 도시한다. 콘트롤 IC(제어장치)(15)는, 수평 수직 분리·콘트롤부(1a), 수평 카운터(1b), 수직 카운터(1c), G0 구동신호 타이밍 생성블록(1e), 액정구동 극성반전신호 생성블록(1f), 입력 버퍼(1g), 출력 버퍼(1h), 수평기간 검출·기억 블록(15a), 수평 표시 기간 검출·기억 블록(15b), 수평귀선기간 검출·기억 블록(15c), 수평 신호 타이밍 생성 제1 블록(15d), 및 수평 신호 타이밍 생성 제2 블록(15e)을 구비하고 있다.
수평기간 검출·기억 블록(15a)은, 수평 수직 분리·콘트롤부(1a)에 입력된 데이터 인에이블 신호 ENAB의 입력 타이밍으로부터 클록신호 CK의 클록을 카운트하여 기억한다. 그리고, 1 수평기간(예컨대 1344 클록분)의 종료 타이밍을 알리는 출력을 행한다. 수평 표시 기간 검출·기억 블록(15b)은, 데이터 인에이블 신호 ENAB의 입력 타이밍으로부터 클록신호 CK의 클록을 카운트하여 기억한다. 그리고, 1 수평기간 중 기입 신호를 화소에 기입하는 기간(예컨대 1024 클록분)의 종료 타이밍을 알리는 출력을 행한다. 수평귀선기간 검출·기억 블록(15c)은, 수평 표시 기간 검출·기억 블록(15b)으로부터 입력된 기입 기간의 종료 타이밍으로부터 수평귀선기간의 개시 타이밍을 인식한다. 그리고, 수평기간 검출·기억 블록(15a)으로부터입력된 1 수평기간의 종료 타이밍으로부터, 수평귀선기간(예컨대 320 클록분)의 종료 타이밍을 인식한다.
수평 신호 타이밍 생성 제1 블록(15d)은, 수평 카운터(1b)의 카운트 결과와, 수평귀선기간 검출·기억 블록(15c)으로부터 입력된 수평귀선기간의 개시 타이밍 및 종료 타이밍으로부터, 게이트 클록신호 GCK 및 래치 스트로브 신호 LS를 생성하여 출력한다. 이 때, 도11에 도시된 바와 같이, 게이트 클록신호 GCK의 펄스 CK2·CK3·…를, 수평귀선기간내에 하강하도록, 여기에서는 수평귀선기간의 종료 타이밍에서 하강하도록 생성한다. 그리고, 래치 스트로브 신호 LS를, 다음의 데이터 인에이블 신호 ENAB가 콘트롤 IC(15)에 입력되는 타이밍으로 생성한다. 이에 의해, 더미 라인 G0의 구동 시간은, 실시예 1에서 설명한 구동 시간으로부터, 다음의 데이터 인에이블 신호 ENAB가 콘트롤 IC(15)에 입력되는 타이밍 까지의 수평귀선기간분만큼 연장된다. 그 때문에, 그 외의 게이트 라인 G의 구동시간과 동등하게 할 수 있다. 화소로의 기입 개시 타이밍도 그 만큼 늦어진다. 타이밍의 변화를 도11내에 화살표로 나타낸다.
또한, 수평 신호 타이밍 생성 제2 블록(15e)은, 수평 카운터(1b)의 카운트 결과로부터, 소스 클록 신호 SCK 및 소스 스타트 펄스신호 SSP를 생성하여 출력한다.
이상의 구성에 의하면, 표시 데이터에 지연 등의 특별한 처리를 실시할 필요도 없고, 콘트롤 IC의 로직 소변경에 의해, 더미 라인 G0의 구동 시간을 길게 하는 것이 가능하게 된다.
이와 같은 구성은, 예컨대 CS ON GATE(Cs 온 게이트)와 같은 기생 용량에 의한 전압 변동분 △V2가 큰 화소 구조에 대해 사용할 수 있다.
〔실시예 5〕
본 발명의 또 다른 실시예에 대해 도12 내지 도14에 기초하여 설명하면 이하와 같다. 또, 상기 실시예 1 내지 4에서 말한 구성 요소와 동일한 기능을 갖는 구성 요소에 대해서는 동일한 부호를 부기하고, 그 설명을 생략한다.
본 실시예에 따른 액정 표시 장치는, SOF(시스템 온 필름) 구조를 이용하여 더미 라인 G0을 구동하는 구성이다. 이에 따라, 도12에 도시된 바와 같이, 게이트 드라이버(21) 및 액정 패널(22)을 구비한다. 또한, 콘트롤 IC는 도28의 콘트롤 IC(108)이다.
게이트 드라이버(21)는, 단자 OG1∼OG257을 구비한 드라이버 IC(21a·21b·21c)가 각각 필름(21d)상에 실장되어 SOF 구조로 된 상태로 캐스케이드 접속된 것이다. 드라이버 IC(21a)의 단자 OG257, 즉 드라이버 IC(21a)에서의 최종의 게이트 라인 G256에 대응하는 단자 OG256의 다음에 제공된 단자로부터는, 드라이버 IC(21a) 칩의 하방을 통하도록 배선이 인회되어 있다. 이 배선이 필름(21d)의 출력 단자로서의 단자 OG0으로부터, 액정 패널(22)에 제공된 유효 화소의 최상단의 게이트 라인 G1보다 더 상단에 연장되어 더미 라인 G0으로 되어 있다. 드라이버 IC(21b·21c)도 마찬가지로 제조된 것이다. 여기서, 단자 OG257로부터 취출된 배선이 IC칩의 하방을 인회하여, 단자 OG1의 위까지 연장되어 있는데, 이 단자는 여기에서는 사용되지 않는다.
따라서, 드라이버 IC(21a)에서는, 단자 OG1→OG2→…→OG256→OG0의 순서대로 게이트 신호가 출력된다.
도13에 콘트롤 IC(108)의 신호를 나타낸다. 더미 라인 G0은 게이트 라인 G256의 다음에 구동하기 때문에, 실시예 1 내지 4에서 말한 바와 같은, 최초에 더미 라인 G0을 구동하기 위한 게이트 스타트 펄스신호 GSP 및 게이트 클록신호 GCK를 생성할 필요는 없다. 그 때문에, 게이트 라인 G1로부터 순서대로 구동하는 통상의 게이트 스타트 펄스신호 GSP 및 게이트 클록신호 GCK로 되어 있다. 또한, 도14에 게이트 드라이버(21)의 신호를 나타낸다. 드라이버 IC(21a)의 단자 OG256을 구동함과 동시에, 단자 GSPout로부터 게이트 스타트 펄스신호 GSP를 차단의 드라이버 IC(21b)에 입력하고, 더미 라인 G0과 게이트 라인 G257을 동시에 구동한다.
본 실시예에 의하면, 액정 패널(22) 외에 게이트 드라이버(21)로의 배선용의 프린트 기판이 제공되어 있지 않아도 더미 라인 G0을 제공할 수 있다. 그리고, 이 더미 라인 G0의 구동은, 드라이버 IC(21a)의 출력 단자를 제공되어 있는 순서대로 구동한 후에 행하면 좋다. 이에 의해, V-ENAB 모드에서 표시를 행하려고 할 때, 더미 라인 G0을 다른 게이트 라인 G보다 먼저 구동할 필요가 없다. 이에 의해, 드라이버 IC(21a·21b·21c)에는, 제공되어 있는 순서대로 출력 단자를 구동하는 기존의 드라이버 IC를 사용할 수 있다. 또한, 이와 같은 드라이버 IC에, 단자 OG257이 제공되어 있는 바와 같이, 출력단자수를 증가시킨 종래형의 게이트 드라이버 IC를 이용하여, 종래기술 3과 동등한 구동 파형을 얻는 것이 가능하다.
이상에 의해, 최상단에 더미의 행 라인이 제공된 표시 패널의 행 구동을 행하는 행 구동회로로서, 표시 패널 외에 프린트 기판이 없는 상태에서 배선 접속된 구조이며, 또한 제공되어 있는 순서대로 출력 단자가 구동되는 기존의 드라이버 IC를 사용하여 구성되어 있는 구동회로를 사용하여, 데이터 인에이블 신호에 의해 표시 타이밍이 지배되는 모드에서 표시를 행하는 것이 가능하게 된다.
〔실시예 6〕
본 발명의 또 다른 실시예에 대해 도15 내지 도17에 기초하여 설명하면 이하와 같다. 또, 상기 실시예 1 내지 5에서 말한 구성 요소와 동일한 기능을 갖는 구성 요소에 대해서는 동일한 부호를 부기하고, 그 설명을 생략한다.
도15에, 본 실시예에 따른 액정 표시 장치의 게이트 드라이버(25) 및 액정 패널(26)의 구성을 도시한다. 또한 도시되지 않았지만, 콘트롤 IC(제어장치)는 영상 데이터를 유지하는 라인 메모리를 내장하고 있다.
이 액정 표시 장치는 1600×1200 화소를 갖는 UXGA의 TFT 액티브 매트릭스 방식이고, 게이트 드라이버(25)는 302 출력의 4개의 드라이버 IC(25a·25b·25c·25d)를 300 출력 단위로 캐스케이드 접속한 것이다. 4개의 캐스케이드 접속에 의해 1202 출력이 이용 가능하게 되어 있다. 각 드라이버 IC는, 각각 캐리어 테이프(25e)상에 TAB 방식에 의해 실장되어, TCP가 구성되어 있다. 또한, 액정 패널(26)에는, 최상단의 유효 화소의 위 및 최하단의 유효 화소의 아래에 각각 더미 라인 G0·G1201이 제공되고, 이들에는 더미 화소가 접속되어 있다.
UXGA 등 초고해상도의 영상 포맷에서는, 영상 데이터의 데이터 전송 속도가 160MHz 정도로 되어 있어, 소스 드라이버 IC의 데이터 전송 속도가 사이에 맞지 않는 경우가 대단히 많다. 그래서, 콘트롤 IC 내부에 라인 메모리를 내장하고, 일단 1 수평기간의 영상 데이터를 라인 메모리에 저장한다. 그 후, 영상 데이터를 바꾸어서, 소스 드라이버 IC가 영상 데이터를 샘플링할 수 있도록 데이터 전송 속도를 떨어뜨려 소스 드라이버 IC로 데이터를 전송한다. 따라서 도16에 도시된 바와 같이, 제1 라인인 게이트 라인 G0의 영상 데이터 DH1(in)은, 제1 수평기간(ENAB(1))에 일단 콘트롤 IC에 샘플링된다. 그 후, 제2 수평기간(ENAB(2))에 소스 드라이버 IC에 의해 영상 데이터 DH1(out)로서 샘플링된다. 샘플링 종료 후, 래치 스트로브 신호 LS의 입력에 의해 소스 드라이버 IC는 영상 데이터 DH1(out)에 상당하는 아날로그 전압을 출력한다.
이에 따른 바와 같이, 콘트롤 IC는 도16과 같이 데이터 인에이블 신호 ENAB의 ENAB(1)의 입력 타이밍으로부터 ENAB(2)의 입력 타이밍 까지를 펄스 기간으로 하는 게이트 스타트 펄스신호 GSP를 생성한다. 또한, 콘트롤 IC는, 각 ENAB 기간의 종료 타이밍에서 하강하도록 게이트 클록신호 GCK를 생성한다. 이에 의해, 게이트 드라이버(25)는, 도17에 도시된 바와 같이 더미 라인 G0과 각 게이트 라인 G에서 기간이 같은 게이트 신호를 순차 출력한다.
본 실시예에서는, 실시예 1 내지 5와 비교하면 영상 데이터를 소스 드라이버 IC에 입력하는 타이밍이 1 수평기간 늦고 있다. 이 때문에, 실시예 1에 기재하고 있는 바와 같이 1라인째의 데이터 인에이블 신호 ENAB를 인식하고부터 곧 더미 라인 G0으로 게이트 신호가 출력되는 게이트 스타트 펄스신호 GSP 및 게이트 클록신호 GCK를 생성하여 출력할 필요가 없다. 또한, 실시예 4에 기재하고 있는 바와 같이 1 수평기간의 클록수를 기억하여 액정구동 타이밍을 뒤로 미룰 필요도 없다. 콘트롤 IC로부터 출력되는 게이트 스타트 펄스신호 GSP가 게이트 드라이버(25)에 의해 취입되는 타이밍을 1 수평기간 가까이 뒤로 미루는 것만으로, 더미 라인 G0을 구동하는 것이 가능하게 된다.
이와 같이, 본 실시예에 의하면, 콘트롤 IC가, 입력되는 영상 데이터를 라인 메모리를 사용하여 1 수평기간 지연시켜 소스 드라이버에 입력한다. 이에 의해, 콘트롤 IC에 데이터 인에이블 신호 ENAB가 입력되는 타이밍으로부터 소스 드라이버가 1 수직기간의 최초의 수평기간의 기입 신호를 출력 개시하기 까지의 기간을 길게 할 수 있다. 이 때문에, 더미 라인 G0을 구동하는 시간을 용이하게 충분히 길게 할 수 있다.
이상, 실시예 1에서 6까지 설명했다. 본 발명은 액정 표시 장치에 한정되지 않고, 행 라인과 열 라인을 구동하는 매트릭스형의 표시 장치에 널리 적용할 수 있다. 또한, 열 구동회로에 의한 열 라인으로의 출력 방법은, 선 순차적이어도 점 순차적이어도 상관없다.
본 발명의 표시 장치에서는, 상기 행 구동용 타이밍 신호가, 상기 행 구동신호를 상기 행 라인의 각각에 순차적으로 출력하는 타이밍을 정하도록 상기 행 구동회로내에서 시프트되는 1펄스로 이루어지는 스타트 펄스신호와, 상기 스타트 펄스신호를 시프트시키는 타이밍을 정하는 시프트 클록신호를 포함하고 있고, 상기 제어장치는, 상기 데이터 인에이블 신호의 입력 타이밍에서 상기 스타트 펄스 신호를생성 개시하고, 상기 행 구동회로의 최상단의 상기 행 구동신호의 출력단자에 상기 행 구동신호가 출력되도록 상기 행 구동회로가 상기 스타트 펄스호를 취입하기 위한 상기 시프트 클록신호의 1클록째를, 상기 입력 타이밍으로부터 상기 클록신호의 클록을 소정수 카운트한 시점에서 생성해도 된다.
상기 구성에서는, 행 구동회로가, 스타트 펄스신호를 시프트 클록신호에 의해 시프트시킴으로써 행 라인을 순차적으로 구동하는 구동회로인 경우, 제어장치는, 데이터 인에이블 신호가 입력되는 타이밍에서 스타트 펄스 신호를 생성 개시한다. 그 후 클록신호의 클록을 소정수 카운트한 시점에서 시프트 클록신호의 1클록째를 생성하고, 더미의 행 라인을 구동하기 위해 행 구동회로가 스타트 펄스신호를 취입하도록 할 수 있다. 따라서, 행 구동회로에 사용하는 드라이버 IC의 셋업 홀드 시간에 맞춰, 상기 클록의 카운트수를 정할 수 있어, 드라이버 IC의 특성에 따라 더미의 행 라인을 구동할 수 있다.
또한, 본 발명의 표시 장치에서는, 상기 제어장치는, 1 수평기간의 상기 표시 데이터를 상기 열 구동회로에 입력 완료한 후의 수평귀선기간분의 경과 기간내에, 상기 열 구동회로가 상기 열 구동신호를 출력하는 타이밍을 정하는 상기 열 구동용 타이밍 신호인 열 구동 개시 타이밍 신호를 상기 열 구동회로에 입력하고, 상기 시프트 클록 신호의 상기 1클록째보다 후의 클록을 상기 열 구동 개시 타이밍 신호에 맞춰 상기 행 구동회로에 입력해도 된다.
상기 구성에서는, 데이터 인에이블 신호끼리의 사이에는 수평귀선기간이 제공되어 있지만, 제어장치는, 표시 데이터를 열 구동회로에 입력 완료한 시점에서열 구동회로에 열 구동 개시 타이밍 신호를 출력시키는 것은 아니고, 입력 완료한 시점으로부터 더 경과하는 수평귀선기간내에 열 구동 개시 타이밍 신호를 출력시킨다. 그리고, 제어장치는, 이 출력 타이밍에 맞춰 시프트 클록신호의 1 클록째보다 후의 클록을 행 구동회로에 입력한다.
따라서, 시프트 클록신호의 1클록째에서 스타트 펄스신호가 취입된 때, 더미의 행 라인을 구동하는 시간을 길게 할 수 있어, 그 외의 행 라인의 구동 시간과 동등하게 할 수 있다.
또한, 본 발명의 표시 장치는, 상기 제어장치는, 입력되는 상기 표시 데이터를 1 수평기간 지연시켜 상기 열 구동회로에 입력해도 된다.
상기 구성에서는, 제어장치가, 입력되는 표시 데이터를 1 수평기간 지연시켜 열 구동회로에 입력한다. 이에 의해, 제어장치에 데이터 인에이블 신호가 입력되는 타이밍으로부터 열 구동회로가 1 수직기간의 최초의 수평기간의 열 구동신호를 출력 개시하기 까지의 기간을 길게 할 수 있다. 그 때문에, 더미의 행 라인을 구동하는 시간을 용이하게 충분히 길게 할 수 있다.
또한, 본 발명의 표시 장치는, 표시에 유효한 상기 화소에 접속된 상기 행 라인은 1050개이고, 상기 행 구동회로는 263개의 상기 행 구동신호의 출력 단자를 구비한 드라이버 IC가 4개 캐스케이드 접속된 것이어도 좋다.
상기 구성에서는, 표시에 유효한 상기 화소에 접속된 1050개의 행 라인에 더미의 행 라인을 더한 1051개의 라인을, 합계 263×4=1052개의 행 구동신호의 출력 단자를 갖는 캐스케이드 접속의 드라이버 IC에 의해 구동한다. 그 때문에, 사용하지 않는 출력 단자가 적고, IC칩 사이즈의 축소 및 최적화가 용이하여, 저비용화를 도모할 수 있다.
또한, 본 발명의 표시 장치에 있어서는, 상기 행 구동용 타이밍 신호는, 상기 행 구동신호를 상기 행 라인의 각각에 순차적으로 출력하는 타이밍을 정하도록 상기 행 구동회로내에서 시프트되는 1펄스로 이루어지는 스타트 펄스신호와, 상기 스타트 펄스 신호를 시프트시키는 타이밍을 정하는 시프트 클록신호를 포함하고 있고, 상기 제어장치는, 당해 제어장치에 상기 데이터 인에이블 신호가 입력되는 입력 타이밍에서 상기 스타트 펄스신호를 생성 개시하고, 상기 입력 타이밍으로부터 상기 클록신호의 클록을 소정수 카운트한 시점에서 상기 시프트 클록신호의 1클록째를 생성하고, 상기 행 구동회로는, 최상단의 상기 행 구동신호의 출력단자에 상기 행 구동신호가 출력되도록, 상기 시프트 클록신호의 1클록째에 대응하여, 상기 스타트 펄스신호를 취입해도 된다.
또한, 본 발명의 표시 장치는, 상기 표시 패널의 최상단의 상기 행 라인보다 더 상단과 최하단의 상기 행 라인보다 더 하단에 각각 더미 화소가 부착된 더미 라인이 제공되어 있어도 된다.
또한, 본 발명의 표시 장치는, 전체 행 라인의 구동 시간이 동등하게 되도록, 상기 시프트 클록신호의 상기 1클록째보다 후의 클록을, 상기 행 구동회로에 입력해도 된다.
또한, 본 발명의 표시 장치는, 화소가 행 라인과 열 라인의 교차점에 대응하여 매트릭스형으로 형성되어 있는 표시 패널과, 상기 표시 패널의 상기 행 라인을구동하기 위한 행 구동용 타이밍 신호가 입력되고, 상기 행 라인을 구동하는 행 구동신호를 상기 행 구동용 타이밍 신호에 기초하여, 화소에 접속된 상기 행 라인의 각각에 순차적으로 출력하는 행 구동회로와, 표시 데이터와 상기 표시 패널의 열 라인을 구동하기 위한 열 구동용 타이밍 신호가 입력되고, 화소에 접속된 상기 열 라인에 상기 표시 데이터에 대응한 열 구동신호를 상기 열 구동용 타이밍 신호에 기초하여 출력하는 열 구동회로와, 상기 표시 데이터와 데이터 인에이블 신호와 클록신호가 입력되고, 상기 데이터 인에이블 신호 및 상기 클록신호로부터 상기 행 구동용 타이밍 신호를 생성하여 상기 행 구동회로에 입력함과 동시에, 상기 데이터 인에이블 신호 및 상기 클록신호로부터 상기 열 구동용 타이밍 신호를 생성하여 상기 표시 데이터와 함께 상기 열 구동회로에 입력하는 제어장치를 구비하고, 상기 제어장치는, 상기 행 구동신호를 상기 행 라인의 각각에 순차적으로 출력하는 타이밍을 정하도록 상기 행 구동회로내에서 시프트되는 1펄스로 이루어지는 스타트 펄스신호를, 당해 제어장치에 상기 데이터 인에이블 신호가 입력되는 입력 타이밍에서, 생성 개시하는 스타트 펄스신호 생성부와, 상기 스타트 펄스신호를 시프트시키는 타이밍을 정하는 시프트 클록신호의 1클록째를, 상기 입력 타이밍으로부터 상기 클록신호의 클록을 소정수 카운트한 시점에서, 생성하는 시프트 클록신호 생성부를 포함하고, 상기 행 구동회로는, 최상단의 상기 행 구동신호의 출력 단자에 상기 행 구동신호가 출력되도록, 상기 시프트 클록신호의 1클록째에 대응하여, 상기 스타트 펄스신호를 취입하는 구성이어도 된다.
발명의 상세한 설명의 항에 있어서 이루어진 구체적인 실시 형태 또는 실시예는, 어디까지나, 본 발명의 기술 내용을 명백히 하는 것으로, 그와 같은 구체예에만 한정하여 협의로 해석되어야 되는 것이 아니라, 본 발명의 정신과 다음에 기재하는 특허청구사항의 범위내에서, 여러 가지로 변경하여 실시할 수 있는 것이다.

Claims (12)

  1. 화소가 행 라인과 열 라인의 교차점에 대응하여 매트릭스형으로 형성되어 있는 표시 패널과,
    상기 표시 패널의 상기 행 라인을 구동하기 위한 행 구동용 타이밍 신호가 입력되고, 상기 행 라인을 구동하는 행 구동신호를 상기 행 구동용 타이밍 신호에 기초하여, 화소에 접속된 상기 행 라인의 각각에 순차적으로 출력하는 행 구동회로와,
    표시 데이터와 상기 표시 패널의 열 라인을 구동하기 위한 열 구동용 타이밍 신호가 입력되고, 화소에 접속된 상기 열 라인에 상기 표시 데이터에 대응한 열 구동신호를 상기 열 구동용 타이밍 신호에 기초하여 출력하는 열 구동회로와,
    상기 표시 데이터와 데이터 인에이블 신호와 클록신호가 입력되고, 상기 데이터 인에이블 신호 및 상기 클록신호로부터 상기 행 구동용 타이밍 신호를 생성하여 상기 행 구동회로에 입력함과 동시에, 상기 데이터 인에이블 신호 및 상기 클록신호로부터 상기 열 구동용 타이밍 신호를 생성하여 상기 표시 데이터와 함께 상기 열 구동회로에 입력하는 제어장치를 구비하고,
    상기 제어장치는, 상기 데이터 인에이블 신호의 입력 타이밍에서 상기 열 구동회로가 1 수직기간의 최초의 수평기간의 상기 열 구동신호를 출력 개시하기 까지의 사이에 상기 행 구동회로의 최상단의 상기 행 구동신호의 출력 단자에 상기 행 구동신호가 출력되도록, 상기 데이터 인에이블 신호의 입력 타이밍을 기준으로 하여 상기 행 구동용 타이밍 신호를 생성하여 상기 행 구동회로에 입력하는 표시 장치.
  2. 제1항에 있어서, 상기 행 구동용 타이밍 신호는, 상기 행 구동신호를 상기 행 라인의 각각에 순차적으로 출력하는 타이밍을 정하도록 상기 행 구동회로내에서 시프트되는 1 펄스로 이루어지는 스타트 펄스신호와, 상기 스타트 펄스신호를 시프트시키는 타이밍을 정하는 시프트 클록신호를 포함하고 있고,
    상기 제어장치는, 상기 데이터 인에이블 신호의 입력 타이밍에서 상기 스타트 펄스신호를 생성 개시하고, 상기 행 구동회로의 최상단의 상기 행 구동신호의 출력 단자에 상기 행 구동신호가 출력되도록 상기 행 구동회로가 상기 스타트 펄스신호를 취입하기 위한 상기 시프트 클록신호의 1 클록째를, 상기 입력 타이밍으로부터 상기 클록신호의 클록을 소정수 카운트한 시점에서 생성하는 표시장치.
  3. 제1항에 있어서, 상기 행 구동용 타이밍 신호는, 상기 행 구동신호를 상기 행 라인의 각각에 순차적으로 출력하는 타이밍을 정하도록 상기 행 구동회로내에서 시프트되는 1 펄스로 이루어지는 스타트 펄스신호와, 상기 스타트 펄스신호를 시프트시키는 타이밍을 정하는 시프트 클록신호를 포함하고 있고,
    상기 제어장치는, 당해 제어장치에 상기 데이터 인에이블 신호가 입력되는 입력 타이밍에서 상기 스타트 펄스신호를 생성 개시하고, 상기 입력 타이밍으로부터 상기 클록신호의 클록을 소정수 카운트한 시점에서 상기 시프트 클록신호의 1클록째를 생성하고,
    상기 행 구동회로는, 최상단의 상기 행 구동신호의 출력 단자에 상기 행 구동신호가 출력되도록, 상기 시프트 클록신호의 1클록째에 대응하여, 상기 스타트 펄스신호를 취입하는 표시 장치.
  4. 제1항에 있어서, 상기 표시 패널의 최상단의 상기 행 라인보다 더 상단과 최하단의 상기 행 라인보다 더 하단에 각각 더미 화소가 부착된 더미 라인이 제공되어 있는 표시 장치.
  5. 제2항에 있어서, 상기 제어장치는, 1 수평기간의 상기 표시 데이터를 상기 열 구동회로에 입력 완료한 후의 수평귀선기간내에, 상기 열 구동회로가 상기 열 구동신호를 출력하는 타이밍을 정하는 상기 열 구동용 타이밍 신호인 열 구동 개시 타이밍 신호를 상기 열 구동회로에 입력하고, 상기 시프트 클록신호의 상기 1클록째보다 후의 클록을 상기 열 구동 개시 타이밍 신호에 맞춰 상기 행 구동회로에 입력하는 표시 장치.
  6. 제2항에 있어서, 상기 제어장치는, 전체 행 라인의 구동 시간이 동등하게 되도록, 상기 시프트 클록신호의 상기 1클록째보다 후의 클록을, 상기 행 구동회로에 입력하는 표시 장치.
  7. 제1항에 있어서, 상기 제어장치는, 입력되는 상기 표시 데이터를 1 수평기간 지연시켜 상기 열 구동회로에 입력하는 표시 장치.
  8. 제1항에 있어서, 표시에 유효한 상기 화소에 접속된 상기 행 라인은 1050개이고, 상기 행 구동회로는 263개의 상기 행 구동신호의 출력 단자를 구비한 드라이버 IC가 4개 캐스케이드 접속된 것인 표시 장치.
  9. 화소가 행 라인과 열 라인의 교차점에 대응하여 매트릭스형으로 형성되어 있는 표시 패널과,
    상기 표시 패널의 상기 행 라인을 구동하기 위한 행 구동용 타이밍 신호가 입력되고, 상기 행 라인을 구동하는 행 구동신호를 상기 행 구동용 타이밍 신호에 기초하여, 화소에 접속된 상기 행 라인의 각각에 순차적으로 출력하는 행 구동회로와,
    표시 데이터와 상기 표시 패널의 열 라인을 구동하기 위한 열 구동용 타이밍 신호가 입력되고, 화소에 접속된 상기 열 라인에 상기 표시 데이터에 대응한 열 구동신호를 상기 열 구동용 타이밍 신호에 기초하여 출력하는 열 구동회로와,
    상기 표시 데이터와 데이터 인에이블 신호와 클록신호가 입력되고, 상기 데이터 인에이블 신호 및 상기 클록신호로부터 상기 행 구동용 타이밍 신호를 생성하여 상기 행 구동회로에 입력함과 동시에, 상기 데이터 인에이블 신호 및 상기 클록신호로부터 상기 열 구동용 타이밍 신호를 생성하여 상기 표시 데이터와 함께 상기열 구동회로에 입력하는 제어장치를 구비하고,
    상기 제어장치는, 상기 행 구동신호를 상기 행 라인의 각각에 순차적으로 출력하는 타이밍을 정하도록 상기 행 구동회로내에서 시프트되는 1 펄스로 이루어지는 스타트 펄스신호를, 당해 제어장치에 상기 데이터 인에이블 신호가 입력되는 입력 타이밍에서, 생성 개시하는 스타트 펄스 신호 생성부와,
    상기 스타트 펄스신호를 시프트시키는 타이밍을 정하는 시프트 클록신호의 1클록째를, 상기 입력 타이밍으로부터 상기 클록신호의 클록을 소정수 카운트한 시점에서, 생성하는 시프트 클록신호 생성부를 포함하고,
    상기 행 구동회로는, 최상단의 상기 행 구동신호의 출력 단자에 상기 행 구동신호가 출력되도록, 상기 시프트 클록신호의 1클록째에 대응하여, 상기 스타트 펄스신호를 취입하는 표시 장치.
  10. 화소가 행 라인과 열 라인의 교차점에 대응하여 매트릭스형으로 형성되어 있는 표시 패널과,
    상기 표시 패널의 상기 행 라인을 구동하기 위한 행 구동용 타이밍 신호가 입력되고, 상기 행 라인을 구동하는 행 구동신호를 상기 행 구동용 타이밍 신호에 기초하여, 화소에 접속된 상기 행 라인의 각각에 순차적으로 출력하는 행 구동회로와,
    표시 데이터와 상기 표시 패널의 열 라인을 구동하기 위한 열 구동용 타이밍 신호가 입력되고, 화소에 접속된 상기 열 라인에 상기 표시 데이터에 대응한 열 구동신호를 상기 열 구동용 타이밍 신호에 기초하여 출력하는 열 구동회로와,
    상기 표시 데이터와 데이터 인에이블 신호와 클록신호가 입력되고, 상기 데이터 인에이블 신호 및 상기 클록신호로부터 상기 행 구동용 타이밍 신호를 생성하여 상기 행 구동회로에 입력함과 동시에, 상기 데이터 인에이블 신호 및 상기 클록신호로부터 상기 열 구동용 타이밍 신호를 생성하여 상기 표시 데이터와 함께 상기 열 구동회로에 입력하는 제어장치를 구비하고,
    상기 행 구동회로는, 드라이버 IC가 시스템·온·필름 구조에 의해 실장된 것이고, 소정의 드라이버 IC에서의 최종의 상기 행 라인에 대응하는 상기 행 구동신호의 출력 단자의 다음에 제공된 출력 단자로부터, IC칩의 하방을 통하도록 배선이 인회되고, 상기 배선이 상기 표시 패널에 제공된 최상단의 상기 행 라인보다 더 상단에 더미의 행 라인으로서 연장되어 있는 표시 장치.
  11. 표시 구동회로의 제어장치로서,
    상기 표시 구동회로는, 화소가 행 라인과 열 라인의 교차점에 대응하여 매트릭스형으로 형성되어 있는 표시 패널의 상기 행 라인을 구동하기 위한 행 구동용 타이밍 신호가 입력되고, 상기 행 라인을 구동하는 행 구동신호를 상기 행 구동용 타이밍 신호에 기초하여, 화소에 접속된 상기 행 라인의 각각에 순차적으로 출력하는 행 구동회로와, 표시 데이터와 상기 표시 패널의 열 라인을 구동하기 위한 열 구동용 타이밍 신호가 입력되고, 화소에 접속된 상기 열 라인에 상기 상기 표시 데이터에 대응한 열 구동신호를 상기 열 구동용 타이밍 신호에 기초하여 출력하는 열구동회로를 구비하고,
    상기 표시 데이터와 데이터 인에이블 신호와 클록신호가 입력되고, 상기 데이터 인에이블 신호 및 상기 클록신호로부터 상기 행 구동용 타이밍 신호를 생성하여 상기 행 구동회로에 입력함과 동시에, 상기 데이터 인에이블 신호 및 상기 클록신호로부터 상기 열 구동용 타이밍 신호를 생성하여 상기 표시 데이터와 함께 상기 열 구동회로에 입력하고,
    상기 데이터 인에이블 신호의 입력 타이밍으로부터 상기 열 구동회로가 1 수직기간의 최초의 수평기간의 상기 열 구동신호를 출력 개시하기 까지의 사이에 상기 행 구동회로의 최상단의 상기 행 구동신호의 출력 단자에 상기 행 구동신호가 출력되도록, 상기 데이터 인에이블 신호의 입력 타이밍을 기준으로 하여 상기 행 구동용 타이밍 신호를 생성하여 상기 행 구동회로에 입력하는 표시 구동회로의 제어장치.
  12. 표시 장치를 구동하는 표시 장치의 구동 방법으로서,
    상기 표시 장치는, 화소가 행 라인과 열 라인의 교차점에 대응하여 매트릭형으로 형성되어 있는 표시 패널과, 상기 표시 패널의 상기 행 라인을 구동하기 위한 행 구동용 타이밍 신호가 입력되고, 상기 행 라인을 구동하는 행 구동신호를 상기 행 구동용 타이밍 신호에 기초하여, 화소에 접속된 상기 행 라인의 각각에 순차적으로 출력하는 행 구동회로와, 표시 데이터와 상기 표시 패널의 열 라인을 구동하기 위한 열 구동용 타이밍 신호가 입력되고, 화소에 접속된 상기 열 라인에 상기표시 데이터에 대응한 열 구동신호를 상기 열 구동용 타이밍 신호에 기초하여 출력하는 열 구동회로와, 상기 표시 데이터와 데이터 인에이블 신호와 클록신호가 입력되고, 상기 데이터 인에이블 신호 및 상기 클록신호로부터 상기 행 구동용 타이밍 신호를 생성하여 상기 행 구동회로에 입력함과 동시에, 상기 데이터 인에이블 신호 및 상기 클록신호로부터 상기 열 구동용 타이밍 신호를 생성하여 상기 표시 데이터와 함께 상기 열 구동회로에 입력하는 제어장치를 구비하고,
    상기 데이터 인에이블 신호 및 상기 클록신호로부터 상기 행 구동용 타이밍 신호를 생성하여 상기 행 구동회로에 입력함과 동시에, 상기 데이터 인에이블 신호 및 상기 클록신호로부터 상기 열 구동용 타이밍 신호를 생성하여 상기 표시 데이터와 함께 상기 열 구동회로에 입력하고,
    상기 데이터 인에이블 신호의 입력 타이밍으로부터 상기 열 구동회로가 1 수직기간의 최초의 수평기간의 상기 표시 데이터를 출력 개시하기 까지의 사이에 상기 행 구동회로의 최상단의 상기 행 구동신호의 출력 단자에 상기 행 구동신호가 출력되도록, 상기 데이터 인에이블 신호의 입력 타이밍을 기준으로 하여 상기 행 구동용 타이밍 신호를 생성하여 상기 행 구동회로에 입력하는 표시 장치의 구동 방법.
KR1020030059620A 2002-08-27 2003-08-27 표시 장치, 표시 구동회로의 제어장치 및 표시 장치의구동 방법 KR100566527B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002246781A JP2004085891A (ja) 2002-08-27 2002-08-27 表示装置および表示駆動回路の制御装置ならびに表示装置の駆動方法
JPJP-P-2002-00246781 2002-08-27

Publications (2)

Publication Number Publication Date
KR20040019254A true KR20040019254A (ko) 2004-03-05
KR100566527B1 KR100566527B1 (ko) 2006-03-31

Family

ID=32054592

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030059620A KR100566527B1 (ko) 2002-08-27 2003-08-27 표시 장치, 표시 구동회로의 제어장치 및 표시 장치의구동 방법

Country Status (5)

Country Link
US (2) US7283115B2 (ko)
JP (1) JP2004085891A (ko)
KR (1) KR100566527B1 (ko)
CN (1) CN1286080C (ko)
TW (1) TWI225234B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200007317A (ko) * 2018-07-12 2020-01-22 엘지디스플레이 주식회사 게이트클럭 생성부 및 이를 포함하는 표시장치
KR20210001047A (ko) * 2019-06-26 2021-01-06 엘지디스플레이 주식회사 표시장치와 그 구동 방법

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100397442C (zh) * 2004-05-28 2008-06-25 鸿富锦精密工业（深圳）有限公司 有源矩阵显示装置
JP2006011286A (ja) * 2004-06-29 2006-01-12 Canon Inc 駆動装置、画像表示装置及びテレビジョン装置
JP4617132B2 (ja) * 2004-10-15 2011-01-19 シャープ株式会社 液晶表示装置及び液晶表示装置における誤動作防止方法
TWI304563B (en) * 2005-03-11 2008-12-21 Himax Tech Inc Apparatus and method for generating gate control signals of lcd
JP4754271B2 (ja) * 2005-05-30 2011-08-24 シャープ株式会社 液晶表示装置
US20070040789A1 (en) * 2005-08-17 2007-02-22 Samsung Electronics Co., Ltd. Protection device for gate integrated circuit, gate driver, liquid crystal display including the same and method of protecting a gate IC in a display
CN100357926C (zh) * 2005-08-29 2007-12-26 杭州华三通信技术有限公司 一种设备管理系统及方法
JP2007065454A (ja) * 2005-09-01 2007-03-15 Nec Electronics Corp 表示装置の駆動方法および表示装置
KR101213556B1 (ko) * 2005-12-30 2012-12-18 엘지디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
KR101365912B1 (ko) * 2006-12-28 2014-02-24 엘지디스플레이 주식회사 표시장치
JP2009014897A (ja) * 2007-07-03 2009-01-22 Nec Electronics Corp 表示装置
US8093555B2 (en) 2007-11-21 2012-01-10 Shimadzu Corporation Mass spectrometer
EP2234098B1 (en) 2008-01-24 2014-04-30 Sharp Kabushiki Kaisha Display device and method for driving display device
US8432384B2 (en) * 2008-03-21 2013-04-30 Sharp Kabushiki Kaisha Active matrix substrate and display device
JP5053144B2 (ja) * 2008-03-27 2012-10-17 シャープ株式会社 液晶表示駆動回路および液晶表示装置
KR101432126B1 (ko) * 2008-07-23 2014-08-21 삼성디스플레이 주식회사 유기전계발광 표시장치
TWI372456B (en) * 2008-08-19 2012-09-11 Chimei Innolux Corp Systems for displaying images and constructing method for display panels
KR20100038843A (ko) * 2008-10-07 2010-04-15 삼성전자주식회사 휴대 장치에서 엘이디 동작을 제어하기 위한 장치 및 방법
TWI400676B (zh) * 2008-10-28 2013-07-01 Hannstar Display Corp 顯示器及用於顯示器的閘極波型產生方法與電路
JP2011059216A (ja) * 2009-09-08 2011-03-24 Renesas Electronics Corp 表示装置及び表示制御方法
TWI413040B (zh) * 2009-12-10 2013-10-21 Au Optronics Corp 畫素陣列
US8963936B1 (en) * 2009-12-29 2015-02-24 Marvell Israel (M.I.S.L) Ltd. Method and apparatus for refreshing a display
JP5578411B2 (ja) 2010-01-13 2014-08-27 Ｎｌｔテクノロジー株式会社 表示装置の駆動回路及び駆動方法
CN102237048B (zh) * 2010-04-22 2014-10-08 瀚宇彩晶股份有限公司 闸极波型产生方法及其电路
JP5617542B2 (ja) * 2010-11-04 2014-11-05 三菱電機株式会社 マトリクス表示装置、およびマトリクス表示装置の駆動方法
KR101863332B1 (ko) 2011-08-08 2018-06-01 삼성디스플레이 주식회사 주사 구동부, 이를 포함하는 표시 장치 및 그 구동 방법
TW201308298A (zh) * 2011-08-12 2013-02-16 Chunghwa Picture Tubes Ltd 改善液晶顯示裝置顯示品質的裝置及其方法
JP2013225045A (ja) 2012-04-23 2013-10-31 Mitsubishi Electric Corp 表示パネルの駆動回路および表示装置
CN103578396B (zh) * 2012-08-08 2017-04-26 乐金显示有限公司 显示装置及其驱动方法
TWI467549B (zh) * 2012-08-10 2015-01-01 Novatek Microelectronics Corp 驅動器架構及其驅動方法
KR102221788B1 (ko) * 2014-07-14 2021-03-02 삼성전자주식회사 고속으로 동작하는 디스플레이 구동 장치 및 그의 제어 방법
US9727165B2 (en) * 2015-04-02 2017-08-08 Apple Inc. Display with driver circuitry having intraframe pause capabilities
CN105487313A (zh) * 2016-01-04 2016-04-13 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置及其驱动方法
KR102485563B1 (ko) * 2016-02-02 2023-01-09 삼성디스플레이 주식회사 표시 패널 구동 장치, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치
KR102555186B1 (ko) * 2016-08-31 2023-07-13 엘지디스플레이 주식회사 표시장치, 컨트롤러
KR102539185B1 (ko) * 2016-12-01 2023-06-02 삼성전자주식회사 디스플레이 장치, 그의 구동 방법 및 비일시적 컴퓨터 판독가능 기록매체
JP6933515B2 (ja) * 2017-07-10 2021-09-08 株式会社ジャパンディスプレイ 表示装置
KR102507830B1 (ko) * 2017-12-29 2023-03-07 엘지디스플레이 주식회사 디스플레이 장치
CN112017575B (zh) * 2020-06-23 2022-10-04 京东方科技集团股份有限公司 驱动方法、驱动模组和显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574475A (en) * 1993-10-18 1996-11-12 Crystal Semiconductor Corporation Signal driver circuit for liquid crystal displays
JP3129913B2 (ja) 1994-07-29 2001-01-31 シャープ株式会社 アクティブマトリクス方式の表示装置
JP2883291B2 (ja) 1995-05-26 1999-04-19 松下電器産業株式会社 液晶表示装置
KR0156804B1 (ko) * 1995-11-28 1998-12-15 김광호 데이타 인에이블 신호를 이용하여 바이오스에 관계없이 프리챠지를 하는 스타트 펄스 버티컬 신호 생성기
JPH09166773A (ja) 1995-12-15 1997-06-24 Matsushita Electric Ind Co Ltd アクティブマトリクス方式液晶表示装置
JP3256730B2 (ja) 1996-04-22 2002-02-12 シャープ株式会社 液晶表示装置、およびその駆動方法
US6664942B1 (en) * 2000-04-17 2003-12-16 Samsung Electronics Co., Ltd. Signal transmission film and a liquid crystal display panel having the same
JP4686800B2 (ja) * 1999-09-28 2011-05-25 三菱電機株式会社 画像表示装置
JP2001282170A (ja) 2000-03-31 2001-10-12 Sharp Corp 画像表示装置の行電極駆動装置
US6891521B2 (en) * 2000-09-18 2005-05-10 Lg.Philips Lcd Co., Ltd. Driving method for a liquid crystal display device and driving circuits thereof
US7019808B2 (en) * 2000-09-21 2006-03-28 Citizen Watch Co., Ltd. Image device
KR100394026B1 (ko) * 2000-12-27 2003-08-06 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
JP3911141B2 (ja) * 2001-09-18 2007-05-09 株式会社日立製作所 液晶表示装置およびその駆動方法
JP3882678B2 (ja) * 2002-05-21 2007-02-21 ソニー株式会社 表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200007317A (ko) * 2018-07-12 2020-01-22 엘지디스플레이 주식회사 게이트클럭 생성부 및 이를 포함하는 표시장치
KR20210001047A (ko) * 2019-06-26 2021-01-06 엘지디스플레이 주식회사 표시장치와 그 구동 방법

Also Published As

Publication number Publication date
US20040155851A1 (en) 2004-08-12
CN1286080C (zh) 2006-11-22
US7982705B2 (en) 2011-07-19
US20080012841A1 (en) 2008-01-17
CN1489126A (zh) 2004-04-14
TW200405244A (en) 2004-04-01
US7283115B2 (en) 2007-10-16
JP2004085891A (ja) 2004-03-18
KR100566527B1 (ko) 2006-03-31
TWI225234B (en) 2004-12-11

Similar Documents

Publication Publication Date Title
KR100566527B1 (ko) 표시 장치, 표시 구동회로의 제어장치 및 표시 장치의구동 방법
EP2234098B1 (en) Display device and method for driving display device
KR101384283B1 (ko) 액정 표시 장치 및 그 구동 방법
KR101542509B1 (ko) 게이트 구동 장치 및 이를 포함하는 액정 표시 장치
US9293094B2 (en) Liquid crystal display device and driving method thereof
US8305323B2 (en) Display apparatus and method of driving the same
KR100627093B1 (ko) 액정 표시 장치 및 그의 구동 방법
US20060041805A1 (en) Array substrate, display device having the same, driving unit for driving the same and method of driving the same
JP2003162262A (ja) 液晶パネル駆動回路及び液晶表示装置
US8542177B2 (en) Data driving apparatus and display device comprising the same
KR20020067097A (ko) 액정 표시 장치와 이의 구동 장치 및 방법
JP2010107966A (ja) 表示装置
US20090201272A1 (en) Timing controller, display apparatus having the same and signal processing method thereof
KR100427994B1 (ko) 행전극 구동장치 및 이를 구비한 화상표시장치
KR20130067989A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 표시장치
JP5617542B2 (ja) マトリクス表示装置、およびマトリクス表示装置の駆動方法
JP4731567B2 (ja) 表示装置ならびにその駆動回路および駆動方法
KR101622641B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR20070083361A (ko) 표시 장치 및 그 구동방법
KR20080041894A (ko) 액정 표시 장치
CN118038829A (zh) 一种液晶显示装置及其显示驱动方法
KR20210126179A (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치
KR20060134296A (ko) 표시 장치
KR19990026587A (ko) 게이트 신호를 확장하기 위한 액정 표시 장치의구동 회로 및패널 구조
JP2009265334A (ja) 表示装置および表示装置の駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120302

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee