CN102237048B - 闸极波型产生方法及其电路 - Google Patents

Abstract

本发明为一种用于显示器的栅极波型产生方法，其中，该显示器具有垂直起始脉冲(STV)信号，该方法包括：利用该STV信号来产生第一延迟信号，其中，该第一延迟信号比该STV信号延迟第一时间差；利用该第一延迟信号来产生第二延迟信号，其中，该第二延迟信号比该第一延迟信号延迟第二时间差；以及利用该第一延迟信号来产生栅极第零信号，其中，该栅极第零信号与该第一延迟信号同步。本发明还公开了一种栅极波型产生电路。

Description

闸极波型产生方法及其电路

技术领域

本发明指一种闸极波型产生方法及其电路，特别是一种用于液晶显示器的闸极波型产生方法及其电路。

背景技术

近年来，液晶显示器的技术突飞猛进，所呈现的画质也愈来愈佳，以目前垂直配向（Vertical Alignment）的HVA技术来说，请参照图1，其为本发明的发明人的美国专利申请案公开号20050083279中所显示的HVA技术的画素结构，其中Gn,Gn-1,Gn-2分别为第n、第n-1及第n-2条闸极线（GateLines），分别用来传输闸极第n、第n-1及第n-2信号，而Dm,Dm-1,Dm-2则分别为第m、第m-1及第m-2条数据线（Data Lines），分别用来传输数据第m、第m-1及第m-2信号。每个画素当中会有两个薄膜晶体管（T1及T2），分别连接到不同的电极，而电极之间会有相互连接的电容（C1,C2及C3）。依据该画素架构，为了能够完整地显示画面，在面板的边缘部位将会需要额外的闸极线（Gate Line,data-in or data-end edge），来传输闸极第零信号，以提供完整的信号而使面板可以正常操作。

图2为已知的液晶显示器的HVA驱动方式的示意图。请参照图2，其中CPV（Vertical Shift Clock）信号为垂直频率信号，STV（Vertical Start Pulse）信号为垂直起始脉冲信号。以28英寸HVA技术的液晶显示器为例，当分辨率为1920×1200，表示需要1201条Gate Lines(G0～G1200)，来传送闸极第零信号（G0信号）、闸极第1信号（G1信号）、闸极第2信号（G2信号）…闸极第1200信号（G1200信号），以符合HVA驱动方式，同时正确地显示画面。

但是现行的闸极驱动集成电路（Gate Driver IC）多为2阶驱动且是300pins或400pins的架构，若使用在搭载HVA技术的面板上，将使得IC的使用颗数增加，进而造成成本的增加。图3A为已知HVA技术300pin双边驱动的闸极驱动集成电路模块的示意图；图3B则为已知HVA技术400pin双边驱动的闸极驱动集成电路模块的示意图。由图3A及3B中可以发现：模块3a及3b皆需多2颗IC(仅用在处理G1200信号)，因此造成成本上增加，并不符合经济效益。

综合上述可知，已知的显示器的HVA驱动方式及电路，亟待进一步改善。本发明团队经深入研究分析，终于开发出一套革新且有效的驱动方式及电路，并经多次的实验与改良，能以更经济且有效的技术方案，根本解决上述的问题，造福一般大众使用者。

发明内容

本发明的目的为，提供一种用于显示器的闸极波型产生方法，其中该显示器具有一垂直起始脉冲（STV）信号，该方法包括：利用该STV信号来产生第一延迟信号，其中该第一延迟信号比该STV信号延迟第一时间差；利用该第一延迟信号来产生第二延迟信号，其中该第二延迟信号比该第一延迟信号延迟第二时间差；以及利用该第一延迟信号来产生闸极第零信号，其中该闸极第零信号与该第一延迟信号同步。

根据上述构想，其中，该显示器还具有垂直频率（CPV）信号，其具有周期，而该第二时间差为该CPV信号的周期的一半。

根据上述构想，其中，该显示器还包括第一D型触发器，其接收该STV信号及该CPV信号，并输出该第一延迟信号。

根据上述构想，其中，该显示器还包括反向器，其接收该CPV信号，并将该CPV信号作相位转换，以输出反相信号。

根据上述构想，其中，该显示器还包括第二D型触发器，其接收该第一延迟信号及该反相信号，并以该反相信号为频率，以输出该第二延迟信号。

根据上述构想，其中该显示器还包括位准移位组件，其接收该第一延迟信号、高参考位准及低参考位准，以输出该闸极第零信号，并基于高参考位准及低参考位准，使得该第一延迟信号的电压值与该闸极第零信号的电压值不同。

本发明的另外一个目的为，提供一种显示器，其具有垂直起始脉冲（STV）信号及垂直频率（CPV）信号，该显示器包括闸极波型产生电路，其包括：第一D型触发器，接收该STV信号及该CPV信号，并输出第一延迟信号；反向器，接收该CPV信号，并输出反相信号；第二D型触发器，分别电连接至该第一D型触发器及该反向器，其中该第二D型触发器接收该第一延迟信号及该反相信号，并输出第二延迟信号；以及位准移位组件，电连接至该第一D型触发器，接收该第一延迟信号，并输出闸极第零信号。

根据上述构想，其中该显示器为液晶显示器、电浆显示器、发光二极管显示器、有机发光二极管显示器或奈米碳管显示器。

本发明的另一个目的为，提供一种电路，用于显示器，该显示器具有垂直起始脉冲（STV）信号及垂直频率（CPV）信号，该电路包括：第一D型触发器，接收该STV信号及该CPV信号，并输出第一延迟信号；反向器，接收该CPV信号，并输出反相信号；第二D型触发器，分别电连接至该第一D型触发器及该反向器，其中，该第二D型触发器接收该第一延迟信号及该反相信号，并输出第二延迟信号；以及位准移位组件，电连接至该第一D型触发器，接收该第一延迟信号，并输出闸极第零信号。

根据上述构想，其中，该第一D型触发器以该CPV信号为频率，利用该STV信号，以输出该第一延迟信号；该反向器对该CPV信号作相位转换，以输出该反相信号；以及该第二D型触发器以该反相信号为频率，利用该第一延迟信号，以输出该第二延迟信号。

根据上述构想，其中该显示器还包括N条闸极线及闸极驱动电路，其中N≧3，该闸极驱动电路接收该第二延迟信号，以产生闸极第一信号、闸极第二信号…闸极第N信号。

根据上述构想，其中该第一延迟信号较该STV信号延迟第一时间差，而该位准移位组件还接收高参考位准及低参考位准，且基于该高参考位准及该低参考位准，使得该第一延迟信号的电压值与该闸极第零信号的电压值不同。

根据上述构想，其中该第二延迟信号比该第一延迟信号延迟第二时间差，该CPV信号具有周期，而该第二时间差为该CPV信号的该周期的一半。

根据上述构想，其中该显示器为具有薄膜晶体管结构的显示器。

附图说明

图1为已知的HVA技术的画素结构的示意图；

图2为已知的液晶显示器的HVA驱动方式的示意图；

图3A为已知HVA技术300pin双边驱动的闸极驱动集成电路模块的示意图；

图3B为已知HVA技术400pin双边驱动的闸极驱动集成电路模块的示意图；

图4为本发明第一实施例的液晶显示器的HVA驱动方式的示意图；

图5A为利用本发明第一实施例方法的300pin双边驱动的闸极驱动集成电路模块的示意图；

图5B为利用本发明第一实施例方法的400pin双边驱动的闸极驱动集成电路模块的示意图；

图6为本发明第二实施例的液晶显示器的HVA驱动方式的示意图；

图7为本发明第三实施例的闸极波型产生电路的示意图。

具体实施方式

本发明将藉由下述较佳实施例并配合图示，作进一步的详细说明。

第一实施例

图4为本发明第一实施例的液晶显示器的HVA驱动方式的示意图。请参照图4，其中CPV（Vertical Shift Clock）信号为垂直频率信号，其周期为T_CPV，而STV（Vertical Start Pulse）信号为垂直起始脉冲信号。在本实施例的闸极波型产生方法中，首先利用STV信号延迟第一时间差TD1，以产生第一延迟信号（STV-1信号）。然后利用此STV-1信号来产生闸极第零信号（G0信号），并使得STV-1信号与G0信号同步，如图4所示。接着利用此STV-1信号延迟第二时间差TD2，以产生第二延迟信号（STV-2信号）。

在本实施例中，第二时间差TD2的时间长短可设为CPV信号周期TCPV的一半。本实施例中的显示器为液晶显示器，当然也可以是其它具有薄膜晶体管结构的显示器，例如是：电浆显示器、发光二极管显示器、有机发光二极管显示器或奈米碳管显示器等。

利用本实施例的闸极波型产生方法，可产生G0信号，所以闸极驱动集成电路（Gate Driver IC）不须处理G0信号，因此可以省下IC使用颗数。图5A为利用本发明第一实施例方法的300pin双边驱动的闸极驱动集成电路模块的示意图，图5B则为利用本发明第一实施例方法的400pin双边驱动的闸极驱动集成电路模块的示意图，其中的液晶显示器的分辨率与图3A及图3B的液晶显示器的分辨率同样为1920×1200，以与已知技术作比较。请同时参照图3A、图3B、图5A及图5B，从图3A、图3B、图5A及图5B中可以发现：利用本实施例方法的模块5a及5b皆比使用已知方法的模块3a及3b节省了2颗IC，因此能够显著地降低成本，并使得IC的利用更符合经济效益，解决已知技术所存在的问题。

第二实施例

图6为本发明第二实施例的液晶显示器的HVA驱动方式的示意图。请参照图6，本实施例仍采用第一实施例的方法，并进一步选择使用D型触发器（Flip-Flop）(未示于图6中)，用来接收STV信号及CPV信号，并以CPV信号为频率，以输出STV-1信号。此STV-1信号比STV信号延迟了第一时间差TD1。此STV-1信号可传送至位准移位（Level Shift）组件，并由位准移位组件进行电压值的调整，以输出脉冲电压高低值分别为Vgh及Vgl的闸极第零信号（如图6所示）至面板电路，而Gate Driver IC（未示于图中）不须处理此G0信号，因此可以省下IC使用颗数，达成降低成本的功效。

另外，选择使用反向器（Inverter）（未示于图6中），用来接收CPV信号，并将CPV信号作相位转换，以输出反相信号（CPV-R信号），如图6所示。然后，可选择另一个D型触发器（未示于图6中），用来接收STV-1信号及CPV-R信号，并以CPV-R信号为频率，输出STV-2信号至Gate DriverIC，其中，STV-2信号比STV-1信号延迟了第二时间差TD2，而TD2的时间长短可设为CPV信号周期TCPV的一半。Gate Driver IC则对接收到的STV-2信号进行处理，依序产生闸极第1信号、闸极第2信号…闸极第1200信号。当然，当显示器的分辨率不同时，闸极信号数便会不同，例如当分辨率为全高画质（Full HD），即1920×1080，则便需要有闸极第1至第1080信号。

第三实施例

图7为本发明第三实施例的闸极波型产生电路的示意图。请参照图7，本实施例的电路70可用于第一及第二实施例中的闸极波型产生方法。电路70包括第一D型触发器10、第二D型触发器20、反向器30及位准移位组件40。其中，第二D型触发器20分别与第一D型触发器10与反向器30电性连接；位准移位组件40则与第一D型触发器10电性连接。

请同时参照图6及图7，本实施例中的第一D型触发器10接收STV信号及CPV信号，并以CPV信号为频率，输出STV-1信号至位准移位组件40，其中STV-1信号比STV信号延迟了第一时间差TD1。位准移位组件40则根据输入的电压高低值Vgh及Vgl，对接收到的STV-1信号的脉冲电压值进行调整，以输出具有脉冲电压高低值为Vgh及Vgl的G0信号，所以使得STV-1信号与G0信号的电压值不同，并且G0信号与STV-1信号同步。G0信号可传送至面板电路，而Gate Driver IC（未示于图中）不须处理此G0信号，因此可以省下IC使用颗数，达成降低成本的功效。

请继续参照图6及图7，反向器30接收CPV信号，并对CPV信号作相位转换，以输出CPV反相信号（CPV-R信号）至第二D型触发器20。第二D型触发器20接收STV-1信号及CPV-R信号，并输出STV-2信号至GateDriver IC，其中STV-2信号比STV-1信号延迟了第二时间差TD2，此TD2的时间长短可设为CPV信号周期TCPV的一半。Gate Driver IC则对接收到的STV-2信号进行处理，依序产生闸极第1信号、闸极第2信号…闸极第1200信号等显示器所需的闸极波型信号，此处假设显示器的分辨率为1920×1200。

综上所述，本发明提供一种闸极波型产生电路及其方法，以新颖的技术思维，来产生显示器所需的所有闸极波型信号，并同时能够减少闸极驱动IC的使用颗数，以达到节省资源及降低成本的功效。对广大的显示器使用者大众来说，乃一大福音，并对环境保护做出贡献。

本发明得由熟悉本技术的技术人员任施匠思而为各种修饰，但是皆不脱离所附的权利要求的保护范围。

Claims (16)

1.一种用于显示器的闸极波型产生方法，其中该显示器具有M×N分辨率、垂直起始脉冲(STV)信号、垂直频率(CPV)信号以及N+1个栅极信号，M、N为正整数，该方法包括：

利用该垂直起始脉冲信号来产生第一延迟信号，其中，该第一延迟信号比该垂直起始脉冲信号延迟第一时间差；

利用该第一延迟信号来产生第二延迟信号，其中，该第二延迟信号比该第一延迟信号延迟第二时间差，且该第二延迟信号由一栅极驱动集成电路接收并进行处理而依序产生栅极第一至第N信号，其中，所述垂直频率信号具有周期，并且该栅极第一信号比该第二延迟信号延迟所述垂直频率信号的周期的一半；以及

利用该第一延迟信号来产生闸极第零信号，其中，该闸极第零信号与该第一延迟信号同步。

2.如权利要求1所述的方法，其中，所述第二时间差为所述垂直频率信号的周期的一半。

3.如权利要求2所述的方法，其中，所述显示器还包括第一D型触发器，所述第一D型触发器接收所述垂直起始脉冲信号及垂直频率信号，并输出所述第一延迟信号。

4.如权利要求2所述的方法，其中，所述显示器还包括反向器，所述反向器接收所述垂直频率信号，并将所述垂直频率信号作相位转换，以输出反相信号。

5.如权利要求4所述的方法，其中，所述显示器还包括第二D型触发器，所述第二D型触发器接收所述第一延迟信号及所述反相信号，并以该反相信号为频率，以输出所述第二延迟信号。

6.如权利要求5所述的方法，其中，所述显示器还包括N条闸极线及闸极驱动电路，其中，N大于等于3，该闸极驱动电路接收所述第二延迟信号，以产生闸极第一信号、闸极第二信号…闸极第N信号。

7.如权利要求1所述的方法，其中，所述显示器还包括位准移位组件，所述位准移位组件接收所述第一延迟信号、高参考位准及低参考位准，以输出所述闸极第零信号，并基于所述高参考位准及低参考位准，使得所述第一延迟信号的电压值与闸极第零信号的电压值不同。

8.一种显示器，具有M×N分辨率、垂直起始脉冲(STV)信号、垂直频率(CPV)信号、以及N+1个栅极信号，M、N为正整数，所述显示器包括：

一栅极驱动集成电路；

闸极波型产生电路，电性连接该栅极驱动集成电路，所述闸极波型产生电路包括；

第一D型触发器，接收所述垂直起始脉冲信号及所述垂直频率信号，并输出第一延迟信号；

反向器，接收所述垂直频率信号，并输出反相信号；

第二D型触发器，分别电连接至所述第一D型触发器及反向器，其中，所述第二D型触发器接收所述第一延迟信号及反相信号，并输出第二延迟信号，该第二延迟信号由该栅极驱动集成电路接收并进行处理而依序产生栅极第一至第N信号，其中，所述垂直频率信号具有周期，并且该栅极第一信号比该第二延迟信号延迟所述垂直频率信号的周期的一半；以及

位准移位组件，电连接至所述第一D型触发器，接收所述第一延迟信号，并输出闸极第零信号。

9.如权利要求8所述的显示器，还包括N条闸极线及闸极驱动电路，其中，N大于等于3，所述闸极驱动电路接收第二延迟信号，以产生闸极第一信号、闸极第二信号…闸极第N信号。

10.如权利要求8所述的显示器，其中，所述第一延迟信号比所述垂直起始脉冲信号延迟第一时间差，而所述位准移位组件还接收高参考位准及低参考位准，且基于所述高参考位准及低参考位准，使得所述第一延迟信号的电压值与闸极第零信号的电压值不同。

11.如权利要求8所述的显示器，其中，所述第二延迟信号比第一延迟信号延迟第二时间差，而该第二时间差为该垂直频率信号的周期的一半。

12.一种电路，用于显示器，所述显示器包括一栅极驱动集成电路，且具有M×N分辨率、垂直起始脉冲(STV)信号、垂直频率(CPV)信号、以及N+1个栅极信号，M、N为正整数，其中该电路电性连接该栅极驱动集成电路，该电路包括：

第一D型触发器，接收所述垂直起始脉冲信号及所述垂直频率信号，并输出第一延迟信号；

反向器，接收所述垂直频率信号，并输出反相信号；

第二D型触发器，分别电连接至第一D型触发器及反向器，其中第二D型触发器接收第一延迟信号及该反相信号，并输出第二延迟信号；以及

位准移位组件，电连接至第一D型触发器，接收第一延迟信号，并输出闸极第零信号，

其中，该第二延迟信号由该栅极驱动集成电路接收并进行处理而依序产生栅极第一至第N信号，

其中，所述垂直频率信号具有周期，并且该栅极第一信号比该第二延迟信号延迟所述垂直频率信号的周期的一半。

13.如权利要求12所述的电路，其中：

所述第一D型触发器以所述垂直频率信号为频率，利用所述垂直起始脉冲信号，以输出第一延迟信号；

所述反向器对所述垂直频率信号作相位转换，以输出反相信号；以及

所述第二D型触发器以反相信号为频率，利用第一延迟信号，以输出第二延迟信号。

14.如权利要求12所述的电路，其中，所述显示器还包括N条闸极线及闸极驱动电路，其中N大于等于3，所述闸极驱动电路接收第二延迟信号，以产生闸极第一信号、闸极第二信号…闸极第N信号。

15.如权利要求12所述的电路，其中，所述第一延迟信号比所述垂直起始脉冲信号延迟第一时间差，而所述位准移位组件还接收高参考位准及低参考位准，且基于所述高参考位准及低参考位准，使得所述第一延迟信号的电压值与闸极第零信号的电压值不同。

16.如权利要求12所述的电路，其中，所述第二延迟信号比所述第一延迟信号延迟第二时间差，而所述第二时间差为所述垂直频率信号的周期的一半。