KR20040012986A - 아닐 웨이퍼의 제조방법 및 아닐 웨이퍼 - Google Patents

아닐 웨이퍼의 제조방법 및 아닐 웨이퍼 Download PDF

Info

Publication number
KR20040012986A
KR20040012986A KR10-2003-7016993A KR20037016993A KR20040012986A KR 20040012986 A KR20040012986 A KR 20040012986A KR 20037016993 A KR20037016993 A KR 20037016993A KR 20040012986 A KR20040012986 A KR 20040012986A
Authority
KR
South Korea
Prior art keywords
wafer
heat treatment
temperature
high temperature
single crystal
Prior art date
Application number
KR10-2003-7016993A
Other languages
English (en)
Other versions
KR100850333B1 (ko
Inventor
코바야시노리히로
타마츠카마사로
나고야타카토시
큐웨이페이그
타케노히로시
아이하라켄
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20040012986A publication Critical patent/KR20040012986A/ko
Application granted granted Critical
Publication of KR100850333B1 publication Critical patent/KR100850333B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 쵸크랄스키(CZ)법에 의해 제작된 직경 200mm이상의 실리콘 단결정 웨이퍼에, 아르곤 가스, 수소 가스, 또는 이들의 혼합가스 분위기하에서, 1100∼1350℃의 온도에서 10∼600분의 고온 열처리를 행하는 아닐 웨이퍼의 제조방법에 있어서, 상기 고온열처리를 행하기 전에, 상기 고온열처리온도 미만의 온도에서 예비 아닐(pre-anneal)을 행하는 것에 의하여, 산소 석출물을 성장시켜 슬립 전위의 성장을 억제하는 것을 특징으로 하는 아닐 웨이퍼의 제조방법이다.
이것에 의하여, 200mm이상의 대구경의 실리콘 단결정 웨이퍼에서도 고온 열처리할 때에 발생하는 슬립 전위의 발생 및 성장이 억제되고, 또한 웨이퍼 표층의 결함 밀도가 저감된 아닐 웨이퍼의 제조방법 및 아닐 웨이퍼가 제공된다.

Description

아닐 웨이퍼의 제조방법 및 아닐 웨이퍼{Production Method for Anneal Wafer and Anneal Wafer}
최근, 디바이스 프로세스의 고집적화·미세화가 촉진되고 있고, 실리콘 웨이퍼에 대하여, 표층의 디바이스 활성영역의 완전성 과, 벌크내에서 산소 석출물(핵)로부터 이루어진 내부 미소결함(BMD)의 증가등에 의한 금속등의 불순물을 포획하는 게더링 능력의 향상이 요구되고 있다.
이것들의 요구에 대하여, 다양한 접근이 시도되고 있다.
예를 들면, 웨이퍼 표면의 결함{주로, 그론 인(grown in) 결함]을 소멸시키기 위하여 쵸크랄스키 법(CZ)에 의해 얻어지는 웨이퍼에 대하여 1000∼1350℃에서 10∼600분정도의 고온열처리를 시행하는 것이 행해져 왔다.
그러나, 직경 200mm이상 또는 300mm이상의 대구경의 실리콘 웨이퍼에 상기와 같은 고온열처리를 행한 경우, 웨이퍼 이면(裏面)으로부터 표면에 관통하는 슬립전위가 현저하게 발생한다.
이와 같은 슬립 전위는 디바이스 공정에서 추가로 성장하고, 디바이스 공정에서의 불량의 원인이 되고, 수율을 저하시키는 요인의 하나가 되고 있다.
더욱이, 직경 300mm이상의 대구경의 실리콘 웨이퍼에 고온 열처리를 시행하는 경우, 직경 200mm의 웨이퍼에 고온열처리를 시행한 경우에 비하여 슬립의 발생은 현저하게 증가하고, 이 슬립 전위는 아닐 웨이퍼의 이면에서부터 표면으로 관통하고 있고, 시(視)검사 및 파티클 카운터로 검출되고 있다.
즉, 상기와 같은 열처리공정에서는 웨이퍼 표면의 결정 결함을 소멸시킴과 함께 슬립 전위를 억제하는 것은 불가능하였다.
본 발명은 아닐 웨이퍼(Anneal Wafer)의 제조방법 및 아닐 웨이퍼에 관한 것으로서, 특히 대구경(大口徑)에서도 슬립 전위(slip dislocation)의 발생이 저감되고, 웨이퍼 표층의 결함밀도가 저감된 아닐 웨이퍼의 제조방법 및 아닐 웨이퍼에 관한 것이다.
도 1은 제1 아닐(1000℃) 및 제2 아닐(1050℃)의 열처리 시간을 변화시킨 때의 아닐 웨이퍼 표면의 슬립 전위의 존재를 나타낸 도면이다.
도 2는 제1 아닐(800℃) 및 제2 아닐(1000℃)의 열처리 시간을 변화시킨 때의 아닐 웨이퍼 표면의 슬립 전위의 존재를 나타낸 도면이다.
도 3은 측정된 예비 아닐조건이 다른 아닐 웨이퍼의 표면 결정결함 밀도를비교한 도면이다.
본 발명은 상기한 문제점을 감안한 것으로서, 본 발명의 목적은 200mm이상의 대구경의 실리콘 단결정 웨이퍼에서도 고온 열처리할 때에 발생하는 슬립 전위의 발생 및 성장이 억제되고, 또한 웨이퍼 표층의 결함 밀도가 저감된 아닐 웨이퍼의 제조방법 및 아닐 웨이퍼를 제공하고자 하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 의하면, 쵸크랄스키(CZ)법에 의해 제작된 직경 200mm이상의 실리콘 단결정 웨이퍼에, 아르곤 가스, 수소 가스, 또는 이들의 혼합가스 분위기하에서, 1100∼1350℃의 온도에서 10∼600분의 고온 열처리를 행하는 아닐 웨이퍼의 제조방법에 있어서, 상기 고온열처리를 행하기 전에, 상기 고온열처리온도 미만의 온도에서 예비 아닐(pre-anneal)을 행하는 것에 의하여, 산소 석출물을 성장시켜 슬립 전위의 성장을 억제하는 것을 특징으로 하는 아닐 웨이퍼의 제조방법이 제공된다.
이와 같이, 슬립 전위의 성장은 산소 석출물의 사이즈를 크게 하는 것에 의하여 억제할 수 있다.
그 때문에, 실리콘 단결정 웨이퍼에 고온열처리를 행하기 전에 고온열처리미만의 온도에서 예비 아닐을 행하는 것에 의하여, 웨이퍼의 산소 석출물의 사이즈를 크게 성장시킨 다음, 고온열처리를 행하는 것에 의하여, 고온 열처리에서 슬립전위의 성장을 억제함과 함께 결정 결함을 소멸시킬 수 있다.
이때, 상기 예비 아닐을 적어도 2시간이상에서 1단계를 행하는 것이 바람직하다.
이와 같이, 예비 아닐을 적어도 2시간이상에서 1단계를 행하는 것에 의하여, 확실히 산소석출물을 성장시켜 슬립전위의 성장을 억제할 수 있음과 동시에 웨이퍼 표면의 결정결함을 저감하는 효과를 더욱 강화시킬 수 있다.
이 때, 상기 예비 아닐의 온도를 950∼1050℃로 하는 것이 바람직하다.
이와 같이, 예비 아닐을 행하는 온도를 950℃이상으로 하는 것에 의하여, 시간을 들이는 일이 없이 효율적으로 산소석출물을 성장시킬 수 있고, 또한, 1050℃이하로 하는 것에 의하여, 예비 아닐에서 슬립전위를 성장시킴이 없이 산소 석출물을 성장시킬 수 있다.
또한, 이와 같은 온도범위의 예비 아닐을 행하면, 고온열처리에 의하여 효과적으로 웨이퍼 표면의 결정결함을 저감시킬 수 있다.
또한, 이 경우, 상기 예비 아닐을 제1 아닐(온도 T1)과 제2아닐(온도 T2)의2 단계로 행하고, T1＜T2로 하는 것이 바람직하다.
이와 같이, 상기 예비 아닐을 2 단계로 행하고, 각각의 열처리온도의 관계를 T1＜T2로 하는 것에 의하여, 제1 아닐에서 산소석출물의 사이즈를 어느 정도 성장시키고, 그 후 그것 보다도 고온의 온도 T2에서 제2 아닐을 행하면, 슬립전위 성장이 확실히 억제됨과 동시에 비교적 단시간에 산화석출물을 추가로 성장시킬 수 있다.
또한, 이경우, 상기 제1 아닐의 온도 T1을 1000℃, 제2 아닐의 온도 T2를 1050℃로 하는 것이 바람직하다.
이와 같이, 제1 아닐의 온도를 1000℃로 하는 것에 의하여, 슬립전위를 생성시킴이 없이 산소석출물의 사이즈를 크게 할 수 있고, 또한, 1000℃의 제1 아닐에서 어느 정도 산소석출물의 사이즈를 성장시키는 것에 의하여 1050℃에서 제2 아닐을 행하더라도 슬립전위의 성장을 확실하게 억제할 수 있고, 또한 비교적 단시간에 산소석출물을 추가로 성장시킬 수 있다.
또한, 예비 아닐에서, 상기 실리콘 단결정 웨이퍼를 열처리로에 투입할 때에, 열처리로의 온도를 700℃이하로 하고, 입로(入爐))속도를 50mm/min이하로 하고, 또한 리카버리 승온속도를 5℃/min이하로 하는 것이 바람직하다.
상기와 같은 조건에서 실리콘 단결정 웨이퍼를 열처리로에 투입함으로써, 슬립전위의 발생원인의 하나인 웨이퍼 입로시에서의 웨이퍼 이면의 흠 발생을 저감할 수 있고, 그것에 의하여 흠이 기점이 되어 발생하는 슬립 전위를 감소시킬 수 있다.
또한, 상기 실리콘 단결정 웨이퍼로서는 질소농도가 1×1013∼5×1015/cm3이고, 산소농도가 10∼25ppma(JEIDA)인 질소를 도프한 실리콘 단결정 웨이퍼를 사용하는 것이 바람직하다.
이와 같이, 웨이퍼의 질소농도가 1×1013/cm3이상인 것에 의하여, 슬립 전위를 억제하기 위하여 효과적인 산소석출물밀도(1×109/cm3이상)를 용이하게 얻을 수 있고, 또한 질소농도가 5×1015/cm3이하인 것에 의하여, CZ 단결정을 인상할 때의 단결정화의 방해가 되는 것도 아니다.
또한, 웨이퍼의 산소농도가 10∼25ppma(JEIDA; 일본전자공업진흥협회규격)인 것에 의하여, 산소석출물 기인(起因)의 슬립전위를 발생시키는 일이 없이, 질소도프효과에 의한 충분한 산소석출물밀도를 얻을 수 있다.
또한, 상기 고온열처리를 행한 실리콘 단결정 웨이퍼로서 CZ법에 의해 실리콘 단결정을 제작할 때에 보이드 결함의 발생을 억제한 조건에서 제작한 실리콘 단결정 웨이퍼를 사용하는 것이 바람직하다.
이와 같이, 실리콘 단결정 웨이퍼로서, CZ법에 의해 실리콘 단결정을 제작할 때에 보이드 결함의 발생을 억제한 조건에서 제작한 웨이퍼를 사용하는 것에 의해서, 고온열처리에서의 슬립전위의 성장을 억제할 수 있다고하는 효과에 더하여, 본래 보이드 결함이 극히 적은 웨이퍼에 고온열처리가 가해지고, 게다가 표면근방의 산소석출물은 고온열처리에 의한 외방확산에 의해 대부분 소멸되기 때문에 매우 고품질의 DZ층이 얻어진다.
이 때, 상기 보이드 결함의 발생을 억제한 조건에서 제작한 실리콘 단결정 웨이퍼의 OSF밀도가 1000개/cm2이하인 것으로 하는 것이 바람직하다.
이와 같이, 실리콘 단결정 웨이퍼를, 열산화처리를 행한 후에 관찰된 OSF밀도가 1000개/cm2이하인 것으로 하면, 웨이퍼 표면 근방에 존재하는 OSF핵을 고온열처리에 의해 확실히 소멸시킬 수 있다.
그리고 본 발명에 의하면, 고온열처리를 실시하여도 슬립 전위의 성장이 억제되고, 또한 웨이퍼 표면근방의 결함밀도가 저감된 대구경의 아닐 웨이퍼를 제공할 수 있다.
이상 설명한 바와 같이, 본 발명에 의하면, 1100℃이상의 고온열처리를 행할 때에, 고온열처리온도 미만의 온도에서 예비 아닐을 행하는 것에 의하여, 직경이 200mm이상인 대구경의 실리콘 단결정 웨이퍼이더라도 웨이퍼 표면의 결함밀도가 적고, 또한 슬립 전위가 저감된 아닐 웨이퍼를 제공할 수 있다.
이하, 본 발명에 대하여 실시형태를 설명하지만, 본 발명은 이것들에 한정되는 아니다.
종래, 아르곤 가스 및 수소가스등을 사용하여 고온(1100∼1350℃)에서 장시간열처리를 행하는 고온아닐에서는 웨이퍼에 슬립전위가 되입되지 않도록 저온에서 열처리로에 투입한 후, 서서히 승온시켜 소정의 열처리온도까지 온도를 상승시키고 있다.
이 고온열처리에 있어서, 고온열처리온도를 1100℃이상으로 하는 것은 표면근방의 결함을 효과적으로 소멸시키기 위함이고, 또한, 1350℃이하로 하는 것에 의하여 웨이퍼의 변형 및 금속오염등의 문제를 방지하기 위함이다.
그러나, 이와 같은 종래방법에서는 직경이 200mm 또는 300mm이상의 대구경의 웨이퍼를 열처리하는 경우, 1050℃를 초과하는 고온에서 웨이퍼 이면으로부터 표면으로 관통하는 슬립 전위가 현저하게 발생한다고 하는 문제가 있었다.
그 원인의 하나는 실리콘 웨이퍼를 열처리로내에 투입할 때에, 실리콘 웨이퍼 면내의 온도분포가 크게 되는 것이고, 그것에 의하여 웨이퍼 자체가 변형되어 보이드와의 접촉부의 일부가 파손되고, 웨이페 이면에 흠이 발생한다.
그 후 실리콘 웨이퍼에 고온열처리를 실시하는 것에 의하여, 웨이퍼 이면의 흠이 기점이 되어 슬립전위가 성장하여 표면으로 관통하는 일이 발생하였다.
따라서, 본 발명자등은 웨이퍼 표면의 결정결함을 저감시킴과 동시에 슬립전위 발생 및 성장을 억제시키기 위하여, 입로시의 웨이퍼 이면에서의 흠발생을 적게하고, 또한 1100℃이상의 온도에서 열처리하기 전에, 슬립전위가 발생·성장하지 않도록 한 조건에서 슬립전위의 성장을 억제하는 효과를 갖는 산소석출물을 어느 일정한 크기 이상으로 성장시키는 것이 가능하면, 웨이퍼 표면의 결정결함을 소멸시킬 수 있고, 또한 아닐 웨이퍼의 슬립 전위를 저감시킬 수 있다는 것을 발상하고, 예의검토를 거듭한 결과 본 발명을 완성시키기에 이르렀다.
즉, CZ법에서 육성된 단결정 잉고트로부터 절출하고, 연마한 경면웨이퍼에 대하여, 아르곤 가스, 수소가스, 또는 이것들의 혼합가스 분위기하에서, 1100 ∼ 1350℃의 온도에서 10∼600분의 고온 열처리를 행하기 전에, 우선 고온열처리온도미만의 온도에서, 슬립이 발생하지 않는 조건의 예비 아닐을 행하는 것에 의히여, 웨이퍼내의 산소석출물을 성장시킨다.
그 후, 고온열처리를 실시하는 것에 의하여, 웨이퍼 표면 및 표면 근방의 결정결함이 소멸하고, 또한 웨이퍼 내부에는 산소석출의 개더링층이 존재하고 있는 웨이퍼를 슬립전위를 성장시킴이 없이 제작할 수 있다.
특히, 예비 아닐을 적어도 2시간이상 1단계 행한 후에 고온열처리를 행하는 것에 의하여 확실히 슬립전위의 발생을 억제함과 함께 결정결함저감의 효과를 더욱 높일 수 있다.
또한, 예비 아닐과 1100℃이상의 고온열처리(결함소멸 아닐)는 웨이퍼를 로로부터 취출함이 없이 연속적으로 행하여도 좋고, 예비 아닐 후, 일단 승온하여 웨이퍼를 로로부터 취출하고, 다시 열처리로에 투입하여 결함소멸 아닐을 행하여도좋다.
생산성을 고려하면, 연속적으로 행하는 것이 바람직하다.
이 때, 예비 아닐의 온도가 950℃미만에서는 산소석출물의 성장에 시간이 걸리기 때문에 효율적이지 못하고, 또한 1050℃를 초과하면 슬립전위가 현저하게 발생하기 때문에, 예비 아닐을 행하는 온도범위는 950∼1050℃인 것이 바람직하다.
또한, 예비 아닐은 2단계로 행하는 것이 바람직하고, 우선 제1아닐(온도 T1)에서 웨이퍼 내에 존재하는 산소석출물의 사이즈를 어느 정도 크게 성장시킨 후, 온도 T1보다도 고온인 온도 T2에서 제2아닐을 행하는 것에 의하여, 제 2아닐에서 슬립전위의 성장이 확실히 억제됨과 동시에, 단시간에 산화석출물의 추가 성장이 가능하게 되고, 그 후 행해지는 1100℃이상의 고온열처리에서 슬립전위의 성장을 충분히 억제할 수 있고, 더욱이 고온열처리후의 아닐 웨이퍼의 결정결함을 더욱 저감시킬 수 있다.
이 때, 1000℃의 열처리온도에서는 슬립전위는 성장하지 않지만, 한편, 산소석출물을 성장시키는데 시간이 걸리고, 또한 1050℃의 열처리온도에서는 산소석출물을 성장시킴과 동시에 슬립전위도 성장시켜 버릴 우려가 있다.
그래서, 제1 아닐의 열처리온도를 1000℃, 제2 아닐의 열처리온도를 1050℃로 하는 것에 의하여, 제1 아닐에서 슬립전위를 성장시킴이 없이, 제2 아닐에서 슬립 전위가 성장하지 않도록 한 사이즈로 산소석출물을 성장시키고, 그 후 제2 아닐에서 추가로 산소석출물을 성장시키는 것에 의하여, 단시간에 산소석출물을 성장시킴과 함께, 1100℃이상의 고온열처리에서도 슬립 전위를 성장시키지 않고, 결정결함을 소멸시킬 수 있다.
따라서, 이와 같이 제 1아닐의 온도 T1을 1000℃, 제2 아닐의 온도 T2를 1050℃로 하는 것에 의하여, 효율적으로 슬립전위를 억제할 수 있고, 또한 단시간에 산소석출물을 성장시킴과 함께, 아닐 웨이퍼의 결함밀도를 저감시키는 것이 가능하게 된다.
또한, 웨이퍼 표면까지 관통하는 슬립 전위는 상기한 바와 같이 웨이퍼 입로시의 이면 흠의 발생과 그 후의 열처리에 의한 성장이라고 하는 2가지의 요인에 기인한다.
웨이퍼의 이면에 발생하는 흠의 상태는 입로조건을 변화시키는 것에 의하여 변화한다.
또한, 입로시에 웨이퍼 이면에 흠이 다량 발생하면 그 흠이 기점으로 되어 슬립전위의 성장이 일어난다.
그래서, 예비 아닐에서 웨이퍼를 열처리로에 투입할 때에, 열처리로의 온도를 700℃이하로 하고, 입로속도를 50mm/min이하로 하고, 또한 리카버리 승온온도를 5℃/min이하로 하는 것에 의하여, 웨이퍼 투입시의 이면흠의 발생을 저감시키고, 그 후의 슬립 전위의 성장을 방지할 수 있다.
특히, 입로온도가 700℃를 초과하는 경우에는 대구경 웨이퍼일수록 웨이퍼 투입시의 면내온도분포가 크게 되고, 그 결과 웨이퍼의 변형도 크게 되기 때문에, 보트와 마찰이 크게 되고, 슬립 전위의 발생원이 증가하므로, 입로온도는 700℃이하로 하는 것이 바람직하다.
또한, 여기서 말하는 리카버리 승온속도란 소정온도로 설정된 열처리로내에 웨이퍼를 투입하면, 노내온도가 설정온도보다도 저하하기 때문에, 그 때에 저하된 노내온도를 설정온도로 되돌리기 위한 승온속도를 말한다.
또한, 본 발명에 사용되는 웨이퍼는 질소를 도프한 실리콘 단결정 웨이퍼인 것이 바람직하고, 질소농도가 1×1013/cm3이상의 질소 도프된 실리콘 단결정 웨이퍼인 경우에는 슬립전위를 억제하는데 효과적인 산소석출물밀도(1×109/cm3)를 용이하게 얻을 수 있다.
그러나, 질소농도가 5×1015/cm3를 초과하는 경우에는 CZ 단결정을 인상할 때에 단결정화의 방해가 될 우려가 있고, 생산성의 저하를 초래하기 때문에, 웨이퍼의 질소농도는 1×1013∼5×1015/cm3로 하는 것이 바람직하다.
또한, 이 때, 웨이퍼의 산소농도가 10ppma(JEIDA)이상이면, 질소도프의 효과에 의하여 충분한 산소석출밀도를 얻을 수 있다.
그러나, 한편, 산소농도가 25ppma를 초과하는 경우는 산소석출과다로 되고, 석출물기인의 슬립전위가 새롭게 발생하기 쉽게 된다.
그 때문에, 웨이퍼의 산소농도는 10∼25ppma(JEIDA)인 것이 바람직하다.
또한, 본 발명에서는 고온열처리를 실시한 실리콘 단결정 웨이퍼로서 CZ법에 의해 실리콘 단결정을 제작할 때에, 보이드 결함의 발생을 억제한 조건에서 제작한 실리콘 단결정 웨이퍼를 사용하는 것이 바람직하다.
여기서 보이드 결함의 발생을 억제한 조건으로서는 예를 들면, 특개평 11-147786호, 특개평11-157996호등에 기재되어 있는 바와 같이, CZ법에 의해 실리콘 단결정을 인상할 때의 인상속도 V와 인상결정중의 고액계면근방의 온도구배 G와의 비인 V/G를 제어하는 것에 의해, 원자공공형의 점결함의 집합체인 보이드 결함 및 과잉의 격자간 실리콘에 기인하는 전위등의 결함발생이 억제된 N영역(뉴트럴 영역)에서 실리콘 단결정을 인상하는 조건으로 할 수 있다.
구체적으로는, 인상장치의 노내구조(핫 죤 구조)및 인상속도조정에 의해 V/G를 제어하는 것에 의하여, 실리콘 단결정의 육성을 N영역이 되는 조건에서 실시할 수 있고, 공공형의 점결함의 집합체인 보이드 결함이 없는 결정을 얻을 수 있다.
이와 같은 조건에서 제작한 실리콘 단결정 웨이퍼에 본 발명의 고온열처리를 적용하는 것에 의하여, 고온열처리에서 슬립전위의 성장을 억제할 수 있다고 하는 효과에 더하여, 원래 보이드 결함이 극히 적은 웨이퍼에 고온열처리가 가해지고, 더욱이, 표면근방의 산소석출물은 고온열처리에 의한 외방확산에 의해 대부분이 소멸되기 때문에, 매우 고품질의 DZ층을 갖는 아닐 웨이퍼를 얻을 수 있다.
이 경우, 보이드 결함의 발생을 억제한 조건에서 제작한 실리콘 단결정 웨이퍼를, 고온산화처리를 행하는 것에 의해 그 표면에서 검출된 OSF밀도가 1000개/cm2이하의 웨이퍼로 하는 것이 바람직하다.
고온열산화에 의해 OSF를 발생시키는 OSF핵은 비교적 사이즈가 큰 그론-인(Grown-in)산소석출물이고, 이와 같은 OSF핵이 웨이퍼 표면 근방에 고밀도로 존재하면, 본 발명의 고온열처리 때에 외방확산으로 소멸하지 않고 잔존하는 경우가 있는데, 실리콘 단결정 웨이퍼를 OSF 밀도가 1000개/cm2이하인 것으로 하는 것에 의하여, 웨이퍼 표면근방에 존재하는 OSF 핵을 고온열처리에 의한 외방확산에 의하여 확실하게 소멸시킬 수 있다.
이하, 본 발명을 보다 상세히 설명한다.
우선, MCZ법에 의해, 질소함유량이 5×1013/cm3(계산치), 산소함유량이 15mmpa(JEIDA)이고 직경이 300mm인 잉고트를 육성한 후, 잉고트를 절출하여 웨이퍼를 준비하였다.
그 후, 준비된 웨이퍼에 열처리를 실시하기 위하여, 열처리로에 웨이퍼를 투입하였다.
그 때의 웨이퍼의 입로조건은 열처리로의 온도를 700℃, 입로속도를 100mm/min, 리카버리 승온속도를 10℃/min으로 설정하였다.
웨이퍼를 열처리로에 투입한 후, Ar 분위기하에서 1000℃에서 0∼16시간 + 1050℃에서 0∼12시간의 예비 아닐을 행하고, 그 후 1200℃에서 1시간의 고온열처리를 행하였다.
아닐 후, 각각의 열처리조건으로부터 얻어진 아닐 웨이퍼의 표면에 존재하는 슬립전위의 유무를 확인하였다.
그 결과를 도 1에 나타내었다.
도 1의 각 프로트 및 이것들을 연결하는 직선은 고온열처리(1200℃, 1시간)에 의해 슬립 전위가 발생하는가 아닌가의 경계선을 나타내고, 경계선의 하부에서는 슬립전위가 발생하고, 상부 및 경계선상에서는 슬립전위가 발생하지 않는 것을 의미하는 것이다.(또한, 예비 아닐을 행하지 않고, 1200℃, 1시간의 고온열처리만을 행한 경우는 슬립전위가 다발한다)
또한, 1000℃에서 2시간 + 1050℃에서 5시간 + 1200℃에서 1시간 및 1000℃에서 4시간 + 1050℃에서 4시간 + 1200℃에서 1시간의 열처리조건(모두 슬립전위가 발생하지 않는 조건)에서 얻어진 아닐 웨이퍼의 표면 결함밀도를 측정하고, 그 결과를 도 3에 나타내었다.
도 1에 나타난 바와 같이, 1200℃의 고온열처리를 행하기 전의 예비 아닐의 온도와 시간을 적절히 설정하는 것으로 슬립전위가 웨이퍼 표면에 없는 아닐 웨이퍼를 얻을 수 있고, 그 중에서 1000℃에서 2시간 + 1050℃에서 5시간 + 1200℃에서 1시간 또는 1000℃에서 4시간 + 1050℃에서 4시간 + 1200℃에서 1시간의 열처리조건에서 행한 아닐 웨이퍼가 비교적 단시간의 예비 아닐로 슬립 전위가 없는 아닐 웨이퍼를 얻을 수 있었다.
또한, 그 두 조건에서 제작된 아닐 웨이퍼는 도 3에 나타난 바와 같이 표면결함도 극히 적었다.
다음에, MCZ법에 의하여 상기와 같이 웨이퍼를 준비하고, 상기와 동일한 입로조건으로 열처리로에 투입하였다.
그 후, Ar 분위기하에서 800℃에서 2∼16시간 + 1000℃에서 7∼18시간의 예비 아닐을 행하고, 그 후 1200℃에서 1시간의 고온열처리를 행하였다.
아닐 후, 각각의 열처리조건으로부터 얻어진 아닐 웨이퍼 표면에 존재하는 전위의 유무를 확인하였다.
그 결과를 도 2에 나타내었다(도 2를 보는 관점은 도 1과 동일하다)
또한, 800℃에서 4시간 + 1000℃에서 12시간 + 1200℃에서 1시간 및 800℃에서 8시간 + 1000℃에서 9시간 + 1200℃에서 1시간의 열처리조건에서 얻어진 아닐 웨이퍼의 표면 결함밀도를 측정하고, 그 결과를 도 3에 나타내었다.
도 2에 나타난 바와 같이, 예비 아닐의 온도와 시간을 적절히 설정한 것으로 슬립전위가 웨이퍼 표면에 없는 아닐 웨이퍼를 얻을 수 있고, 그 중에서 800℃에서 4시간 + 1000℃에서 12시간 + 1200℃에서 1시간의 열처리조건을 행한 아닐 웨이퍼가 비교적 단시간의 아닐로 스립전위가 없는 웨이퍼로 할 수가 있었다.
도 1, 도 2의 결과로부터, 열처리시간을 고려한 경우, 1000℃ + 1050℃의 조합으로 예비 아닐을 행하여 산소석출을 행하는 편이 800℃ + 1000℃의 조합으로 예비 아닐을 행하는 것보다도 단시간에 웨이퍼 표면에 슬립전위가 없는 아닐 웨이퍼를 얻을 수 있어 효율적이라는 것을 알 수 있다.
또한, 도 3에 니타난 바와 같이, 상기한 1000℃ + 1050℃ 또는 800℃ + 1000℃의 조합의 예비 아닐에 있어서, 웨이퍼 표면의 슬립전위를 없앨수 있었던 열처리조건중에서 비교적 단시간이었던 열처리조건에서 아닐 웨이퍼의 표층의 결함밀도를 비교해 보면, 800℃ + 1000℃ + 1200℃의 조합의 열처리를 행한 아닐 웨이퍼의 결함밀도는 1000℃ + 1050℃ + 1200℃의 조합의 아닐 웨이퍼의 결함밀도의 5∼10배정도이었다.
이것으로부터 800℃ + 1000℃ + 1200℃의 조합의 열처리를 행한 아닐 웨이퍼는 고온열처리에서 결정결함의 소멸이 억제되고 있는 것을 알 수 있었다.
그 이유는 명확하지는 않지만, 예비 아닐을 1000℃ + 1050℃ + 1200℃의 조합의 열처리를 행한 경우, 800℃ + 1000℃의 예비 아닐에서, 1200℃의 아르곤 아닐에서는 소멸되기 어려운 결함이 성장하고 있는 것으로 여겨진다.
이것으로부터도, 예비 아닐을 1000℃ + 1050℃의 조합으로 행하는 편이 웨이퍼 표층에서 결정결함밀도를 보다 저감시킬 수 있어 보다 효과적이라는 것을 알 수 있다.
다음에, 예비아닐에서 입로조건을 변화시켜 열처리를 행하였다.
우선, MCZ법에 의해 질소함유량이 5×1013atoms/cm3(계산치), 산소함유량이 15ppma(JEIDA)이고 직경이 300mm인 잉고트를 육성한 후, 잉고트를 절출하여 웨이퍼를 준비하였다.
그 후, 준비된 웨이퍼에 열처리를 실시하기 위하여, 열처리로에 웨이퍼를 투입하였다.
이 때의 웨이퍼의 열처리로로의 입로조건은 하기 표 1과 같이 하였다.
입로조건 열처리로의 온도 입로속도 리카버리 승온속도
조건 1 700℃ 100mm/min 10℃/min
조건 2 700℃ 100mm/min 5℃/min
조건 3 700℃ 50mm/min 10℃/min
조건 4 700℃ 50mm/min 5℃/min
각각의 입로조건에서 웨이퍼를 열처리로내에 투입후, 1000℃에서 2∼8시간 + 1050℃에서 2∼8시간의 예비 아닐을 행한 후, 1200℃에서 1시간의 고온열처리를 행하였다.
그 결과, 입로조건이 1∼3의 경우, 도 1의 결과와 동일하게 1000℃에서 4시간 + 1050℃에서 4시간 + 1200℃에서 1시간의 열처리조건으로 아닐을 행하는 것에 의하여, 결정결함을 저감시키고, 또한 아닐 웨이퍼의 표면에 관통하는 슬립전위는 발생하지 않았다.
그것에 대하여, 조건 4로 열처리로에 투입하는 경우만, 1000℃에서 2시간 + 1050℃에서 2시간 + 1200℃에서 1시간의 열처리조건, 즉, 도 1에서는 슬립전위가 발생한 결과가 되었던 단시간의 예비아닐에서도 웨이퍼 표면에 관통하는 슬립전위가 없고, 결함밀도가 작은 아닐 웨이퍼를 얻을 수 있었다.
이상의 결과로부터, 입로조건은 열처리로의 온도가 700℃, 입로속도가 50mm/min, 또한 리카버리 승온속도가 5℃/min 또는 그것보다 웨이퍼에 대하여 부하가 걸리지 않는 조건(각각 700℃이하, 50mm/min이하, 5℃/min이하)로 하는 것에 의하여, 효과적으로 슬립전위의 성장을 억제하는 것이 가능하게 된다.
또한, 확인으로서 1∼4의 입로조건으로 웨이퍼를 열처리로내로 투입하고, 예비 아닐을 행함이 없이 1200℃에서 1시간의 고온열처리를 행한 아닐 웨이퍼와 1000℃에서 2시간의 예비 아닐을 행한 후 1200℃에서 1시간의 고온열처리를 행한 아닐 웨이퍼를 제작하고, 그것들의 결정결함밀도와 발생한 슬립전위를 측정하여 비교를행하였다.
그 결과, 예비 아닐을 행하지 않았던 아닐 웨이퍼는 입로조건에는 의존함이 없이 어느 경우도 시검사에서도 관찰되는 슬립 전위가 현저하게 발생하고 있었지만, 예비 아닐을 행한 아닐 웨이퍼에서는 예비 아닐을 행하지 않았던 것에 비하여 결함 밀도 및 발생한 슬립전위 모두 절반 이하로 저하하였다.
즉, 본 발명에 의하면, 고온열처리를 행하기 전에, 고온열처리온도미만의 온도에서 예비 아닐을 행하는 것에 의하여, 아닐 웨이퍼의 결정결함밀도를 확실히 저감시킬 수 있음과 동시에 슬립전위의 발생을 억제할 수 있다.
특히, 상기 예비 아닐을 2단계 행한 경우와 같이 슬립전위가 완전히 없는 아닐 웨이퍼를 제조하는 것도 가능하다.
이하, 실시예 및 비교예를 통하여 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이것들에 한정되는 것은 아니다.
(실시예 1)
우선, 석영도가니에 원료 다결정 실리콘을 장입(charge)하고, 이것에 질화막부착실리콘 웨이퍼를 투입하고, MCZ법에 의하여, 직경이 300mm, P 형, 방위<100>의 질소를 도프한 실리콘 단결정을 육성하였다.[질소함유량 5×1013atoms/cm3(계산치), 산소함유량 15mmpa(JEIDA)]
그 후, 단결정을 슬라이스하고, 래핑, 면취, 연마를 실시하여 경면웨이퍼로 하였다.
다음에, 얻어진 경면 웨이퍼를 아닐링하기 위하여 열처리로에 웨이퍼를 투입하였다.
이 때, 웨이퍼의 입로조건은 열처리로의 온도를 700℃, 입로속도를 50mm/min, 리카버리 승온속도를 5℃/min으로 설정하였다.
웨이퍼를 열처리로내에 투입한 후, Ar 100%분위기하에서 우선 1000℃에서 2시간의 제1 아닐, 다음에, 1050℃에서 2시간의 제2 아닐을 행하고, 그 후 1200℃에서 1시간의 고온열처리를 행하였다.
고온열처리 후, 아닐 웨이퍼의 표면을 X선 토포그라프및표면검사장치(KLA-Tencor 사 제품 SP1)에 의하여 관찰한 결과, 슬립전위는 거의 확인되지 않았다.
또한 얻어진 아닐 웨이퍼의 표면의 결함밀도를, 결함평가장치(三井金屬鑛業社 제품 MO-601)에 의해 측정한 결과, 1.5개/cm2로 매우 낮은 값을 나타내었다.
또한, 상기 웨이퍼와 동일한 사양의 웨이퍼를 사용하여, 적외간섭법을 이용한 결함평가장치인 High Yield Technology사 제품인 OPP(Optical Precipitate Profiler)에 의해, 제1 아닐전, 제1 아닐후, 제2 아닐후의 각각에 있어서, 산소석출물 밀도와 사이즈를 측정하였다.
그 결과, 제1아닐전은 산소석출물사이즈가 적기 때문에 OPP로는 관찰되지 않았다.
덧붙여서 말하면, OPP에 의한 산소석출물의 검출하한 사이즈는 약 50nm 정도이다.
한편, 제1아닐후의 산소석출물은 OPP로 검출가능한 사이즈로 성장하고, 평균 1.2(a.u.)이었다.
또한, 제2 아닐후에는 평균 1.8(a.u.)까지 성장한 것을 알 수 있었다.
또한, 산소석출물 밀도에 대해서는 제1아닐후, 제2아닐후 모두 4×109개/cm3이었다.
즉, 상기와 같은 제1아닐과 제2아닐에 의해 산소석출물사이즈가 성장하고, 그리고 충분한 밀도를 가지고 있기 때문에, 그 후의 고온열처리에 의한 슬립전위의 발생이 억제되는 것으로 추측된다.
또한, 상기 OPP로는 검출된 결함사이즈의 절대치를 측정할 수 없기 때문에, a.u.(arbitrary unit: 임의단위)를 사용하여 상대치로 평가하였다.
(실시예 2∼8, 비교예 1 및 2)
우선, 석영도가니에 원료 다결정 실리콘을 장입(charge)하고, 이것에 질화막부착실리콘 웨이퍼를 투입하고, CZ법에 의하여 직경 200mm, 방위<100>, P 형, 10 Ω·cm 의 질소를 도프한 실리콘 단결정을 육성하였다.[질소함유량 5×1013atoms/cm3(계산치), 산소함유량 15mmpa(JEIDA)]
그 후, 실리콘 단결정 잉고트를 슬라이스하고, 래핑, 면취, 연마를 실시하여 경면웨이퍼를 준비하였다.
이 경면 웨이퍼 표면의 결함밀도를 MO-601(三井金屬鑛業社 제품)을 사용하여 측정한 결과, 그 결함밀도는 55.3개/cm2이었다.
이 제작된 경면 웨이퍼에 대하여, 종형열처리로를 사용하여 Ar 100%분위기하에서 하기 표 2에 기재된 각 열처리조건으로 열처리를 연속적으로 행하였다.
또한, 이 때, 웨이퍼의 투입 및 취출조건은 모두 열처리로의 온도를 700℃, 보트 스피드(입로속도)를 50mm/min, 또한 리카버리 승온속도를 5℃/min으로 설정하고, 또한 웨이퍼를 열처리로에 투입한 후,승온속도 5℃/min으로 승온하였다.
고온열처리 후, 제작된 아닐 웨이퍼의 표면결함밀도를 MO-601(三井金屬鑛業社 제품)을 사용하여 측정하고, 또한 슬립전위의 발생상황을 X선 토포그라프상에 의하여 관찰하고, 슬립전위가 거의 발생하지 않은 것을 랭크 1로 하고, 슬립전위의 발생이 가장 많은 것을 랭크 5로 하여 5단계의 상대평가를 하였다.
그 측정결과를 하기 표 2에 나타내었다.
예비 아닐 고온열처리 결함밀도(개/cm2) 슬립전위발생상황
온도(℃) 시간(hr) 온도(℃) 시간(hr)
실시예2 950 4 1200 1 1.1 1
실시예3 1000 4 1200 1 1.0 2
실시예4 1050 4 1200 1 1.2 3
실시예5 1000 2 1200 1 1.3 3
실시예6 1000 4 1200 1 1.0 2
실시예7 1000 8 1200 1 0.8 2
실시예8 1000 16 1200 1 0.5 1
비교예1 않함 1200 1 2.6 5
비교예2 않함 1200 4 1.3 5
상기 표 2에 나타난 바와 같이, 고온열처리를 행하기 전에 예비 아닐을 2시간이상에서 1단계 행한 것, 특히 950∼1050℃의 온도범위에서 예비 아닐을 행한것(실시예 2∼4)에 의하여, 슬립전위의 발생을 억제할 수 있음과 함께 슬립전위이외의 결정결함밀도도 확실하게 저감할 수 있었다.
더욱이, 예비 아닐 시간을 길게 할수록(실시예 5∼8), 슬립전위의 발생을 일층 억제할 수 있고, 또한 결정결함을 소멸시키는 효과도 더욱 높일 수가 있었다.
그렇지만, 고온열처리를 행하기 전에 예비 아닐을 행하지 않은 경우 (비교예 1 및 2)는 아닐 웨이퍼의 표면에는 슬립전위가 현저하게 발생하고, 슬립전위의 발생을 억제할 수가 없었다.
또한, 본 발명에 의한 예비 아닐을 행한 아닐 웨이퍼는 슬립전위가 소멸할 뿐만 아니라 종래의 고온열처리만을 행하는 경우에 비하여 결정결함의 소멸효과도 크게 되는 것이 판명되었다.
또한, 상기와 동일한 조건으로 반복실험을 행하여도 표 2와 동일한 결과가 얻어지고, 재현성이 있는 것이 확인되었다.
(실시예 9)
먼저, 석영도가니에 원료 다결정 실리콘을 장입(charge)하고, MCZ법을 사용하여 V/G를 제어하고, 결정의 성장방향에 수직한 단면이 전면 N영역이 되는 조건에 의하여 직경 200mm, P 형, 방위<100>의 실리콘 단결정을 육성하였다.[질소도프 없음, 산소함유량 15mmpa(JEIDA)]
그 후, 단결정을 슬라이스하고, 래핑, 면취, 연마를 실시하여 경면웨이퍼로 하였다.
이 웨이퍼 표면의 OSF 밀도를 측정하기 위하여 일매 발취하고, 산화성분위기하, 1000℃에서 3시간 + 1150℃에서 100분의 열처리를 행한 후, 표면에 선택에칭을 실시하여 OSF 밀도를 관찰한 바, 약 150개/cm2이고, 제작된 경면웨이퍼의 OSF 밀도가 1000개/cm2이하인 것을 확인하였다.
다음에, 제작된 경면 웨이퍼에 대하여, 종형열처리로를 사용하여 Ar 100%분위기하에서 상기 표 2의 실시예 2에 기재된 열처리조건으로 열처리를 행하였다.
이 때, 웨이퍼의 입로조건은 열처리로의 온도를 700℃, 입로속도를 50mm/min, 리카버리 승온속도를 5℃/min으로 설정하고, 또한 웨이퍼를 열처리로에 투입한 후, 승온속도 5℃/min으로 승온하였다.
고온열처리 후, 아닐 웨이퍼 표면을 X선 토포그라프 및 표면검사장치(KLA-Tencor 사 제품 SP1)에 의하여 관찰한 결과, 슬립전위는 거의 확인되지 않았다.(표 2의 랭크 1과 동등한 레벨)
또한 얻어진 아닐 웨이퍼의 표면의 결함밀도를, 결함평가장치(三井金屬鑛業社 제품 MO-601)에 의해 측정한 결과, 0.05개/cm2로 매우 낮은 값을 나타내었다.
또한, 상기 웨이퍼와 동일한 사양의 웨이퍼를 사용하여, OPP에 의해,
예비 아닐전, 고온열처리후의 각각에 있어서, 산소석출물밀도와 사이즈를 측정하였다.
그 결과, 예비 아닐전은 산소석출물사이즈가 적기 때문에 OPP로는 관찰되지 않았다.
한편, 고온열처리후의 산소석출물은 OPP로 검출가능한 사이즈로 성장하고,평균 2.5(a.u.)이었다.
또한, 산소석출물 밀도는 모두 5×109개/cm3이었다.
또한, 본 발명은 상기 실시형태에 한정되는 것은 아니다.
상기 실시형태는 단순히 예시이고, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 동일한 작용효과를 나타내는 것은 모두 본 발명의 기술적 범위에 포함된다.
예를 들면, 상기 실시예에서는 고온열처리의 분위기를 아르곤으로 하는 것을 예로 들고 있지만, 본 발명은 수소 또는 수소와 아르곤의 혼합분위기중에서 고온열처리하는 경우에도 완전히 동일하게 적용할 수 있는 것이고, 또한 고온열처리온도 및 열처리시간이 본 발명의 범위내에 있으면 동일하게 적용할 수 있는 것이다.
상기한 바와 같이, 본 발명에 의하면, 200mm이상의 대구경의 실리콘 단결정 웨이퍼에서도 고온 열처리할 때에 발생하는 슬립 전위의 발생 및 성장이 억제되고, 또한 웨이퍼 표층의 결함 밀도가 저감된 아닐 웨이퍼를 제공할 수 있다.

Claims (10)

  1. 쵸크랄스키(CZ)법에 의해 제작된 직경 200mm이상의 실리콘 단결정 웨이퍼에, 아르곤 가스, 수소 가스, 또는 이들의 혼합가스 분위기하에서, 1100∼1350℃의 온도에서 10∼600분의 고온 열처리를 행하는 아닐 웨이퍼의 제조방법에 있어서, 상기 고온 열처리를 행하기 전에, 상기 고온열처리온도 미만의 온도에서 예비 아닐(pre-anneal)을 행하는 것에 의하여, 산소 석출물을 성장시켜 슬립 전위의 성장을 억제하는 것을 특징으로 하는 아닐 웨이퍼의 제조방법
  2. 제1항에 있어서, 상기 예비 아닐을 적어도 2시간이상에서 1단계를 행하는 것을 특징으로 하는 아닐 웨이퍼의 제조방법
  3. 제1항 또는 제2항에 있어서, 상기 예비 아닐의 온도를 950∼1050℃로 하는 것을 특징으로 하는 아닐 웨이퍼의 제조방법
  4. 제1항 내지 제3항중의 어느 한 항에 있어서, 상기 프리 아닐을 제1 아닐(온도 T1)과 제2아닐(온도 T2)의 2 단계로 행하고, T1＜T2로 하는 것을 특징으로 하는 아닐 웨이퍼의 제조방법
  5. 제4항에 있어서, 상기 제1 아닐의 온도 T1을 1000℃, 상기 제2 아닐의 온도 T2를1050℃로 하는 것을 특징으로 하는 아닐 웨이퍼의 제조방법
  6. 제1항 내지 제5항중의 어느 한 항에 있어서, 상기 예비 아닐에서 상기 실리콘 단결정 웨이퍼를 열처리로에 투입할 때에, 열처리로의 온도를 700℃이하로 하고, 입로(入爐))속도를 50mm/min이하로 하고, 또한 리카버리 승온속도를 5℃/min이하로 하는 것을 특징으로 하는 아닐 웨이퍼의 제조방법
  7. 제1항 내지 제6항중의 어느 한 항에 있어서, 상기 실리콘 단결정 웨이퍼로서, 질소농도가 1×1013∼5×1015/cm3이고, 산소농도가 10∼25ppma(JEIDA)인 질소를 도프한 실리콘 단결정 웨이퍼를 사용하는 것을 특징으로 하는 아닐 웨이퍼의 제조방법
  8. 제1항 내지 제7항중의 어느 한 항에 있어서, 상기 고온열처리를 행한 실리콘 단결정 웨이퍼로서 CZ법에 의해 실리콘 단결정을 제작할 때에, 보이드 결함의 발생을 억제한 조건에서 제작한 실리콘 단결정 웨이퍼를 사용하는 것을 특징으로 하는 아닐 웨이퍼의 제조방법
  9. 제8항에 있어서, 상기 보이드 결함의 발생을 억제한 조건에서 제작한 실리콘 단결정 웨이퍼의 OSF밀도가 1000개/cm2이하인 것을 특징으로 하는 아닐 웨이퍼의 제조방법
  10. 제1항 내지 제9항중의 어느 한 항에 기재된 아닐 웨이퍼의 제조방법에 의하여 제조된 아닐 웨이퍼
KR1020037016993A 2001-06-28 2002-06-25 아닐 웨이퍼의 제조방법 및 아닐 웨이퍼 KR100850333B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2001195994 2001-06-28
JPJP-P-2001-00195994 2001-06-28
JP2002018584 2002-01-28
JPJP-P-2002-00018584 2002-01-28
PCT/JP2002/006367 WO2003003441A1 (fr) 2001-06-28 2002-06-25 Procede de production de plaquette recuite et plaquette recuite ainsi obtenue

Publications (2)

Publication Number Publication Date
KR20040012986A true KR20040012986A (ko) 2004-02-11
KR100850333B1 KR100850333B1 (ko) 2008-08-04

Family

ID=26617718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037016993A KR100850333B1 (ko) 2001-06-28 2002-06-25 아닐 웨이퍼의 제조방법 및 아닐 웨이퍼

Country Status (6)

Country Link
US (1) US7189293B2 (ko)
EP (1) EP1408540A4 (ko)
JP (1) JPWO2003003441A1 (ko)
KR (1) KR100850333B1 (ko)
TW (1) TW565897B (ko)
WO (1) WO2003003441A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4703934B2 (ja) * 2002-02-26 2011-06-15 信越半導体株式会社 アニールウエーハの製造方法
WO2006003812A1 (ja) 2004-06-30 2006-01-12 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハの製造方法及びこの方法により製造されたシリコンウェーハ
JP2006093645A (ja) * 2004-08-24 2006-04-06 Toshiba Ceramics Co Ltd シリコンウェーハの製造方法
JP2006261632A (ja) * 2005-02-18 2006-09-28 Sumco Corp シリコンウェーハの熱処理方法
TW200818327A (en) 2006-09-29 2008-04-16 Sumco Techxiv Corp Silicon wafer heat treatment method
DE602007004173D1 (de) * 2006-12-01 2010-02-25 Siltronic Ag Silicium-Wafer und dessen Herstellungsmethode
JP5207706B2 (ja) * 2006-12-01 2013-06-12 ジルトロニック アクチエンゲゼルシャフト シリコンウエハ及びその製造方法
US7563725B2 (en) * 2007-04-05 2009-07-21 Solyndra, Inc. Method of depositing materials on a non-planar surface
US7855156B2 (en) * 2007-05-09 2010-12-21 Solyndra, Inc. Method of and apparatus for inline deposition of materials on a non-planar surface
US20090011573A1 (en) * 2007-07-02 2009-01-08 Solyndra, Inc. Carrier used for deposition of materials on a non-planar surface
US8443558B2 (en) * 2007-10-15 2013-05-21 Solyndra Llc Support system for solar energy generator panels
JP5207447B2 (ja) 2008-01-31 2013-06-12 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの評価方法及び製造方法。
DE102008046617B4 (de) * 2008-09-10 2016-02-04 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren für deren Herstellung
US7977216B2 (en) * 2008-09-29 2011-07-12 Magnachip Semiconductor, Ltd. Silicon wafer and fabrication method thereof
JP5764937B2 (ja) * 2011-01-24 2015-08-19 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
MY188961A (en) * 2013-07-01 2022-01-14 Solexel Inc High-throughput thermal processing methods for producing high-efficiency crystalline silicon solar cells
JP6254748B1 (ja) * 2016-11-14 2017-12-27 信越化学工業株式会社 高光電変換効率太陽電池の製造方法及び高光電変換効率太陽電池
CN111406129A (zh) 2017-12-21 2020-07-10 环球晶圆股份有限公司 处理单晶硅铸锭以改善激光散射环状/核状图案的方法
JP7014694B2 (ja) * 2018-10-15 2022-02-01 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
CN115135817B (zh) * 2020-02-19 2023-07-14 环球晶圆日本股份有限公司 半导体硅晶片的制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2752799B2 (ja) * 1991-03-27 1998-05-18 三菱マテリアル株式会社 Ｓｏｉ基板の製造方法
JPH0684925A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
JPH0745623A (ja) 1993-05-26 1995-02-14 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
US5788763A (en) * 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
JPH09190954A (ja) * 1996-01-10 1997-07-22 Sumitomo Sitix Corp 半導体基板およびその製造方法
DE69738020T2 (de) * 1996-06-28 2008-07-31 Sumco Corp. Verfahren und anordnung zur thermischen behandlung eines einkristallinischen plättchens, einkristallinisches plättchen und verfahren zur herstellung eines einkristallinischen plättchens
JPH10223641A (ja) 1996-12-03 1998-08-21 Sumitomo Sitix Corp 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法
KR100319413B1 (ko) * 1996-12-03 2002-01-05 고지마 마타오 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법
JPH10303208A (ja) * 1997-04-30 1998-11-13 Toshiba Corp 半導体基板およびその製造方法
JPH11168106A (ja) * 1997-09-30 1999-06-22 Fujitsu Ltd 半導体基板の処理方法
JP3460551B2 (ja) 1997-11-11 2003-10-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法
JP3747123B2 (ja) 1997-11-21 2006-02-22 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
JP3771737B2 (ja) * 1998-03-09 2006-04-26 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
TW589415B (en) * 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
DE19983188T1 (de) * 1998-05-01 2001-05-10 Nippon Steel Corp Siliziumhalbleitersubstrat und Verfahren zu dessen Herstellung
JP3975605B2 (ja) * 1998-11-17 2007-09-12 信越半導体株式会社 シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
JP3687403B2 (ja) 1999-03-26 2005-08-24 三菱住友シリコン株式会社 シリコンウェーハ
JP3787472B2 (ja) * 1999-11-12 2006-06-21 信越半導体株式会社 シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法
JP2003002785A (ja) * 2001-06-15 2003-01-08 Shin Etsu Handotai Co Ltd 表層部にボイド無欠陥層を有する直径３００ｍｍ以上のシリコン単結晶ウエーハおよびその製造方法

Also Published As

Publication number Publication date
KR100850333B1 (ko) 2008-08-04
WO2003003441A1 (fr) 2003-01-09
TW565897B (en) 2003-12-11
US7189293B2 (en) 2007-03-13
EP1408540A4 (en) 2008-12-10
US20040231759A1 (en) 2004-11-25
EP1408540A1 (en) 2004-04-14
JPWO2003003441A1 (ja) 2004-10-21

Similar Documents

Publication Publication Date Title
KR100850333B1 (ko) 아닐 웨이퍼의 제조방법 및 아닐 웨이퍼
KR100226374B1 (ko) 실리콘웨이퍼의 제조방법
US7147711B2 (en) Method of producing silicon wafer and silicon wafer
JP3800006B2 (ja) シリコン単結晶ウエーハの製造方法及びシリコン単結晶ウエーハ
US6162708A (en) Method for producing an epitaxial silicon single crystal wafer and the epitaxial silicon single crystal wafer
KR100788988B1 (ko) 에피텍셜 웨이퍼용 실리콘 단결정 웨이퍼, 에피텍셜웨이퍼 및 이들의 제조방법 그리고 평가방법
JP4646440B2 (ja) 窒素ドープアニールウエーハの製造方法
US7211141B2 (en) Method for producing a wafer
JP4473571B2 (ja) シリコンウェーハの製造方法
EP1422753B1 (en) Production method for anneal wafer
KR100847925B1 (ko) 어닐웨이퍼의 제조방법 및 어닐웨이퍼
US20120049330A1 (en) Silicon wafer and method for producing the same
JPH10223641A (ja) 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法
JP2003218120A (ja) シリコンエピタキシャルウェーハ及びその製造方法
JP3760889B2 (ja) エピタキシャルウェーハの製造方法
JP2003286094A (ja) 半導体シリコン基板の製造方法
JP4385539B2 (ja) シリコン単結晶ウェーハの熱処理方法
JP4978396B2 (ja) エピタキシャルウェーハの製造方法
JP3690254B2 (ja) シリコンウェーハの熱処理方法及びシリコンウェーハ
CN115135817B (zh) 半导体硅晶片的制造方法
JP4069554B2 (ja) エピタキシャルシリコンウェーハの製造方法
CN117364248A (zh) 消除硅晶体中自间隙缺陷的方法及自间隙缺陷表征方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140716

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 11