KR20030095356A - 구동 회로, 전기 광학 장치 및 구동 방법 - Google Patents

구동 회로, 전기 광학 장치 및 구동 방법 Download PDF

Info

Publication number
KR20030095356A
KR20030095356A KR10-2003-0037236A KR20030037236A KR20030095356A KR 20030095356 A KR20030095356 A KR 20030095356A KR 20030037236 A KR20030037236 A KR 20030037236A KR 20030095356 A KR20030095356 A KR 20030095356A
Authority
KR
South Korea
Prior art keywords
voltage
circuit
switching
timing
demultiplexed
Prior art date
Application number
KR10-2003-0037236A
Other languages
English (en)
Other versions
KR100563285B1 (ko
Inventor
마키가츠히코
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20030095356A publication Critical patent/KR20030095356A/ko
Application granted granted Critical
Publication of KR100563285B1 publication Critical patent/KR100563285B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

저소비 전력으로 표시 패널을 구동할 수 있는 구동 회로, 이것을 포함하는 전기 광학 장치 및 구동 방법을 제공하는 것이다.
R, G, B가 다중화하여 전달되는 데이터 신호를 분리하는 디멀티플렉스용 스위칭 소자(DSWR, DSWG, DSWB)를 온 ·오프 제어하는 디멀티플렉스용 스위칭 신호(RSEL, GSEL, BSEL)를 생성한다. RSEL, GSEL, BSEL이 액티브로 되는 기간이 오버랩하는 기간을 코먼 전압의 극성 반전 타이밍과 화소 전극으로의 데이터 신호의 기입을 확정하는 타이밍 사이에 설정한다. 구동 회로는 기준 전압 발생 회로와 디지털/아날로그 변환 회로와 출력 회로를 포함하고, 출력 회로가 오버랩 기간에 소정의 설정 전압(기준 전압, 코먼 전압과 동일 위상의 전압)을 출력한다. 기준 전압 발생 회로가 제1, 제2 전압 분할 회로와 다수의 연산 증폭기를 포함한다.

Description

구동 회로, 전기 광학 장치 및 구동 방법{Drive circuit, electrooptical device and driving method thereof}
본 발명은 구동 회로, 전기 광학 장치 및 구동 방법에 관한 것이다.
종래부터, 휴대 전화기 등의 전자 기기에 이용되는 액정 패널로서, 단순 매트릭스 방식의 액정 패널과, 박막 트랜지스터(Thin Film Transistor: 이하, TFT라 한다) 등의 스위칭 소자를 이용한 액티브 매트릭스 방식의 액정 패널이 알려져 있다.
단순 매트릭스 방식은 액티브 매트릭스 방식에 비해 저소비 전력화가 용이하다는 이점이 있는 반면, 다색화나 동화 표시가 어렵다는 불리한 점이 있다. 한편, 액티브 매트릭스 방식은 다색화나 동화 표시에 적합하다는 이점이 있는 반면, 저소비 전력화가 어렵다는 불리한 점이 있다.
그리고, 최근, 휴대 전화기 등의 휴대형 전자 기기에서는 고품질 화상의 제공을 위하여, 다색화, 동화 표시에 대한 요망이 강해지고 있다. 이 때문에, 지금까지 이용되어 온 단순 매트릭스 방식의 액정 패널 대신에, 액티브 매트릭스 방식의 액정 패널이 이용되게 되어 왔다.
덧붙여, 액티브 매트릭스 방식의 액정 패널에서는 표시 패널의 데이터 선을 구동하는 데이터 선 구동 회로의 출력 회로 중에, 임피던스 변환 회로로서 기능하는 전압 팔로워(voltage follower) 접속의 연산 증폭기가 설치되어 있었다. 이러한 연산 증폭기를 출력 회로에 설치하면, 데이터 선의 전압 변동을 최소한으로 억제할 수 있어, 데이터 선의 전압을 단시간에 소망의 계조 전압으로 설정하는 것이 가능해진다.
그렇지만, 이러한 연산 증폭기를 출력 회로에 설치하면, 헛되이 소비되는 전류가 많아져서, 소비 전류가 커진다는 문제점이 있다. 특히, 이 연산 증폭기는 데이터 선의 개수와 같은 개수만큼 설치된다. 따라서, 각 연산 증폭기의 소비 전력이 늘어나면, 데이터 선 구동 회로의 소비 전력은 연산 증폭기의 개수 분만큼 늘어나 버려, 소비 전력의 악화는 더욱 심각한 것이 된다.
본 발명은 이상과 같은 기술적 과제에 비추어 행하여진 것이며, 그 목적으로 하는 바는, 저소비 전력으로 표시 패널을 구동할 수 있는 구동 회로, 이것을 포함하는 전기 광학 장치 및 구동 방법을 제공하는 것에 있다.
도 1은 전기 광학 장치(액정 장치)의 구성예를 도시하는 블록도이다.
도 2는 주사 라인 반전 구동에 대하여 설명하기 위한 도면이다.
도 3은 출력 회로에 연산 증폭기를 포함시킨 구성의 구동 회로에 대하여 설명하기 위한 도면이다.
도 4(a), 도 4(b)는 데이터 선 전압의 변동에 대하여 설명하기 위한 도면이다.
도 5는 출력 회로에 연산 증폭기를 포함시키지 않는 구성의 구동 회로에 대하여 설명하기 위한 도면이다.
도 6(a), 도 6(b)는 아몰퍼스 실리콘 TFT 패널이나 저온 폴리실리콘 TFT 패널에서의 데이터 선의 접속 수법에 대하여 설명하기 위한 도면이다.
도 7(a), 도 7(b), 도 7(c)는 R, G, B용 데이터 신호를 다중화하여 전송하는 수법과 그 문제점에 대하여 설명하기 위한 도면이다.
도 8(a), 도 8(b)는 디멀티플렉스용 스위칭 신호를 액티브로 하는 타이밍과 비액티브로 하는 타이밍을 가변 제어하는 수법에 대하여 설명하기 위한 도면이다.
도 9는 디멀티플렉스용 스위칭 신호의 액티브 기간의 오버랩 기간에 있어서,데이터 선에 소정의 설정 전압을 인가하는 수법에 대하여 설명하기 위한 도면이다.
도 10은 구동 회로의 구성예를 도시하는 도면이다.
도 11(a), 도 11(b), 도 11(c)는 출력 회로 및 스위칭 소자의 구성예를 도시하는 도면이다.
도 12는 코먼 전압의 극성 반전 타이밍시에 데이터 선을 하이 임피던스 상태로 설정하는 수법에 대하여 설명하기 위한 도면이다.
도 13은 디멀티플렉스용 스위칭 신호 등의 각종 신호의 타이밍 파형예를 도시하는 도면이다.
도 14는 디멀티플렉스용 스위칭 신호 등의 각종 신호의 타이밍 파형예를 도시하는 도면이다.
도 15는 스위칭 신호 생성 회로의 구성예를 도시하는 도면이다.
도 16은 디멀티플렉스용 스위칭 신호 등의 각종 신호의 타이밍 파형예를 도시하는 도면이다.
도 17은 디멀티플렉스용 스위칭 신호 등의 각종 신호의 타이밍 파형예를 도시하는 도면이다.
도 18은 기준 전압 발생 회로의 구성예를 도시하는 도면이다.
도 19는 기준 전압 발생 회로의 다른 구성예를 도시하는 도면이다.
도 20은 제1 전압 분할 회로의 구성예를 도시하는 도면이다.
도 21은 제1 전압 분할 회로의 다른 구성예를 도시하는 도면이다.
도 22는 제2 전압 분할 회로의 구성예를 도시하는 도면이다.
도 23은 전압 분할 단자에 대하여 설명하기 위한 도면이다.
도 24는 제2 전압 분할 회로의 다른 구성예를 도시하는 도면이다.
도 25는 제1, 제2 래더 저항의 전환 수법에 대하여 설명하기 위한 타이밍 파형예를 도시하는 도면이다.
도 26은 제1, 제2 래더 저항의 전환 수법에 대하여 설명하기 위한 다른 타이밍 파형예를 도시하는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
VCOM : 코먼 전압(대향 전극의 전압)
LP : 수평 동기 신호
RSEL, GSEL, BSEL : 디멀티플렉스용 스위칭 신호
RMUX, GMUX, BMUX : 멀티플렉스용 스위칭 신호
DSWR, DSWG, DSWB : 디멀티플렉스용 스위칭 소자
MSWR, MSWG, MSWB : 멀티플렉스용 스위칭 소자
PTSWR, PTSWG, PTSWB : 전압 인가용 스위칭 소자
OP1∼OP7 : 연산 증폭기(임피던스 변환 회로)
R1∼R12 : 저항 소자VT11∼VT17 : 전압 분할 단자
RP1∼RP12 : 저항 소자RM1∼RM12 : 저항 소자
VTP12∼VTP17 : 전압 분할 단자
VTM12∼VTM17 : 전압 분할 단자
SWPM, SWM, SWPM2∼SWPM7 :스위칭 소자
R21∼R26 : 저항 소자VTR0∼VTR63 : 전압 분할 단자
VTL0∼VTL63 : 전압 분할 단자
VTH0∼VTH63 : 전압 분할 단자
10 : 데이터 래치12 : 레벨 시프터
14 : 버퍼20 : 기준 전압 발생 회로
30 : DAC(디지털/아날로그 변환 회로)
40 : 출력 회로50 : 스위칭 신호 생성 회로
80 : 제1 전압 분할 회로82 : 래더 저항
84 : 양극성용 래더 저항86 : 음극성용 래더 저항
90 : 제2 전압 분할 회로92 : 제1 래더 저항(저저항)
94 : 제2 래더 저항(고저항)100 : 제1 저항 전환용 스위칭부
102 : 제2 저항 전환용 스위칭부512 : 표시 패널
520 : 데이터 선 구동 회로(소스 드라이버)
530 : 주사선 구동 회로(게이트 드라이버)
540 : 컨트롤러542 : 전원 회로
본 발명은 다수의 화소와, 다수의 주사선과, 각 데이터 선이 제1, 제2, 제3 색 성분용의 데이터 신호를 다중화하여 전달하는 다수의 데이터 선과, 일단이 각 데이터 선에 접속되고 타단이 제1, 제2, 제3 색 성분용의 각 화소에 접속되는 다수의 제1, 제2, 제3 디멀티플렉스용 스위칭 소자를 갖는 표시 패널을 구동하기 위한 구동 회로에 있어서, 상기 제1, 제2, 제3 디멀티플렉스용 스위칭 소자를 온 ·오프 제어하기 위한 제1, 제2, 제3 디멀티플렉스용 스위칭 신호를 생성하는 스위칭 신호 생성 회로를 포함하고, 상기 스위칭 신호 생성 회로가, 제1, 제2, 제3 디멀티플렉스용 스위칭 신호가 액티브로 되는 기간에 오버랩 기간이 설정되도록, 제1, 제2, 제3 디멀티플렉스용 스위칭 신호를 생성하는 구동 회로에 관계한다.
본 발명에서는 제1, 제2, 제3 디멀티플렉스용 스위칭 소자를 온 ·오프 제어하는 제1, 제2, 제3 디멀티플렉스용 스위칭 신호가 생성된다. 그리고, 이들 제1, 제2, 제3 디멀티플렉스용 스위칭 신호가 액티브로 되는 기간(적어도 2개의 스위칭 신호가 모두 액티브로 되는 기간)에 오버랩 기간이 설정된다. 따라서, 본 발명에따르면, 제1, 제2, 제3 디멀티플렉스용 스위칭 소자가 접속되는 제1, 제2, 제3 색 성분용의 각 화소(화소 전극)에 대하여, 오버랩 기간을 이용하여 전압을 인가(전하의 충방전)하는 것이 가능해지고, 데이터 선 전압(화소 전극 전압)의 변동을 억제하는 것 등이 가능해진다.
한편, 스위칭 신호를 액티브로 한다는 것은, 이 스위칭 신호에 의해 온 ·오프 제어되는 스위칭 소자를 온으로 하는 것을 의미한다.
또 본 발명에서는 상기 스위칭 신호 생성 회로가, 표시 패널의 각 화소를 갖는 화소 전극과 전기 광학 물질을 개재해서 대향하는 대향 전극의 전압이 극성 반전하는 타이밍과, 상기 화소 전극으로의 데이터 신호의 기입을 확정하는 타이밍과의 사이에, 상기 오버랩 기간이 설정되도록, 제1, 제2, 제3 디멀티플렉스용 스위칭 신호를 생성해도 된다.
이렇게 하면, 화소 전극으로의 데이터 신호의 기입을 확정하는 타이밍 전에 화소 전극 전압을 소망의 전압으로 설정하는 것 등이 가능해진다. 한편, 화소 전극으로의 데이터 신호의 기입을 확정하는 타이밍이란 예를 들면, 제1, 제2, 제3 디멀티플렉스용 스위칭 소자(적어도 1개의 스위칭 소자)가 온으로 된 후에 오프로 되는 타이밍이나, 화소용 스위칭 소자가 오프로 되는 타이밍 등이다.
또 본 발명에서는 다수의 기준 전압을 발생시키는 기준 전압 발생 회로와, 발생된 다수의 기준 전압을 이용하여, 디지털 계조 데이터를 아날로그 계조 전압으로 변환하는 디지털/아날로그 변환 회로와, 디지털/아날로그 변환 회로로부터의 아날로그 계조 전압을 데이터 선에 출력하는 출력 회로를 포함하고, 상기 출력 회로가, 상기 오버랩 기간에 있어서, 소정의 설정 전압을 데이터 선에 출력해도 된다.
이렇게 하면, 데이터 선 전압(화소 전극 전압)의 변동을 억제하여, 데이터 선 전압을 단시간에 소망의 전압으로 설정하는 것 등이 가능해진다.
또 본 발명에서는 상기 출력 회로가, 일단이 데이터 선에 접속되고, 타단에 디지털/아날로그 변환 회로로부터의 제1, 제2, 제3 색 성분용의 아날로그 계조 전압이 입력되는 제1, 제2, 제3 멀티플렉스용 스위칭 소자를 포함하고, 상기 스위칭 신호 생성 회로가, 제1, 제2, 제3 멀티플렉스용 스위칭 소자를 온 ·오프 제어하는 제1, 제2, 제3 멀티플렉스용 스위칭 신호를 생성함과 더불어, 제l, 제2, 제3 멀티플렉스용 스위칭 신호의 적어도 1개를 상기 오버랩 기간에 있어서 액티브하도록 해도 된다.
이렇게 하면, 오버랩 기간에 있어서, 데이터 선 전압(화소 전극 전압)을 기준 전압으로 설정하는 것 등이 가능해진다.
또 본 발명에서는 상기 출력 회로가, 표시 패널의 각 화소를 갖는 화소 전극과 전기 광학 물질을 개재해서 대향하는 대향 전극의 전압과 동일 위상의 전압을 상기 오버랩 기간에 있어서 데이터 선에 출력해도 된다.
이렇게 하면, 오버랩 기간에 있어서, 데이터 선 전압(화소 전극 전압)을 대향 전극 전압과 동일 위상의 전압으로 설정하는 것 등이 가능해진다.
또 본 발명에서는 상기 출력 회로가, 일단이 데이터 선에 접속되고, 타단에 디지털/아날로그 변환 회로로부터의 제1, 제2, 제3 색 성분용의 아날로그 계조 전압이 입력되는 제1, 제2, 제3 멀티플렉스용 스위칭 소자와, 일단에 대향 전극의 전압과 동일 위상의 전압이 입력되고, 타단에 상기 제1, 제2, 제3 멀티플렉스용 스위칭 소자의 타단이 접속되는 제1, 제2, 제3 전압 인가용 스위칭 소자를 포함해도 된다.
이렇게 하면, 간소한 구성으로, 데이터 선 전압을 대향 전극 전압과 동일 위상의 전압으로 설정할 수 있도록 된다. 또, 제1, 제2, 제3 전압 인가용 스위칭 소자를 이용하여, 파셜 표시 등을 실현하는 것도 가능해진다.
또 본 발명에서는 다수의 기준 전압을 발생시키는 기준 전압 발생 회로와, 발생된 다수의 기준 전압을 이용하여, 디지털 계조 데이터를 아날로그 계조 전압으로 변환하는 디지털/아날로그 변환 회로와, 디지털/아날로그 변환 회로로부터의 아날로그 계조 전압을 데이터 선에 출력하는 출력 회로를 포함하고, 상기 기준 전압 발생 회로가, 다수의 저항 소자가 직렬 접속되는 래더 저항을 가지며, 이 래더 저항의 M개(M ≥2)의 전압 분할 단자에 M개의 전압을 출력하는 제1 전압 분할 회로와, 상기 제1 전압 분할 회로로부터의 M개의 각 전압이 각 입력 단자에 입력되고, 기준 전압을 생성하기 위한 각 전압을 각 출력 단자에 출력하는 M개의 임피던스 변환 회로를 포함해도 된다.
이렇게 하면, 기준 전압 출력 단자에서의 출력 임피던스를 낮게 하는 것이 가능해지고, 데이터 선 전압을 소망의 전압으로 설정하는 것이 용이화된다.
또 본 발명에서는 상기 기준 전압 발생 회로가, 다수의 저항 소자가 직렬 접속되는 래더 저항을 가지며, 이 래더 저항의 M개의 전압 분할 단자에 M개의 상기 임피던스 변환 회로의 출력 단자가 접속되고, 상기 래더 저항의 N개(N ≥2 ×M)의전압 분할 단자인 기준 전압 출력 단자에 기준 전압을 출력하는 제2 전압 분할 회로를 포함해도 된다.
이렇게 하면, M개의 임피던스 변환 회로의 임피던스 변환 기능을 이용하여, N개의 기준 전압의 출력 단자에서의 출력 임피던스를 낮게 하는 것이 가능해진다.
또 본 발명에서는 상기 제2 전압 분할 회로가 저저항의 제1 래더 저항과, 고저항의 제2 래더 저항과, 저저항의 상기 제1 래더 저항의 M개의 전압 분할 단자와 고저항의 상기 제2 래더 저항의 M개의 전압 분할 단자 중 어느 것을 M개의 상기 임피던스 변환 회로의 출력 단자에 접속하는 제1 저항 전환용 스위칭부와, 저저항의 상기 제1 래더 저항의 N개의 전압 분할 단자와 고저항의 상기 제2 래더 저항의 N개의 전압 분할 단자 중 어느 것을 N개의 기준 전압 출력 단자에 접속하는 제2 저항 전환용 스위칭부를 포함해도 된다.
이렇게 하면, 래더 저항에 정상적으로 흐르는 전류를 저감하면서, 기준 전압 출력 단자에서의 출력 임피던스를 낮게 하는 것이 가능해진다.
또 본 발명에서는 상기 제1 저항 전환용 스위칭부가 상기 오버랩 기간(구동 기간의 전반 기간)에 있어서, 저저항의 제1 래더 저항의 M개의 전압 분할 단자를 M개의 상기 임피던스 변환 회로의 출력 단자에 접속하고, 상기 제2 저항 전환용 스위칭부가 상기 오버랩 기간에 있어서, 저저항의 제1 래더 저항의 N개의 전압 분할 단자를 N개의 기준 전압 출력 단자에 접속해도 된다.
한편, 오버랩 기간의 후반 기간이나 오버랩 기간에 이어지는 기간(구동 기간의 후반 기간)에 있어서는, 제1 저항 전환용 스위칭부가 고저항의 제2 래더 저항의M개의 전압 분할 단자를 임피던스 변환 회로의 출력 단자에 접속하고, 제2 저항 전환용 스위칭부가 고저항의 제2 래더 저항의 N개의 전압 분할 단자를 N개의 기준 전압 출력 단자에 접속하도록 해도 된다.
또 본 발명에서는 상기 스위칭 신호 생성 회로가, 상기 제1 디멀티플렉스용 스위칭 신호가 액티브로 되는 타이밍 및 비액티브로 되는 타이밍과, 상기 제2 디멀티플렉스용 스위칭 신호가 액티브로 되는 타이밍 및 비액티브로 되는 타이밍과, 상기 제3 디멀티플렉스용 스위칭 신호가 액티브로 되는 타이밍 및 비액티브로 되는 타이밍을 가변으로 설정하는 회로를 포함해도 된다.
이렇게 하면, 제1, 제2, 제3 디멀티플렉스용 신호가 액티브로 되는 기간의 오버랩 기간 등을 용이하게 설정할 수 있도록 된다.
또 본 발명은 다수의 화소와, 다수의 주사선과, 다수의 데이터 선을 갖는 표시 패널을 구동하기 위한 구동 회로에 있어서, 다수의 기준 전압을 발생시키는 기준 전압 발생 회로와, 발생된 다수의 기준 전압을 이용하여, 디지털 계조 데이터를 아날로그 계조 전압으로 변환하는 디지털/아날로그 변환 회로와, 디지털/아날로그 변환 회로로부터의 아날로그 계조 전압을 데이터 선에 출력하는 출력 회로를 포함하고, 상기 기준 전압 발생 회로가, 다수의 저항 소자가 직렬 접속되는 래더 저항을 가지며, 이 래더 저항의 M개(M은 2 이상의 정수)의 전압 분할 단자에 M개의 전압을 출력하는 제1 전압 분할 회로와, 상기 제1 전압 분할 회로로부터의 M개의 각 전압이 각 입력 단자에 입력되고, 기준 전압을 생성하기 위한 각 전압을 각 출력 단자에 출력하는 M개의 임피던스 변환 회로와, 다수의 저항 소자가 직렬 접속되는래더 저항을 가지며, 이 래더 저항의 M개의 전압 분할 단자에 M개의 상기 임피던스 변환 회로의 출력 단자가 접속되고, 래더 저항의 N개(N ≥2 ×M)의 전압 분할 단자인 기준 전압 출력 단자에 기준 전압을 출력하는 제2 전압 분할 회로를 포함하는 구동 회로에 관계한다.
또 본 발명은 다수의 화소와, 다수의 주사선과, 각 데이터 선이 제1, 제2, 제3 색 성분용의 데이터 신호를 다중화하여 전달하는 다수의 데이터 선과, 일단이 각 데이터 선에 접속되고 타단이 제1, 제2, 제3 색 성분용의 각 화소에 접속되는 다수의 제1, 제2, 제3 디멀티플렉스용 스위칭 소자를 갖는 표시 패널을 구동하기 위한 구동 회로에 있어서, 상기 제1, 제2, 제3 디멀티플렉스용 스위칭 소자를 온 ·오프 제어하기 위한 제1, 제2, 제3 디멀티플렉스용 스위칭 신호를 생성하는 스위칭 신호 생성 회로를 포함하고, 상기 스위칭 신호 생성 회로가, 상기 제1 디멀티플렉스용 스위칭 신호가 액티브로 되는 타이밍 및 비액티브로 되는 타이밍과, 상기 제2 디멀티플렉스용 스위칭 신호가 액티브로 되는 타이밍 및 비액티브로 되는 타이밍과, 상기 제3 디멀티플렉스용 스위칭 신호가 액티브로 되는 타이밍 및 비액티브로 되는 타이밍을 가변으로 설정하는 회로를 포함하는 구동 회로에 관계한다.
또 본 발명은 상기 기재의 구동 회로와, 상기 구동 회로에 의해 구동되는 표시 패널을 포함하는 전기 광학 장치에 관계한다.
이하, 본 실시 형태에 대하여 도면을 이용하여 상세하게 설명한다.
한편, 이하에 설명하는 본 실시 형태는 특허청구의 범위에 기재된 본 발명의 내용을 부당하게 한정하는 것은 아니다. 또 본 실시 형태에서 설명되는 구성의 모두가 본 발명의 해결 수단으로서 필수적인 것은 아니다.
1. 전기 광학 장치
도 1에 본 실시 형태의 전기 광학 장치(협의적으로는 액정 장치)의 구성예를 도시한다.
이 전기 광학 장치는 표시 패널(512)(협의적으로는 LCD(Liquid Crystal Display) 패널), 데이터 선 구동 회로(520)(협의적으로는 소스 드라이버), 주사선 구동 회로(530)(협의적으로는 게이트 드라이버), 컨트롤러(540), 전원 회로(542)를 포함한다. 한편, 전기 광학 장치에 이들 모든 회로 블록을 포함시킬 필요는 없고, 그 일부의 회로 블록을 생략하는 구성으로 해도 된다.
여기서 표시 패널(512)(전기 광학 패널)은 다수의 주사선(협의적으로는 게이트 선)과, 다수의 데이터 선(협의적으로는 소스 선)과, 주사선 및 데이터 선에 의해 특정되는 화소를 포함한다. 이 경우, 데이터 선에 박막 트랜지스터 TFT(Thin Film Transistor, 광의적으로는 화소용 스위칭 소자)를 접속하고, 이 TFT에 화소 전극을 접속함으로써, 액티브 매트릭스형 전기 광학 장치를 구성할 수 있다.
보다 구체적으로는, 표시 패널(512)은 액티브 매트릭스 기판(예를 들면 유리 기판)에 의해 구성된다. 이 액티브 매트릭스 기판에는 도 1의 Y 방향으로 다수 배열되어 각각 X 방향으로 연장하는 주사선(G1∼GI)(I는 2 이상의 자연수)과, X 방향으로 다수 배열되어 각각 Y 방향으로 연장하는 데이터 선(S1∼SJ)(J는 2 이상의 자연수)이 배치되어 있다. 또, 주사선(GK)(1 ≤K ≤I, K는 자연수)과 데이터 선(SL)(1 ≤L ≤J, L은 자연수)과의 교차점에 대응하는 위치에 화소가 설치되고,각 화소는 박막 트랜지스터(TFT-KL)(광의적으로는 화소용 스위칭 소자), 화소 전극(PE-KL)을 포함한다.
TFT-KL의 게이트 전극은 주사선(GK)에 접속되고, TFT-KL의 소스 전극은 데이터 선(SL)에 접속되고, TFT-KL의 드레인 전극은 화소 전극(PE-KL)에 접속되어 있다. 이 화소 전극(PE-KL)과, 화소 전극(PE-KL)과 액정 소자(광의적으로는 전기 광학 물질)를 개재해서 대향하는 대향 전극(COM)(코먼 전극)과의 사이에는, 액정 용량(CL-KL)(전기 광학 물질의 용량) 및 보조 용량(CS-KL)이 형성되어 있다. 그리고, TFT-KL, 화소 전극(PE-KL) 등이 형성되는 액티브 매트릭스 기판과, 대향 전극(COM)이 형성되는 대향 기판과의 사이에 액정이 봉입되고, 화소 전극(PEKL)과 대향 전극(COM) 사이의 인가 전압에 따라서 액정 소자의 투과율이 변화되도록 되어 있다.
한편, 대향 전극(COM)에 부여되는 전압(VCOM)(제1, 제2 코먼 전압)은 전원 회로(542)에 의해 생성된다. 또, 대향 전극(COM)을 대향 기판 상에 전체적으로 형성되지 않고, 각 주사선에 대응하도록 띠 형상으로 형성해도 된다.
데이터 선 구동 회로(520)는 화상 데이터에 기초하여 표시 패널(512)의 데이터 선(S1∼SJ)을 구동한다. 한편, 주사선 구동 회로(530)는 표시 패널(512)의 주사선(G1∼GI)을 순차로 주사 구동한다.
컨트롤러(540)는 도시하지 않은 중앙처리장치(Central Processing Unit: 이하, CPU라 한다) 등의 호스트에 의해 설정된 내용에 따라서, 데이터 선 구동회로(520), 주사선 구동 회로(530) 및 전원 회로(542)를 제어한다.
보다 구체적으로는, 컨트롤러(540)는 데이터 선 구동 회로(520) 및 주사선 구동 회로(530)에 대하여는, 예를 들면 동작 모드의 설정이나 내부에서 생성한 수직 동기 신호나 수평 동기 신호의 공급을 행하고, 전원 회로(542)에 대하여는, 대향 전극(COM)의 전압(VCOM)의 극성 반전 타이밍의 제어를 행한다.
전원 회로(542)는 외부로부터 공급되는 기준 전압에 기초하여, 표시 패널(512)의 구동에 필요한 각종 전압이나, 대향 전극(COM)의 전압(VCOM)을 생성한다.
한편, 도 1에서는 전기 광학 장치가 컨트롤러(540)를 포함하는 구성으로 되어 있지만, 컨트롤러(540)를 전기 광학 장치의 외부에 설치해도 된다. 혹은, 컨트롤러(540)와 함께 호스트를 전기 광학 장치에 포함시키도록 해도 된다.
또, 주사선 구동 회로(530), 컨트롤러(540), 전원 회로(542)의 적어도 1개를 데이터 선 구동 회로(520)에 내장시켜도 된다. 또, 데이터 선 구동 회로(520), 주사선 구동 회로(530), 컨트롤러(540), 전원 회로(542)의 일부 또는 전부를 표시 패널(512) 상에 형성해도 된다.
2. 데이터 선 전압의 변동
덧붙여, 액정 소자에는 직류 전압을 장시간 인가하면 열화한다는 성질이 있다. 이 때문에, 액정 소자에 인가하는 전압의 극성을 소정 기간마다 반전시키는 구동 방식이 필요해진다. 이러한 구동 방식으로서는, 프레임 반전 구동, 주사(게이트) 라인 반전 구동, 데이터(소스) 라인 반전 구동, 도트 반전 구동 등이 있다.
여기서, 주사 라인 반전 구동에서는 액정 소자에 인가되는 전압이 주사 기간마다(1 또는 다수의 주사선마다) 극성 반전된다. 예를 들면, 제K 주사 기간(제K 주사선의 선택 기간)에서는 양극성 전압이 액정 소자에 인가되고, 제K+1 주사 기간에서는 음극성 전압이 인가되고, 제K+2 주사 기간에서는 양극성 전압이 인가된다. 한편, 다음 프레임에서는 이번은, 제K 주사 기간에서는 음극성 전압이 액정 소자에 인가되고, 제K+1 주사 기간에서는 양극성 전압이 인가되고, 제K+2 주사 기간에서는 음극성 전압이 인가되도록 된다.
그리고, 이 주사 라인 반전 구동에서는 대향 전극(COM)의 전압(VCOM)(이하, 코먼 전압으로 칭한다)이 주사 기간마다 극성 반전된다.
보다 구체적으로는 도 2에 도시하는 바와 같이, 양극의 기간(T1)(제1 기간)에서는 코먼 전압(VCOM)은 VC1(제1 코먼 전압)이 되고, 음극의 기간(T2)(제2 기간)에서는 VC2(제2 코먼 전압)가 된다.
여기서, 양극의 기간(T1)은 데이터 선(S)(화소 전극)의 전압이 코먼 전압(VCOM)보다도 높아지는 기간이다. 이 기간(T1)에서는 액정 소자에 양극성 전압이 인가되게 된다. 한편, 음극의 기간(T2)은 데이터 선(S)의 전압이 코먼 전압(VCOM)보다도 낮아지는 기간이다. 이 기간(T2)에서는 액정 소자에 음극성 전압이 인가되게 된다. 또, VC2는 소정의 전압을 기준으로서 VC1을 극성 반전한 전압이다.
이렇게 코먼 전압(VCOM)을 극성 반전함으로써, 표시 패널의 구동에 필요한 전압을 낮게 할 수 있다. 이에 의해, 구동 회로의 내압을 낮게 할 수 있고, 구동회로의 제조 프로세스의 간소화, 저비용화를 도모할 수 있다.
그렇지만, 이렇게 코먼 전압(VCOM)을 극성 반전하면, 액정 용량(CL)이나 보조 용량(CS)이나 TFT의 기생 용량 등에 의한 용량 커플링 효과에 의해, 데이터 선 전압(화소 전극 전압)이 변동해 버린다는 문제가 발생한다.
이 경우, 도 3에 도시하는 바와 같은 구성의 구동 회로를 채용하면, 상기한 바와 같은 문제를 어느 정도 해소할 수 있다.
예를 들면 도 3에 있어서, 기준 전압 발생 회로(620)는 γ보정용 래더 저항을 포함하고, 다수의 기준 전압을 발생시킨다. DAC(630)(디지털/아날로그 변환 회로)는 기준 전압 발생 회로(620)로부터의 다수의 기준 전압을 이용하여, 디지털 계조 데이터(R, G, B용 데이터)를 아날로그 계조 전압으로 변환한다. 출력 회로(640)는 DAC(630)로부터의 아날로그 계조 전압을 데이터 선에 출력한다.
도 3에 도시하는 구성의 구동 회로에서는 출력 회로(640)가 전압 팔로워 접속의 연산 증폭기(광의적으로는 임피던스 변환 회로)를 포함하고, 이 연산 증폭기에 의해 각 데이터 선을 구동한다. 따라서, 코먼 전압이 극성 반전함으로써 데이터 선 전압에 변동이 발생해도, 이 전압 변동을 최소한으로 억제할 수 있고, 도 4(a)에 도시하는 바와 같이, 단시간에 데이터 선 전압(화소 전극 전압)을 소망의 계조 전압으로 설정할 수 있다.
그렇지만, 도 3의 구동 회로에서는 모든 데이터 선에 소비 전력이 큰 연산 증폭기가 접속된다. 이 때문에, 소비 전력이 매우 커져 버린다는 문제점이 있다.
그래서 본 실시 형태에서는 도 5에 도시하는 바와 같은 구성의 구동 회로를채용하고 있다.
즉 도 5에서는 출력 회로(40)는 연산 증폭기를 포함하지 않고, DAC(30)의 출력 단자와 데이터 선 사이의 접속의 온 ·오프를 행하는 스위칭 소자 등을 포함한다. 그리고, 출력 회로(40)에 연산 증폭기를 포함시키지 않는 대신에, 기준 전압 발생 회로(20)에 전압 팔로워 접속의 연산 증폭기(광의적으로는 임피던스 변환 회로)를 포함시키고 있다.
이 도 5의 구성에서는 출력 회로(40)가 연산 증폭기를 포함하지 않는다. 따라서, 도 3의 구성에 비해, 연산 증폭기의 개수 분만큼 소비 전력을 저감할 수 있다. 특히, 도 5의 구성은 데이터 선의 개수가 많은 경우에 저소비 전력화의 효과가 매우 커진다.
그렇지만, 도 5의 구성에서는 출력 회로(40)가 연산 증폭기를 포함하지 않기 때문에, 코먼 전압(VCOM)의 극성 반전에 의해 데이터 선 전압(화소 전극 전압)에 변동이 발생한 경우에, 데이터 선 전압을 단시간에 소망의 계조 전압으로 설정하는 것이 어렵다는 문제점이 있다. 다시 말해, 도 4(b)에 도시하는 바와 같이, 데이터 선의 전압을 적정한 전압으로 되돌리는데 많은 시간을 요하고, 화소 전극(PE)의 전압이 확정하는 타이밍까지, 데이터 선 전압을 소망의 계조 전압으로 설정할 수 없다는 문제가 발생한다.
이 경우에, 도 5에 도시하는 바와 같이 기준 전압 발생 회로(20)에 연산 증폭기(임피던스 변환 회로)를 포함시킴으로써, 이 문제점을 어느 정도 해소할 수 있다.
그렇지만, 도 5와 같이 기준 전압 발생 회로(20)에 연산 증폭기를 포함시켰다고 해도, 전압 분할 단자(VT)로부터의 기준 전압이 계조 전압으로서 전체 화소에 기입되어 있는 상태에서 코먼 전압(VCOM)이 극성 반전하면, 데이터 선이 소망의 전압에 도달하기까지 많은 시간을 요한다. 다시 말해, 소망의 전압에 도달하기까지의 시간이 래더 저항의 저항치(R)와 기생 용량(CL, CS, 데이터 선 용량 등)으로 결정되는 시정수 분만큼 늦어 버린다. 그리고, 이러한 사태를 방지하기 위하여, 래더 저항의 저항치를 작게 하면, 이번은, 래더 저항에 정상적으로 흐르는 전류가 늘어나, 기준 전압 발생 회로(20)의 소비 전력이 늘어나 버린다는 문제가 발생한다.
이렇게 도 5의 구성은 출력 회로(40)의 소비 전력을 경감할 수 있다는 이점이 있는 반면, 데이터 선 전압(화소 전극 전압)의 변동을 억제하는 것이 곤란해지거나, 기준 전압 발생 회로(20)의 소비 전력이 늘어나 버리는 등의 기술적 과제가 있다.
3. 데이터 신호의 다중화
그런데, 아몰퍼스(비정질) 실리콘에 의해 TFT가 형성되는 표시 패널(광의적으로는 제1 종류의 표시 패널)에서는 도 6(a)에 도시하는 바와 같이, R, G, B(광의적으로는 제1, 제2, 제3 색 성분)의 각각의 데이터 선(소스 선)에 대하여, 이것에 대응한 데이터 선 출력 단자가 드라이버 IC(구동 회로)에 설치되어 있다. 이 경우에는, 각 데이터 선에 할당되는 시간은 도 4(a), 도 4(b)에 도시하는 바와 같이 비교적 길다. 이 때문에, 가령 저항이나 기생 용량에 의해 데이터 선 전압의 과도 시간이 길어졌다고 해도, 화소 전극의 전압이 확정하는 타이밍까지는 충분한 시간의 여유가 있다.
한편, 저온 폴리실리콘(다결정 실리콘)에 의해 TFT가 형성되는 표시 패널(광의적으로는 제2 종류의 표시 패널)에서는 회로의 일부를 패널 상에 형성할 수 있다. 이 때문에, 드라이버 IC, 표시 패널 사이의 배선 개수를 감소시키도록, 도 6(b)에 도시하는 바와 같이, R, G, B용 데이터 신호를 다중화하여 전달하는 데이터 선을 이용하여, 표시 패널과 드라이버 IC를 접속하는 수법이 각광을 받고 있다.
다시 말해, 이 도 6(b)의 수법에서는 드라이버 IC측에 멀티플렉스(multiplex)용 스위칭 소자(MSWR, MSWG, MSWB)를 설치한다. 그리고, 이 스위칭 소자(MSWR, MSWG, MSWB)를 이용하여, R, G, B용 데이터 신호를 다중화하여, 1개의 데이터 선(S)을 이용하여 표시 패널측에 전달한다.
한편, 표시 패널측에는 디멀티플렉스(demultiplex)용 스위칭 소자(DSWR, DSWG, DSWB)를 설치한다. 그리고, 1개의 데이터 선(S)에 의해 다중화하여 전달되는 R, G, B용 데이터 신호를 디멀티플렉스용 스위칭 소자(DSWR, DSWG, DSWB)를 이용하여 분리하고, R, G, B용의 각 화소에 전달한다. 보다 구체적으로는, 이들 스위칭 소자(DSWR, DSWG, DSWB)를 도 7(a)에 도시하는 바와 같은 스위칭 신호(RSEL, GSEL, BSEL)를 이용하여 온 ·오프 제어하고, R, G, B용 데이터 신호를 분리한다. 또한, 도 7(a)에 있어서, LP는 수평 동기 신호(래치 펄스)이다.
이 도 6(b)의 수법에 따르면, 표시 패널, 드라이버 IC 간의 배선 개수를 감소시킬 수 있기 때문에, 실장 면적을 작게 할 수 있어, 장치를 컴팩트화할 수 있다는 이점이 있다.
그렇지만, 그 반면, R, G, B의 각 데이터 신호에 할당되는 구동 시간이 도 6(a)의 아몰퍼스 실리콘 TFT 패널에 비해, 1/3 이하로 되어 버린다(소위 1/3 구동). 다시 말해, 도 6(a)의 아몰퍼스 실리콘 TFT 패널에서는 도 7(b)에 도시하는 바와 같이 데이터 선 전압(화소 전극 전압)의 과도 시간에 허용되는 시간이 길었지만, 도 6(b)의 저온 폴리실리콘 TFT 패널에서는 도 7(c)에 도시하는 바와 같이 과도 시간에 허용되는 시간이 매우 짧아져 버린다. 따라서, 화소 전극의 전압이 확정하는 타이밍까지의 시간에 여유가 없고, 도 5에 도시하는 바와 같은 구성의 구동 회로에서는 데이터 선의 구동이 곤란해진다는 기술적 과제가 있었다.
4. 본 실시 형태의 수법
이상과 같은 기술적 과제를 해결하기 위하여, 본 실시 형태에서는 다음과 같은 수법을 채용하고 있다.
즉, 본 실시 형태에서는 도 8(a)에 도시하는 바와 같이, 디멀티플렉스용 스위칭 소자(DSWR, DSWG, DSWB)를 온 ·오프 제어하는 디멀티플렉스용 스위칭 신호(RSEL, GSEL, BSEL)를 생성하고 있다. 그리고, RSEL, GSEL, BSEL이 액티브로 되는 타이밍(TM1, TM3, TM5)이나, 비액티브로 되는 타이밍(TM2, TM4, TM6)을 가변으로 제어하고 있다.
이렇게 타이밍(TM1∼TM6)을 가변으로 제어함으로써, 도 8(a)의 E1에 도시하는 바와 같이, 스위칭 신호(RSEL)를 미리 액티브로 하고, 스위칭 소자(DSWR)를 보다 일찍 온으로 하는 것이 가능해진다. 이에 의해, 화소 전극 전압이 확정하는 타이밍(TM2)까지의 시간에 여유가 생겨, 데이터 선 전압(화소 전극 전압)을 소망의계조 전압으로 설정하는 것이 용이해진다.
또 타이밍(TM1∼TM6)을 가변으로 제어함으로써, 도 8(b)의 E2에 도시하는 바와 같이, 스위칭 신호(RSEL, GSEL, BSEL)가 액티브로 되는 기간(DSWR, DSWG, DSWB가 온으로 되는 기간)이 오버랩하는 기간을 설정할 수 있다. 이렇게 하면, 이 오버랩 기간에 있어서, 스위칭 소자(DSWR, DSWG, DSWB)의 모두가 온으로 되기 때문에, R용 화소 전극(PE-R)뿐만 아니라 G용 화소 전극(PE-G, PE-B)에도 소정의 설정 전압을 인가할 수 있도록 된다. 따라서, 코먼 전압(VCOM)이 극성 반전함으로써 R, G, B용 화소 전극(PE-R, PE-G, PE-B)에 전압 변동이 발생한 경우에도, 화소 전극 전압을 단시간에 소망의 계조 전압으로 설정하는 것이 용이해진다.
보다 구체적으로는 본 실시 형태에서는 도 8(b)의 E2에 도시하는 RSEL, GSEL, BSEL의 오버랩 기간에 있어서, 도 9의 F1에 도시하는 바와 같이, 멀티플렉스용 스위칭 신호(RMUX, GMUX, BMUX)의 적어도 1개(예를 들면 RMUX)를 액티브로 한다. 그리고, 멀티플렉스용 스위칭 소자(MSWR, MSWG, MSWB)의 적어도 1개(예를 들면 MSWR)를 온으로 한다.
그러면 도 9의 F2에 도시하는 바와 같이, 기준 전압 발생 회로(20)가 포함하는 연산 증폭기에 의해, 화소 전극(PE-R, PE-G, PE-B)에 설정 전압(기준 전압)이 인가된다. 달리 말하자면, 화소 전극(PE-R, PE-G, PE-B)에 축적된 전하를 도 9의 F2에 도시하는 경로를 통하여 기준 전압 발생 회로(20)의 전원측으로 끌어낼 수 있다. 이에 의해, 화소 전극(PE-R, PE-G, PE-B)을 소망의 계조 전압으로 설정하는 것이 용이화된다.
한편, 도 9에서는 기준 전압 발생 회로(20)가 포함하는 연산 증폭기를 이용하여, 오버랩 기간에 있어서 화소 전극(PE-R, PE-G, PE-B)에 설정 전압(기준 전압)을 인가하고 있지만, 이러한 연산 증폭기를 이용하지 않고 설정 전압을 인가해도 된다. 예를 들면, 기준 전압 발생 회로(20)에 연산 증폭기를 설치하지 않고, 기준 전압 발생 회로(20)가 포함하는 래더 저항의 분할 전압(기준 전압)을 오버랩 기간에 있어서 화소 전극(PE-R, PE-G, PE-B)에 인가해도 된다. 혹은, 오버랩 기간에 있어서, 노드(N1, N2, N3)에 소정의 설정 전압(예를 들면 코먼 전압과 동일 위상의 전압)을 직접 인가하도록 해도 된다.
한편, 본 실시 형태에서는 도 8(a), 도 8(b)의 타이밍(TM1∼TM6)을 가변으로 제어함으로써, 신호(RSEL, GSEL, BSEL)가 서로 비(非) 오버랩되도록 설정해도 된다.
5. 구동 회로의 구성
도 10에 본 실시 형태의 구동 회로(데이터 선 구동 회로)의 구성예를 도시한다.
이 구동 회로는 데이터 래치(10), 레벨 시프터(12), 버퍼(14)를 포함한다. 또, 기준 전압 발생 회로(20), DAC(30)(디지털/아날로그 변환 회로, 전압 선택 회로, 전압 생성 회로), 출력 회로(40), 스위칭 신호 생성 회로(50)를 포함한다. 또한, 구동 회로에 이들 모든 회로 블록을 포함시킬 필요는 없고, 그 일부의 회로 블록을 생략하는 구성으로 해도 된다.
도 10에 있어서, 데이터 래치(10)는 표시 메모리인 RAM으로부터의 데이터를래치한다. 레벨 시프터(12)는 데이터 래치(10)의 출력의 전압 레벨을 시프트한다. 버퍼(14)는 레벨 시프터(12)로부터의 데이터를 버퍼링하여, 디지털 계조 데이터로서 DAC(30)에 출력한다.
기준 전압 발생 회로(20)는 계조 전압을 생성하기 위한 다수의 기준 전압을 발생시킨다. 보다 구체적으로는, 이 기준 전압 발생 회로(20)는 다수의 저항 소자가 직렬 접속되는 래더 저항을 갖는다. 그리고, 래더 저항의 전압 분할 단자(기준 전압 발생 단자)에 기준 전압을 발생시킨다.
이 경우, 기준 전압 발생 회로(20)에는 도 5에 도시하는 바와 같은 임피던스 변환 회로(협의적으로는 전압 팔로워 접속의 연산 증폭기)를 포함시키는 것이 바람직하다. 보다 구체적으로는, 기준 전압 발생 회로(20)에 제1, 제2 전압 분할 회로를 포함시키고, 제1 전압 분할 회로에 포함되는 래더 저항의 M개(M ≥2)의 전압 분할 단자로부터의 M개(예를 들면 7개)의 전압을 M개의 임피던스 변환 회로의 입력 단자에 입력한다. 또, 제2 전압 분할 회로에 포함되는 래더 저항의 M개의 전압 분할 단자에 M개의 임피던스 변환 회로의 출력 단자를 접속함과 더불어, 이 래더 저항의 N개(N ≥2 ×M)의 전압 분할 단자인 기준 전압 출력 단자에 N개(예를 들면 64개)의 기준 전압을 출력하도록 한다.
DAC(30)는 기준 전압 발생 회로(20)로부터의 다수의 기준 전압을 이용하여, 버퍼(14)로부터의 디지털 계조 데이터를 아날로그 계조 전압으로 변환한다. 보다 구체적으로는, 디지털 계조 데이터를 디코드하고, 디코드 결과에 기초하여, 다수의 기준 전압의 어느 것을 선택하고, 선택한 기준 전압을 아날로그 계조 전압으로서출력 회로(40)에 출력한다. 이 DAC(30)에 포함되는 디코더는 ROM 등을 이용하여 실현할 수 있다.
출력 회로(40)는 DAC(30)로부터의 아날로그 계조 전압을 데이터 선에 전달하는 회로이다. 보다 구체적으로는, 이 출력 회로(40)에는 DAC(30)의 출력 단자와 데이터 선(S1∼SJ) 사이의 접속의 온 ·오프 제어를 행하는 스위칭 소자(코먼 전압의 극성 반전시에 데이터 선을 하이 임피던스 상태로 설정하기 위한 스위칭 소자)를 포함시킬 수 있다. 또, 출력 회로(40)에는 도 6(b), 도 9에서 설명한 바와 같은 스위칭 소자(MSWR, MSWG, MSWB)(광의적으로는 제1, 제2, 제3 멀티플렉스용 스위칭 소자)를 포함시킬 수 있다.
스위칭 신호 생성 회로(50)는 기준 전압 발생 회로(20), DAC(30), 출력 회로(40)를 갖는 여러 가지 스위칭 소자를 온 ·오프 제어하기 위한 스위칭 신호를 생성한다.
보다 구체적으로는 스위칭 신호 생성 회로(50)는 도 6(b), 도 9에서 설명한 바와 같은 스위칭 소자(DSWR, DSWG, DSWB)(광의적으로는 제1, 제2, 제3 디멀티플렉스용 스위칭 소자)를 온 ·오프 제어하기 위한 스위칭 신호(RSEL, GSEL, BSEL)(광의적으로는 제1, 제2, 제3 디멀티플렉스용 스위칭 신호)를 생성한다.
그리고, 스위칭 신호 생성 회로(50)는 도 8(b)에서 설명한 바와 같이, RSEL, GSEL, BSEL이 액티브로 되는 기간이 오버랩하는 기간이 설정되도록, RSEL, GSEL, BSEL을 생성한다. 이것은 RSEL, GSEL, BSEL이 액티브로 되는 타이밍 및 비액티브로 되는 타이밍(도 8(b)의 TM1∼TM6)을 가변으로 설정하는 회로(레지스터, 카운터,비교 회로 등)를 스위칭 신호 생성 회로(50)에 포함시킴으로써 실현할 수 있다.
한편, RSEL, GSEL, BSEL의 오버랩 기간은 코먼 전압의 극성 반전 타이밍과, 화소 전극으로의 데이터 신호의 기입을 확정하는 타이밍(도 8(b)의 TM2, TM4, TM6의 타이밍) 사이에 설정하는 것이 바람직하다.
또, RSEL, GSEL, BSEL의 오버랩 기간에 있어서, 출력 회로(40)가 소정의 설정 전압을 데이터 선에 출력하는 것이 바람직하다. 이 설정 전압은 코먼 전압의 극성 반전에 의한 데이터 선 전압의 변동을 제자리로 되돌리기 위한 전압이다. 이 설정 전압은 도 9에서 설명한 바와 같은 기준 전압 발생 회로(20)로부터의 기준 전압이어도 되고, 코먼 전압(VCOM)과 동일 위상의 전압(VCOM과 동일한 타이밍에서 액티브로 됨과 동시에 비액티브로 되는 전압)이어도 된다.
6. 출력 회로
도 11(a)에 출력 회로(40)의 구성예를 도시한다.
이 출력 회로(40)는 멀티플렉스용 스위칭 소자(MSWR, MSWG, MSWB)를 포함한다. 이들 스위칭 소자(MSWR, MSWG, MSWB)는 일단이 GOUT 단자(멀티플렉스용 데이터 선 단자)에 접속되고, 타단이 노드(N1, N2, N3)에 접속된다. 그리고, 이들 MSWR, MSWG, MSWB는 스위칭 신호 생성 회로(50)에 의해 생성되는 멀티플렉스용 스위칭 신호(RMUX, GMUX, BMUX)에 의해 온 ·오프 제어된다.
또 출력 회로(40)는 ROUT용(제1 색 성분 출력용), BOUT용(제3 색 성분용 출력)의 스위칭 소자(SWR, SWB)를 포함한다. 이들 스위칭 소자(SWR, SWB)는 일단이 ROUT 단자, BOUT 단자에 접속되고, 타단이 노드(N1, N3)에 접속된다. 그리고, 이들 SWR, SWB는 스위칭 신호 생성 회로(50)에 의해 생성되는 스위칭 신호(SR, SB)에 의해 온 ·오프 제어된다. 또한, GOUT용(제2 색 성분 출력용)의 스위칭 소자는 멀티플렉스용 스위칭 소자(MSWG)에 의해 겸용된다.
스위칭 소자(SWR, MSWG, SWB)는 도 6(a)에 도시하는 바와 같은 아몰퍼스 실리콘 TFT 패널을 사용하는 경우에 이용된다. 다시 말해, 아몰퍼스 실리콘 TFT 패널을 이용하는 경우에는, 데이터 신호의 멀티플렉스 처리는 불필요해지기 때문에, 멀티플렉스용 스위칭 소자(MSWR, MSWB)는 항상 오프로 된다. 그리고, 스위칭 소자(SWR, MSWG, SWB)가 온 ·오프 제어되어, R용, G용, B용 데이터 신호(계조 전압)가 ROUT, GOUT, BOUT 단자(R용, G용, B용 데이터 선)를 통하여, 아몰퍼스 실리콘 TFT 패널에 공급된다.
출력 회로(40)는 스위칭 소자(PTSWR, PTSWG, PTSWB)(광의적으로는 제1, 제2, 제3 전압 인가용 스위칭 소자)를 포함한다. 이들 스위칭 소자(PTSWR, PTSWG, PTSWB)는 일단이 노드(N1, N2, N3)에 접속되고, 타단이 논리 회로(62, 64, 66)의 출력에 접속된다. 이들 PTSWR, PTSWG, PTSWB는 스위칭 신호 생성 회로(50)에 의해 생성되는 스위칭 신호(SPT)에 의해 온 ·오프 제어된다.
논리 회로(62, 64, 66)에는 신호(SCOM, PT, XD5, COL8)가 입력된다. 여기서, 신호(SCOM)는 코먼 전압(VCOM)과 동일 위상의 전압의 신호(VCOM과 동일한 타이밍에서 액티브, 비액티브로 되는 신호)이다. 신호(PT)는 파셜 모드(부분 표시)시에 액티브로 되는 신호이다. 신호(XD5)는 디지털 계조 데이터의 최상위 비트 신호이다. 신호(COL8)는 8색 컬러 모드시에 액티브로 되는 신호이다.
예를 들면 파셜 모드시에 신호(PT)가 액티브(H 레벨)로 되고, 신호(SCOM)의 전압이 논리 회로(62, 64, 66)로부터 스위칭 소자(PTSWR, PTSWG, PTSWB)를 통하여, 데이터 선(ROUT, GOUT, BOUT)에 전달되도록 된다. 이에 의해, 데이터 선에 연결되는 화소가 비표시 상태로 되고, 파셜 표시(파셜 비표시 에어리어)를 실현할 수 있다. 또, 이들 스위칭 소자(PTSWR, PTSWG, PTSWB)를 이용하여, 후술하는 바와 같이, RSEL, GSEL, BSEL의 오버랩 기간에 있어서, 소정의 설정 전압(코먼 전압과 동일 위상의 전압)을 데이터 선에 인가하는 것도 가능해진다.
또, 8색 컬러 모드시에는 신호(COL8)가 액티브(H 레벨)로 되고, 신호(XD5)가 논리 회로(62, 64, 66)로부터 스위칭 소자(PTSWR, PTSWG, PTSWB)를 통하여 데이터 선에 전달되도록 된다. 이에 의해, 8색 컬러에 의한 표시를 실현할 수 있다.
출력 회로(40)는 스위칭 소자(DACSWR, DACSWG, DACSWB)를 포함한다. 이들 스위칭 소자(DACSWR, DACSWG, DACSWB)는 일단이 노드(N1, N2, N3)에 접속되고, 타단이 DAC(30)의 R용, G용, B용 아날로그 계조 전압 출력 단자에 접속된다. 이들 DACSWR, DACSWG, DACSWB는 스위칭 신호 생성 회로(50)에 의해 생성되는 스위칭 신호(SDAC)에 의해 온 ·오프 제어된다.
예를 들면, 스위칭 소자(PTSWR, PTSWG, PTSWB)가 온이 될 때에, 스위칭 소자(DACSWR, DACSWG, DACSWB)를 오프로 함으로써, 이들 스위칭 소자의 출력이 충돌하는 사태를 방지할 수 있다.
또, 코먼 전압의 극성 반전 타이밍에 있어서 DACSWR, DACSWG, DACSWB(혹은 SWR, MSWG, SWB)를 오프로 함으로써, 도 12에 도시하는 바와 같이, VCOM의 극성 반전 타이밍을 포함하는 소정의 기간에 있어서, 데이터 선을 하이 임피던스 상태로 설정할 수 있다. 이렇게 하면, 대향 전압(VCOM)의 극성 반전에 의해 구동 회로의 출력 단자측에 유입되어 오는 전하를 전원측으로 되돌리는 것이 가능해져, 저소비 전력화를 실현할 수 있다.
한편, 본 실시 형태에서 설명하는 스위칭 소자는 도 11(b)에 도시하는 바와 같은 N형 트랜지스터나 P형 트랜지스터로 실현해도 되고, 도 11(c)에 도시하는 바와 같은 트랜스퍼 게이트(N형 트랜지스터와 P형 트랜지스터의 드레인 영역 및 소스 영역을 서로 접속함으로써 구성되는 게이트)에 의해 실현해도 된다.
7. 스위칭 신호 생성 회로
덧붙여, 본 실시 형태에서는 도 11(a)에 도시하는 바와 같이, 표시 패널에 디멀티플렉스용 스위칭 소자(DSWR, DSWG, DSWB)가 설치되어 있다. 이들 스위칭 소자(DSWR, DSWG, DSWB)는 일단이 데이터 선(S)에 접속되고, 타단이 R, G, B용(광의적으로는 제1, 제2, 제3 색 성분용) 각 화소에 접속되어 있다. 다시 말해, TFT(화소용 스위칭 소자)를 통하여 R, G, B용 화소 전극(도 9의 PE-R, PE-G, PE-B)에 접속되어 있다. 그리고, 이들 DSWR, DSWG, DSWB는 스위칭 신호 생성 회로(50)에 의해 생성되는 디멀티플렉스용 스위칭 신호(RSEL, GSEL, BSEL)에 의해 온 ·오프 제어된다.
도 13에 RSEL, GSEL, BSEL 등의 각종 신호의 타이밍 파형예를 도시한다.
도 13에서는 VCOM의 극성 반전 타이밍(수평 주사 기간의 개시 타이밍)으로부터 RSEL, GSEL, BSEL이 액티브로 되기까지의 기간(T1, T3, T5)과, RSEL, GSEL,BSEL이 액티브로 된 후 비액티브로 되기까지의 기간(T2, T4, T6)을 가변 설정할 수 있다. 또, RSEL, GSEL, BSEL이 비액티브로 된 후, RMUX, GMUX, BMUX가 비액티브로 되기까지의 기간(T9)이나, RMUX, GMUX가 비액티브로 된 후 GMUX, BMUX가 액티브로 되기까지의 기간(T10)도 가변 설정할 수 있다. 한편, RMUX는 RSEL과 동일한 타이밍에서 액티브로 된다.
이렇게 기간(T1∼T6)을 가변으로 설정함으로써, 도 13의 H1에 도시하는 바와 같이, RSEL, GSEL, BSEL의 액티브 기간이 오버랩하는 기간을 설정할 수 있도록 된다.
도 14에 신호의 타이밍 파형의 다른 예를 나타낸다.
도 14에서는 도 13의 T1∼T6, T9, T10에 덧붙여, VCOM의 극성 반전 타이밍부터 스위칭 신호(SPT)가 액티브로 되기까지의 기간(T7)과, SPT가 액티브로 된 후 비액티브로 되기까지의 기간(T8)을 가변 설정할 수 있다.
그리고, 도 14의 I1에 도시하는 바와 같이, 스위칭 신호(SPT)가 액티브로 되면, 도 11(a)에 도시하는 전압 인가용 스위칭 소자(PTSWR, PTSWG, PTSWB)가 온으로 된다. 그리고, 스위칭 신호(SPT)가 액티브로 되는 기간에 있어서, 도 14의 I2에 도시하는 바와 같이 파셜 모드 신호(PT)도 액티브로 되어 있다. 이에 의해, 노드(N1, N2, N3)에 대하여, 신호(SCOM)의 전압(VCOM과 동일 위상의 전압)이 인가되도록 된다. 그리고, 이 기간에 있어서, 도 14의 I3∼I8에 도시하는 바와 같이, 스위칭 신호(RSEL, GSEL, BSEL, RMUX, GMUX, BMUX)도 액티브로 되어 있고, 이에 의해, 도 11(a)의 스위칭 소자(DSWR, DSWG, DSWB, MSWR, MSWG, MSWB)도 온으로 된다.이 결과, R용, G용, B용의 모든 화소 전극에 대하여, SCOM의 전압(VCOM과 동일 위상의 전압)이 인가되도록 되고, VCOM의 극성 반전에 의해 변동한 화소 전극 전압을 SCOM의 전압으로 설정할 수 있도록 된다.
또한, 본 실시 형태에서는 도 13의 H1, 도 14의 I9에 도시하는 바와 같이, RSEL, GSEL, BSEL이 액티브로 되는 기간의 오버랩 기간이 코먼 전압(VCOM)의 극성 반전 타이밍과, 화소 전극으로의 데이터 신호의 기입을 확정하는 타이밍(RSEL, GSEL, BSEL이 비액티브로 되는 타이밍) 사이에 설정되어 있다.
도 15에, 도 13, 도 14에 도시하는 스위칭 신호(RSEL, GSEL, BSEL)를 생성하는 스위칭 신호 생성 회로(50)의 구성예를 도시한다.
카운터(70)는 이의 클록 단자에 신호(DCLK)(도트 클록)가 입력되고, 리셋 단자에 신호(RES)가 입력된다. 여기서 DCLK은 기간을 카운트하기 위한 클록 신호이고, 신호(RES)는 VCOM의 극성 반전 타이밍에서 액티브로 되는 펄스 신호이다.
레지스터(REG1∼REG8)는 도 13, 도 14의 기간(T1∼T8)을 설정하기 위한 레지스터이다. 이들 레지스터(REG1∼REG8)에의 기간(T1∼T8)의 설정은 도 1에 도시하는 컨트롤러(540)나, 외부에 설치된 CPU(처리부)에 의해 행할 수 있다.
비교 회로(COMP1∼COMP8)는 이의 제1 입력 단자(A)에 카운터(70)의 출력(카운트 값)이 입력되고, 제2 입력 단자(B)에 레지스터(REG1∼REG8)의 출력(T1∼T8)이 입력되어, 이들 입력 값을 비교한다. 그리고, 비교 회로(COMP1∼COMP8)의 출력(CQ)은 카운터(70)의 출력(카운트 값)과 레지스터(REG1∼REG8)의 출력(T1∼T8)이 일치했을 때에 액티브로 된다.
RS형 플립플롭(RS1∼RS4)은 이의 세트 단자(S)에 비교 회로(COMP1, COMP3, COMP5, COMP7)의 출력(CQ)이 입력되고, 리셋 단자(R)에 비교 회로(COMP2, COMP4, COMP6, COMP8)의 출력(CQ)이 입력된다. 그리고 RS형 플립플롭(RS1∼RS4)의 출력(RQ)은 세트 단자(S)의 입력이 액티브로 됐을 때에 액티브(H 레벨)로 되고, 리셋 단자(R)의 입력이 액티브로 됐을 때에 비액티브(L 레벨)로 된다.
OR(논리 합) 회로(72, 74, 76)는 이의 제1 입력 단자에 RS 플립플롭(RS1, RS2, RS3)의 출력(RQ)이 입력되고, 제2 입력 단자에 RS 플립플롭(RS4)의 출력(RQ)이 입력되어, 스위칭 신호(RSEL, GSEL, BSEL)를 출력한다.
스위칭 신호 생성 회로(50)에 도 15에 도시하는 바와 같은 회로를 설치함으로써, RSEL, GSEL, BSEL(제1, 제2, 제3 디멀티플렉스용 스위칭 신호)이 액티브로 되는 타이밍이나 비액티브로 되는 타이밍을 가변으로 설정할 수 있도록 된다.
도 16, 도 17에 신호의 타이밍 파형의 다른 예를 나타낸다.
도 16, 도 17에서는 GSEL, BSEL이 비액티브로 되는 타이밍이 GMUX, BMUX가 액티브로 된 후부터 GSEL, BSEL이 비액티브로 되기까지의 기간(T4, T6)에 의해 설정되어 있다. 한편, 도 16에서는 RSEL, GSEL, BSEL이 동일한 타이밍에서 액티브로 되도록 설정되어 있다. 이렇게 함으로써, 도 13에서 필요했던 기간(T3, T5)의 설정이 불필요해져, 도 5의 레지스터(REG3, REG5)를 생략할 수 있게 된다.
8. 기준 전압 발생 회로
도 18에 기준 전압 발생 회로(20)의 구성예를 도시한다.
이 기준 전압 발생 회로(20)는 이의 7개의 전압 분할 단자(광의적으로는 M개의 전압 분할 단자)에 전압(V0', V4', V13', V31', V50', V59', V63')(광의적으로는 M개의 전압)을 출력하는 제1 전압 분할 회로(80)를 포함한다.
또 기준 전압 발생 회로(20)는 제1 전압 분할 회로로부터의 전압(V0', V4', V13', V31', V50', V59', V63')이 각 입력 단자에 입력되는 전압 팔로워 접속의 연산 증폭기(OP1, OP2, OP3, OP4, OP5, OP6, OP7)(광의적으로는 M개의 임피던스 변환 회로)를 포함한다. 이들 연산 증폭기(OP1∼OP7)는 기준 전압(GV0∼GV63)을 생성하기 위한 전압(V0, V4, V13, V31, V50, V59, V63)을 출력 단자에 출력한다.
또 기준 전압 발생 회로(20)는 이의 7개의 전압 분할 단자(광의적으로는 M개의 전압 분할 단자)에 연산 증폭기(OP1∼OP7)의 출력 단자가 접속되고, 64개의 전압 분할 단자(광의적으로는 N개의 전압 분할 단자)인 기준 전압 출력 단자에 기준 전압을 출력하는 제2 전압 분할 회로(90)를 포함한다.
한편, 도 19에 도시하는 바와 같이, 기준 전압 발생 회로(20)에 제1 전압 분할 회로(80)를 설치하는 한편, 제2 전압 분할 회로(90)를 설치하지 않는 구성으로 해도 된다.
다시 말해, 도 19에서는 제1 전압 분할 회로(80)가 전압(V0'∼V63')을 전압 분할 단자에 출력한다. 그리고, 연산 증폭기(OP1∼OP64)(임피던스 변환 회로)의 입력 단자에는 이들 전압(V0'∼V63')이 입력된다. 그리고, 연산 증폭기(OP1∼OP64)는 기준 전압 출력 단자에 기준 전압(GV0∼GV63)을 출력한다.
도 20에 제1 전압 분할 회로(80)의 구성예를 도시한다.
이 제1 전압 분할 회로(80)는 다수의 저항 소자(R1∼R12)가 전원(VDDR, VSS)사이에 직렬 접속되는 래더 저항(82)을 갖는다. 그리고, 이 래더 저항(82)의 전압 분할 단자(VT11∼VT17)에 전압(V0', V4', V13', V31', V50', V59', V63')을 출력한다.
한편, 도 20에 있어서, 전압 분할 단자(VT12∼VT16)는 저항(R2∼R10)의 각 8개의 탭에서 임의의 탭을 선택할 수 있는 전압 분할 단자이다. 어느 탭을 이용하는가는, 레지스터(4비트)의 설정에 의해 선택할 수 있다. 그리고, 어느 탭을 선택하는가에 따라, 여러 가지 γ보정 특성을 얻을 수 있다.
도 21에 제1 전압 분할 회로(80)의 다른 구성예를 도시한다.
도 21의 제1 전압 분할 회로(80)는 저항 소자(RP1∼RP12)가 직렬 접속되는 양극성용 래더 저항(84)과, 저항 소자(RM1∼RM12)가 직렬 접속되는 음극성용 래더 저항(86)을 갖는다.
그리고, 양극성용 래더 저항(84)은 코먼 전압(VCOM)이 양극성으로 되는 기간(도 2의 기간(T1))에 사용된다. 한편, 음극성용 래더 저항(86)은 VCOM이 음극성으로 되는 기간(도 2의 기간(T2))에 사용된다.
보다 구체적으로는, VCOM의 양극 기간에 있어서는, 스위칭 소자(SWP)가 온으로 되고, 스위칭 소자(SWM)가 오프로 된다. 또, VDDR에는 양극성 전압이 부여된다. 그리고, 스위칭 소자(SWPM2∼SWPM7)가 양극성용 래더 저항(84)의 전압 분할 단자(VTP12∼VTP17)와 연산 증폭기(OP1∼OP7)의 입력 단자를 접속한다.
한편, VCOM의 음극 기간에 있어서는, 스위칭 소자(SWM)가 온으로 되고, 스위칭 소자(SWP)가 오프로 된다. 또, VDDR에는 음극성 전압이 부여된다. 그리고, 스위칭 소자(SWPM2∼SWPM7)가 음극성용 래더 저항(86)의 전압 분할 단자(VTM12∼VTM17)와 연산 증폭기(OP1∼OP7)의 입력 단자를 접속한다.
일반적으로, VCOM의 양극 기간과 음극 기간에서는 γ보정 특성(계조 특성)이 비대칭으로 된다. 그리고, 이렇게 γ보정 특성이 비대칭으로 되는 경우에도, 도 21과 같이 양극성용, 음극성용 래더 저항(84, 86)을 설치하면, VCOM의 양극 기간, 음극 기간의 각 기간에 최적인 γ보정을 행하는 것이 가능해진다.
도 22에 제2 전압 분할 회로(90)의 구성예를 도시한다.
이 제2 전압 분할 회로(90)는 다수의 저항 소자(R21∼R26)가 직렬 접속되는 래더 저항(92)을 갖는다. 그리고, 이 래더 저항(92)의 전압 분할 단자(VTR0, VTR4, VTR13, VTR31, VTR50, VTR59, VTR63)(광의적으로는 M개의 전압 분할 단자)에는 연산 증폭기(OP1∼OP7)의 출력 단자가 접속된다. 또, 이 래더 저항(92)의 전압 분할 단자(VTR0∼VTR63)(광의적으로는 N개의 전압 분할 단자)인 기준 전압 출력 단자에 기준 전압(GV0∼GV63)을 출력한다.
또한, 전압 분할 단자(VTR[1:3], VTR[5:12] ···)는 도 23에 도시하는 바와 같이, 저항 소자(R21, R22 ····)를 추가로 저항 분할함으로써 얻어지는 단자이다.
도 22에 도시하는 구성의 제2 전압 분할 회로(90)에 따르면, 임피던스 변환 기능을 갖는 연산 증폭기(OP1∼OP7)를 이용하여, 기준 전압(GV0∼GV63)을 공급할 수 있다. 따라서, 전압 분할 단자(VTR0∼VTR63)에서의 출력 임피던스를 낮게 할 수 있다. 이 결과, 도 9와 같이 출력 회로(40)에 연산 증폭기를 설치하지 않는 구성의 경우에도, 비교적 단시간에 데이터 선 전압(화소 전극 전압)을 소망의 계조 전압으로 설정하는 것이 용이해진다.
도 24에 제2 전압 분할 회로(90)의 다른 구성예를 도시한다.
이 제2 전압 분할 회로(90)는 저항 소자(RL21∼RL26)가 직렬 접속되는 저저항(예를 들면 10KΩ)의 제1 래더 저항(94)과, 저항 소자(RH21∼RH26)가 직렬 접속되는 고저항(예를 들면 20KΩ)의 제2 래더 저항(96)을 포함한다.
또 제2 전압 분할 회로(90)는 제1 저항 전환용 스위칭부(100)를 포함한다. 이 제1 저항 전환용 스위칭부(100)는 제1 래더 저항(94)의 7개(광의적으로는 M개)의 전압 분할 단자(VTL0, VTL4, VTL13, VTL31, VTL50, VTL59, VTL63)와, 제2 래더 저항(96)의 7개(광의적으로는 M개)의 전압 분할 단자(VTH0, VTH4, VTH13, VTH31, VTH50, VTH59, VTH63) 중 어느 것을 연산 증폭기(OP1∼OP7)(임피던스 변환 회로)의 출력 단자에 접속하는 스위칭 소자 그룹을 포함한다.
또 제2 전압 분할 회로(90)는 제2 저항 전환용 스위칭부(102)를 포함한다. 이 제2 저항 전환용 스위칭부(102)는 제1 래더 저항(94)의 64개(광의적으로는 N개)의 전압 분할 단자(VTL0∼VTL63)와, 제2 래더 저항(96)의 64개(광의적으로는 N개)의 전압 분할 단자(VTH0∼VTH63) 중 어느 것을 64개(광의적으로는 N개)의 기준 전압(GV0∼GV63)의 출력 단자에 접속하는 스위칭 소자 그룹을 포함한다.
한편, 제1, 제2 저항 전환용 스위칭부(100, 102)는 연산 증폭기(OP1, OP7)의 출력 단자를 기준 전압(GV0, GV63)의 출력 단자에 직접 접속하기 위한 스위칭 소자도 포함한다.
또, 도 24의 스위칭 소자(SWRL)는 저저항의 제1 래더 저항(94)을 사용할 때에 온으로 되고, 고저항의 제2 래더 저항(96)을 사용할 때에 오프로 된다. 한편, 스위칭 소자(SWRH)는 고저항의 제2 래더 저항(96)을 사용할 때에 온으로 되고, 저저항의 제1 래더 저항(94)을 사용할 때에 오프로 된다. 이들 스위칭 소자(SWRL, SWRH)를 설치함으로써, 허비되는 전류가 제1, 제2 래더 저항(94, 96)에 흐르는 것을 방지할 수 있어, 저소비 전력화를 도모할 수 있다.
또, 도 24의 스위칭 소자(SWVSS)는 연산 증폭기(OP7)의 출력(V63)을 기준 전압(GV63)으로서 사용하지 않고, 전원(VSS)의 전압을 기준 전압(GV63)으로서 사용하는 경우에 온으로 된다.
도 24에 도시하는 바와 같은 저저항의 제1 래더 저항(94)과 고저항의 제2 래더 저항(96)을 설치하고, 상황에 따라서 제1, 제2 래더 저항(94, 96)을 전환하여 사용함으로써, 구동 능력의 향상과 저소비 전력화를 양립시킬 수 있도록 된다.
예를 들면 도 25에서는 RSEL, GSEL, BSEL의 액티브 기간의 오버랩 기간(오버랩 기간의 전반)에 있어서, 저저항의 제1 래더 저항(94)을 사용하고 있다. 한편, 오버랩 기간의 후반 및 오버랩 기간 종료 후의 기간에 있어서는, 고저항의 제2 래더 저항(96)을 사용한다. 달리 말하자면, 구동 기간(예를 들면 VCOM의 극성 반전 타이밍 사이의 기간)의 전반 기간에서는 저저항의 제1 래더 저항(94)을 사용하고, 구동 기간의 후반 기간에서는 고저항의 제2 래더 저항(96)을 사용한다.
보다 구체적으로는, 오버랩 기간(구동 기간의 전반 기간)에 있어서는, 제1 저항 전환용 스위칭부(100)가 저저항의 제1 래더 저항(94)의 7개의 전압 분할단자(VTL0, VTL4, VTL13, VTL31, VTL50, VTL59, VTL63)를 연산 증폭기(OP1∼OP7)의 출력 단자에 접속한다. 또, 제2 저항 전환용 스위칭부(102)가 제1 래더 저항(94)의 64개의 전압 분할 단자(VTL0∼VTL63)를 기준 전압(GV0∼GV63)의 출력 단자에 접속한다.
한편, 오버랩 기간의 후반 기간 및 오버랩 기간 종료 후의 기간(구동 기간의 후반 기간)에 있어서는, 제2 저항 전환용 스위칭부(102)가 고저항의 제2 래더 저항(96)의 7개의 전압 분할 단자(VTH0, VTH4, VTH13, VTH31, VTH50, VTH59, VTH63)를 연산 증폭기(OP1∼OP7)의 출력 단자에 접속한다. 또, 제2 저항 전환용 스위칭부(102)가 제2 래더 저항(96)의 64개의 전압 분할 단자(VTH0∼VTH63)를 기준 전압(GV0∼GV63)의 출력 단자에 접속한다.
저저항의 제1 래더 저항(94)을 사용하면, 기준 전압 출력 단자의 출력 임피던스를 낮게 할 수 있다는 이점이 있는 반면, 래더 저항에 정상적으로 흐르는 전류가 증가한다는 불리한 점이 있다. 한편, 고저항의 제2 래더 저항(96)을 사용하면, 래더 저항에 정상적으로 흐르는 전류를 감소할 수 있다는 이점이 있는 반면, 기준 전압 출력 단자의 출력 임피던스가 높아진다는 불리한 점이 있다.
도 25에 도시하는 바와 같이, 제1, 제2 래더 저항(94, 96)을 전환하여 사용하도록 하면, 래더 저항에 흐르는 전류를 최소한으로 억제하면서, 기준 전압 출력 단자의 출력 임피던스를 될 수 있는 한 낮게 하는 것이 가능해진다.
한편, 도 26에 제1, 제2 래더 저항(94, 96)의 전환 수법의 다른 예를 도시한다. 도 26에서는 RSEL, GSEL, BSEL이 액티브로 되는 기간의 전반 기간에 있어서는, 저저항의 제1 래더 저항(94)을 사용하고, 액티브 기간의 후반 기간에 있어서는, 고저항의 제2 래더 저항(96)을 사용하고 있다. 전반 기간에 있어서 저저항의 제1 래더 저항(94)을 사용함으로써, 데이터 선 전압(화소 전극 전압)을 소망의 설정 전압(계조 전압)에 단시간에 가깝게 할 수 있다. 그리고, 후반 기간에 있어서 고저항의 제2 래더 저항(96)을 사용함으로써, 래더 저항에 흐르는 전류를 감소시킬 수 있어, 소비 전류를 저감할 수 있다.
한편, 본 발명은 본 실시 형태에 한정되지 않고, 본 발명의 요지의 범위 내에서 여러 가지 변형 실시가 가능하다.
예를 들면, 본 실시 형태에서는 TFT를 이용한 액티브 매트릭스형 액정 장치에 본 발명의 구동 회로를 적용하는 경우에 대하여 설명했지만, 본 발명은 이것에 한정되지 않는다. 예를 들면, 액티브 매트릭스형 액정 장치 이외의 액정 장치에 본 발명의 구동 회로를 적용하거나, 일렉트로루미네선스(EL) 장치, 유기 EL 장치, 플라즈마 디스플레이 장치 등의 전기 광학 장치에 본 발명의 구동 회로를 적용하는 것도 가능하다.
또, 구동 회로의 구성도 도 10∼도 24에서 설명한 구성에 한정되지 않고, 이들과 균등한 여러 가지 구성을 채용할 수 있다.
또, 본 발명은 주사 라인 반전 구동에 한정되지 않고, 다른 반전 구동 방식을 채용하는 경우에도 적용 가능하다.
또, 명세서 중의 기재에 있어서 광의의 용어(임피던스 변환 회로, 화소용 스위칭 소자, 전기 광학 물질, 전기 광학 장치, 제1, 제2, 제3 색 성분, 제1, 제2,제3 디멀티플렉스용 스위칭 소자, 제1, 제2, 제3 디멀티플렉스용 스위칭 신호, 제1, 제2, 제3 멀티플렉스용 스위칭 소자, 제1, 제2, 제3 멀티플렉스용 스위칭 신호 등)로서 인용된 용어(연산 증폭기, TFT, 액정 소자, 액정 장치, R, G, B, DSWR, DSWG, DSWB, RSEL, GSEL, BSEL, MSWR, MSWG, MSWB, RMUX, GMUX, BMUX 등)는 명세서 중의 다른 기재에 있어서도 광의의 용어로 치환할 수 있다.
또, 본 발명 중 종속 청구항에 관한 발명에 있어서는, 종속 청구항의 구성 요건의 일부를 생략하는 구성으로 할 수도 있다. 또, 본 발명의 1의 독립 청구항에 관한 발명의 요부를 다른 독립 청구항에 종속시킬 수도 있다.
저소비 전력으로 표시 패널을 구동할 수 있는 구동 회로, 이것을 포함하는 전기 광학 장치 및 구동 방법을 제공할 수 있다.

Claims (16)

  1. 다수의 화소와, 다수의 주사선과, 각 데이터 선이 제1, 제2, 제3 색 성분용의 데이터 신호를 다중화하여 전달하는 다수의 데이터 선과, 일단이 각 데이터 선에 접속되고 타단이 제1, 제2, 제3 색 성분용의 각 화소에 접속되는 다수의 제1, 제2, 제3 디멀티플렉스용 스위칭 소자를 갖는 표시 패널을 구동하기 위한 구동 회로에 있어서,
    상기 제1, 제2, 제3 디멀티플렉스용 스위칭 소자를 온 ·오프 제어하기 위한 제1, 제2, 제3 디멀티플렉스용 스위칭 신호를 생성하는 스위칭 신호 생성 회로를 포함하고,
    상기 스위칭 신호 생성 회로가,
    제1, 제2, 제3 디멀티플렉스용 스위칭 신호가 액티브로 되는 기간에 오버랩 기간이 설정되도록, 제1, 제2, 제3 디멀티플렉스용 스위칭 신호를 생성하는 것을 특징으로 하는 구동 회로.
  2. 제1항에 있어서,
    상기 스위칭 신호 생성 회로가,
    표시 패널의 각 화소를 갖는 화소 전극과 전기 광학 물질을 개재해서 대향하는 대향 전극의 전압이 극성 반전하는 타이밍과 상기 화소 전극으로의 데이터 신호의 기입을 확정하는 타이밍과의 사이에, 상기 오버랩 기간이 설정되도록, 제1,제2, 제3 디멀티플렉스용 스위칭 신호를 생성하는 것을 특징으로 하는 구동 회로.
  3. 제1항 또는 제2항에 있어서,
    다수의 기준 전압을 발생시키는 기준 전압 발생 회로와,
    발생된 다수의 기준 전압을 이용하여, 디지털 계조 데이터를 아날로그 계조 전압으로 변환하는 디지털/아날로그 변환 회로와,
    디지털/아날로그 변환 회로로부터의 아날로그 계조 전압을 데이터 선에 출력하는 출력 회로를 포함하고,
    상기 출력 회로가,
    상기 오버랩 기간에 있어서, 소정의 설정 전압을 데이터 선에 출력하는 것을 특징으로 하는 구동 회로.
  4. 제3항에 있어서,
    상기 출력 회로가,
    일단이 데이터 선에 접속되고, 타단에 디지털/아날로그 변환 회로로부터의 제1, 제2, 제3 색 성분용의 아날로그 계조 전압이 입력되는 제1, 제2, 제3 멀티플렉스용 스위칭 소자를 포함하고,
    상기 스위칭 신호 생성 회로가,
    제1, 제2, 제3 멀티플렉스용 스위칭 소자를 온 ·오프 제어하는 제1, 제2, 제3 멀티플렉스용 스위칭 신호를 생성함과 더불어, 제1, 제2, 제3 멀티플렉스용 스위칭 신호의 적어도 1개를 상기 오버랩 기간에 있어서 액티브로 하는 것을 특징으로 하는 구동 회로.
  5. 제3항에 있어서,
    상기 출력 회로가,
    표시 패널의 각 화소를 갖는 화소 전극과 전기 광학 물질을 개재해서 대향하는 대향 전극의 전압과 동일 위상의 전압을 상기 오버랩 기간에 있어서 데이터 선에 출력하는 것을 특징으로 하는 구동 회로.
  6. 제5항에 있어서,
    상기 출력 회로가,
    일단이 데이터 선에 접속되고, 타단에 디지털/아날로그 변환 회로로부터의 제1, 제2, 제3 색 성분용의 아날로그 계조 전압이 입력되는 제1, 제2, 제3 멀티플렉스용 스위칭 소자와,
    일단에 대향 전극의 전압과 동일 위상의 전압이 입력되고, 타단에 상기 제1, 제2, 제3 멀티플렉스용 스위칭 소자의 타단이 접속되는 제1, 제2, 제3 전압 인가용 스위칭 소자를 포함하는 것을 특징으로 하는 구동 회로.
  7. 제1항 또는 제2항에 있어서,
    다수의 기준 전압을 발생시키는 기준 전압 발생 회로와,
    발생된 다수의 기준 전압을 이용하여, 디지털 계조 데이터를 아날로그 계조 전압으로 변환하는 디지털/아날로그 변환 회로와,
    디지털/아날로그 변환 회로로부터의 아날로그 계조 전압을 데이터 선에 출력하는 출력 회로를 포함하고,
    상기 기준 전압 발생 회로가,
    다수의 저항 소자가 직렬 접속되는 래더 저항을 가지며, 이 래더 저항의 M개(M ≥2)의 전압 분할 단자에 M개의 전압을 출력하는 제1 전압 분할 회로와,
    상기 제1 전압 분할 회로로부터의 M개의 각 전압이 각 입력 단자에 입력되고, 기준 전압을 생성하기 위한 각 전압을 각 출력 단자에 출력하는 M개의 임피던스 변환 회로를 포함하는 것을 특징으로 하는 구동 회로.
  8. 제7항에 있어서,
    상기 기준 전압 발생 회로가,
    다수의 저항 소자가 직렬 접속되는 래더 저항을 가지며, 이 래더 저항의 M개의 전압 분할 단자에 M개의 상기 임피던스 변환 회로의 출력 단자가 접속되고, 상기 래더 저항의 N개(N ≥2 ×M)의 전압 분할 단자인 기준 전압 출력 단자에 기준 전압을 출력하는 제2 전압 분할 회로를 포함하는 것을 특징으로 하는 구동 회로.
  9. 제8항에 있어서,
    상기 제2 전압 분할 회로가,
    저저항의 제1 래더 저항과,
    고저항의 제2 래더 저항과,
    저저항의 상기 제1 래더 저항의 M개의 전압 분할 단자와 고저항의 상기 제2 래더 저항의 M개의 전압 분할 단자 중 어느 것을 M개의 상기 임피던스 변환 회로의 출력 단자에 접속하는 제1 저항 전환용 스위칭부와,
    저저항의 상기 제1 래더 저항의 N개의 전압 분할 단자와 고저항의 상기 제2 래더 저항의 N개의 전압 분할 단자 중 어느 것을 N개의 기준 전압 출력 단자에 접속하는 제2 저항 전환용 스위칭부를 포함하는 것을 특징으로 하는 구동 회로.
  10. 제9항에 있어서,
    상기 제1 저항 전환용 스위칭부가,
    상기 오버랩 기간에 있어서, 저저항의 제1 래더 저항의 M개의 전압 분할 단자를 M개의 상기 임피던스 변환 회로의 출력 단자에 접속하고,
    상기 제2 저항 전환용 스위칭부가,
    상기 오버랩 기간에 있어서, 저저항의 제1 래더 저항의 N개의 전압 분할 단자를 N개의 기준 전압 출력 단자에 접속하는 것을 특징으로 하는 구동 회로.
  11. 제1항 또는 제2항에 있어서,
    상기 스위칭 신호 생성 회로가,
    상기 제1 디멀티플렉스용 스위칭 신호가 액티브로 되는 타이밍 및 비액티브로 되는 타이밍과, 상기 제2 디멀티플렉스용 스위칭 신호가 액티브로 되는 타이밍 및 비액티브로 되는 타이밍과, 상기 제3 디멀티플렉스용 스위칭 신호가 액티브로 되는 타이밍 및 비액티브로 되는 타이밍을 가변으로 설정하는 회로를 포함하는 것을 특징으로 하는 구동 회로.
  12. 다수의 화소와, 다수의 주사선과, 다수의 데이터 선을 갖는 표시 패널을 구동하기 위한 구동 회로에 있어서,
    다수의 기준 전압을 발생시키는 기준 전압 발생 회로와,
    발생된 다수의 기준 전압을 이용하여, 디지털 계조 데이터를 아날로그 계조 전압으로 변환하는 디지털/아날로그 변환 회로와,
    디지털/아날로그 변환 회로로부터의 아날로그 계조 전압을 데이터 선에 출력하는 출력 회로를 포함하고,
    상기 기준 전압 발생 회로가,
    다수의 저항 소자가 직렬 접속되는 래더 저항을 가지며, 이 래더 저항의 M개(M은 2 이상의 정수)의 전압 분할 단자에 M개의 전압을 출력하는 제1 전압 분할 회로와,
    상기 제1 전압 분할 회로로부터의 M개의 각 전압이 각 입력 단자에 입력되고, 기준 전압을 생성하기 위한 각 전압을 각 출력 단자에 출력하는 M개의 임피던스 변환 회로와,
    다수의 저항 소자가 직렬 접속되는 래더 저항을 가지며, 이 래더 저항의 M개의 전압 분할 단자에 M개의 상기 임피던스 변환 회로의 출력 단자가 접속되고, 래더 저항의 N개(N ≥2 ×M)의 전압 분할 단자인 기준 전압 출력 단자에 기준 전압을 출력하는 제2 전압 분할 회로를 포함하는 것을 특징으로 하는 구동 회로.
  13. 다수의 화소와, 다수의 주사선과, 각 데이터 선이 제1, 제2, 제3 색 성분용의 데이터 신호를 다중화하여 전달하는 다수의 데이터 선과, 일단이 각 데이터 선에 접속되고 타단이 제1, 제2, 제3 색 성분용의 각 화소에 접속되는 다수의 제1, 제2, 제3 디멀티플렉스용 스위칭 소자를 갖는 표시 패널을 구동하기 위한 구동 회로에 있어서,
    상기 제1, 제2, 제3 디멀티플렉스용 스위칭 소자를 온 ·오프 제어하기 위한 제1, 제2, 제3 디멀티플렉스용 스위칭 신호를 생성하는 스위칭 신호 생성 회로를 포함하고,
    상기 스위칭 신호 생성 회로가,
    상기 제1 디멀티플렉스용 스위칭 신호가 액티브로 되는 타이밍 및 비액티브로 되는 타이밍과, 상기 제2 디멀티플렉스용 스위칭 신호가 액티브로 되는 타이밍 및 비액티브로 되는 타이밍과, 상기 제3 디멀티플렉스용 스위칭 신호가 액티브로 되는 타이밍 및 비액티브로 되는 타이밍을 가변으로 설정하는 회로를 포함하는 것을 특징으로 하는 구동 회로.
  14. 제1항, 제2항, 제12항, 제13항 중 어느 한 항의 구동 회로와,
    상기 구동 회로에 의해 구동되는 표시 패널
    을 포함하는 것을 특징으로 하는 전기 광학 장치.
  15. 다수의 화소와, 다수의 주사선과, 각 데이터 선이 제1, 제2, 제3 색 성분용의 데이터 신호를 다중화하여 전달하는 다수의 데이터 선과, 일단이 각 데이터 선에 접속되고 타단이 제1, 제2, 제3 색 성분용의 각 화소에 접속되는 다수의 제1, 제2, 제3 디멀티플렉스용 스위칭 소자를 갖는 표시 패널을 구동하기 위한 구동 방법에 있어서,
    상기 제1, 제2, 제3 디멀티플렉스용 스위칭 소자를 온 ·오프 제어하기 위한 제1, 제2, 제3 디멀티플렉스용 스위칭 신호를 생성함과 더불어, 제1, 제2, 제3 디멀티플렉스용 스위칭 신호가 액티브로 되는 기간에 오버랩 기간을 설정하는 것을 특징으로 하는 구동 방법.
  16. 다수의 화소와, 다수의 주사선과, 각 데이터 선이 제1, 제2, 제3 색 성분용의 데이터 신호를 다중화하여 전달하는 다수의 데이터 선과, 일단이 각 데이터 선에 접속되고 타단이 제1, 제2, 제3 색 성분용의 각 화소에 접속되는 다수의 제1, 제2, 제3 디멀티플렉스용 스위칭 소자를 갖는 표시 패널을 구동하기 위한 구동 방법에 있어서,
    상기 제1, 제2, 제3 디멀티플렉스용 스위칭 소자를 온 ·오프 제어하기 위한 제1, 제2, 제3 디멀티플렉스용 스위칭 신호를 생성함과 더불어, 상기 제1 디멀티플렉스용 스위칭 신호가 액티브로 되는 타이밍 및 비액티브로 되는 타이밍과, 상기 제2 디멀티플렉스용 스위칭 신호가 액티브로 되는 타이밍 및 비액티브로 되는 타이밍과, 상기 제3 디멀티플렉스용 스위칭 신호가 액티브로 되는 타이밍 및 비액티브로 되는 타이밍을 가변으로 설정하는 것을 특징으로 하는 구동 방법.
KR1020030037236A 2002-06-10 2003-06-10 구동 회로, 전기 광학 장치 및 구동 방법 KR100563285B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00168116 2002-06-10
JP2002168116A JP3758039B2 (ja) 2002-06-10 2002-06-10 駆動回路及び電気光学装置

Publications (2)

Publication Number Publication Date
KR20030095356A true KR20030095356A (ko) 2003-12-18
KR100563285B1 KR100563285B1 (ko) 2006-03-27

Family

ID=29996431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030037236A KR100563285B1 (ko) 2002-06-10 2003-06-10 구동 회로, 전기 광학 장치 및 구동 방법

Country Status (4)

Country Link
US (1) US7034797B2 (ko)
JP (1) JP3758039B2 (ko)
KR (1) KR100563285B1 (ko)
CN (2) CN1467693A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685227B1 (ko) * 2003-12-26 2007-02-22 가시오게산키 가부시키가이샤 표시구동장치 및 이것을 구비한 표시장치
KR100708251B1 (ko) * 2004-09-14 2007-04-16 세이코 엡슨 가부시키가이샤 전압 공급 회로, 전압 공급 방법, 전기 광학 장치 및전자기기
KR100763575B1 (ko) * 2004-01-06 2007-10-04 엔이씨 일렉트로닉스 가부시키가이샤 용량성부하 구동회로 및 표시패널 구동회로
KR100896045B1 (ko) * 2007-06-26 2009-05-11 엘지전자 주식회사 유기전계발광표시장치

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3807322B2 (ja) * 2002-02-08 2006-08-09 セイコーエプソン株式会社 基準電圧発生回路、表示駆動回路、表示装置及び基準電圧発生方法
JP4216558B2 (ja) * 2002-09-30 2009-01-28 東芝松下ディスプレイテクノロジー株式会社 表示装置およびその駆動方法
JP2004325716A (ja) * 2003-04-24 2004-11-18 Sharp Corp カラー画像表示のための駆動回路およびこれを備えた表示装置
JP2005037746A (ja) * 2003-07-16 2005-02-10 Mitsubishi Electric Corp 画像表示装置
JP4176688B2 (ja) 2003-09-17 2008-11-05 シャープ株式会社 表示装置およびその駆動方法
KR100589376B1 (ko) * 2003-11-27 2006-06-14 삼성에스디아이 주식회사 역다중화기를 이용한 발광 표시 장치
JP4744075B2 (ja) * 2003-12-04 2011-08-10 ルネサスエレクトロニクス株式会社 表示装置、その駆動回路およびその駆動方法
KR101030694B1 (ko) 2004-02-19 2011-04-26 삼성전자주식회사 액정표시패널 및 이를 갖는 액정표시장치
US20050195149A1 (en) * 2004-03-04 2005-09-08 Satoru Ito Common voltage generation circuit, power supply circuit, display driver, and common voltage generation method
JP2005266346A (ja) * 2004-03-18 2005-09-29 Seiko Epson Corp 基準電圧発生回路、データドライバ、表示装置及び電子機器
JP4193771B2 (ja) * 2004-07-27 2008-12-10 セイコーエプソン株式会社 階調電圧発生回路及び駆動回路
JP4285386B2 (ja) * 2004-10-04 2009-06-24 セイコーエプソン株式会社 ソースドライバ、電気光学装置及び電子機器
JP4400403B2 (ja) 2004-10-06 2010-01-20 セイコーエプソン株式会社 電源回路、表示ドライバ、電気光学装置及び電子機器
KR100604054B1 (ko) * 2004-10-13 2006-07-24 삼성에스디아이 주식회사 발광 표시장치
TWI391887B (zh) * 2004-11-24 2013-04-01 Semiconductor Energy Lab 顯示裝置和其驅動方法
JP4000147B2 (ja) * 2004-12-28 2007-10-31 康久 内田 半導体装置及びレベルシフト回路
JP4525343B2 (ja) * 2004-12-28 2010-08-18 カシオ計算機株式会社 表示駆動装置、表示装置及び表示駆動装置の駆動制御方法
JP2006285018A (ja) * 2005-04-01 2006-10-19 Matsushita Electric Ind Co Ltd 液晶駆動装置および液晶表示装置，液晶駆動方法
JP4710422B2 (ja) 2005-06-03 2011-06-29 カシオ計算機株式会社 表示駆動装置及び表示装置
JP4830371B2 (ja) * 2005-06-30 2011-12-07 セイコーエプソン株式会社 集積回路装置及び電子機器
JP2007012869A (ja) * 2005-06-30 2007-01-18 Seiko Epson Corp 集積回路装置及び電子機器
JP4010336B2 (ja) 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
KR100828792B1 (ko) * 2005-06-30 2008-05-09 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
JP2007012925A (ja) * 2005-06-30 2007-01-18 Seiko Epson Corp 集積回路装置及び電子機器
KR100850614B1 (ko) * 2005-06-30 2008-08-05 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
JP4661401B2 (ja) * 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4010332B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US20070016700A1 (en) * 2005-06-30 2007-01-18 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4661400B2 (ja) * 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4151688B2 (ja) * 2005-06-30 2008-09-17 セイコーエプソン株式会社 集積回路装置及び電子機器
US7755587B2 (en) * 2005-06-30 2010-07-13 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4010333B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4010334B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US7564734B2 (en) * 2005-06-30 2009-07-21 Seiko Epson Corporation Integrated circuit device and electronic instrument
US20070001984A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4010335B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
KR100826695B1 (ko) 2005-06-30 2008-04-30 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
US7764278B2 (en) 2005-06-30 2010-07-27 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4158788B2 (ja) * 2005-06-30 2008-10-01 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4552776B2 (ja) * 2005-06-30 2010-09-29 セイコーエプソン株式会社 集積回路装置及び電子機器
US20070001970A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4345725B2 (ja) * 2005-06-30 2009-10-14 セイコーエプソン株式会社 表示装置及び電子機器
US7561478B2 (en) * 2005-06-30 2009-07-14 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7567479B2 (en) * 2005-06-30 2009-07-28 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7593270B2 (en) 2005-06-30 2009-09-22 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4186970B2 (ja) * 2005-06-30 2008-11-26 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4665677B2 (ja) 2005-09-09 2011-04-06 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4586739B2 (ja) * 2006-02-10 2010-11-24 セイコーエプソン株式会社 半導体集積回路及び電子機器
JP2008015179A (ja) * 2006-07-05 2008-01-24 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
TWI330746B (en) * 2006-08-25 2010-09-21 Au Optronics Corp Liquid crystal display and operation method thereof
JP4498337B2 (ja) * 2006-10-17 2010-07-07 東芝モバイルディスプレイ株式会社 液晶表示装置
JP2008134496A (ja) * 2006-11-29 2008-06-12 Nec Electronics Corp 階調電位発生回路、表示装置のデータドライバ、及びその表示装置
JP4254851B2 (ja) 2006-12-06 2009-04-15 セイコーエプソン株式会社 表示装置、集積回路装置及び電子機器
CN101853626B (zh) * 2007-01-12 2012-08-08 联詠科技股份有限公司 驱动装置
EP2115726A2 (en) * 2007-01-31 2009-11-11 Nxp B.V. A method and apparatus for gamma correction of display drive signals
JP4281020B2 (ja) * 2007-02-22 2009-06-17 エプソンイメージングデバイス株式会社 表示装置及び液晶表示装置
JP4493681B2 (ja) * 2007-05-17 2010-06-30 Ｏｋｉセミコンダクタ株式会社 液晶駆動装置
WO2009154611A1 (en) * 2008-06-17 2009-12-23 Otis Elevator Company Underslung elevator car configuration
CN101826308B (zh) * 2009-03-03 2012-07-11 联咏科技股份有限公司 伽玛电压产生装置及其伽玛电压产生器
CN101887696B (zh) * 2009-05-12 2012-01-18 华映视讯（吴江）有限公司 液晶显示器的共同信号的准位调整电路
KR20110025438A (ko) * 2009-09-04 2011-03-10 삼성모바일디스플레이주식회사 디스플레이 장치, 전원 전압 생성 장치, 및 전원 전압 생성 방법
WO2011048723A1 (ja) * 2009-10-22 2011-04-28 パナソニック株式会社 表示パネル駆動用の半導体集積回路、表示パネルの駆動モジュールおよび表示装置
JP5540915B2 (ja) 2010-06-15 2014-07-02 セイコーエプソン株式会社 電気泳動表示装置
JP5386441B2 (ja) 2010-06-24 2014-01-15 株式会社ジャパンディスプレイ 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器
KR20130057673A (ko) * 2011-11-24 2013-06-03 삼성전자주식회사 감마 셋틀링 타임을 저감하기 위한 데이터 드라이버 구동 방법 및 디스플레이 드라이브 장치
CN103137084B (zh) * 2011-12-01 2015-02-25 微创高科有限公司 一种液晶显示器的驱动装置及驱动方法
TWI529695B (zh) * 2014-09-15 2016-04-11 友達光電股份有限公司 顯示面板及其中之信號傳送方法
JP2016139079A (ja) * 2015-01-29 2016-08-04 セイコーエプソン株式会社 表示装置、電気光学装置、及び、電子機器
KR102286726B1 (ko) * 2015-05-14 2021-08-05 주식회사 실리콘웍스 디스플레이 장치 및 그 구동 회로
US9916799B1 (en) * 2015-10-20 2018-03-13 Iml International Adaptive VCOM level generator
CN105575354B (zh) 2016-03-09 2018-08-14 武汉华星光电技术有限公司 用于显示面板的驱动电路
KR102509164B1 (ko) * 2016-09-29 2023-03-13 엘지디스플레이 주식회사 표시장치 및 그를 이용한 서브픽셀 트랜지션 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2852042B2 (ja) 1987-10-05 1999-01-27 株式会社日立製作所 表示装置
JPH0452684A (ja) 1990-06-20 1992-02-20 Nec Kansai Ltd 液晶表示パネルの駆動方法
US5280280A (en) * 1991-05-24 1994-01-18 Robert Hotto DC integrating display driver employing pixel status memories
JP3253676B2 (ja) 1992-05-26 2002-02-04 シャープ株式会社 液晶表示素子の駆動装置
JP3133559B2 (ja) 1993-07-14 2001-02-13 株式会社東芝 液晶ディスプレイの駆動装置
JPH0954309A (ja) 1995-08-11 1997-02-25 Hitachi Ltd 液晶表示装置
KR100229380B1 (ko) 1997-05-17 1999-11-01 구자홍 디지탈방식의 액정표시판넬 구동회로
JP2000020028A (ja) 1998-06-30 2000-01-21 Matsushita Electric Ind Co Ltd アクティブマトリクス表示装置
JP3813463B2 (ja) * 2000-07-24 2006-08-23 シャープ株式会社 液晶表示装置の駆動回路及びそれを用いた液晶表示装置並びにその液晶表示装置を用いた電子機器
JP3651371B2 (ja) 2000-07-27 2005-05-25 株式会社日立製作所 液晶駆動回路及び液晶表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685227B1 (ko) * 2003-12-26 2007-02-22 가시오게산키 가부시키가이샤 표시구동장치 및 이것을 구비한 표시장치
KR100763575B1 (ko) * 2004-01-06 2007-10-04 엔이씨 일렉트로닉스 가부시키가이샤 용량성부하 구동회로 및 표시패널 구동회로
KR100708251B1 (ko) * 2004-09-14 2007-04-16 세이코 엡슨 가부시키가이샤 전압 공급 회로, 전압 공급 방법, 전기 광학 장치 및전자기기
KR100896045B1 (ko) * 2007-06-26 2009-05-11 엘지전자 주식회사 유기전계발광표시장치

Also Published As

Publication number Publication date
KR100563285B1 (ko) 2006-03-27
JP3758039B2 (ja) 2006-03-22
CN1684119A (zh) 2005-10-19
CN1467693A (zh) 2004-01-14
US7034797B2 (en) 2006-04-25
JP2004012944A (ja) 2004-01-15
CN100504973C (zh) 2009-06-24
US20040017341A1 (en) 2004-01-29

Similar Documents

Publication Publication Date Title
KR100563285B1 (ko) 구동 회로, 전기 광학 장치 및 구동 방법
KR100563282B1 (ko) 구동 회로, 전기 광학 장치 및 구동 방법
KR100613325B1 (ko) 구동 장치 및 표시 모듈
US8154498B2 (en) Display device
KR100576788B1 (ko) 칼라액정디스플레이 구동방법, 그 구동회로 및 휴대용전자기기
US7696970B2 (en) Driving circuit, display device, and driving method for the display device
JP3659246B2 (ja) 駆動回路、電気光学装置及び駆動方法
EP1927976A2 (en) Liquid crystal display system capable of improving display quality and method for driving the same
US20030132907A1 (en) Apparatus and method for driving liquid crystal display
US20060139286A1 (en) Display device and mobile terminal
JP4059180B2 (ja) 表示ドライバ、電気光学装置及び電気光学装置の駆動方法
US8587509B2 (en) Display device and drive method for driving the same
US6756959B2 (en) Display driving apparatus and display apparatus module
US8558852B2 (en) Source driver, electro-optical device, and electronic instrument
KR20030029479A (ko) 액티브매트릭스형 표시장치와, 그 데이터선 절환회로,스위칭부 구동회로, 및 주사선 구동회로
US11574571B2 (en) Display device having switching signal line between display regions
US20120162052A1 (en) Electro-luminescence pixel, panel with the pixel, and device and method for driving the panel
US20070063949A1 (en) Driving circuit, electro-optic device, and electronic device
US20080013008A1 (en) Liquid Crystal Driving Circuit and Liquid Crystal Display Device with the Same
KR100864975B1 (ko) 액정표시장치의 구동장치 및 구동방법
JP2004139117A (ja) 液晶表示装置及びデータライン・ドライバ
KR20050061134A (ko) 액정 표시 장치 및 그 구동 방법
KR20040037586A (ko) 액정 표시 장치
JP2004341559A (ja) 液晶表示装置及びデータライン・ドライバ
KR20040062199A (ko) 액정표시장치 구동회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090224

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee