KR100563282B1 - 구동 회로, 전기 광학 장치 및 구동 방법 - Google Patents

구동 회로, 전기 광학 장치 및 구동 방법 Download PDF

Info

Publication number
KR100563282B1
KR100563282B1 KR1020030039875A KR20030039875A KR100563282B1 KR 100563282 B1 KR100563282 B1 KR 100563282B1 KR 1020030039875 A KR1020030039875 A KR 1020030039875A KR 20030039875 A KR20030039875 A KR 20030039875A KR 100563282 B1 KR100563282 B1 KR 100563282B1
Authority
KR
South Korea
Prior art keywords
voltage
circuit
data line
power supply
driving
Prior art date
Application number
KR1020030039875A
Other languages
English (en)
Other versions
KR20030097704A (ko
Inventor
마키가츠히코
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20030097704A publication Critical patent/KR20030097704A/ko
Application granted granted Critical
Publication of KR100563282B1 publication Critical patent/KR100563282B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages

Abstract

저소비 전력으로 표시 패널을 구동할 수 있는 구동 회로, 이것을 포함하는 전기 광학 장치 및 구동 방법을 제공한다.
구동 회로는, 데이터선을 그룹으로 나눈 다수의 데이터선군(SG1 ∼ SG3)에 대응하여 설치되는 전압 설정 회로(OPA ∼ OPC)를 포함한다. 전압 설정 회로는, 커먼 전압(VCOM)이 극성 반전함으로써 데이터선 전압(VS)이 VDDR, VSS의 한쪽 전원측으로 변화한 경우에, VS를 다른쪽 전원측으로 변화시킨다. 전압 설정 회로는, VCOM의 극성 판정 타이밍 후의 기간에 데이터선 전압(VS)을 다른쪽 전원측으로 변화시킨다. 기준 전압 발생 회로가 포함하는 임피던스 변환 회로(OPA ∼ OPC) 중, VDDR, VSS측의 임피던스 변환 회로 이외의 임피던스 변환 회로를, 전압 설정 회로로서 사용한다.

Description

구동 회로, 전기 광학 장치 및 구동 방법{DRIVE CIRCUIT, ELECTROOPTICAL DEVICE AND DRIVE METHOD THEREOF}
도 1은 전기 광학 장치(액정 장치)의 구성예를 나타낸 블록도,
도 2는 주사 라인 반전 구동에 대해 설명하기 위한 도면,
도 3은 출력 회로에 연산 증폭기를 포함시킨 구성의 구동 회로에 대해 설명하기 위한 도면,
도 4 (A), (B)는 데이터선 전압의 변동에 대해 설명하기 위한 도면,
도 5는 출력 회로에 연산 증폭기를 포함시키지 않는 구성의 구동 회로에 대해 설명하기 위한 도면,
도 6은 극성 반전 타이밍 후의 기간에, 데이터선을 소정 전압으로 설정하는 회로에 대해 설명하기 위한 도면,
도 7 (A), (B)는, 커먼 전압, 데이터선 전압의 신호 파형예,
도 8은 극성 반전 타이밍 후의 기간에, 데이터선을 소정 전압으로 설정하는 구동 방법에 대해 설명하기 위한 도면,
도 9는 구동 회로의 구성예를 나타낸 도면,
도 10은 기준 전압 발생 회로가 포함하는 연산 증폭기를 전압 설정 회로로서 사용하는 방법에 대해 설명하기 위한 도면,
도 11은 기준 전압 발생 회로의 구성예를 나타낸 도면,
도 12는 기준 전압 발생 회로의 다른 구성예를 나타낸 도면,
도 13은 제1 전압 분할 회로의 구성예를 나타낸 도면,
도 14는 제1 전압 분할 회로의 다른 구성예를 나타낸 도면,
도 15는 제2 전압 분할 회로의 구성예를 나타낸 도면,
도 16은 전압 분할 단자에 대해 설명하기 위한 도면,
도 17은 제2 전압 분할 회로의 다른 구성예를 나타낸 도면,
도 18 (A), (B)는, 아몰퍼스 실리콘 TFT 패널이나 저온 폴리실리콘 TFT 패널에서의 데이터선의 접속 방법에 대해 설명하기 위한 도면,
도 19는 R, G, B 용의 데이터 신호를 다중화하여 전송하는 방법에 대해 설명하기 위한 도면이다.
〈도면의 주요부분에 대한 부호의 설명〉
SA1 ∼ SA528 : 스위칭 소자(제1 스위칭 소자군)
SB1 ∼ SB528 : 스위칭 소자(제2 스위칭 소자군)
SC1 ∼ SC528 : 스위칭 소자(제3 스위칭 소자군)
L1 ∼ L3 : 라인 S1 ∼ S528 : 데이터선
SG1 ∼ SG3 : 데이터선군 VDDR : 제1 전원
VSS : 제2 전원 VCOM : 커먼 전압(대향 전극의 전압)
VS : 데이터선 전압 LP : 수평 동기 신호
OP1 ∼ OP7 : 연산 증폭기(임피던스 변환 회로)
DSWR, DSWG, DSWB : 디멀티플렉스용 스위칭 소자
R1 ∼ R12 : 저항 소자 VT11 ∼ VT17 : 전압 분할 단자
RP1 ∼ RP12 : 저항 소자 RM1 ∼ RM12 : 저항 소자
VTP12 ∼ VTP17 : 전압 분할 단자
VTM12 ∼ VTM17 : 전압 분할 단자
SWPM, SWM, SWPM2 ∼ SWPM7 : 스위칭 소자
R21 ∼ R26 : 저항 소자 VTR0 ∼ VTR63 : 전압 분할 단자
VTL0 ∼ VTL63 : 전압 분할 단자
VTH0 ∼ VTH63 : 전압 분할 단자 10 : 데이터 래치
12 : 레벨 시프터 14 : 버퍼
20 : 기준 전압 발생 회로
30 : DAC(디지털/아날로그 변환 회로)
40 : 출력 회로 50 : 스위칭 신호 생성 회로
60, 62, 64 : 전압 설정 회로 80 : 제1 전압 분할 회로
82 : 래더 저항 84 : 양극성용 래더 저항
86 : 음극성용 래더 저항 90 : 제2 전압 분할 회로
92 : 제1 래더 저항(저 저항) 94 : 제2 래더 저항(고 저항)
100 : 제1 저항 전환용 스위칭부 102 : 제2 저항 전환용 스위칭부
512 : 표시 패널
520 : 데이터선 구동 회로(소스 드라이버)
530 : 주사선 구동 회로(게이트 드라이버)
540 : 컨트롤러 542 : 전원 회로
본 발명은, 구동 회로, 전기 광학 장치 및 구동 방법에 관한 것이다.
종래부터, 휴대 전화기 등의 전자 기기에 이용되는 액정 패널로서, 단순 매트릭스 방식의 액정 패널과, 박막 트랜지스터(Thin Film Transistor : 이하, TFT라 약기함) 등의 스위칭 소자를 사용한 액티브 매트릭스 방식의 액정 패널이 알려져 있다.
단순 매트릭스 방식은, 액티브 매트릭스 방식에 비해 저소비 전력화가 용이이하다는 이점이 있는 반면, 다색화나 동화상 표시가 어렵다고 하는 불리한 점이 있다. 한편, 액티브 매트릭스 방식은, 다색화나 동화상 표시에 적합하다고 하는 이점이 있는 반면, 저소비 전력화가 어렵다고 하는 불리한 점이 있다.
그리고, 최근 휴대 전화기 등의 휴대형 전자 기기에서는, 고품질 화상의 제공을 위해, 다색화, 동화상 표시에 대한 요망이 강해지고 있다. 이 때문에, 지금까지 사용되어 온 단순 매트릭스 방식의 액정 패널을 대신해, 액티브 매트릭스 방식의 액정 패널이 사용되게 되어 왔다.
그런데, 액티브 매트릭스 방식의 액정 패널에서는, 표시 패널의 데이터선을 구동시키는 데이터선 구동 회로의 출력 회로 내에, 임피던스 변환 회로로서 기능하 는 전압 폴로워 접속의 연산 증폭기가 설치되어 있었다. 이러한 연산 증폭기를 출력 회로에 설치하면, 데이터선의 전압 변동을 최소한으로 억제할 수 있어, 데이터선의 전압을 단시간에 원하는 계조 전압으로 설정하는 것이 가능해진다.
그러나, 이러한 연산 증폭기를 출력 회로에 설치하면, 쓸데없이 소비되는 전류가 많아져, 소비 전류가 커진다는 문제점이 있다. 특히, 이 연산 증폭기는, 데이터선의 개수와 같은 개수만큼 설치된다. 따라서, 각 연산 증폭기의 소비 전력이 증가하면, 데이터선 구동 회로의 소비 전력은, 연산 증폭기의 개수분만큼 증가해 버려, 소비 전력의 악화는 더욱 심각해진다.
본 발명은 이상과 같은 기술적 과제를 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 저소비 전력으로 표시 패널을 구동시킬 수 있는 구동 회로, 이것을 포함하는 전기 광학 장치 및 구동 방법을 제공하는 것에 있다.
본 발명은, 다수의 화소와, 다수의 주사선과, 다수의 데이터선을 갖는 표시 패널을 구동시키기 위한 구동 회로에 있어서, 그 각각이, 데이터선을 그룹으로 나눈 다수의 데이터선군의 각각에 대응하여 설치되는 다수의 전압 설정 회로를 포함하고, 상기 각 전압 설정 회로가, 표시 패널의 각 화소가 갖는 화소 전극과 전기 광학 물질을 사이에 끼고 대향하는 대향 전극의 전압이 극성 반전함으로써 데이터선의 전압이 제1, 제2 전원의 한쪽 전원측으로 변화한 경우에, 데이터선의 전압을 제1, 제2 전원의 다른쪽 전원측으로 변화시키는 구동 회로에 관계된 것이다.
본 발명에서는, 예를 들면 제1 데이터선군에는 제1 전압 설정 회로, 제2 데 이터선군에는 제2 전압 설정 회로, 제3 데이터선군에는 제3 전압 설정 회로라는 식으로, 다수의 전압 설정 회로가 설치된다. 그리고, 대향 전극의 전압이 극성 반전함으로써, 표시 패널의 기생 용량 등이 원인이 되어 데이터선의 전압이 변화한 경우에, 전압 설정 회로가, 변화한 데이터선 전압을 역방향으로 변화시킨다. 그리고, 데이터선 전압을 제1, 제2 전원 사이의 전압으로 설정한다. 이에 의해, 그 후에, 데이터선 전압을 단시간에 적정한 전압(계조 전압 등)으로 설정할 수 있게 되어, 표시 특성을 유지하면서 저소비 전력화를 도모할 수 있다.
또 본 발명에서는, 상기 각 전압 설정 회로가, 대향 전극의 전압이 극성 반전하는 타이밍 후의 소정의 기간에, 데이터선의 전압을 제1, 제2 전원의 다른쪽 전원측으로 변화시켜도 된다.
이 경우의 소정의 기간은, 예를 들면, 대향 전극 전압의 극성 반전 타이밍과 화소 전극으로의 데이터 신호의 기입 확정 타이밍의 사이에 있는 기간이다.
또 본 발명에서는, 다수의 기준 전압을 발생시키는 기준 전압 발생 회로와, 발생된 다수의 기준 전압을 사용하여, 디지털 계조 데이터를 아날로그 계조 전압으로 변환하는 디지털/아날로그 변환 회로와, 디지털/아날로그 변환 회로로부터의 아날로그 계조 전압을 데이터선에 출력하는 출력 회로를 포함하며, 상기 다수의 전압 설정 회로가, 상기 기준 전압 발생 회로가 포함하는 다수의 임피던스 변환 회로이어도 된다.
이 경우에, 기준 전압 발생 회로가 포함하는 임의의 임피던스 변환 회로를, 전압 설정 회로로서 사용할 수 있다.
또 본 발명에서는, 상기 기준 전압 발생 회로가, 다수의 저항 소자가 직렬 접속되는 래더 저항을 갖고, 이 래더 저항의 M개(M ≥4)의 전압 분할 단자에 M개의 전압을 출력하는 제1 전압 분할 회로와, 상기 제1 전압 분할 회로로부터의 M개의 각 전압이 각 입력 단자에 입력되고, 기준 전압을 생성시키기 위한 각 전압을 각 출력 단자에 출력하는 M개의 임피던스 변환 회로를 포함하고, 상기 다수의 전압 설정 회로가, M개의 상기 임피던스 변환 회로 중, 제1, 제2 전원측의 임피던스 변환 회로를 적어도 제외하는 K개(2 ≤K ≤M-2)의 임피던스 변환 회로이어도 된다.
이렇게 함으로써, 데이터선 전압을, 제1, 제2 전원 사이의 중간 전압으로 설정할 수 있게 된다.
또 본 발명에서는, 상기 기준 전압 발생 회로가, 다수의 저항 소자가 직렬 접속되는 래더 저항을 갖고, 이 래더 저항의 M개의 전압 분할 단자에 M개의 상기 임피던스 변환 회로의 출력 단자가 접속되며, 래더 저항의 N개(N ≥2 ×M)의 전압 분할 단자인 기준 전압 출력 단자에 기준 전압을 출력하는 제2 전압 분할 회로를 포함해도 된다.
이와 같이 하면, M개의 임피던스 변환 회로의 임피던스 변환 기능을 이용하여, N개의 기준 전압의 출력 단자에서의 출력 임피던스를 낮게 하는 것이 가능해진다.
또 본 발명에서는, 디지털/아날로그 변환 회로의 출력 단자와 데이터선과의 사이에 설치되는 제1 스위칭 소자군과, 다수의 임피던스 변환 회로의 출력 단자와 데이터선과의 사이에 설치되는 제2 스위칭 소자군을 포함하며, 대향 전극의 전압이 극성 반전하는 타이밍 후의 소정의 기간에, 상기 제1 스위칭 소자군이 OFF로 되고, 상기 제2 스위칭 소자군이 ON으로 되도록 해도 된다.
이와 같이 하면, 제2 스위칭 소자군을 ON으로 함으로써, 전압 설정 회로를 사용하여, 데이터선 전압을 소정 전압으로 설정할 수 있다. 그리고, 그 후에, 제1 스위칭 소자군을 ON으로 하고, 제2 스위칭 소자군을 OFF로 함으로써, 데이터선 전압을, 적정한 계조 전압으로 설정할 수 있게 된다.
또 본 발명은, 다수의 화소와, 다수의 주사선과, 다수의 데이터선을 갖는 표시 패널을 구동시키기 위한 구동 회로에 있어서, 다수의 기준 전압을 발생시키는 기준 전압 발생 회로와, 발생된 다수의 기준 전압을 사용하여, 디지털 계조 데이터를 아날로그 계조 전압으로 변환하는 디지털/아날로그 변환 회로와, 디지털/아날로그 변환 회로로부터의 아날로그 계조 전압을 데이터선에 출력하는 출력 회로를 포함하며, 상기 기준 전압 발생 회로가 포함하는 1개 또는 다수의 임피던스 변환 회로가, 표시 패널의 각 화소가 갖는 화소 전극과 전기 광학 물질을 사이에 끼고 대향하는 대향 전극의 전압이 극성 반전함으로써 데이터선의 전압이 제1, 제2 전원의 한쪽 전원측으로 변화한 경우에, 데이터선의 전압을 제1, 제2 전원의 다른쪽 전원측으로 변화시키는 구동 회로에 관계된 것이다.
본 발명에 의하면, 대향 전극의 전압이 극성 반전함으로써 데이터선의 전압이 변화한 경우에, 기준 전압 발생 회로가 포함하는 1개 또는 다수의 임피던스 변환 회로가, 변화한 데이터선 전압을 역방향으로 변화시킨다. 그리고, 데이터선 전압을 제1, 제2 전원 사이의 전압으로 설정한다. 이에 의해, 그 후에 데이터선 전 압을 단시간에 적정한 전압(계조 전압 등)으로 설정할 수 있게 되어, 표시 특성을 유지하면서 저소비 전력화를 도모할 수 있다.
또 본 발명에서는, 대향 전극의 전압이 극성 반전하는 타이밍을 포함하는 소정의 기간에, 데이터선이 하이 임피던스 상태로 설정되어도 된다.
이와 같이 하면, 대향 전극의 전압의 극성 반전에 의해 구동 회로의 출력 단자측으로 유입되어 오는 전하를, 전원측으로 되돌리는 것이 가능해져, 저소비 전력화를 실현할 수 있다.
또 본 발명은, 상기 중 어느 한 구동 회로와, 상기 구동 회로에 의해 구동되는 표시 패널을 포함하는 전기 광학 장치에 관계된 것이다.
또 본 발명은, 다수의 화소와, 다수의 주사선과, 다수의 데이터선을 갖는 표시 패널을 구동시키기 위한 구동 방법에 있어서, 표시 패널의 각 화소가 갖는 화소 전극과 전기 광학 물질을 사이에 끼고 대향하는 대향 전극의 전압이 극성 반전함으로써 데이터선의 전압이 제1, 제2 전원의 한쪽 전원측으로 변화한 경우에, 데이터선을 그룹으로 나눈 다수의 데이터선군마다 설치되는 각 전압 설정 회로를 사용하여, 데이터선의 전압을 제1, 제2 전원의 다른쪽 전원측으로 변화시키는 구동 방법에 관계된 것이다.
또 본 발명은, 다수의 화소와, 다수의 주사선과, 다수의 데이터선을 갖는 표시 패널을 구동시키기 위한 구동 방법에 있어서, 기준 전압 발생 회로를 사용하여, 다수의 기준 전압을 발생시키고, 발생된 다수의 기준 전압을 사용하여, 디지털 계조 데이터를 아날로그 계조 전압으로 변환하며, 디지털/아날로그 변환 회로로부터 의 아날로그 계조 전압을 데이터선에 출력하는 동시에, 표시 패널의 각 화소가 갖는 화소 전극과 전기 광학 물질을 사이에 끼고 대향하는 대향 전극의 전압이 극성 반전함으로써 데이터선의 전압이 제1, 제2 전원의 한쪽 전원측으로 변화한 경우에, 상기 기준 전압 발생 회로가 포함하는 1개 또는 다수의 임피던스 변환 회로를 사용하여, 데이터선의 전압을 제1, 제2 전원의 다른쪽 전원측으로 변화시키는 구동 방법에 관계된 것이다.
이하, 본 실시 형태에 대해 도면을 이용하여 상세히 설명한다.
또한, 이하에 설명하는 본 실시 형태는, 특허청구의 범위에 기재된 본 발명의 내용을 부당하게 한정하는 것이 아니다. 또 본 실시 형태에서 설명되는 구성의 전부가 본 발명의 해결 수단으로서 필수라고는 한정할 수 없다.
1. 전기 광학 장치
도 1에, 본 실시 형태의 전기 광학 장치(협의로는 액정 장치)의 구성예를 나타낸다. 이 전기 광학 장치는, 휴대 전화, 휴대형 정보 기기(PDA 등), 디지털 카메라, 프로젝터, 휴대형 오디오 플레이어, 매스 스토리지 디바이스, 비디오 카메라, 전자 수첩, 또는 GPS(Global Positioning System) 등의 여러가지 전자 기기에 장착할 수 있다.
도 1의 전기 광학 장치는, 표시 패널(512)(협의로는 LCD(Liquid Crystal Display) 패널), 데이터선 구동 회로(520)(협의로는 소스 드라이버), 주사선 구동 회로(530)(협의로는 게이트 드라이버), 컨트롤러(540), 전원 회로(542)를 포함한 다. 또한, 전기 광학 장치에 이들 모든 회로 블록을 포함시킬 필요는 없고, 그 일부의 회로 블록을 생략하는 구성으로 해도 된다.
여기서 표시 패널(512)(전기 광학 패널)은, 다수의 주사선(협의로는 게이트선)과, 다수의 데이터선(협의로는 소스선)과, 주사선 및 데이터선에 의해 특정되는 화소를 포함한다. 이 경우, 데이터선에 박막 트랜지스터(TFT)(Thin Film Transistor, 광의로는 화소용 스위칭 소자)를 접속하고, 이 TFT에 화소 전극을 접속함으로써, 액티브 매트릭스형의 전기 광학 장치를 구성할 수 있다.
보다 구체적으로는, 표시 패널(512)은 액티브 매트릭스 기판(예를 들면 유리 기판)에 의해 구성된다. 이 액티브 매트릭스 기판에는, 도 1의 Y방향으로 다수 배열되어 각각 X방향으로 신장하는 주사선(G1 ∼ GI)(I는 2 이상의 자연수)과, X방향으로 다수 배열되어 각각 Y방향으로 신장하는 데이터선(S1 ∼ SJ)(J는 2 이상의 자연수)이 배치되어 있다. 또, 주사선(GK)(1 ≤K ≤I, K는 자연수)과 데이터선(SL)(1 ≤ L ≤J, L은 자연수)과의 교차점에 대응하는 위치에 화소가 설치되고, 각 화소는, 박막 트랜지스터(TFT-KL)(광의로는 화소용 스위칭 소자), 화소 전극(PE-KL)을 포함한다.
TFT-KL의 게이트 전극은 주사선(GK)에 접속되고, TFT-KL의 소스 전극은 데이터선(SL)에 접속되고, TFT-KL의 드레인 전극은 화소 전극(PE-KL)에 접속되어 있다. 이 화소 전극(PE-KL)과, 화소 전극(PE-KL)과 액정 소자(광의로는 전기 광학 물질)를 사이에 끼고 대향하는 대향 전극(COM)(커먼 전극)과의 사이에는, 액정 용량(CL-KL)(전기 광학 물질의 용량) 및 보조 용량(CS-KL)이 형성되어 있다. 그리고, TFT- KL, 화소 전극(PE-KL) 등이 형성되는 액티브 매트릭스 기판과, 대향 전극(COM)이 형성되는 대향 기판과의 사이에 액정이 봉입되어, 화소 전극(PEKL)과 대향 전극(COM)의 사이의 인가 전압에 따라 액정 소자의 투과율이 변화하도록 되어 있다.
또한, 대향 전극(COM)에 부여되는 전압(VCOM)(제1, 제2 커먼 전압)은, 전원 회로(542)에 의해 생성된다. 또, 대향 전극(COM)을 대향 기판 상에 전체적으로 형성하지 않고, 각 주사선에 대응하도록 띠 형상으로 형성해도 된다.
데이터선 구동 회로(520)는, 화상 데이터에 기초하여 표시 패널(512)의 데이터선(S1 ∼ SJ)을 구동한다. 한편, 주사선 구동 회로(530)는, 표시 패널(512)의 주사선(G1 ∼ GI)을 차례로 주사 구동한다.
컨트롤러(540)는, 도시 생략한 중앙처리장치(Central Processing Unit : 이하, CPU로 약기함) 등의 호스트에 의해 설정된 내용에 따라, 데이터선 구동 회로(520), 주사선 구동 회로(530) 및 전원 회로(542)를 제어한다.
보다 구체적으로는, 컨트롤러(540)는, 데이터선 구동 회로(520) 및 주사선 구동 회로(530)에 대해서는, 예를 들면 동작 모드의 설정이나 내부에서 생성한 수직 동기 신호나 수평 동기 신호의 공급을 행하고, 전원 회로(542)에 대해서는, 대향 전극(COM)의 전압(VCOM)의 극성 반전 타이밍의 제어를 행한다.
전원 회로(542)는, 외부로부터 공급되는 기준 전압에 기초하여, 표시 패널(512)의 구동에 필요한 각종 전압이나, 대향 전극(COM)의 전압(VCOM)을 생성한다.
또한, 도 1에서는, 전기 광학 장치가 컨트롤러(540)를 포함하는 구성으로 되어 있으나, 컨트롤러(540)를 전기 광학 장치의 외부에 설치해도 된다. 또는, 컨트롤러(540)와 함께 호스트를 전기 광학 장치에 포함시키도록 해도 된다.
또, 주사선 구동 회로(530), 컨트롤러(540), 전원 회로(542)의 적어도 1개를 데이터선 구동 회로(520)에 내장시켜도 된다. 또, 데이터선 구동 회로(520), 주사선 구동 회로(530), 컨트롤러(540), 전원 회로(542)의 일부 또는 전부를 표시 패널(512) 상에 형성해도 된다.
2. 데이터선 전압의 변동
액정 소자에는, 직류 전압을 장시간 인가하면 열화하는 성질이 있다. 이 때문에, 액정 소자에 인가하는 전압의 극성을 소정 기간마다 반전시키는 구동 방식이 필요하게 된다. 이러한 구동 방식으로는, 프레임 반전 구동, 주사(게이트) 라인 반전 구동, 데이터(소스) 라인 반전 구동, 도트 반전 구동 등이 있다.
여기서, 주사 라인 반전 구동에서는, 액정 소자에 인가되는 전압이 주사 기간마다(1개 또는 다수의 주사선마다) 극성 반전된다. 예를 들면, 제K의 주사 기간(제K의 주사선의 선택 기간)에서는 양극성의 전압이 액정 소자에 인가되고, 제K+1의 주사 기간에서는 음극성의 전압이 인가되고, 제K+2의 주사 기간에서는 양극성의 전압이 인가된다. 한편, 다음 프레임에서는, 이번에는, 제K의 주사 기간에서는 음극성의 전압이 액정 소자에 인가되고, 제K+1의 주사 기간에서는 양극성의 전압이 인가되고, 제K+2의 주사 기간에서는 음극성의 전압이 인가되게 된다.
그리고, 이 주사 라인 반전 구동에서는, 대향 전극(COM)의 전압(VCOM)(이하, 커먼 전압이라고 부름)이 주사 기간마다 극성 반전된다.
보다 구체적으로는 도 2에 나타낸 바와 같이, 양극의 기간(T1)(제1 기간)에서는 커먼 전압(VCOM)은 VC1(제1 커먼 전압)이 되고, 음극의 기간(T2)(제2 기간)에서는 VC2(제2 커먼 전압)가 된다.
여기서, 양극의 기간(T1)은, 데이터선(화소 전극)의 전압(VS)이 커먼 전압(VCOM)보다도 높아지는 기간이다. 이 기간(T1)에서는 액정 소자에 양극성의 전압이 인가되게 된다. 한편, 음극의 기간(T2)은, 데이터선 전압(VS)이 커먼 전압(VCOM)보다도 낮아지는 기간이다. 이 기간(T2)에서는 액정 소자에 음극성의 전압이 인가되게 된다. 또, VC2는, 소정의 전압을 기준으로 하여 VC1을 극성 반전한 전압이다.
이와 같이 커먼 전압(VCOM)을 극성 반전함으로써, 표시 패널의 구동에 필요한 전압을 낮게 할 수 있다. 이에 의해, 구동 회로의 내압을 낮게 할 수 있어, 구동 회로의 제조 프로세스의 간소화, 저비용화를 도모할 수 있다.
그러나, 이렇게 커먼 전압(VCOM)을 극성 반전시키면, 액정 용량(CL)이나 보조 용량(CS)이나 TFT의 기생 용량 등에 의한 용량 커플링 효과에 의해, 데이터선 전압(화소 전극 전압)이 변동해 버리는 문제가 발생한다.
이 경우, 도 3에 나타낸 것과 같은 구성의 구동 회로를 채용하면, 상기와 같은 문제를 어느 정도 해소할 수 있다.
예를 들면 도 3에서, 기준 전압 발생 회로(620)는 γ보정용 래더 저항을 포함하며, 다수의 기준 전압을 발생시킨다. DAC(630)(디지털/아날로그 변환 회로) 는, 기준 전압 발생 회로(620)로부터의 다수의 기준 전압을 사용하여, 디지털 계조 데이터(R, G, B용 데이터)를 아날로그 계조 전압으로 변환한다. 출력 회로(640)는, DAC(630)로부터의 아날로그 계조 전압을 데이터선에 출력한다.
도 3에 나타낸 구성의 구동 회로에서는, 출력 회로(640)가, 전압 폴로워 접속의 연산 증폭기(광의로는 임피던스 변환 회로)를 포함하며, 이 연산 증폭기에 의해 각 데이터선을 구동한다. 따라서, 커먼 전압(VCOM)이 극성 반전함으로써 데이터선 전압에 변동이 발생해도, 이 전압 변동을 최소한으로 억제할 수 있어, 도 4 (A)에 나타낸 바와 같이, 단시간에 데이터선 전압(화소 전극 전압)을 원하는 계조 전압으로 설정할 수 있다.
그러나, 도 3의 구동 회로에서는, 모든 데이터선에, 소비 전력이 큰 연산 증폭기가 접속된다. 이 때문에, 소비 전력이 대단히 커져 버리는 문제점이 있다.
그래서 본 실시 형태에서는 도 5에 나타낸 것과 같은 구성의 구동 회로를 채용하고 있다.
즉, 도 5에서는, 출력 회로(40)는, 연산 증폭기를 포함하지 않고, DAC(30)의 출력 단자와 데이터선과의 사이의 접속의 ON ·OFF를 행하는 스위칭 소자 등을 포함한다. 그리고, 출력 회로(40)에 연산 증폭기를 포함시키지 않는 대신에, 기준 전압 발생 회로(20)에, 전압 폴로워 접속의 연산 증폭기(광의로는 임피던스 변환 회로)를 포함시키고 있다.
이 도 5의 구성에서는, 출력 회로(40)가 연산 증폭기를 포함하지 않는다. 따라서, 도 3의 구성에 비해, 연산 증폭기의 개수분만큼 소비 전력을 저감할 수 있 다. 특히, 도 5의 구성은, 데이터선의 개수가 많은 경우에 저소비 전력화의 효과가 대단히 커진다.
그러나, 도 5의 구성에서는, 출력 회로(40)가 연산 증폭기를 포함하지 않기 때문에, 커먼 전압(VCOM)의 극성 반전에 의해 데이터선 전압(화소 전극 전압)에 변동이 발생한 경우에, 데이터선 전압을 단시간에 원하는 계조 전압으로 설정하는 것이 어렵다고 하는 문제점이 있다. 즉, 도 4 (B)에 나타낸 바와 같이, 데이터선 전압(VS)을 적정한 전압으로 되돌리는 데 많은 시간을 요해, 화소 전극(PE)의 전압이 확정되는 타이밍까지, 데이터선 전압(VS)을 원하는 계조 전압으로 설정할 수 없다고 하는 문제가 발생한다.
이 경우에, 도 5에 나타낸 바와 같이 기준 전압 발생 회로(20)에 연산 증폭기(임피던스 변환 회로)를 포함시킴으로써, 이 문제점을 어느 정도 해소할 수 있다.
그러나, 도 5와 같이 기준 전압 발생 회로(20)에 연산 증폭기를 포함시켰다 해도, 전압 분할 단자(VT)로부터의 기준 전압이 계조 전압으로서 전체 화소에 기입되어 있는 상태에서 커먼 전압(VCOM)이 극성 반전하면, 데이터선이 원하는 전압에 도달할 때까지 많은 시간을 요한다. 즉, 원하는 전압에 도달하기까지의 시간이, 래더 저항의 저항치(R)와 기생 용량(CL, CS, 데이터선 용량 등)으로 정해지는 시정수(時定數)분만큼 지연되어 버린다. 그리고, 이러한 사태를 방지하기 위해, 래더 저항의 저항치를 작게 하면, 이번에는, 래더 저항에 정상적으로 흐르는 전류가 증가하여, 기준 전압 발생 회로(20)의 소비 전력이 증가해 버린다고 하는 문제가 발 생한다.
이와 같이 도 5의 구성은, 출력 회로(40)의 소비 전력을 경감할 수 있다고 하는 이점이 있는 반면, 데이터선 전압(화소 전극 전압)의 변동을 억제하는 것이 곤란해지거나, 기준 전압 발생 회로(20)의 소비 전력이 증가해 버리는 등의 기술적 과제가 있다.
3. 극성 반전시에 있어서의 데이터선 전압의 설정
이상과 같은 기술적 과제를 해결하기 위해, 본 실시 형태에서는 다음과 같은 구동 방법을 채용하고 있다.
즉 본 실시 형태에서는 도 6에 나타낸 바와 같이, 데이터선을 그룹으로 나눈 데이터선군(SG1, SG2, SG3)에 대응하여, 전압 설정 회로(60, 62, 64)(협의로는 임피던스 변환 회로)를 설치한다. 또한, 전압 설정 회로를 다수개 설치하지 않고, 1개만 설치하는 구성도 가능하다.
여기서, 데이터선군(SG1)은 데이터선(S1, S4, S7 … S523, S526)의 그룹이고, 데이터선군(SG2)은 데이터선(S2, S5, S8 … S524, S527)의 그룹이다. 또 데이터선군(SG3)은 데이터선(S3, S6, S9 … S525, S528)의 그룹이다. 그리고, 전압 설정 회로(60)는 데이터선군(SG1)(S1, S4 … S526)의 전압을 설정하고, 전압 설정 회로(62)는 데이터선군(SG2)(S2, S5 … S527)의 전압을 설정한다. 또 전압 설정 회로(64)는 데이터선군(SG3)(S3, S6 … S528)의 전압을 설정한다.
그리고 본 실시 형태에서는 도 7 (A)의 신호 파형예에 나타낸 바와 같이, 대향 전극의 전압(VCOM)이 극성 반전함으로써, 데이터선 전압(VS)이 VDDR(제1 전원), VSS(제2 전원)의 한쪽측으로 변화한 경우에, 전압 설정 회로(60, 62, 64)가, 데이터선 전압(VS)을 다른쪽 전원측으로 변화시키는 전압 설정을 행한다. 즉, VCOM의 극성 반전 타이밍 후의 소정의 기간(극성 반전 타이밍과 화소 전극으로의 데이터 신호의 기입이 확정되는 타이밍 사이에 있는 소정의 기간)에, 데이터선 전압(VS)을 다른쪽 전극측의 전압(VDDR과 VSS 사이의 중간 전압)으로 변화시킨다.
예를 들면 커먼 전압(VCOM)의 극성 반전에 의해 데이터선 전압(VS)이 VDDR측(한쪽측)으로 변화한 경우에는, 도 7 (A)의 B1에 나타낸 바와 같이, 전압 설정 회로(60, 62, 64)가 VS를 VSS측(다른쪽측)으로 변화시키는 전압 설정을 행한다. 한편, VCOM의 극성 반전에 의해 VS가 VSS측(한쪽측)으로 변화한 경우에는, B2에 나타낸 바와 같이, VS를 VDDR측(다른쪽측)으로 변화시키는 전압 설정을 행한다.
이와 같이 함으로써, 커먼 전압(VCOM)이 극성 반전함으로써 데이터선 전압(VS)(화소 전극 전압)에 변동이 발생한 경우에도, VS를 단시간에 원하는 계조 전압으로 설정할 수 있게 된다.
예를 들면 도 7 (B)에 본 실시 형태의 구동 방법을 사용하지 않는 경우의 신호 파형예를 나타낸다. 도 7 (B)에서는 VCOM의 극성 반전시에 전압 설정 회로에 의한 데이터선 전압(VS)의 설정이 행해지지 않는다. 따라서, 데이터선 전압(VS)을 적정한 전압으로 되돌리는 데 많은 시간을 요해, 화소 전극 전압이 확정되는 타이밍까지, 데이터선 전압(VS)을 원하는 계조 전압으로 하는 것이 늦어져 버리게 되는 문제가 발생한다.
이에 대해 본 실시 형태에서는, 도 7 (A)에 나타낸 바와 같이, 이러한 문제 를 해소할 수 있다. 그리고, 도 5에 나타낸 것과 같은 회로 구성을 채용한 경우에도, 데이터선 전압(VS)을 단시간에 적절한 계조 전압으로 설정할 수 있게 된다.
또 본 실시 형태에서는, 데이터선(S1 ∼ S528)이 SG1, SG2, SG3으로 그룹으로 나눠지는 동시에, 다수의 전압 설정 회로(60, 62, 64)가 설치된다. 따라서, 데이터선 전압의 설정시에 표시 패널과의 사이에서 대(大)전류가 흐른 경우에도, 이 대전류를, 다수의 라인(L1, L2, L3)에 의해 분산하여 흐르게 하는 것이 가능하게 된다. 따라서, 전압 설정 회로(60, 62, 64)에 접속되는 라인(L1, L2, L3)이 일렉트론 ·마이그레이션(electron migration)에 의해 단선되어 버리는 사태도 방지할 수 있다.
또한, 도 6에서는, 데이터선을 3개의 그룹(SG1, SG2, SG3)으로 그룹 나누고 있으나, 2개의 그룹으로 나누거나, 4개 이상의 그룹으로 나누어도 된다. 또, 그룹으로 나누는 방법도 임의이고, 예를 들면 SG1에 S1 ∼ S176를 포함시키고, SG2에 S 177 ∼ S352를 포함시키고, SG3에 S353 ∼ S528을 포함시키는 것과 같은 그룹 나누기로 해도 된다.
또, 도 6에서는, 3개의 전압 설정 회로(60, 62, 64)를 설치하고 있는데, 2개의 전압 설정 회로를 설치하거나, 4개 이상의 전압 설정 회로를 설치해도 된다.
도 6에서, DAC(30)(디지털/아날로그 변환 회로)의 출력 단자(Q1 ∼ Q528)와 데이터선(S1 ∼ S528)과의 사이에는, 스위칭 소자(SA1 ∼ SA528)(제1 스위칭 소자군)가 설치되어 있다.
또, 전압 설정 회로(60, 62, 64)(임피던스 변환 회로)의 출력 단자와 데이터선(S1 ∼ S528)의 사이에는 스위칭 소자(SB1 ∼ SB528)(제2 스위칭 소자군)가 설치 되어 있다.
구체적으로는, 전압 설정 회로(60)의 출력 단자(L1)와 데이터선(S1, S4 …S523, S526)(데이터선군 SG1)의 사이에는, 스위칭 소자(SB1, SB4 … SB523, SB526)가 설치된다. 또, 전압 설정 회로(62)의 출력 단자(L2)와 데이터선(S2, S5 … S524, S527)(데이터선군 SG2)의 사이에는, 스위칭 소자(SB2, SB5 … SB524, SB527)가 설치된다. 또, 전압 설정 회로(64)의 출력 단자(L3)와 데이터선(S3, S6 … S525, S528)(데이터선군 SG3)의 사이에, 스위칭 소자(SB3, SB6 … SB525, SBS258)가 설치된다.
그리고 본 실시 형태에서는 도 8에 나타낸 바와 같이, VCOM의 극성 반전 타이밍(TMI) 후의 기간(TB)(극성 반전 타이밍(TMI)과 데이터 신호의 기입 확정 타이밍(TMW1 또는 TMW2)의 사이에 있는 기간)에서, 스위칭 소자(SA1 ∼ SA528)(제1 스위칭 소자군)가 OFF로 된다. 또 스위칭 소자(SB1 ∼ SB528)(제2 스위칭 소자군)가 ON으로 된다.
즉, 기간(TB)에서, 스위칭 소자(SA1 ∼ SA528)를 ON ·OFF 제어하는 스위칭 신호(SA)가 비(非)액티브(스위칭 소자를 오프로 하는 레벨)로 된다. 또, 스위칭 소자(SB1 ∼ SB528)를 ON ·OFF 제어하는 스위칭 신호(SB)가 액티브(스위칭 소자를 ON으로 하는 레벨)로 된다.
그리고, TB에 이어지는 기간(TA)에서, 스위칭 신호(SA)가 액티브로 되어, 스위칭 소자(SA1 ∼ SA528)가 ON으로 된다. 또, 스위칭 신호(SB)가 비액티브로 되어, 스위칭 소자(SB1 ∼ SB528)가 OFF로 된다.
이와 같이 함으로써 도 7 (A)의 B1, B2에 나타낸 바와 같이, 스위칭 신호(SB)가 액티브로 되는 기간(TB)에서, 전압 설정 회로(60, 62, 64)의 전압 설정에 의해, 데이터선(S1 ∼ S528)의 전압이 VSS측 또는 VDDR측으로 변화하게 된다. 그리고, 기간(TB)에 이어지는 기간(TA)에서, 데이터선(S1 ∼ S528)의 전압을, DAC(30)로부터의 적정한 계조 전압으로 설정하는 것이 가능해진다.
또한, 본 실시 형태에서는 도 8의 C1, C2에 나타낸 바와 같이, 커먼 전압(VCOM)의 극성 반전 타이밍(TMI)을 포함하는 기간(TZ)에서, 데이터선이 하이 임피던스 상태로 설정된다. 이것은, 이 기간(TZ)에서, 스위칭 소자(SA1 ∼ SA528, SB1 ∼ SB528)를 같이 오프로 함으로써 실현할 수 있다.
이와 같이 데이터선을 하이 임피던스 상태로 설정하면, 커먼 전압(VCOM)의 극성 반전에 의해 구동 회로의 출력 단자측으로 유입되어 오는 전하를, 전원측으로 되돌리는 것이 가능해져, 저소비 전력화를 실현할 수 있다.
또한, 본 실시 형태에서 설명하는 스위칭 소자(SA1 ∼ SA528, SB1 ∼ SB528 및 후술하는 스위칭 소자)는, N형 트랜지스터나 P형 트랜지스터로 실현해도 되고, 트랜스퍼 게이트(N형 트랜지스터와 P형 트랜지스터의 드레인 영역 및 소스 영역을 서로 접속함으로써 구성되는 게이트)에 의해 실현해도 된다.
4. 구동 회로의 구성
도 9에, 본 실시 형태의 구동 회로(데이터선 구동 회로)의 구성예를 나타낸다.
이 구동 회로는, 데이터 래치(10), 레벨 시프터(12), 버퍼(14)를 포함한다. 또, 기준 전압 발생 회로(20), DAC(30)(디지털/아날로그 변환 회로, 전압 선택 회로, 전압 생성 회로), 출력 회로(40), 스위칭 신호 생성 회로(50)를 포함한다. 또한, 구동 회로에 이들 모든 회로 블록을 포함시킬 필요는 없고, 그 일부의 회로 블록을 생략하는 구성으로 해도 된다.
도 9에서, 데이터 래치(10)는, 표시 메모리인 RAM으로부터의 데이터를 래치한다. 레벨 시프터(12)는, 데이터 래치(10)의 출력의 전압 레벨을 시프트한다. 버퍼(14)는, 레벨 시프터(12)로부터의 데이터를 버퍼링하여, 디지털 계조 데이터로서 DAC(30)에 출력한다.
기준 전압 발생 회로(20)는, 계조 전압을 생성하기 위한 다수의 기준 전압을 발생시킨다. 보다 구체적으로는, 이 기준 전압 발생 회로(20)는, 다수의 저항 소자가 직렬 접속되는 래더 저항을 갖는다. 그리고, 래더 저항의 전압 분할 단자(기준 전압 발생 단자)에 기준 전압을 발생시킨다.
이 경우, 기준 전압 발생 회로(20)에는, 도 5에 나타낸 것과 같은 임피던스 변환 회로(협의로는 전압 폴로워 접속의 연산 증폭기)를 포함시키는 것이 바람직하다. 보다 구체적으로는, 기준 전압 발생 회로(20)에 제1, 제2 전압 분할 회로를 포함시키고, 제1 전압 분할 회로가 갖는 래더 저항의 M개의 전압 분할 단자로부터의 M개(예를 들면 7개)의 전압을, M개의 임피던스 변환 회로의 입력 단자에 입력한다. 또, 제2 전압 분할 회로가 갖는 래더 저항의 M개의 전압 분할 단자에, M개의 임피던스 변환 회로의 출력 단자를 접속하는 동시에, 그 래더 저항의 N개(N ≥2 × M)의 전압 분할 단자인 기준 전압 출력 단자에, N개(예를 들면 64개)의 기준 전압 을 출력하도록 한다.
DAC(30)는, 기준 전압 발생 회로(20)로부터의 다수의 기준 전압을 사용하여, 버퍼(14)로부터의 디지털 계조 데이터를 아날로그 계조 전압으로 변환한다. 보다 구체적으로는, 디지털 계조 데이터를 디코드하고, 디코드 결과에 기초하여, 다수의 기준 전압 중 어느 하나를 선택하고, 선택한 기준 전압을 아날로그 계조 전압으로서 출력 회로(40)에 출력한다. 이 DAC(30)가 갖는 디코더는 ROM 등을 사용하여 실현할 수 있다.
출력 회로(40)는, DAC(30)로부터의 아날로그 계조 전압을 데이터선에 전달하는 회로이다. 이 출력 회로(40)에는, DAC(30)의 출력 단자와 데이터선과의 사이의 접속의 ON ·OFF 제어를 행하는 스위칭 소자(커먼 전압의 극성 반전시에 데이터선을 하이 임피던스 상태로 설정하기 위한 스위칭 소자)를 포함시킬 수 있다. 더욱 구체적으로는, 이 출력 회로(40)에는, 도 6에 나타낸 것과 같은 스위칭 소자(SA1 ∼ SA528, SB1 ∼ SB528) 등을 포함시킬 수 있다.
스위칭 신호 생성 회로(50)는, 기준 전압 발생 회로(20), DAC(30), 출력 회로(40)가 갖는 여러가지 스위칭 소자를 ON ·OFF 제어하기 위한 스위칭 신호를 생성한다. 보다 구체적으로는 스위칭 신호 생성 회로(50)는, 도 6에서 설명한 것과 같은 스위칭 소자(SA1 ∼ SA528, SB1 ∼ SB528)를 ON ·OFF 제어하기 위한 스위칭 신호(SA, SB) 등을 생성한다.
5. 기준 전압 발생 회로
도 6에 나타낸 전압 설정 회로(60, 62, 64)로서는, 도 10에 나타낸 바와 같 이, 기준 전압 발생 회로(20)가 포함하는 전압 폴로워 접속의 연산 증폭기(OPA, OPB, OPC)(광의로는 임피던스 변환 회로)를 사용하는 것이 바람직하다. 보다 구체적으로는, 스위칭 소자(SB1, SB4 … SB526)(스위칭 소자군 SG1)에 접속되는 라인(L1)을, 기준 전압 발생 회로(20)의 연산 증폭기(OPA)에 접속하고, 스위칭 소자(SB2, SB5 … SB527)(스위칭 소자군 SG2)에 접속되는 라인(L2)을, 연산 증폭기(OPB)에 접속한다. 또, 스위칭 소자(SB3, SB6 … SB528)(스위칭 소자군 SG3)에 접속되는 라인(L3)을, 연산 증폭기(OPC)에 접속한다.
이와 같이 하면, 데이터선의 전류(전하)의 끌어내기 위한 전압 설정 회로를, 새롭게 별도로 설치할 필요가 없어져, 회로의 소규모화를 도모할 수 있다.
즉 본 실시 형태에서는 도 5에서 설명한 바와 같이, DAC(30)와 데이터선 사이에 연산 증폭기를 설치하지 않는 대신에, 기준 전압 발생 회로(20)에 연산 증폭기를 포함시키는 구성으로 하고 있다. 이 도 5의 구성으로 함으로써, 모든 데이터선에 연산 증폭기가 접속되는 도 3의 구성에 비해, 회로의 소규모화와 저소비 전력화를 도모할 수 있다.
그리고 본 실시 형태에서는, 이 기준 전압 발생 회로(20)에 포함되는 연산 증폭기(OPA, OPB, OPC)를 더욱 유효하게 이용하기 위해서, 이들 OPA, OPB, OPC를 도 6의 전압 설정 회로(60, 62, 64)로서도 사용하고 있다.
이와 같이 하면, 스위칭 소자(SB1 ∼ SB528)와 연산 증폭기(OPA, OPB, OPC)(전압 설정 회로) 사이를, 라인(L1 ∼ L3)을 사용하여 바이패스 접속(직결)할 수 있게 된다. 즉, 기준 전압 발생 회로(20)가 포함하는 저항 소자를 개재하지 않고, 연산 증폭기(OPA, OPB, OPC)의 출력을 스위칭 소자(SB1 ∼ SB528)에 접속할 수 있다. 이에 의해, 데이터선(S1 ∼ S528)측에서 본 구동 회로의 출력 임피던스를 낮게 할 수 있다. 이 결과, 도 7 (A)의 B1, B2에 나타낸 바와 같이, 데이터선 전압(VS)을 단시간에 원하는 전압으로 설정할 수 있게 되어, 표시 특성을 향상시킬 수 있다.
도 11에, 기준 전압 발생 회로(20)의 구성예를 나타낸다.
이 기준 전압 발생 회로(20)는, 이의 7개의 전압 분할 단자(광의로는 M개의 전압 분할 단자)에 전압(V0’, V4’, V13’, V31’, V50’, V59’, V63’)(광의로는 M개의 전압)을 출력하는 제1 전압 분할 회로(80)를 포함한다.
또 기준 전압 발생 회로(20)는, 제1 전압 분할 회로로부터의 전압(V0’, V4’, V13’, V31’, V50’, V59’, V63’)이 각 입력 단자에 입력되는 전압 폴로워 접속의 연산 증폭기(OP1, OP2, OP3, OP4, OP5, OP6, OP7)(광의로는 M개의 임피던스 변환 회로)를 포함한다. 이들 연산 증폭기(OP1 ∼ OP7)는, 기준 전압(GV0 ∼ GV63)을 생성하기 위한 전압(V0, V4, V13, V31, V50, V59, V63)을 출력 단자에 출력한다.
또 기준 전압 발생 회로(20)는, 연산 증폭기(OP1, OP2, OP3, OP4, OP5, OP6, OP7)와 제2 전압 분할 회로(90) 사이에 설치되는 스위칭 소자(SC1 ∼ SC7)(제3 스위칭 소자군)를 포함한다. 또한, 이들 스위칭 소자(SC1 ∼ SC7)를 설치하지 않는 구성으로 해도 된다.
또 기준 전압 발생 회로(20)는, 이의 7개의 전압 분할 단자(광의로는 M개의 전압 분할 단자)에, 스위칭 소자(SC1 ∼ SC7)를 개재하여 연산 증폭기(OP1 ∼ OP7)의 출력 단자가 접속되고, 그 64개의 전압 분할 단자(광의로는 N개의 전압 분할 단자)인 기준 전압 출력 단자에 기준 전압을 출력하는 제2 전압 분할 회로(90)를 포함한다.
본 실시 형태에서는, 기준 전압 발생 회로(20)가 포함하는 도 11의 연산 증폭기(OP3, OP4, OP5)를, 도 6의 전압 설정 회로(60, 62, 64)(도 10의 OPA, OPB, OPC)로서 사용하고 있다. 즉, 7개(M개)의 연산 증폭기(OP1 ∼ OP7)(임피던스 변환 회로) 중, VDDR(제1 전원)측, VSS(제2 전원)측의 연산 증폭기(OP1, OP2, OP6, OP7)를 제외한 3개(K개)의 연산 증폭기(OP3, OP4, OP5)를, 도 6의 전압 설정 회로(60, 62, 64)로서 사용하고 있다.
이 경우, 연산 증폭기(OP3, OP4, OP5)의 출력 전압(V13, V31, V50)(입력 전압 V13’, V31’, V50’)은, VDDR(제1 전원)과 VSS(제2 전원)의 중간의 전압이 된다. 따라서, 이들 연산 증폭기(OP3, OP4, OP5)의 출력 전압(V13, V31, V50)을 사용하여 데이터선 전압(VS)을 설정하면, VS를 VDDR과 VSS의 중간 전압으로 설정할 수 있다. 따라서, 도 7 (A)의 B1, B2에 나타낸 바와 같이, 데이터선 전압(VS)을 VDDR과 VSS의 중간 전압으로 설정한 후에, VS를 계조 전압으로 설정할 수 있게 된다.
즉, 데이터선 전압(VS)이, VDDR이나 VSS의 전압이나 이것에 가까운 전압으로 설정되어 버리면, 그 후에 VS를 계조 전압으로 설정하는 데 시간이 걸려 버린다고 하는 문제가 있다. 본 실시 형태와 같이, VDDR측, VSS측의 연산 증폭기(OP1, OP2, OP6, OP7)가 아니라, VDDR과 VSS의 중간에 배치되는 연산 증폭기(OP3, OP4, OP5)를 전압 설정 회로(60, 62, 64)로서 사용하면, 이러한 문제를 해소할 수 있다.
또 본 실시 형태에서는, 다수의 연산 증폭기(OP3, OP4, OP5)를 사용하여 데이터선군마다 전압 설정을 행하고 있으므로, 라인(L1, L2, L3)에 흐르는 전류량을 적게할 수 있어, 일렉트론 ·마이그레이션에 의한 단선도 방지할 수 있다.
또한, 도 11에서, 연산 증폭기(OP2, OP3, OP4, OP5, OP6)를 전압 설정 회로로서 사용하거나, OP3, OP4만을 전압 설정 회로로서 사용하거나, OP4, OP5만을 전압 설정 회로로서 사용하는 것도 가능하다. 즉, 본 실시 형태에서는, 연산 증폭기(OP1, OP7) 이외의 임의의 연산 증폭기를 전압 설정 회로로서 사용할 수 있다.
또, 도 12에 나타낸 바와 같이, 기준 전압 발생 회로(20)에, 제1 전압 분할 회로(80)를 설치하는 한편, 제2 전압 분할 회로(90)를 설치하지 않는 구성으로 해도 된다.
즉, 도 12에서는, 제1 전압 분할 회로(80)가 전압(V0’ ∼ V63’)을 전압 분할 단자에 출력한다. 그리고, 연산 증폭기(OP1 ∼ OP64)(임피던스 변환 회로)의 입력 단자에는, 이들 전압(V0’ ∼ V63’)이 입력된다. 그리고, 연산 증폭기(OP1 ∼ OP64)는, 스위칭 소자(SC1 ∼ SC64)를 개재하여, 기준 전압 출력 단자에 기준 전압(GV0 ∼ GV63)을 출력한다.
이 경우에도, VDDR, VSS측의 연산 증폭기(OP1, OP64) 이외의 임의의 연산 증폭기(VDDR과 VSS의 중간에 배치되는 연산 증폭기(OP32, OP33, OP34) 등)를, 전압 설정 회로로서 사용할 수 있다.
도 13에, 제1 전압 분할 회로(80)의 구성예를 나타낸다.
이 제1 전압 분할 회로(80)는, 다수의 저항 소자(R1 ∼ R12)가 전원(VDDR, VSS) 사이에 직렬 접속되는 래더 저항(82)을 갖는다. 그리고, 이 래더 저항(82)의 전압 분할 단자(VT11 ∼ VT17)에 전압(V0’, V4’, V13’, V31’, V50’, V59’, V63’)을 출력한다.
또한 도 13에서, 전압 분할 단자(VT12 ∼ VT16)는, 저항(R2 ∼ R10)의 각 8개의 탭으로부터 임의의 탭을 선택할 수 있는 전압 분할 단자이다. 어느 탭을 사용하는지는, 레지스터(4비트)의 설정에 의해 선택할 수 있다. 그리고, 어느 탭을 선택하는지에 따라, 여러가지의 γ 보정 특성을 얻을 수 있다.
도 14에, 제1 전압 분할 회로(80)의 다른 구성예를 나타낸다.
도 14의 제1 전압 분할 회로(80)는, 저항 소자(RP1∼RP12)가 직렬 접속되는 양극성용의 래더 저항(84)과, 저항 소자(RM1 ∼ RM12)가 직렬 접속되는 음극성용의 래더 저항(86)을 갖는다.
그리고, 양극성용의 래더 저항(84)은, 커먼 전압(VCOM)이 양극성이 되는 기간(도 2의 기간(T1))에서 사용된다. 한편, 음극성용의 래더 저항(86)은, VCOM이 음극성이 되는 기간(도 2의 기간(T2))에서 사용된다.
보다 구체적으로는, VCOM의 양극 기간에서는, 스위칭 소자(SWP)가 ON으로 되고, SWM이 OFF로 된다. 또, VDDR에는 양극성의 전압이 부여된다. 그리고, 스위칭 소자(SWPM2 ∼ SWPM7)가, 양극성용의 래더 저항(84)의 전압 분할 단자(VTP12 ∼ VTP17)와 연산 증폭기(OP1 ∼ OP7)의 입력 단자를 접속한다.
한편, VCOM의 음극 기간에서는, 스위칭 소자(SWM)가 ON으로 되고, SWP가 OFF로 된다. 또, VDDR에는 음극성의 전압이 부여된다. 그리고, 스위칭 소자(SWPM2 ∼ SWPM7)가, 음극성용의 래더 저항(86)의 전압 분할 단자(VTM12 ∼ VTM17)와 연산 증폭기(OP1 ∼ OP7)의 입력 단자를 접속한다.
일반적으로, VCOM의 양극 기간과 음극 기간에서는 γ 보정 특성(계조 특성)이 비대칭이 된다. 그리고, 이렇게 γ 보정 특성이 비대칭이 되는 경우에도, 도 14와 같이 양극성용, 음극성용의 래더 저항(84, 86)을 설치하면, VCOM의 양극 기간, 음극 기간의 각 기간에 최적인 γ 보정을 행하는 것이 가능해진다.
도 15에, 제2 전압 분할 회로(90)의 구성예를 나타낸다.
이 제2 전압 분할 회로(90)는, 다수의 저항 소자(R21 ∼ R26)가 직렬 접속되는 래더 저항(92)을 갖는다. 그리고, 이 래더 저항(92)의 전압 분할 단자(VTR0, VTR4, VTR13, VTR31, VTR50, VTR59, VTR63)(광의로는 M개의 전압 분할 단자)에는, 스위칭 소자(SC1 ∼ SC7)를 개재하여, 연산 증폭기(OP1∼OP7)의 출력 단자가 접속된다. 또, 이 래더 저항(92)의 전압 분할 단자(VTR0 ∼ VTR63)(광의로는 N개의 전압 분할 단자)인 기준 전압 출력 단자에, 기준 전압(GV0 ∼ GV63)을 출력한다.
또한, 전압 분할 단자(VTR[1 : 3], VTR[5 : 12] …)는, 도 16에 나타낸 바와 같이, 저항 소자(R21, R22 …)를 더욱 저항 분할함으로써 얻어지는 단자이다.
도 15에 나타낸 구성의 제2 전압 분할 회로(90)에 의하면, 임피던스 변환 기능을 갖는 연산 증폭기(OP1 ∼ OP7)를 사용하여, 기준 전압(GV0 ∼ GV63)을 공급할 수 있다. 따라서, 전압 분할 단자(VTR0 ∼ VTR63)에서의 출력 임피던스를 낮게 할 수 있다. 이 결과, 도 5와 같이 출력 회로(40)에 연산 증폭기를 설치하지 않는 구성의 경우에도, 비교적 단시간에, 데이터선 전압(화소 전극 전압)을 원하는 계조 전압으로 설정하는 것이 용이해진다.
도 17에, 제2 전압 분할 회로(90)의 다른 구성예를 나타낸다.
이 제2 전압 분할 회로(90)는, 저항 소자(RL21 ∼ RL26)가 직렬 접속되는 저(低) 저항(예를 들면 10KΩ)의 제1 래더 저항(94)과, 저항 소자(RH21 ∼ RH26)이 직렬 접속되는 고(高) 저항(예를 들면 20KΩ)의 제2 래더 저항(96)을 포함한다.
또 제2 전압 분할 회로(90)는, 제1 저항 전환용 스위칭부(100)를 포함한다. 이 제1 저항 전환용 스위칭부(100)는, 제1 래더 저항(94)의 7개(광의로는 M개)의 전압 분할 단자(VTL0, VTL4, VTL13, VTL31, VTL50, VTL59, VTL63)와, 제2 래더 저항(96)의 7개(광의로는 M개)의 전압 분할 단자(VTH0, VTH4, VTH13, VTH31, VTH50, VTH59, VTH63) 중 어느 하나를, 연산 증폭기(OP1∼OP7)(임피던스 변환 회로)의 출력 단자에 접속하는 스위칭 소자군을 포함한다.
또한, 도 17에서는, 제1 저항 전환용 스위칭부(100)가, 도 11의 스위칭 소자 SC1 ∼ SC7의 기능을 실현하고 있다.
또 제2 전압 분할 회로(90)는, 제2 저항 전환용 스위칭부(102)를 포함한다. 이 제2 저항 전환용 스위칭부(102)는, 제1 래더 저항(94)의 64개(광의로는 N개)의 전압 분할 단자(VTL0 ∼ VTL63)와, 제2 래더 저항(96)의 64개(광의로는 N개)의 전압 분할 단자(VTH0 ∼ VTH63) 중 어느 하나를, 64개(광의로는 N개)의 기준 전압(GV0 ∼ GV63)의 출력 단자에 접속하는 스위칭 소자군을 포함한다.
또한, 제1, 제2 저항 전환용 스위칭부(100, 102)는, 연산 증폭기(OP1, OP7)의 출력 단자를, 기준 전압(GV0, GV63)의 출력 단자에 직접 접속하기 위한 스위칭 소자도 포함한다.
또, 도 17의 스위칭 소자(SWRL)는, 저 저항의 제1 래더 저항(94)을 사용할 때 ON으로 되고, 고 저항의 제2 래더 저항(96)을 사용할 때 OFF로 된다. 한편, 스위칭 소자(SWRH)는, 고 저항의 제2 래더 저항(96)을 사용할 때 ON으로 되고, 저 저항의 제1 래더 저항(94)을 사용할 때 OFF로 된다. 이들 스위칭 소자(SWRL, SWRH)를 설치함으로써, 허비되는 전류가 제1, 제2 래더 저항(94, 96)에 흐르는 것을 방지할 수 있어, 저소비 전력화를 도모할 수 있다.
또, 도 17의 스위칭 소자(SWVSS)는, 연산 증폭기(OP7)의 출력(V63)을 기준 전압(GV63)으로서 사용하지 않고, 전원(VSS)의 전압을 기준 전압(GV63)으로서 사용하는 경우에 ON으로 된다.
도 17에 나타낸 것과 같은 저 저항의 제1 래더 저항(94)과 고 저항의 제2 래더 저항(96)을 설치하고, 상황에 따라 제1, 제2 래더 저항(94, 96)을 전환하여 사용함으로써, 구동 능력의 향상과 저소비 전력화를 양립할 수 있게 된다.
즉, 저 저항의 제1 래더 저항(94)을 사용하면, 기준 전압 출력 단자의 출력 임피던스를 낮게 할 수 있는 이점이 있는 반면, 래더 저항에 정상적으로 흐르는 전류가 증가하는 불리한 점이 있다. 한편, 고 저항의 제2 래더 저항(96)을 사용하면, 래더 저항에 정상적으로 흐르는 전류를 감소시킬 수 있는 이점이 있는 반면, 기준 전압 출력 단자의 출력 임피던스가 높아지는 불리한 점이 있다.
따라서, 제1, 제2 래더 저항(94, 96)을 전환하여 사용하도록 하면, 래더 저항에 흐르는 전류를 최소한으로 억제하면서, 기준 전압 출력 단자의 출력 임피던스를 가능한 한 낮게 하는 것이 가능해진다.
6. 출력 회로
도 9의 구동 회로가 포함하는 출력 회로(40)로서는 여러가지 구성의 것을 채용할 수 있다.
예를 들면, 아몰퍼스(비정질) 실리콘에 의해 TFT가 형성되는 표시 패널(광의로는 제1 종류의 표시 패널)에서는, 도 18 (A)에 나타낸 바와 같이, R, G, B(광의로는 제1, 제2, 제3의 색 성분)의 각각의 데이터선(소스선)에 대해, 이것에 대응한 데이터선 출력 단자가, 드라이버 IC(구동 회로)에 설치된다.
한편, 저온 폴리실리콘(다결정 실리콘)에 의해 TFT가 형성되는 표시 패널(광의로는 제2 종류의 표시 패널)에서는, 회로의 일부를 패널 상에 형성할 수 있다. 이 때문에, 드라이버 IC, 표시 패널간의 배선 개수를 줄이기 위해, 도 18 (B)에 나타낸 바와 같이, R, G, B용의 데이터 신호를 다중화하여 전달하는 데이터선을 사용하여, 표시 패널과 드라이버 IC를 접속하는 방법을 채용할 수 있다.
즉, 이 도 18 (B)의 방법에서는, 드라이버 IC측에, 멀티플렉스(multiplex)용 스위칭 소자(MSWR, MSWG, MSWB)를 설치한다. 그리고, 이 스위칭 소자(MSWR, MSWG, MSWB)를 사용하여, R, G, B용의 데이터 신호를 다중화하여, 1개의 데이터선(S)를 사용하여 표시 패널측에 전달한다.
한편, 표시 패널측에는, 디멀티플렉스(demultiplex)용의 스위칭 소자(DSWR, DSWG, DSWB)를 설치한다. 그리고, 1개의 데이터선(S)에 의해 다중화하여 전달되는 R, G, B용의 데이터 신호를, 디멀티플렉스용 스위칭 소자(DSWR, DSWG, DSWB)를 사용하여 분리하여, R, G, B용의 각 화소에 전달한다. 보다 구체적으로는, 이들 스위칭 소자(DSWR, DSWG, DSWB)를, 도 19에 나타낸 것과 같은 스위칭 신호(RSEL, GSEL, BSEL)를 사용하여 ON ·OFF 제어하여, R, G, B용의 데이터 신호를 분리한다. 또한 도 19에서, LP는 수평 동기 신호(래치 펄스)이다.
이 도 18 (B)의 방법에 의하면, 표시 패널, 드라이버 IC 사이의 배선 개수를 줄일 수 있으므로, 실장 면적을 작게 할 수 있어, 장치를 컴팩트화할 수 있는 이점이 있다.
본 실시 형태의 출력 회로(40)는, 도 18 (B)에 나타낸 것과 같은 멀티플렉스용 스위칭 소자(MSWR, MSWG, MSWB)를 포함하는 것이어도 된다. 이러한 구성의 출력 회로(40)에서도, VCOM의 극성 반전 타이밍 후의 기간에 데이터선(S)의 전압(VS)을 VDDR측 또는 VSS로 변화시킴으로써, VS를 단시간에 원하는 계조 전압으로 설정할 수 있게 된다.
또한, 본 발명은 본 실시 형태에 한정되지 않고, 본 발명의 요지의 범위 내에서 여러 가지의 변형 실시가 가능하다.
예를 들면, 본 실시 형태에서는, TFT를 사용한 액티브 매트릭스형 액정 장치에 본 발명의 구동 회로를 적용하는 경우에 대해 설명했으나, 본 발명은 이것에 한정되지 않는다. 예를 들면, 액티브 매트릭스형 액정 장치 이외의 액정 장치에 본 발명의 구동 회로를 적용하거나, 일렉트로루미네선스(EL) 장치, 유기 EL 장치, 플라즈마 디스플레이 장치 등의 전기 광학 장치에 본 발명의 구동 회로를 적용하는 것도 가능하다.
또, 구동 회로의 구성도 도 5 ∼ 도 19에서 설명한 구성에 한정되지 않고, 이들과 균등한 여러 가지 구성을 채용할 수 있다.
또, 본 발명은, 주사 라인 반전 구동에 한정되지 않고, 다른 반전 구동 방식을 채용하는 경우에도 적용 가능하다.
또, 명세서 중의 기재에 있어서 광의의 용어(전압 설정 회로, 연산 증폭기, 화소용 스위칭 소자, 전기 광학 물질, 전기 광학 패널, 전기 광학 장치, 제1 전원, 제2 전원 등)로서 인용된 용어(연산 증폭기, 임피던스 변환 회로, TFT, 액정 소자, 표시 패널, 액정 장치, VDDR, VSS 등)는, 명세서 중의 다른 기재에 있어서도 광의의 용어로 치환할 수 있다.
또, 본 발명 중 종속 청구항의 발명에서는, 종속 청구항의 구성 요건의 일부를 생략하는 구성으로 할 수도 있다. 또, 본 발명의 1 독립 청구항의 발명의 요부를, 다른 독립 청구항에 종속시킬 수도 있다.
본 발명에 의하면, 데이터선 전압을 단시간에 적정한 전압(계조 전압 등)으로 설정할 수 있게 되어, 표시 특성을 유지하면서 저소비 전력화를 도모할 수 있다.

Claims (11)

  1. 다수의 화소와, 다수의 주사선과, 다수의 데이터선을 갖는 표시 패널을 구동시키기 위한 구동 회로에 있어서,
    데이터선을 그룹으로 나눈 다수의 데이터선군의 각각에 대응하여 설치되는, 다수의 전압 설정 회로를 포함하고,
    상기 각 전압 설정 회로가,
    표시 패널의 각 화소가 갖는 화소 전극과 전기 광학 물질을 사이에 끼고 대향하는 대향 전극의 전압이 극성 반전함으로써 데이터선의 전압이 제1, 제2 전원의 한쪽 전원측으로 변화한 경우에, 데이터선의 전압을 제1, 제2 전원의 다른쪽 전원측으로 변화시키는 것을 특징으로 하는 구동 회로.
  2. 제1항에 있어서,
    상기 각 전압 설정 회로가,
    대향 전극의 전압이 극성 반전하는 타이밍 후의 소정의 기간에, 데이터선의 전압을 제1, 제2 전원의 다른쪽 전원측으로 변화시키는 것을 특징으로 하는 구동 회로.
  3. 제1항 또는 제2항에 있어서,
    다수의 기준 전압을 발생시키는 기준 전압 발생 회로와,
    발생된 다수의 기준 전압을 사용하여, 디지털 계조 데이터를 아날로그 계조 전압으로 변환하는 디지털/아날로그 변환 회로와,
    디지털/아날로그 변환 회로로부터의 아날로그 계조 전압을 데이터선에 출력하는 출력 회로를 포함하며,
    상기 다수의 전압 설정 회로가, 상기 기준 전압 발생 회로가 포함하는 다수의 임피던스 변환 회로인 것을 특징으로 하는 구동 회로.
  4. 제3항에 있어서,
    상기 기준 전압 발생 회로가,
    다수의 저항 소자가 직렬 접속되는 래더 저항을 갖고, 이 래더 저항의 M개(M ≥4)의 전압 분할 단자에 M개의 전압을 출력하는 제1 전압 분할 회로와,
    상기 제1 전압 분할 회로로부터의 M개의 각 전압이 각 입력 단자에 입력되고, 기준 전압을 생성시키기 위한 각 전압을 각 출력 단자에 출력하는 M개의 임피던스 변환 회로를 포함하고,
    상기 다수의 전압 설정 회로가, M개의 상기 임피던스 변환 회로 중, 제1, 제2 전원측의 임피던스 변환 회로를 적어도 제외하는 K개(2 ≤K ≤M-2)의 임피던스 변환 회로인 것을 특징으로 하는 구동 회로.
  5. 제4항에 있어서,
    상기 기준 전압 발생 회로가,
    다수의 저항 소자가 직렬 접속되는 래더 저항을 갖고, 이 래더 저항의 M개의 전압 분할 단자에 M개의 상기 임피던스 변환 회로의 출력 단자가 접속되며, 래더 저항의 N개(N ≥2 ×M)의 전압 분할 단자인 기준 전압 출력 단자에 기준 전압을 출력하는 제2 전압 분할 회로를 포함하는 것을 특징으로 하는 구동 회로.
  6. 제3항에 있어서,
    디지털/아날로그 변환 회로의 출력 단자와 데이터선과의 사이에 설치되는 제1 스위칭 소자군과,
    다수의 임피던스 변환 회로의 출력 단자와 데이터선과의 사이에 설치되는 제2 스위칭 소자군을 포함하며,
    대향 전극의 전압이 극성 반전하는 타이밍 후의 소정의 기간에, 상기 제1 스위칭 소자군이 OFF로 되고, 상기 제2 스위칭 소자군이 ON으로 되는 것을 특징으로 하는 구동 회로.
  7. 다수의 화소와, 다수의 주사선과, 다수의 데이터선을 갖는 표시 패널을 구동시키기 위한 구동 회로에 있어서,
    다수의 기준 전압을 발생시키는 기준 전압 발생 회로와,
    발생된 다수의 기준 전압을 사용하여, 디지털 계조 데이터를 아날로그 계조 전압으로 변환하는 디지털/아날로그 변환 회로와,
    디지털/아날로그 변환 회로로부터의 아날로그 계조 전압을 데이터선에 출력 하는 출력 회로를 포함하며,
    상기 기준 전압 발생 회로가 포함하는 1개 또는 다수의 임피던스 변환 회로가,
    표시 패널의 각 화소가 갖는 화소 전극과 전기 광학 물질을 사이에 끼고 대향하는 대향 전극의 전압이 극성 반전함으로써 데이터선의 전압이 제1, 제2 전원의 한쪽 전원측으로 변화한 경우에, 데이터선의 전압을 제1, 제2 전원의 다른쪽 전원측으로 변화시키는 것을 특징으로 하는 구동 회로.
  8. 제1항, 제2항 또는 제7항에 있어서,
    대향 전극의 전압이 극성 반전하는 타이밍을 포함하는 소정의 기간에, 데이터선이 하이 임피던스 상태로 설정되는 것을 특징으로 하는 구동 회로.
  9. 제1항, 제2항 또는 제7항의 구동 회로와,
    상기 구동 회로에 의해 구동되는 표시 패널을 포함하는 것을 특징으로 하는 전기 광학 장치.
  10. 다수의 화소와, 다수의 주사선과, 다수의 데이터선을 갖는 표시 패널을 구동시키기 위한 구동 방법에 있어서,
    표시 패널의 각 화소가 갖는 화소 전극과 전기 광학 물질을 사이에 끼고 대향하는 대향 전극의 전압이 극성 반전함으로써 데이터선의 전압이 제1, 제2 전원의 한쪽 전원측으로 변화한 경우에,
    데이터선을 그룹으로 나눈 다수의 데이터선군마다 설치되는 각 전압 설정 회로를 사용하여, 데이터선의 전압을 제1, 제2 전원의 다른쪽 전원측으로 변화시키는 것을 특징으로 하는 구동 방법.
  11. 다수의 화소와, 다수의 주사선과, 다수의 데이터선을 갖는 표시 패널을 구동시키기 위한 구동 방법에 있어서,
    기준 전압 발생 회로를 사용하여, 다수의 기준 전압을 발생시키고,
    발생된 다수의 기준 전압을 사용하여, 디지털 계조 데이터를 아날로그 계조전압으로 변환하며,
    디지털/아날로그 변환 회로로부터의 아날로그 계조 전압을 데이터선에 출력하는 동시에,
    표시 패널의 각 화소가 갖는 화소 전극과 전기 광학 물질을 사이에 끼고 대향하는 대향 전극의 전압이 극성 반전함으로써 데이터선의 전압이 제1, 제2 전원의 한쪽 전원측으로 변화한 경우에,
    상기 기준 전압 발생 회로가 포함하는 1개 또는 다수의 임피던스 변환 회로를 사용하여, 데이터선의 전압을 제1, 제2 전원의 다른쪽 전원측으로 변화시키는 것을 특징으로 하는 구동 방법.
KR1020030039875A 2002-06-20 2003-06-19 구동 회로, 전기 광학 장치 및 구동 방법 KR100563282B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002179550A JP3649211B2 (ja) 2002-06-20 2002-06-20 駆動回路、電気光学装置及び駆動方法
JPJP-P-2002-00179550 2002-06-20

Publications (2)

Publication Number Publication Date
KR20030097704A KR20030097704A (ko) 2003-12-31
KR100563282B1 true KR100563282B1 (ko) 2006-03-27

Family

ID=29996570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030039875A KR100563282B1 (ko) 2002-06-20 2003-06-19 구동 회로, 전기 광학 장치 및 구동 방법

Country Status (4)

Country Link
US (1) US20040021627A1 (ko)
JP (1) JP3649211B2 (ko)
KR (1) KR100563282B1 (ko)
CN (1) CN1285961C (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3807322B2 (ja) * 2002-02-08 2006-08-09 セイコーエプソン株式会社 基準電圧発生回路、表示駆動回路、表示装置及び基準電圧発生方法
JP4744075B2 (ja) * 2003-12-04 2011-08-10 ルネサスエレクトロニクス株式会社 表示装置、その駆動回路およびその駆動方法
US7436401B2 (en) * 2004-02-12 2008-10-14 Leslie Louis Szepesi Calibration of a voltage driven array
JP4114628B2 (ja) * 2004-04-08 2008-07-09 ソニー株式会社 フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置
CN100520874C (zh) * 2004-08-03 2009-07-29 株式会社半导体能源研究所 显示装置及其驱动方法
JP4738867B2 (ja) * 2004-10-22 2011-08-03 ルネサスエレクトロニクス株式会社 表示装置用駆動装置
JP2006178047A (ja) * 2004-12-21 2006-07-06 Sharp Corp 映像信号線駆動回路およびそれを備える液晶表示装置
JP4000147B2 (ja) * 2004-12-28 2007-10-31 康久 内田 半導体装置及びレベルシフト回路
JP2006195019A (ja) * 2005-01-12 2006-07-27 Sharp Corp 液晶表示装置ならびにその駆動回路および駆動方法
US7362293B2 (en) * 2005-03-17 2008-04-22 Himax Technologies, Inc. Low power multi-phase driving method for liquid crystal display
JP2006285018A (ja) * 2005-04-01 2006-10-19 Matsushita Electric Ind Co Ltd 液晶駆動装置および液晶表示装置，液晶駆動方法
US8059109B2 (en) * 2005-05-20 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
US7330066B2 (en) * 2005-05-25 2008-02-12 Himax Technologies Limited Reference voltage generation circuit that generates gamma voltages for liquid crystal displays
KR100702698B1 (ko) * 2005-05-27 2007-04-02 엠시스랩 주식회사 다수 픽셀에 대한 연산이 가능한 투과제어장치 및 이를 포함하는 디스플레이 시스템
JP4400588B2 (ja) 2005-06-02 2010-01-20 エプソンイメージングデバイス株式会社 電気光学装置、電気光学装置の駆動方法、および、電子機器
JP4321502B2 (ja) * 2005-07-07 2009-08-26 セイコーエプソン株式会社 駆動回路、電気光学装置及び電子機器
US7683913B2 (en) * 2005-08-22 2010-03-23 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
KR101179233B1 (ko) * 2005-09-12 2012-09-04 삼성전자주식회사 액정표시장치 및 그 제조방법
JP4528748B2 (ja) * 2006-07-20 2010-08-18 Ｏｋｉセミコンダクタ株式会社 駆動回路
JP4528759B2 (ja) * 2006-11-22 2010-08-18 Ｏｋｉセミコンダクタ株式会社 駆動回路
US8558852B2 (en) * 2006-11-30 2013-10-15 Seiko Epson Corporation Source driver, electro-optical device, and electronic instrument
JP5019859B2 (ja) * 2006-12-05 2012-09-05 ソニーモバイルディスプレイ株式会社 液晶装置および電子機器
JP4493681B2 (ja) 2007-05-17 2010-06-30 Ｏｋｉセミコンダクタ株式会社 液晶駆動装置
TWI378433B (en) * 2007-08-16 2012-12-01 Tpo Displays Corp Control method and electronic system utilizing the same
JP5119810B2 (ja) * 2007-08-30 2013-01-16 ソニー株式会社 表示装置
JP4779165B2 (ja) * 2007-12-19 2011-09-28 奇美電子股▲ふん▼有限公司 ゲートドライバ
CN101939779B (zh) * 2008-04-16 2013-02-27 夏普株式会社 液晶显示装置的驱动电路
TWI480847B (zh) * 2008-05-22 2015-04-11 Au Optronics Corp 液晶顯示裝置及其驅動方法
CN101281739B (zh) * 2008-06-02 2011-12-14 友达光电股份有限公司 液晶显示装置及其驱动方法
TWI407428B (zh) * 2009-05-20 2013-09-01 Novatek Microelectronics Corp 用於一平面顯示器之伽瑪電壓產生裝置
KR20110014428A (ko) * 2009-08-05 2011-02-11 삼성전자주식회사 대칭 계조전압을 출력하는 디스플레이 드라이버 회로
JP2013041029A (ja) * 2011-08-12 2013-02-28 Semiconductor Components Industries Llc 液晶駆動回路
CN103632638B (zh) * 2012-08-20 2016-08-24 群康科技(深圳)有限公司 数据驱动器的解多任务装置和驱动方法以及液晶显示系统
CN103915069B (zh) * 2013-01-04 2017-06-23 矽创电子股份有限公司 显示面板的驱动电路及其驱动模块与显示设备和制造方法
JP2014211616A (ja) * 2013-04-03 2014-11-13 ソニー株式会社 データドライバおよび表示装置
KR102286726B1 (ko) * 2015-05-14 2021-08-05 주식회사 실리콘웍스 디스플레이 장치 및 그 구동 회로
CN105334651B (zh) * 2015-12-07 2019-03-26 深圳市华星光电技术有限公司 液晶显示屏、显示装置及公共电极电压调节方法
US9805677B2 (en) * 2015-12-28 2017-10-31 Panasonic Liquid Crystal Display Co., Ltd. Display device for adjusting current output of a common voltage generating circuit
JP6903398B2 (ja) 2016-01-27 2021-07-14 三菱電機株式会社 駆動装置および液晶表示装置
CN109697965B (zh) * 2017-10-23 2021-02-23 新相微电子(上海)有限公司 低功率薄膜晶体管液晶显示控制芯片、驱动装置
KR102515138B1 (ko) * 2018-03-05 2023-03-29 삼성디스플레이 주식회사 감마 기준 전압 생성 회로, 이를 포함하는 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR102585594B1 (ko) * 2018-07-10 2023-10-05 주식회사 디비글로벌칩 감마 보정 회로 및 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09152847A (ja) * 1995-09-29 1997-06-10 Sharp Corp 液晶表示パネルの駆動方法及びその駆動回路
JP3039404B2 (ja) * 1996-12-09 2000-05-08 日本電気株式会社 アクティブマトリクス型液晶表示装置
JP4472155B2 (ja) * 2000-10-31 2010-06-02 富士通マイクロエレクトロニクス株式会社 液晶表示装置用データドライバ

Also Published As

Publication number Publication date
JP3649211B2 (ja) 2005-05-18
KR20030097704A (ko) 2003-12-31
JP2004021163A (ja) 2004-01-22
CN1285961C (zh) 2006-11-22
US20040021627A1 (en) 2004-02-05
CN1467554A (zh) 2004-01-14

Similar Documents

Publication Publication Date Title
KR100563282B1 (ko) 구동 회로, 전기 광학 장치 및 구동 방법
KR100563285B1 (ko) 구동 회로, 전기 광학 장치 및 구동 방법
JP4367509B2 (ja) 電気光学装置、駆動回路および電子機器
US7696970B2 (en) Driving circuit, display device, and driving method for the display device
KR100339799B1 (ko) 평면 표시 장치의 구동 방법
KR100743307B1 (ko) 전원 회로, 표시 드라이버, 전기 광학 장치 및 전자 기기
US8368672B2 (en) Source driver, electro-optical device, and electronic instrument
EP1927976A2 (en) Liquid crystal display system capable of improving display quality and method for driving the same
JP4059180B2 (ja) 表示ドライバ、電気光学装置及び電気光学装置の駆動方法
JP5332150B2 (ja) ソースドライバ、電気光学装置及び電子機器
US20080030445A1 (en) Display device
KR20040086836A (ko) 액티브 매트릭스 디스플레이 장치 및 그의 구동 방법
US8558852B2 (en) Source driver, electro-optical device, and electronic instrument
US7002563B2 (en) Driving method for flat-panel display device
US20070008265A1 (en) Driver circuit, electro-optical device, and electronic instrument
JP4947092B2 (ja) ソースドライバ、電気光学装置及び電子機器
US20080013008A1 (en) Liquid Crystal Driving Circuit and Liquid Crystal Display Device with the Same
JP2007010946A (ja) 電気光学装置、駆動方法および電子機器
KR20030054934A (ko) 액정표시장치의 구동장치 및 구동방법
KR100919203B1 (ko) 액정 표시장치
KR20080048880A (ko) 액정표시장치 및 그의 구동방법
KR20080048881A (ko) 액정 표시 장치
JP2006267359A (ja) 電気光学装置および電子機器
JP2008058857A (ja) 駆動方法、駆動回路、電気光学装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee