KR20030094500A - 저온에서 실리콘 웨이퍼를 산화시키는 방법 및 장치 - Google Patents

저온에서 실리콘 웨이퍼를 산화시키는 방법 및 장치 Download PDF

Info

Publication number
KR20030094500A
KR20030094500A KR10-2003-0029032A KR20030029032A KR20030094500A KR 20030094500 A KR20030094500 A KR 20030094500A KR 20030029032 A KR20030029032 A KR 20030029032A KR 20030094500 A KR20030094500 A KR 20030094500A
Authority
KR
South Korea
Prior art keywords
silicon wafer
oxidizing gas
vacuum chamber
silicon
oxidation
Prior art date
Application number
KR10-2003-0029032A
Other languages
English (en)
Other versions
KR100520716B1 (ko
Inventor
요시 오노
종잔 이
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20030094500A publication Critical patent/KR20030094500A/ko
Application granted granted Critical
Publication of KR100520716B1 publication Critical patent/KR100520716B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은, 진공 챔버에 실리콘 웨이퍼를 배치시키는 단계; 실온 내지 350℃ 사이의 온도에서 실리콘 웨이퍼를 유지시키는 단계; O2및 O3로 이루어진 산화 가스의 그룹으로부터 얻어진 산화 가스를 진공 챔버에 유입시키는 단계; 및 산화 가스 및 실리콘 웨이퍼를 엑시머 레이저로부터 방출된 광으로 조사 (irradiating) 하여 반응성 산소종 (reactive oxygen species) 을 발생시키고 실리콘 웨이퍼 상에 산화물 층을 형성하는 단계를 포함하는, 실리콘 웨이퍼를 저온 산화시키는 방법을 제공한다.

Description

저온에서 실리콘 웨이퍼를 산화시키는 방법 및 장치{METHOD FOR OXIDIZING A SILICON WAFER AT LOW-TEMPERATURE AND APPARATUS FOR THE SAME}
본 발명은 실리콘 상의 집적 회로의 제조에 관한 것으로, 특히, 실리콘 웨이퍼 상에 저온의 고품질 실리콘 이산화물 층을 제공하는 방법 및 장치에 관한 것이다.
실리콘을 산화시키기 위한 종래의 기술은 O2, N2O 또는 NO와 같은 산화 분위기 (oxidizing ambient) 에서 장시간 동안 예를 들어, 800 ℃ 보다 더 큰 고온을 필요로 한다. 이러한 산화 동안에, 성분의 확산이 기판내에서 발생하고, 제조 시퀀스는 이러한 확산을 조절하는데 적합하게 만들어져야 한다. 품질을 손상시키기지 않고 매우 낮은 온도로 산화를 실행하는 능력은 반도체 산업에 상당한 이점을 제공한다.
실리콘의 열 산화는 실리콘 결정 방향에 따라 상이한 산화율을 갖는다. 실리콘 (111) 상에는 건식 O2가스 분위기로 900 ℃에서 한 시간에 30 nm 실리콘 산화물 층이 성장되지만, 실리콘 (100) 상에는 동일한 온도로 동일한 시간에 약 21 nm가 성장한다. 한 시간 동안의 900 ℃의 습식 산화에서, 실리콘 (111) 상의 두께는 대략 215 nm이지만, 실리콘 (100) 상에서는 상기 두께는 150 nm이다. 이러한 차이는 얕은 트렌치 절연을 위한 산화에 있어서 매우 중요하다.
또한, 고온 산화는 실리콘 경계면에서 적층 결함 (stacking faults) 을 초래한다고 공지되어 있고, 장치 성능에 대한 이러한 결함의 충격을 최소화시키기 위한 광범위한 어닐링(annealing) 단계가 필요하다. 이것은 게이트 산화물 형성에 있어서 공정의 시간 및 비용을 증가시킨다.
생산 목적으로 저온에서 실리콘을 산화시키는 허용 가능한 방법이 현재 존재하지 않는다. 플라즈마 (plasma) 산화 또는 라디칼 (radical) 슬롯-라인 안테나를 사용하는 산화와 같은 저온에서 실리콘을 산화시키는 방법이 공지되어 있다 (예를 들어 : Hirayama 등의, Low Temperature Growth of High-Integrity Silicon Oxide Films by Oxygen Radical Generated in High-Density Krypton Plasma, IEDM Tech. Dig. P249, (1999) (이하, 문헌 1로 칭함); 및 Saito 등의, Advantage of Radical Oxidation for Improving Reliability of Ultra-Thin Gate Oxide, 2000 Symposium on VLSI Technology, T18-2, (2000) (이하, 문헌 2로 칭함) 를 참조).문헌 1에는 낮은 이온 충격 (bombardment) 및 높은 플라즈마 밀도로 대략 400 ℃에서 실리콘 상에 성장된 산화물이 기재되어 있다. 문헌 2에는 라디칼 슬롯 라인 안테나를 사용하여 플라즈마 산화로 산화물을 형성하는 것이 기재되어 있다. 그러나, 이러한 방법은 실리콘 표면을 손상시키고 산화물 품질을 저하시킬 수 있는 이온 뿐만 아니라 라디칼 (radicals) 의 상당한 양을 발생시킨다.
오존과의 산화, 또는 자외선과의 산화가 보고되었지만 (예를 들어, Ishikawa 등의, Low Temperature Oxidation of Silicon in N2O by UV irradiation, Jpn. J. of Appl. Phys. , 28, L1453 (1989) (이하, 문헌 3으로 칭함); 및 Nayer 등의, Atmospheric Pressure, Low Temperature (〈 500℃) UV/Ozone Oxidation of Silicon, Electronics Letters, 26, 205 (1990) (이하, 문헌 4로 칭함) 을 참조), 두께에서 자기-제한 (self-limiting) 하는 합성막이 관찰된다. 문헌 3은 200℃ 내지 500℃ 사이의 온도에서 자외선으로 N2O를 광해리 (photodissociation) 시키는 것을 개시한다. 문헌 4는 대략 40 옹스트롱 (angstrom) 두께인 매우 얇은 산화물 층을 500℃ 미만의 온도에서 자외선에 의한 O3의 광해리에 의해 실리콘 기판 상에 형성하는 것을 개시한다.
오존은 자외선에 의해 광해리되어 산소 라디칼을 발생시킬 수 있지만, 시스템에서 사용된 대기압은 산소 라디칼이 오존으로 재결합하는 것을 가능하게 한다. 따라서, 결과는 반응성 산소 라디칼의 결핍으로 인해 심각하게 핸디캡된다. 그럼에도 불구하고, 종래의 공정보다 우수한 강화된 산화율 및 양호한 화학량론적 산화물이 달성된다. 상기 정의된 방법에서, O2, N2O 또는 NO는 크세논 엑시머 (eximer) 레이저에 의해 광해리되어 산소 라디칼 O (1D), 또는 O_이온을 발생시킨다.
본 발명의 일 양태에 따라, 진공 챔버에 실리콘 웨이퍼를 배치시키는 단계; 약 실온 및 350℃ 사이의 온도에서 실리콘 웨이퍼를 유지시키는 단계; O2및 O3로 이루어진 산화 가스의 그룹으로부터 얻어진 산화 가스를 진공 챔버로 유입시키는 단계; 및 산화 가스 및 실리콘 웨이퍼를 엑시머 레이저로부터 방출되는 광으로 조사 (irradiating) 하여 반응성 산소종 (reactive oxygen species) 을 발생시키고 실리콘 웨이퍼 상에 산화물 층을 형성하는 단계를 포함하는, 실리콘 웨이퍼를 저온 산화시키는 방법을 제공한다.
본 발명의 방법의 일 실시 형태에서, 상기 방법은 진공 챔버를 약 40 mTorr 내지 90 mTorr 사이의 압력에서 유지시키는 단계를 더 포함한다.
본 발명의 방법의 또 다른 실시 형태에서, 산화 가스를 진공 챔버로 유입시키는 상기 단계는 약 2 sccm 내지 50 sccm 사이의 가스 흐름 속도를 제공하는 단계를 포함한다.
본 발명의 방법의 또 다른 실시 형태에서, 상기 산화물 층이 형성된 이후에, 상기 방법은 약 600℃ 내지 750℃ 사이의 온도에서 1 분 내지 10 분 사이 동안 불활성 대기에서 실리콘 웨이퍼 및 산화물 층을 어닐링하는 단계를 포함한다.
본 발명의 방법의 또 다른 실시 형태에서, 상기 산화물 층을 형성하는 동안, 상기 방법은 5 볼트 내지 10 볼트 사이의 음 전위를 실리콘 웨이퍼로 인가하는 단계를 포함한다.
본 발명의 방법의 또 다른 실시 형태에서, 엑시머 레이저는 크세논 엑시머 레이저이고, 광의 파장은 172 nm이다.
본 발명의 방법의 또 다른 실시 형태에서, 광의 파장은 126 nm, 146 nm, 172 nm 222 nm 및 308 nm로 이루어진 그룹으로부터 선택된다.
본 발명의 방법의 또 다른 실시 형태에서, 반응성 산소종을 발생시키는 단계는 산화 가스를 산소 라디칼로 해리시키는 단계; 및 실리콘 웨이퍼로부터 광전자를 방출하고 산소 가스와 광전자의 반응을 유발시킴으로써, 산소 이온을 발생시키는 단계를 포함한다.
본 발명의 또 다른 양태에 따르면, 실리콘 웨이퍼가 배치되는 진공 챔버; O2및 O3로 이루어진 산화 가스의 그룹으로부터 얻어진 산화 가스를 진공 챔버로 유입시키기 위한 매니폴드 (manifold); 및 진공 챔버의 실리콘 웨이퍼 상에 위치되고, 산화 가스 및 실리콘 웨이퍼를 조사시키고, 광을 방출하는 엑시머 레이저를 구비하는, 실리콘 웨이퍼를 저온 산화시키는 장치를 제공한다.
본 발명의 일 실시 형태에서, 매니폴드는 약 2 sccm 내지 50 sccm 사이의 가스 흐름 속도로 산화 가스를 유입한다.
본 발명의 또 다른 실시 형태에서, 엑시머 레이저는 크세논 엑시머 레이저이고 광의 파장은 172 nm이다.
본 발명의 또 다른 실시 형태에서, 장치는 5 볼트 내지 10 볼트 사이의 전위를 실리콘 웨이퍼로 인가하는 전압 공급 장치를 더 구비한다.
본 발명의 또 다른 실시 형태에서, 광의 파장은 126 nm, 146 nm, 172 nm , 222 nm 및 308 nm로 이루어진 그룹으로부터 선택된다.
이상, 본 발명의 본질을 빠르게 이해할 수 있도록 본 발명의 요약 및 목적을 제공하였다. 이하, 본 발명의 더욱 완벽한 이해를 위해 본 발명의 바람직한 실시 형태를 도면을 통하여 상세하게 설명한다.
도 1은 본 발명의 방법을 구현하기 위한 장치 (10) 의 도면.
도 2는 본 발명에 따른 실리콘 웨이퍼를 저온 산화시키는 방법을 도시하는 흐름도.
도 3은 척 (chuck) 온도를 변수로한 산화물의 두께 비교 (30) 를 도시하는 도면.
도 4는 산화물 층을 형성하는 가스 어닐링 (annealing) 이전에 측정된 J-V (전류 밀도-전압) 특성 (40) 을 도시하는 그래프.
도 5는 산화물 층을 형성하는 가스 어닐링 이후의 C-V (커패시턴스-전압) 특성 (50) 을 도시하는 그래프.
*도면의 주요 부분에 대한 부호의 설명*
10 : 본 발명의 장치
12 : 진공 챔버
14 : 크세논 엑시머 램프
12T :상부 표면
12B : 하부 표면
16 : 실리콘 웨이퍼
12W : 양극 산화 처리된 알루미늄 벽
17 : 로드-로크(load-lock)
18 : 웨이퍼 유지 척
20 : 세라믹 실린더
22 : 매니폴드
24 : 스로틀 밸브 및 터보 펌프
본 출원은 Method for low temperature oxidation of silicon이란 명칭의 2002년 6월 4일 출원된 제 10/164,924 호에 관한 것이다.
이하, 본 발명의 원리를 설명한다.
본 발명에서 사용된 기술은 산화되는 실리콘 층의 표면 상에서 또는 표면 가까이에서 대량의 산소 라디칼을 발생시키는 것이다. 라티칼은 O2, O3의 광분해 (photolysis) 또는 어떤 비율의 O2및 O3의 혼합에 의해 발생한다. 산소 라디칼을 발생시키기 위해 여기에서 사용되는 광원은 약 3 mW/cm2내지 20 mW/cm2사이의 전력을 사용하여, 172 nm의 파장 또는 7.21 eV의 광자 에너지로 광을 방출하는 크세논 엑시머 램프이다.
산소 (O2) 에서, O-O에 대한 결합 에너지는 5.2 eV이고, 따라서, 광자 에너지는 결합을 분열시키는데 충분하여 한 쌍의 원자 산소 라디칼을 발생시킨다.
오존 (O3) 에서, O2-O 사이의 결합은 너무 약해서 쉽게 파괴된다. 하나의 원자 산소 라디칼이 하나의 오존 (O3) 으로부터 발생한다. 이와 같이 발생된 산소 라디칼은 실리콘과 상당히 반응한다.
한편, O2및 O3의 이온화 전위는 각각 12.06eV 및 12.3eV 이어서, 광자 에너지는 가스상 (gas phase) 의 기본 전자 상태종으로부터 이온을 발생시키는데 불충분하다. 산소 원자의 이온화 전위는 13.62eV 이어서, 원자 산소로부터의 이온 발생은 불가능하다. O2/O3혼합물이 시스템으로 흐를 때, 오존이 실리콘 표면 상에 우선적으로 흡착하여, 더 높은 농도 또는 순수한 O3흐름을 발생시킬 수 있다는 것이 널리 공지되어 있다.
이온화될 것 같지 않은 오존으로부터의 산소 이온의 발생을 설명한다. 실리콘의 일 함수 (work function) 는 4.9eV 이어서, 7.2eV의 광자 에너지를 갖는 광이 실리콘 웨이퍼와 충돌할 때, 2.3eV의 광자 에너지를 갖는 전자 (즉, 광전자) 가 실리콘 웨이퍼로부터 방출된다. 이러한 전자 (광전자) 는 O2및 O_로 분해되는 실리콘 웨이퍼 표면 상의 높은 농도의 오존에 의해 쉽게 포획된다. O_이온 (산소 이온) 은 실리콘과 상당히 반응하는 것으로 보고된다.
웨이퍼 척을 통해 실리콘 웨이퍼 표면 상에 전위를 인가하는 것은 광전자의에너지를 제어하는 것을 가능하게 한다. 음 전위는 요청된 필요한 광자 에너지를 상승시키는 한편 또한 광전자 에너지를 증가시킨다. 산화율의 증가가 웨이퍼 척을 적절히 바이어싱함으로써 발생할 수 있어서 O_로부터 O3로의 해리성 전자 부착 단면적 (dissociative electron attachment cross section) 을 최대화시킨다.
결정 (crystal) 격자의 Si-Si 결합 강도는 3.5eV 이어서, 극도의 진공에서 자외선은 결합을 분리시키고 산화물-실리콘 경계면 가까이에 얇은 비결정 실리콘 층을 발생시킨다. 광에 의해 분리되지 않는 Si-O 결합은 830eV 이다. 재결정화되지 않는 경우에, 얇은 비결정 층은 캐리어 이동도를 지체시켜서, 장치 성능을 손상시킨다. 불활성 가스 분위기 대기에서 약 600℃ 내지 750℃ 사이의 짧은 (예를 들어, 1분 내지 10분) 어닐링은 실리콘을 재결정화시키고 높은 캐리어 이동도를 회복시키는데 충분하다.
본 발명에 따라, O3및 O2의 광해리를 위해 크세논 엑시머 레이저를 사용하고, 실리콘과 상당히 반응하는 산소 라디칼 또는 O_이온 (반응성 산소종) 이 저온에서 발생한다. 또한, 음 전위를 웨이퍼 척에 인가하여서, 크세논 엑시머 레이저의 광자 에너지를 제어하여 산화율을 증가시킨다.
이하, 도면을 참조하여 본 발명을 상세히 설명한다.
본 발명의 방법을 구현하는 장치 (10) 가 도 1에 도시되어 있다. 장치 (10) 는 진공 챔버 (12) 를 구비한다. 진공 챔버는상부 표면 (12T),양극 산화 처리된 알루미늄 벽 (12W) 및 하부 표면 (12B) 을 갖는다. 이러한 진공 챔버를 구성하기 위해 사용된 재료는 양극 산화 처리된 알루미늄, 스테인리스 강, 석영, 유리, 세라믹 및 실리콘 산화 기술에서 일반적으로 사용되지 않은 다른 재료일 수 있다.
진공 챔버 (12) 는 웨이퍼-유지 척 (18) 및 크세논 엑시머 램프 (14) 를 갖는다. 로드-로크 (load-lock : 17) 가 진공 챔버 (12) 에 제공된다. 웨이퍼 (16) 는 로드-로크 (17) 를 통해 챔버 (12) 에 배치된다. 웨이퍼 (16) 는 웨이퍼-유지 척 (18) 의 위치에 유지된다.
웨이퍼 (16) 는 패턴화될 수 있어서 웨이퍼의 특정 영역의 산화를 제공할 수 있거나, 전체 웨이퍼 (16) 가 산화될 수 있어서, 웨이퍼 (16) 는 실리콘 기판을 포함할 수 있다.
크세논 엑시머 램프 (14) 는 적어도 부분적으로 산화되는 웨이퍼 (실리콘 웨이퍼) 의 표면 상에 위치된다. 또한, 크세논 엑시머 램프 (14) 는 세라믹 실린더 (20) 에 위치된다. 크세논 엑시머 램프 (14) 는 약 3 내지 20 mW/cm2사이의 전력을 사용하여, 172nm 파장 또는 7.21eV 에너지로 광을 방출한다. 크세논 엑시머 램프는 비교적 저가의 상업적으로 사용 가능한 제품, 예를 들어, Osram Sylvania가 생산한 XeradexTM램프일 수 있다.
삽입 (inlet) 매니폴드 (22) 및 스로틀 (throttle) 밸브 및 터보 펌프 (24) 가 진공 챔버 (12) 에 제공된다. 바람직한 산화 가스인 산화 가스, O2또는 O3는 약 2 sccm 내지 50 sccm 사이의 흐름 속도로 삽입 매니폴드 (22) 를 통해 챔버 (12) 로 유입되고, 약 40 mTorr 내지 90 mTorr 사이의 범위에서 챔버 압력을 유지시키는 스로틀 밸브 및 터보 펌프 (24) 에 의해 챔버 (12) 로부터 제거된다.
크세논 엑시머 램프 (14) 는 큰 광속 (flux) 의 광자를 발생시키는 소스이다. 광자가 1) O (3P) 및 O (1D) 라디칼을 형성하기 위한 산화 가스의 해리 및/또는 2) 실리콘 표면으로부터 광전자의 방출을 통해 실리콘의 산화를 개시하는 것으로 생각되고 있으며, 여기서, 전자는 산화 가스와 반응하여 실리콘 웨이퍼 근처 영역에서 O_이온을 형성한다.
400℃ 미만에서 실행된 산화의 경우에, 불순물 확산은 무시할 수 있다. 이것은 플라스틱 기판과 같은 물체 상에서의 산화를 가능하게 한다.
도 2는 본 발명에 따른 실리콘 웨이퍼를 저온 산화시키는 방법을 도시하는 흐름도이다. 이하, 도 1에 도시된 장치 (10) 를 사용하여 실리콘 웨이퍼 (16) 를 저온 산화시키는 공정을 각 단계와 관련하여 설명한다.
단계 S201 : 실리콘 웨이퍼 (16) 가 진공 챔버 (12) 에 배치된다. 실리콘 웨이퍼 (16) 가 웨이퍼-유지 척 (18) 의 위치에 유지된다.
단계 S202 : 실리콘 웨이퍼 (16) 가 약 실온 내지 350℃ 사이의 온도에서 유지된다. 이러한 온도 설정은 가열할 수 있는 웨이퍼-유지 척 (18) 에 의해 달성될 수 있다. 웨이퍼-유지 척 (18) 은 약 400℃ 까지의 온도를 발생시킬 수 있다. 그러나, 웨이퍼-유지 척 (18) 의 설계 때문에, 웨이퍼 (16) 는 척과 동일한 온도에 도달하지 못한다. 온도 오프셋은 400℃의 척 설정 포인트에서 높게는 160℃ 일 수 있다. 따라서, 웨이퍼 (16) 는 산화 동안 약 실온 및 400℃ 사이의 온도에서 유지될 수 있지만, 실제로 240℃ 정도로 낮은 최고 온도를 가질 수 있다. 바람직하게는, 웨이퍼 (16) 의 유지 온도는 약 실온 내지 350℃ 사이이다.
단계 S203 : 산화 동안에, 산화 가스의 일정한 흐름이 진공 챔버 (12) 로 유입된다. 산화 가스는 O2및 O3로 이루어진 산화 가스의 그룹으로부터 선택된다. 진공 챔버의 압력은 챔버 및 펌프 시스템 사이의 스로틀 밸브에 의해 제어된다. 진공 챔버의 압력은 약 40 mTorr 내지 90 mTorr 사이의 범위이다. 산화 가스 흐름 속도는 약 2 sccm 내지 50 sccm 사이의 범위이다.
단계 S204 : 산화 가스 및 실리콘 웨이퍼 (16) 는 크세논 엑시머 램프 (14) (레이저) 로부터의 광에 의해 조사된다. 예를 들어, 산화 가스가 O2인 경우에, O2는 크세논 엑시머 램프 (14) 로부터 방출되는 광의 광자 에너지에 의해 해리되어, 라디칼 산소 원자 O (1D) 가 발생한다. 이어서, 라디칼 산소는 실리콘 웨이퍼 (16) 와 반응하여 산화물 영역 (산화물 층) 을 발생시킨다. 또한, 광전자가 크세논 엑시머 램프 (14) 로부터 방출되는 광의 광자 에너지에 의해 실리콘 웨이퍼 (16) 의 표면으로부터 방출된다. 광전자는 산화 가스와 반응하여 O_이온을 발생시킨다. O_이온은 실리콘 웨이퍼 (16) 와 반응하여 산화물 영역 (산화물 층)을 형성한다.
산화물 층은 단계 S201 내지 S204를 실행함으로써 실리콘 웨이퍼 (16) 상에 형성된다.
산화물 영역이 형성된 이후에, 실리콘 웨이퍼 (16) 및 그 영역 상에 형성된 산화물 영역은 불활성 가스 분위기 대기에서 1 내지 10 분 사이 동안 약 600℃ 내지 750℃ 사이의 온도에서 더 어닐링될 수 있다. 따라서, 실리콘 웨이퍼 (16) 및 산화물 층의 경계면에서 발생될 수 있는 비결정 실리콘이 재결정화될 수 있다.
다시 도 1을 참조하면, 전압 공급장치 (도시 생략) 를 사용함으로써 실리콘 웨이퍼 (16) 에 작은 양 전위를 인가하는 것은 산화를 늦어지게 한다. 실험에 의해, 실리콘 웨이퍼 (16) 에 작은 음 전위를 인가하는 것은 산화를 촉진시키는데 충분하다는 것이 입증되었다. 실리콘 웨이퍼 (16) 가 웨이퍼-유지 척 (18) 으로부터 전기적으로 플로트 (절연) 될 때, 실리콘 웨이퍼 (16) 의 양 전위가 광전자의 방출 동안 형성된다. 실리콘 웨이퍼 (16) 가 웨이퍼-유지 척 (18) 에 전기적으로 접지될 때, 중성 (neutral) 전위를 생성시켜서, 산화 공정이 증가한다는 것이 관찰된다. 실리콘 웨이퍼 (16) 에 음 전위를 인가하는 것은 산화율을 증가시키는데 기여할 수 있는 광전자 에너지 및 양 모두를 증가시킨다.
표준 10 분 산화 공정의 예를 설명한다. 실리콘 웨이퍼 (16) 가 웨이퍼-유지 척 (18) 에 접지될 때, 31 옹스트롱의 두께를 갖는 산화물 층이 형성된다. 실리콘 웨이퍼 (16) 가 웨이퍼-유지 척 (18) 으로부터 절연될 때 동일한 조건 및동일한 시간동안 15 옹스트롱 두께의 산화물 층이 형성된다. O2및 O_를 형성하기 위한 광전자와의 O3반응의 가능성은 광전자 에너지가 9eV에 도달할 때 까지 광전자 에너지와 증가한다는 것이 공지되어 있다. 실리콘 웨이퍼 (16) 가 웨이퍼-유지 척 (18) 에 접지될 때, 광전자 에너지는 2.3eV이다. 약 5 볼트 내지 10 볼트의 음 바이어스 (음 전위 : 26) 가 웨이퍼-유지 척 (18) 을 통해 실리콘 웨이퍼 (16) 에 인가되어, 실리콘 웨이퍼 (16) 로부터 방출된 광전자 에너지를 증가시키고 산화물 성장을 촉진시켜서, 표준 10 분 산화 공정이 약 3-4 분 사이에 완료되는 것을 가능하게 한다. 이러한 음 전위의 인가는 도 2에 도시된 단계 S204에서 실행된다.
웨이퍼 표면 가까이의 산소의 양은 진공 챔버의 O2및 O3의 밀도, 챔버의 총 압력 및 표면 가까이의 광분해 광도에 의해 지시된다. N2O는 분자 당 하나의 산소 원자를 발생시키지만 O2는 분자 당 2개의 원자를 발생시킬 수 있기 때문에, O2와의 산화가 N2O와의 산화보다 더욱 효율적이다. 결과적인 산화물 두께는 예상된 산소 라디칼 농도와 비례하지 않고, 따라서, 산화율은 기판 표면에서의 포화 포인트 근처이다는 것을 알 수 있다.
이하, 실험의 결과를 설명한다.
척 온도를 변수로한 산화물의 두께의 비교가 도 3, 일반적으로 30에 도시되어 있다. 트레이스 (32 및 34) 는 모두 산소 라디칼과 실리콘의 산화의 결과이다. 트레이스 (32) 는 10 분 동안 50mTorr의 챔버 압력에서 4 sccm O2흐름의 산화의 결과이다. 트레이스 (34) 는 10 분 동안 50mTorr의 챔버 압력에서 10 sccm N2O 흐름의 산화의 결과이다. 실리콘의 산화가 온도 의존형이 아니고, 실제 산화물이 실온에서도 발생한다는 것을 도 3에서 알 수 있다. 고온에서, 성장율에 대한 작은 증진이 있다는 것을 알 수 있다.
얇은 산화물의 품질이 게이트 산화물 어플리케이션에 대한 열 산화물에 비교된다. 간단한 커패시터 구조가 벌크 전하 트래핑, 경계면 트래핑 및 절연 파괴 (breakdown) 특성을 결정하기 위해 제조된다. 패턴화되고 식각된, 스퍼터된 TiN 게이트와 p-형 프라임 웨이퍼 상에서 산화가 실행된다. 다음으로, 가스 아닐링을 형성하는 것이 450℃에서 실행된다. 웨이퍼의 후면 상에 형성된 어떤 산화물을 제거하기 위한 HF 식각 이후에, 전기적 측정이 실행된다.
가스 어닐링을 형성하기 이전에 측정된 J-V (전류 밀도-전압) 특성이 도 4에, 일반적으로 40으로 도시된다. 트레이스 (42) 는 종래의 열 산화의 결과이지만, 트레이스 (44, 46, 48 및 49) 는 20 분 동안 O2산화 가스 및 산소 라디칼을 사용하는 본 발명의 방법의 결과이다. 스트레스 감소된 누설 전류 (stress induced leakage current, SILC) 의 영향을 결정하기 위해, 0 내지 -3 볼트, 0 내지 -4 볼트, 0 내지 -5 볼트 및 0 내지 -6 볼트의 연속 스캔이 실행된다. 이와 같은 제조 조건에서, 라디칼 산화물은 더 큰 SILC의 표시를 나타내지만, 약간 더 높은 필드에서 더 낮은 누설의 표시를 나타낸다. 가스 어닐링을 형성한 이후에, TiN 게이트 상에 형성된 얇은 TiO2층은 정확한 J-V 특성을 얻는 것을 어렵게 한다.
포스트 (post) FGA C-V (커패시턴스-전압) 곡선이 도 5에, 일반적으로 50으로 도시된다. 챔버에는 약 300℃의 온도에서 약 50 mTorr의 압력으로 유지되는, 단일 램프가 설치된다.
트레이스 (52) 는 종래의 열 산화에 대한 것이지만, 트레이스 (54) 는 O2산화 가스에 의한 산소 라디칼과의 본 발명의 방법에 따른 6.5 분 동안의 산화에 대한 것이고, 트레이스 (56) 는 O2산화 가스에 의한 산소 라디칼과의 본 발명의 방법에 따른 20 분 동안의 산화에 대한 것이다. 트레이스 (58) 는 N2O 산화 가스에 의한 산소 라디칼과의 산화에 대한 것이다. 모든 트레이스는 100㎛ ×100㎛ 커패시터로부터의 결과를 나타낸다. 이것은 -3 볼트 내지 1 볼트 사이의 양방향 스캔에 의해 얻어진다. 전하 트래핑은 CV 스캔에서 히스테리시스 (hysteresis) 로 나타난다. 산소 라디칼과 O2산화 가스에 의해 발생된 산화물 (트레이스 54 및 56) 은 열 산화물 (트레이스 52) 의 히스테리시스 크기와 유사한 히스테리시스 크기를 나타내지만, N2O 산화 가스 (트레이스 58) 에 의해 발생되는 산화물의 히스테리시스 크기는 열 산화 (트레이스 52) 에 의한 산화물 및 산소 라디칼 (트레이스 54 및 56) 에 의한 산화물의 히스테리시스 크기 보다 더 크다.
본 명세서에서는, 산화 가스를 광해리시키고 실리콘 웨이퍼로부터 광전자를방출시키기 위해 크세논 엑시머 램프 (크세논 엑시머 레이저) 를 사용하였다. 그러나, 엑시머 램프는 크세논 엑시머 램프에 제한하지 않는다.
엑시머 램프 기술의 향상으로, 대안의 파장을 사용하는 것이 가능할 수 있다. 다른 엑시머 램프가 126 nm, 146 nm, 222 nm 및 308 nm에서 광을 발생시키지만, 이것은 172 nm에서 동작하는 크세논 엑시머 램프 만큼 효율적이지 못하다.
대안의 산소원 (oxygen sources) 이 가능하다. N2O의 사용이 상기 정의된 관련 어플리케이션중의 하나에 개시되었다. NO는 산화 가스로서 사용될 수 없다. 다른 가능한 산화 가스 후보는 H2O, H2O2, CO, H2CO 및 CO2이지만, 탄소-함유 화합물은 탄소 불순물을 발생시키기 때문에 산화 가스 후보로는 불가능하다.
따라서, 산소 및 오존으로부터 발생된 라디칼을 사용하여 실리콘을 저온에서 산화시키는 방법 및 시스템이 개시되어 있다. 본 발명의 또 다른 변형예가 첨부한 청구범위에 정의된 바와 같이 본 발명의 범위내에서 만들어질 수 있다는 것을 이해할 것이다.
전술한 바와 같이, 본 발명에 따른 실리콘 웨이퍼를 저온에서 산화시키는 방법은 진공 챔버에 실리콘 웨이퍼를 배치시키는 단계; 실리콘 웨이퍼를 약 실온 내지 350℃ 사이의 온도에서 유지시키는 단계; 산화 가스를 진공 챔버로 유입시키는 단계; 및 산화 가스 및 실리콘 웨이퍼를 엑시머 레이저로부터 방출된 광으로 조사하여 반응성 산소종을 발생시키고 실리콘 웨이퍼 상에 산화물 층을 형성하는 단계를 포함한다. 산화 가스는 O2및 O3로 이루어진 산화 가스의 그룹으로부터 얻는다.
이상, 산화 가스 및 실리콘 웨이퍼를 엑시머 레이저로부터 방출된 광으로 조사시킴으로써, 광해리 및/또는 광전자 방출이 용이하게 실행된다. 그 결과로서, 반응성 산소종이 발생하고, 실리콘 웨이퍼가 고온에 영향을 받지 않고 고품질의 산화가 실행될 수 있다.

Claims (13)

  1. 실리콘 웨이퍼를 저온 산화시키는 방법으로서,
    진공 챔버에 실리콘 웨이퍼를 배치시키는 단계;
    약 실온 내지 350℃ 사이의 온도에서 상기 실리콘 웨이퍼를 유지시키는 단계;
    O2및 O3로 이루어진 산화 가스의 그룹으로부터 얻어진 산화 가스를 상기 진공 챔버에 유입시키는 단계; 및
    상기 산화 가스 및 상기 실리콘 웨이퍼를 엑시머 레이저로부터 방출되는 광으로 조사 (irradiating) 하여 반응성 산소종 (reactive oxygen species) 을 발생시키고 상기 실리콘 웨이퍼 상에 산화물 층을 형성하는 단계를 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 저온 산화 방법.
  2. 제 1 항에 있어서,
    상기 진공 챔버를 약 40 mTorr 내지 90 mTorr 사이의 압력에서 유지시키는 단계를 더 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 저온 산화 방법.
  3. 제 1 항에 있어서,
    상기 산화 가스를 상기 진공 챔버에 유입시키는 상기 단계는, 약 2 sccm 내지 50 sccm 사이의 가스 흐름 속도를 제공하는 단계를 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 저온 산화 방법.
  4. 제 1 항에 있어서,
    상기 산화물 층이 형성된 이후에,
    약 600℃ 내지 750℃ 사이의 온도에서 약 1 분 내지 10 분 사이의 시간동안 불활성 대기에서 상기 실리콘 웨이퍼 및 상기 산화물 층을 어닐링시키는 단계를 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 저온 산화 방법.
  5. 제 1 항에 있어서,
    상기 산화물 층을 형성하는 동안에, 약 5 볼트 내지 10 볼트 사이의 음 전위를 상기 실리콘 웨이퍼로 인가하는 단계를 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 저온 산화 방법.
  6. 제 1 항에 있어서,
    상기 엑시머 레이저는 크세논(xenon) 엑시머 레이저이고, 상기 광의 파장은 172 nm인 것을 특징으로 하는 실리콘 웨이퍼의 저온 산화 방법.
  7. 제 1 항에 있어서,
    상기 광의 파장은 126 nm, 146 nm, 172nm, 222 nm 및 308nm으로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 실리콘 웨이퍼의 저온 산화 방법.
  8. 제 1 항에 있어서,
    상기 반응성 산소종을 발생시키는 단계는
    상기 산화 가스를 산소 라디칼로 해리시키는 단계, 및
    상기 실리콘 웨이퍼로부터 광전자를 방출하고 상기 산화 가스와 상기 광전자의 반응을 유발시킴으로써, 산소 이온을 발생시키는 단계를 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 저온 산화 방법.
  9. 실리콘 웨이퍼를 저온 산화시키는 장치로서,
    실리콘 웨이퍼가 배치되는 진공 챔버;
    O2및 O3로 이루어진 산화 가스의 그룹으로부터 얻어진 산화 가스를 상기 진공 챔버로 유입시키는 매니폴드(manifold);
    상기 진공 챔버내의 상기 실리콘 웨이퍼 상에 위치되고, 상기 산화 가스 및 상기 실리콘 웨이퍼를 조사시키고, 광을 방출하는 엑시머 레이저를 구비하는 것을 특징으로 하는 실리콘 웨이퍼의 저온 산화 장치.
  10. 제 9 항에 있어서,
    상기 매니폴드는 약 2 sccm 내지 50 sccm 사이의 가스 흐름 속도로 상기 산화 가스를 유입하는 것을 특징으로 하는 실리콘 웨이퍼의 저온 산화 장치.
  11. 제 9 항에 있어서,
    상기 엑시머 레이저는 크세논 엑시머 레이저이고 상기 광의 파장은 172 nm인 것을 특징으로 하는 실리콘 웨이퍼의 저온 산화 장치.
  12. 제 9 항에 있어서,
    약 5 볼트 내지 10 볼트 사이의 전위를 상기 실리콘 웨이퍼로 인가하는 전압 공급 장치를 더 구비하는 것을 특징으로 하는 실리콘 웨이퍼의 저온 산화 장치.
  13. 제 9 항에 있어서,
    상기 광의 파장은 126 nm, 146 nm, 172 nm, 222 nm, 및 308 nm로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 실리콘 웨이퍼의 저온 산화 장치.
KR10-2003-0029032A 2002-06-04 2003-05-07 저온에서 실리콘 웨이퍼를 산화시키는 방법 및 장치 KR100520716B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/164,919 US6551947B1 (en) 2002-06-04 2002-06-04 Method of forming a high quality gate oxide at low temperatures
US10/164,919 2002-06-04

Publications (2)

Publication Number Publication Date
KR20030094500A true KR20030094500A (ko) 2003-12-12
KR100520716B1 KR100520716B1 (ko) 2005-10-11

Family

ID=22596649

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0029032A KR100520716B1 (ko) 2002-06-04 2003-05-07 저온에서 실리콘 웨이퍼를 산화시키는 방법 및 장치

Country Status (5)

Country Link
US (1) US6551947B1 (ko)
JP (1) JP4124675B2 (ko)
KR (1) KR100520716B1 (ko)
CN (1) CN1306570C (ko)
TW (1) TWI224818B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040171279A1 (en) * 2003-02-27 2004-09-02 Sharp Laboratories Of America Inc. Method of low-temperature oxidation of silicon using nitrous oxide
KR100605099B1 (ko) 2003-06-04 2006-07-26 삼성전자주식회사 산화막 형성 방법 및 이를 이용하여 리세스된 게이트를갖는 트랜지스터를 제조하는 방법
KR100598334B1 (ko) 2004-12-20 2006-07-06 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
JP5193488B2 (ja) * 2007-03-30 2013-05-08 株式会社明電舎 酸化膜の形成方法及びその装置
CN101625974B (zh) * 2008-07-08 2011-10-05 中芯国际集成电路制造(上海)有限公司 采用高能电磁辐射的快速热处理半导体衬底形成介电层的方法
US9177826B2 (en) * 2012-02-02 2015-11-03 Globalfoundries Inc. Methods of forming metal nitride materials
JP6079515B2 (ja) * 2013-09-09 2017-02-15 富士通株式会社 二次イオン質量分析装置
CN104485386B (zh) * 2014-11-21 2017-05-31 广东爱康太阳能科技有限公司 一种多晶硅太阳能电池的制绒方法
CN105932097A (zh) * 2016-05-13 2016-09-07 浙江晶科能源有限公司 一种硅片的氧化方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077760B2 (ja) * 1985-02-28 1995-01-30 ソニー株式会社 半導体の酸化方法
JPH07106900B2 (ja) * 1989-02-22 1995-11-15 澁谷工業株式会社 超伝導薄膜の製造方法
JP2803335B2 (ja) * 1990-06-29 1998-09-24 松下電器産業株式会社 レジストのアッシング方法及びその装置
JPH0845801A (ja) * 1994-07-26 1996-02-16 Nippon Steel Corp 半導体装置のマーキング方法
US6287988B1 (en) * 1997-03-18 2001-09-11 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method, semiconductor device manufacturing apparatus and semiconductor device
JP3551012B2 (ja) * 1998-03-30 2004-08-04 セイコーエプソン株式会社 薄膜半導体装置の製造方法
JP2001044192A (ja) * 1999-07-29 2001-02-16 Nec Corp 半導体装置の製造方法及び半導体製造装置
JP2002208592A (ja) * 2001-01-09 2002-07-26 Sharp Corp 絶縁膜の形成方法、半導体装置、製造装置

Also Published As

Publication number Publication date
JP4124675B2 (ja) 2008-07-23
CN1306570C (zh) 2007-03-21
TW200308018A (en) 2003-12-16
CN1467800A (zh) 2004-01-14
US6551947B1 (en) 2003-04-22
TWI224818B (en) 2004-12-01
JP2004015049A (ja) 2004-01-15
KR100520716B1 (ko) 2005-10-11

Similar Documents

Publication Publication Date Title
US6265327B1 (en) Method for forming an insulating film on semiconductor substrate surface and apparatus for carrying out the method
US7887711B2 (en) Method for etching chemically inert metal oxides
US7084068B2 (en) Annealing furnace, manufacturing apparatus, annealing method and manufacturing method of electronic device
US5814562A (en) Process for semiconductor device fabrication
GB2094720A (en) Etching of semi-conductors and oxides
JP2004343031A (ja) 誘電体膜およびその形成方法ならびに誘電体膜を用いた半導体装置およびその製造方法
KR100520716B1 (ko) 저온에서 실리콘 웨이퍼를 산화시키는 방법 및 장치
CN100380609C (zh) 半导体基片的uv增强的氧氮化
TWI411009B (zh) 電介質膜及其形成方法
US6350699B1 (en) Method for anisotropic plasma etching using non-chlorofluorocarbon, fluorine-based chemistry
KR100464424B1 (ko) 누설 전류를 감소시킬 수 있는 게이트 절연막 형성방법
Ma et al. Vapor phase SiO2 etching and metallic contamination removal in an integrated cluster system
KR100521709B1 (ko) 실리콘 웨이퍼의 저온 산화 방법 및 그 장치
JP2001015504A (ja) 半導体装置の製造方法
Fujisaki et al. Damage-free and hydrogen-free nitridation of silicon substrate by nitrogen radical source
Debiemme‐Chouvy et al. X‐ray photoelectron spectroscopy study of GaAs surface exposed to a rf hydrogen plasma
KR940010515B1 (ko) 반응성 이온식각시 형성되는 불순물 침투층의 회복방법
Okamoto et al. Irradiation damage in SiO2/Si system induced by photons and/or ions in photo-oxidation and plasma-oxidation
Hwang Conditioning of the silicon surface after reactive ion etching
Grant The Merits of Integrated Processing for Gate Stack Formation
Hayakawa et al. Fabrication of Silicon Nitride Film using Pure Nitrogen Plasma Generated near Atmospheric Pressure for III-V Semiconductor Fabrication
Staffa Gas-phase processing of the silicon surface toward controlled coverage with selected species
Nakata et al. Stacked gate insulator of photooxide and PECVD film from SiH4 and N2O for low‐temperature poly‐Si thin‐film transistor
Glowacki et al. Integrated Vapor Phase Cleaning and Pure no Nitridation for Gate Stack Formation
JPH01239852A (ja) 薄膜形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee