JP2001044192A - 半導体装置の製造方法及び半導体製造装置 - Google Patents
半導体装置の製造方法及び半導体製造装置Info
- Publication number
- JP2001044192A JP2001044192A JP11215945A JP21594599A JP2001044192A JP 2001044192 A JP2001044192 A JP 2001044192A JP 11215945 A JP11215945 A JP 11215945A JP 21594599 A JP21594599 A JP 21594599A JP 2001044192 A JP2001044192 A JP 2001044192A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- temperature
- oxide film
- predetermined time
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 228
- 238000004519 manufacturing process Methods 0.000 title claims description 63
- 239000000758 substrate Substances 0.000 claims abstract description 162
- 239000012298 atmosphere Substances 0.000 claims abstract description 55
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 38
- 239000001301 oxygen Substances 0.000 claims abstract description 38
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 38
- 238000010438 heat treatment Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 26
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 15
- WNLRTRBMVRJNCN-UHFFFAOYSA-N adipic acid Chemical class OC(=O)CCCCC(O)=O WNLRTRBMVRJNCN-UHFFFAOYSA-N 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 239000010453 quartz Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000000126 substance Substances 0.000 abstract description 68
- 229910018540 Si C Inorganic materials 0.000 abstract description 4
- 229910010271 silicon carbide Inorganic materials 0.000 abstract description 4
- 238000001179 sorption measurement Methods 0.000 abstract description 2
- 239000012535 impurity Substances 0.000 description 21
- 230000001678 irradiating effect Effects 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 239000005416 organic matter Substances 0.000 description 8
- 125000004430 oxygen atom Chemical group O* 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 238000009835 boiling Methods 0.000 description 4
- 150000002148 esters Chemical class 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- XNGIFLGASWRNHJ-UHFFFAOYSA-N phthalic acid Chemical compound OC(=O)C1=CC=CC=C1C(O)=O XNGIFLGASWRNHJ-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000003795 desorption Methods 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 125000005498 phthalate group Chemical class 0.000 description 2
- 238000009279 wet oxidation reaction Methods 0.000 description 2
- 229910052724 xenon Inorganic materials 0.000 description 2
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002537 cosmetic Substances 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229940063781 nitrogen 99 % Drugs 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000001706 oxygenating effect Effects 0.000 description 1
- -1 phthalic acid ester Chemical class 0.000 description 1
- 238000004451 qualitative analysis Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/0231—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to electromagnetic radiation, e.g. UV light
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
- H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
- H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
- H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
Abstract
(57)【要約】
【課題】高品質の半導体装置を得ることができる半導体
装置の製造方法を提供する。 【解決手段】熱処理により半導体基板表面にゲート酸化
膜を形成する前に、酸素を含む雰囲気中で、半導体基板
を温度Ｘ（４００＜Ｘ＜７５０：単位℃）で所定時間保
持する。以上により上記目的を達成することができる。
装置の製造方法を提供する。 【解決手段】熱処理により半導体基板表面にゲート酸化
膜を形成する前に、酸素を含む雰囲気中で、半導体基板
を温度Ｘ（４００＜Ｘ＜７５０：単位℃）で所定時間保
持する。以上により上記目的を達成することができる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法及び半導体製造装置に係るものであり、ゲート酸化膜
作成に関する半導体装置の製造方法及びゲート酸化膜を
作成するための半導体製造装置に関するものである。
法及び半導体製造装置に係るものであり、ゲート酸化膜
作成に関する半導体装置の製造方法及びゲート酸化膜を
作成するための半導体製造装置に関するものである。
【０００２】
【従来の技術】超ＬＳＩの微細化に伴い、半導体基板表
面の高洗浄化の要求がますます激しくなってきている。
例えば、熱処理によりゲート酸化膜を形成する前の工程
においては、半導体基板表面に不純物が付着している
と、半導体装置の電気的特性が劣化したり、均一なゲー
ト酸化膜を得られないために半導体装置の信頼性が低く
なる原因となる。このため、ゲート酸化膜を形成する前
に不純物を除去する必要が生じる。
面の高洗浄化の要求がますます激しくなってきている。
例えば、熱処理によりゲート酸化膜を形成する前の工程
においては、半導体基板表面に不純物が付着している
と、半導体装置の電気的特性が劣化したり、均一なゲー
ト酸化膜を得られないために半導体装置の信頼性が低く
なる原因となる。このため、ゲート酸化膜を形成する前
に不純物を除去する必要が生じる。
【０００３】また、近時、クリーンルーム内の雰囲気中
に存在する有機物が半導体装置の特性を劣化させること
が明らかになってきている。係る有機物はクリーンルー
ムを構築する壁材や、保管ボックス等の治具、或いは人
が着用する衣料、化粧品、整髪料等からガス分子として
放出されるものである。係る有機物が半導体基板に付着
するのを完全に防止するのは困難であり、半ば不可避の
ものとなっている。一方、ゲート酸化膜の薄膜化が進ん
でいる現状を鑑みると、半導体基板におけるこのような
有機不純物の低減化がこれまで以上に必要になってく
る。すなわち、ゲート酸化膜の膜厚が薄ければ薄いほ
ど、ごく少量の有機物であっても膜厚の均一化を妨げる
原因になり得る。そこで、ゲート酸化膜形成前の有機物
の除去が必須となる。
に存在する有機物が半導体装置の特性を劣化させること
が明らかになってきている。係る有機物はクリーンルー
ムを構築する壁材や、保管ボックス等の治具、或いは人
が着用する衣料、化粧品、整髪料等からガス分子として
放出されるものである。係る有機物が半導体基板に付着
するのを完全に防止するのは困難であり、半ば不可避の
ものとなっている。一方、ゲート酸化膜の薄膜化が進ん
でいる現状を鑑みると、半導体基板におけるこのような
有機不純物の低減化がこれまで以上に必要になってく
る。すなわち、ゲート酸化膜の膜厚が薄ければ薄いほ
ど、ごく少量の有機物であっても膜厚の均一化を妨げる
原因になり得る。そこで、ゲート酸化膜形成前の有機物
の除去が必須となる。
【０００４】有機物の多くは沸点が４００℃未満である
ため、半導体基板表面に吸着した有機物は本来、窒素ガ
ス等の不活性ガス中で十分脱離するはずである。しかし
ながら、係る不純物は化学吸着により半導体基板と結合
しているため、不活性雰囲気下４００℃前後で半導体基
板を保持するだけでは有機物を有効に除去できない。一
方、有機物を除去するために高温条件下半導体基板を保
持することにより有機物を脱離させることも考えられ
る。しかしながら、ただ温度を高くしただけでは係る有
機物を除去することはできない。例えば、不活性雰囲気
下では、化学吸着している有機物はゲート酸化膜の形成
温度である８００℃を超えてもＳｉ−Ｃの再結合が生じ
るため脱離しないことがある。
ため、半導体基板表面に吸着した有機物は本来、窒素ガ
ス等の不活性ガス中で十分脱離するはずである。しかし
ながら、係る不純物は化学吸着により半導体基板と結合
しているため、不活性雰囲気下４００℃前後で半導体基
板を保持するだけでは有機物を有効に除去できない。一
方、有機物を除去するために高温条件下半導体基板を保
持することにより有機物を脱離させることも考えられ
る。しかしながら、ただ温度を高くしただけでは係る有
機物を除去することはできない。例えば、不活性雰囲気
下では、化学吸着している有機物はゲート酸化膜の形成
温度である８００℃を超えてもＳｉ−Ｃの再結合が生じ
るため脱離しないことがある。
【０００５】そこで、係る有機物の除去を目的として、
本発明者は特開平１１−１６２９７５号に開示される半
導体装置の製造方法を案出した。すなわち、本発明者
は、前記半導体基板を酸素含有雰囲気下室温から４００
℃未満の間の温度で入炉し、４００℃に達したら所定時
間保持することにより半導体基板に付着した有機物を除
去する方法を想到し開示するに至った。係る方法におい
ては、酸素雰囲気下半導体基板を保持することにより、
雰囲気中の酸素により有機物が分解されるため、有機物
を半導体基板表面から容易に除去することができる。
本発明者は特開平１１−１６２９７５号に開示される半
導体装置の製造方法を案出した。すなわち、本発明者
は、前記半導体基板を酸素含有雰囲気下室温から４００
℃未満の間の温度で入炉し、４００℃に達したら所定時
間保持することにより半導体基板に付着した有機物を除
去する方法を想到し開示するに至った。係る方法におい
ては、酸素雰囲気下半導体基板を保持することにより、
雰囲気中の酸素により有機物が分解されるため、有機物
を半導体基板表面から容易に除去することができる。
【０００６】
【発明が解決しようとする課題】しかしながら、半導体
基板表面に付着した不純物についてガスクロマトグラフ
質量分析計により定性分析を行ったところ、従来着目し
ていなかった有機物（アジピン酸エステル類）が見出さ
れた。係る有機物は沸点が４５０℃以上と高いうえに、
化学結合力が従来の有機不純物より強いため、前述した
特開平１１−１６２９７５号に開示された方法、すなわ
ち、酸素含有雰囲気下４００℃前後で所定時間半導体基
板を保持することによっては除去することができない。
係る有機物が半導体基板に付着したままゲート酸化膜を
形成することにより半導体装置を製造すると、ゲート酸
化膜の電気的特性が悪く且つ長期信頼性が低いため、電
気的特性及び信頼性の高い半導体装置を得ることが難し
いという問題が生じていた。特に、ゲート酸化膜の膜厚
が薄い場合には、膜厚が薄ければ薄いほど不純物の影響
を顕著に受けるため、前記不純物を除去することができ
ないと、電気的特性及び信頼性が高いゲート酸化膜を得
ることが極めて困難となっていた。
基板表面に付着した不純物についてガスクロマトグラフ
質量分析計により定性分析を行ったところ、従来着目し
ていなかった有機物（アジピン酸エステル類）が見出さ
れた。係る有機物は沸点が４５０℃以上と高いうえに、
化学結合力が従来の有機不純物より強いため、前述した
特開平１１−１６２９７５号に開示された方法、すなわ
ち、酸素含有雰囲気下４００℃前後で所定時間半導体基
板を保持することによっては除去することができない。
係る有機物が半導体基板に付着したままゲート酸化膜を
形成することにより半導体装置を製造すると、ゲート酸
化膜の電気的特性が悪く且つ長期信頼性が低いため、電
気的特性及び信頼性の高い半導体装置を得ることが難し
いという問題が生じていた。特に、ゲート酸化膜の膜厚
が薄い場合には、膜厚が薄ければ薄いほど不純物の影響
を顕著に受けるため、前記不純物を除去することができ
ないと、電気的特性及び信頼性が高いゲート酸化膜を得
ることが極めて困難となっていた。
【０００７】本発明は、以上の従来技術における問題に
鑑みてなされたものである。また、本発明の目的は、電
気的特性及び信頼性が高い半導体装置を得ることができ
る半導体装置の製造方法及び半導体製造装置を提供する
ことである。
鑑みてなされたものである。また、本発明の目的は、電
気的特性及び信頼性が高い半導体装置を得ることができ
る半導体装置の製造方法及び半導体製造装置を提供する
ことである。
【０００８】以上の課題を解決するために、本発明者
は、ゲート酸化膜の形成に先立ち、半導体基板を保持す
る際の温度、時間、雰囲気に関して鋭意研究を重ねた。
その結果、本発明者は、熱処理により半導体基板表面に
ゲート酸化膜を形成する前に、酸素を含む雰囲気中で、
半導体基板を温度Ｘ（４００＜Ｘ＜７５０；単位℃）で
所定時間保持することにより、半導体基板表面に付着し
た有機物、例えばアジピン酸エステル類を十分に除去す
ることができるという着想に基づき、本発明の半導体装
置の製造方法に想到した。また、本発明者は、前記温度
Ｘで半導体基板を所定時間保持する工程に加えて、中心
波長が１７２ｎｍの真空紫外光を照射する工程を行うこ
とにより、半導体基板表面に付着した有機物をより確実
に除去することができるという着想に基づき、本発明の
半導体装置の製造方法に想到した。
は、ゲート酸化膜の形成に先立ち、半導体基板を保持す
る際の温度、時間、雰囲気に関して鋭意研究を重ねた。
その結果、本発明者は、熱処理により半導体基板表面に
ゲート酸化膜を形成する前に、酸素を含む雰囲気中で、
半導体基板を温度Ｘ（４００＜Ｘ＜７５０；単位℃）で
所定時間保持することにより、半導体基板表面に付着し
た有機物、例えばアジピン酸エステル類を十分に除去す
ることができるという着想に基づき、本発明の半導体装
置の製造方法に想到した。また、本発明者は、前記温度
Ｘで半導体基板を所定時間保持する工程に加えて、中心
波長が１７２ｎｍの真空紫外光を照射する工程を行うこ
とにより、半導体基板表面に付着した有機物をより確実
に除去することができるという着想に基づき、本発明の
半導体装置の製造方法に想到した。
【０００９】
【課題を解決するための手段】以上の課題を解決するた
め提供する本出願第１の発明は、熱処理により半導体基
板表面にゲート酸化膜を形成する前に、酸素を含む雰囲
気中で、半導体基板を温度Ｘ（４００＜Ｘ＜７５０；単
位℃）で所定時間保持することを特徴とする半導体装置
の製造方法である。
め提供する本出願第１の発明は、熱処理により半導体基
板表面にゲート酸化膜を形成する前に、酸素を含む雰囲
気中で、半導体基板を温度Ｘ（４００＜Ｘ＜７５０；単
位℃）で所定時間保持することを特徴とする半導体装置
の製造方法である。
【００１０】ここで、前記温度Ｘが７５０℃以上である
場合には、有機物の分解前に、半導体基板と有機物との
間にＳｉ−Ｃ結合が形成されて化学吸着する可能性が高
いと考えられるため、半導体基板表面上からの有機物の
脱離がさらに困難となる。一方、前記温度Ｘが４００℃
以下である場合には、有機物を半導体基板から十分に脱
離させることができない。しかしながら、上記構成を有
する本出願第１の発明の半導体装置の製造方法による
と、熱処理により半導体基板表面にゲート酸化膜を形成
する前に、半導体基板を温度Ｘ（４００＜Ｘ＜７５０；
単位℃）で所定時間保持することにより、適度な熱エネ
ルギーを半導体基板に吸着している前記有機物に与える
ことができるため、半導体基板から有機物を除去するこ
とができる。このため、膜厚が薄く且つ電気的特性及び
信頼性が優れたゲート酸化膜を得ることができ、その結
果として電気的特性及び信頼性が高い半導体装置を得る
ことができる。
場合には、有機物の分解前に、半導体基板と有機物との
間にＳｉ−Ｃ結合が形成されて化学吸着する可能性が高
いと考えられるため、半導体基板表面上からの有機物の
脱離がさらに困難となる。一方、前記温度Ｘが４００℃
以下である場合には、有機物を半導体基板から十分に脱
離させることができない。しかしながら、上記構成を有
する本出願第１の発明の半導体装置の製造方法による
と、熱処理により半導体基板表面にゲート酸化膜を形成
する前に、半導体基板を温度Ｘ（４００＜Ｘ＜７５０；
単位℃）で所定時間保持することにより、適度な熱エネ
ルギーを半導体基板に吸着している前記有機物に与える
ことができるため、半導体基板から有機物を除去するこ
とができる。このため、膜厚が薄く且つ電気的特性及び
信頼性が優れたゲート酸化膜を得ることができ、その結
果として電気的特性及び信頼性が高い半導体装置を得る
ことができる。
【００１１】また、本出願第２の発明の半導体装置の製
造方法は、本出願第１の発明の半導体装置の製造方法で
あって、前記所定時間が５〜１０分であることを特徴と
する。
造方法は、本出願第１の発明の半導体装置の製造方法で
あって、前記所定時間が５〜１０分であることを特徴と
する。
【００１２】前記所定時間、すなわち半導体基板を温度
Ｘで保持する時間が５分未満であると、半導体基板から
有機物を十分に除去することができない。一方、前記所
定時間が１０分より長いと、半導体基板表面の酸化が進
行し、半導体基板表面に酸化膜（以下、「初期酸化膜」
という）が形成される。例えば、半導体基板表面に約４
ｎｍのゲート酸化膜を作成する場合、前記所定時間が１
０分より長いと、厚さ０．５〜１ｎｍの初期酸化膜が形
成してしまう。このように、ゲート酸化膜形成前に半導
体基板表面に初期酸化膜が形成されると、ゲート酸化膜
の薄膜化を図ることが困難となる。しかしながら、上記
構成を有する本出願第２の発明の半導体装置の製造方法
によると、前記所定時間が５〜１０分であることによ
り、半導体基板表面の酸化を進行させることなく有機物
を十分に除去することができる。
Ｘで保持する時間が５分未満であると、半導体基板から
有機物を十分に除去することができない。一方、前記所
定時間が１０分より長いと、半導体基板表面の酸化が進
行し、半導体基板表面に酸化膜（以下、「初期酸化膜」
という）が形成される。例えば、半導体基板表面に約４
ｎｍのゲート酸化膜を作成する場合、前記所定時間が１
０分より長いと、厚さ０．５〜１ｎｍの初期酸化膜が形
成してしまう。このように、ゲート酸化膜形成前に半導
体基板表面に初期酸化膜が形成されると、ゲート酸化膜
の薄膜化を図ることが困難となる。しかしながら、上記
構成を有する本出願第２の発明の半導体装置の製造方法
によると、前記所定時間が５〜１０分であることによ
り、半導体基板表面の酸化を進行させることなく有機物
を十分に除去することができる。
【００１３】また、本出願第３の発明の半導体装置の製
造方法は、本出願第１の発明又は本出願第２の発明の半
導体装置の製造方法であって、雰囲気中の酸素の濃度が
０．５〜１％であることを特徴とする。
造方法は、本出願第１の発明又は本出願第２の発明の半
導体装置の製造方法であって、雰囲気中の酸素の濃度が
０．５〜１％であることを特徴とする。
【００１４】雰囲気中の酸素の濃度が０．５％より小さ
いと、半導体基板表面の有機物が十分に分解されないた
め、半導体基板に有機物が付着したままの状態となる。
この状態で半導体基板にゲート酸化膜を形成すると、得
られるゲート酸化膜の電気的特性が悪く且つ信頼性が低
いため、電気的特性に優れ信頼性の高い半導体装置が得
られない。一方、雰囲気中の酸素の濃度が１％より大き
いと、半導体基板表面の酸化が進行し、半導体基板表面
に初期酸化膜が形成される。例えば、半導体基板表面に
約４ｎｍのゲート酸化膜を作成する場合、雰囲気中の酸
素の濃度が１％より大きいと、厚さ０．５〜１ｎｍの初
期酸化膜が形成してしまう。このように初期酸化膜がゲ
ート酸化膜形成前に半導体基板表面に存在すると、ゲー
ト酸化膜の薄膜化を図ることが困難となる。しかしなが
ら、上記構成を有する本出願第３の発明の半導体装置の
製造方法によると、雰囲気中の酸素の濃度が０．５〜１
％であることにより、半導体基板表面の酸化の進行を抑
えつつ有機物を十分に除去することができる。
いと、半導体基板表面の有機物が十分に分解されないた
め、半導体基板に有機物が付着したままの状態となる。
この状態で半導体基板にゲート酸化膜を形成すると、得
られるゲート酸化膜の電気的特性が悪く且つ信頼性が低
いため、電気的特性に優れ信頼性の高い半導体装置が得
られない。一方、雰囲気中の酸素の濃度が１％より大き
いと、半導体基板表面の酸化が進行し、半導体基板表面
に初期酸化膜が形成される。例えば、半導体基板表面に
約４ｎｍのゲート酸化膜を作成する場合、雰囲気中の酸
素の濃度が１％より大きいと、厚さ０．５〜１ｎｍの初
期酸化膜が形成してしまう。このように初期酸化膜がゲ
ート酸化膜形成前に半導体基板表面に存在すると、ゲー
ト酸化膜の薄膜化を図ることが困難となる。しかしなが
ら、上記構成を有する本出願第３の発明の半導体装置の
製造方法によると、雰囲気中の酸素の濃度が０．５〜１
％であることにより、半導体基板表面の酸化の進行を抑
えつつ有機物を十分に除去することができる。
【００１５】また、本出願第４の発明の半導体装置の製
造方法は、本出願第１の発明〜本出願第３の発明の何れ
か１の半導体装置の製造方法であって、前記半導体基板
を温度Ｘで所定時間保持することにより、半導体基板か
らアジピン酸エステル類を除去することを特徴とする。
造方法は、本出願第１の発明〜本出願第３の発明の何れ
か１の半導体装置の製造方法であって、前記半導体基板
を温度Ｘで所定時間保持することにより、半導体基板か
らアジピン酸エステル類を除去することを特徴とする。
【００１６】半導体基板表面にアジピン酸エステル類が
付着していると、半導体基板表面が荒れるとともに、耐
圧性及び長期信頼性が低下する。しかしながら、上記構
成を有する本出願第４の発明の半導体装置の製造方法に
よると、前記半導体基板を温度Ｘで所定時間保持するこ
とにより、半導体基板からアジピン酸エステル類を除去
することができる。アジピン酸エステル類を除去した後
のゲート酸化膜を半導体基板に形成した場合ゲート酸化
膜の電気的特性が向上するため、半導体デバイスの電気
的特性を向上させることができる。
付着していると、半導体基板表面が荒れるとともに、耐
圧性及び長期信頼性が低下する。しかしながら、上記構
成を有する本出願第４の発明の半導体装置の製造方法に
よると、前記半導体基板を温度Ｘで所定時間保持するこ
とにより、半導体基板からアジピン酸エステル類を除去
することができる。アジピン酸エステル類を除去した後
のゲート酸化膜を半導体基板に形成した場合ゲート酸化
膜の電気的特性が向上するため、半導体デバイスの電気
的特性を向上させることができる。
【００１７】また、本出願第５の発明の半導体装置の製
造方法は、本出願第１の発明〜本出願第４の発明の何れ
か１の半導体装置の製造方法であって、前記半導体基板
を温度Ｘで所定時間保持する工程に引き続いて、前記半
導体基板を温度Ｙ（８００≦Ｙ≦８５０；単位℃）まで
不活性雰囲気下で昇温した後、酸素雰囲気下温度Ｙにて
前記半導体基板を所定時間保持することで半導体基板表
面にゲート酸化膜を形成することを特徴とする。
造方法は、本出願第１の発明〜本出願第４の発明の何れ
か１の半導体装置の製造方法であって、前記半導体基板
を温度Ｘで所定時間保持する工程に引き続いて、前記半
導体基板を温度Ｙ（８００≦Ｙ≦８５０；単位℃）まで
不活性雰囲気下で昇温した後、酸素雰囲気下温度Ｙにて
前記半導体基板を所定時間保持することで半導体基板表
面にゲート酸化膜を形成することを特徴とする。
【００１８】上記構成を有する本出願第５の発明の半導
体装置の製造方法によると、前記半導体基板を温度Ｘで
所定時間保持する工程に引き続いて、不活性雰囲気下で
前記半導体基板を温度Ｙ（８００≦Ｙ≦８５０；単位
℃）まで昇温した後、酸素雰囲気下温度Ｙにて前記半導
体基板を所定時間保持することで半導体基板表面にゲー
ト酸化膜を形成することにより、有機物を十分に除去し
た後にゲート酸化膜を形成することができるため、極薄
で且つ均一なゲート酸化膜を得ることができる。また、
温度Ｙまでの昇温を不活性雰囲気下で行うことにより、
昇温時の半導体基板の酸化を防止することができる。こ
のため、ゲート酸化膜の薄膜化・均一化を図ることがで
きる。
体装置の製造方法によると、前記半導体基板を温度Ｘで
所定時間保持する工程に引き続いて、不活性雰囲気下で
前記半導体基板を温度Ｙ（８００≦Ｙ≦８５０；単位
℃）まで昇温した後、酸素雰囲気下温度Ｙにて前記半導
体基板を所定時間保持することで半導体基板表面にゲー
ト酸化膜を形成することにより、有機物を十分に除去し
た後にゲート酸化膜を形成することができるため、極薄
で且つ均一なゲート酸化膜を得ることができる。また、
温度Ｙまでの昇温を不活性雰囲気下で行うことにより、
昇温時の半導体基板の酸化を防止することができる。こ
のため、ゲート酸化膜の薄膜化・均一化を図ることがで
きる。
【００１９】また、本出願第６の発明の半導体装置の製
造方法は、本出願第１の発明〜本出願第５の発明の何れ
か１の半導体装置の製造方法であって、酸素を含む雰囲
気中で、室温以上４００℃未満の温度で前記半導体基板
を所定時間保持した後、前記温度Ｘで所定時間保持する
ことを特徴とする。
造方法は、本出願第１の発明〜本出願第５の発明の何れ
か１の半導体装置の製造方法であって、酸素を含む雰囲
気中で、室温以上４００℃未満の温度で前記半導体基板
を所定時間保持した後、前記温度Ｘで所定時間保持する
ことを特徴とする。
【００２０】上記構成を有する本出願第６の発明の半導
体装置の製造方法によると、酸素を含む雰囲気中で、室
温以上４００℃未満の温度で前記半導体基板を所定時間
保持した後、前記温度Ｘで所定時間保持することによ
り、融点が４００℃以上と比較的高い融点の有機物を除
去する前に、沸点が４００℃未満の比較的融点が低い有
機物を確実に除去することができる。これにより、半導
体基板から有機物を確実に除去することができる。
体装置の製造方法によると、酸素を含む雰囲気中で、室
温以上４００℃未満の温度で前記半導体基板を所定時間
保持した後、前記温度Ｘで所定時間保持することによ
り、融点が４００℃以上と比較的高い融点の有機物を除
去する前に、沸点が４００℃未満の比較的融点が低い有
機物を確実に除去することができる。これにより、半導
体基板から有機物を確実に除去することができる。
【００２１】また、本出願第７の発明の半導体装置の製
造方法は、本出願第１の発明〜本出願第６の発明の何れ
か１の半導体装置の製造方法であって、前記温度Ｘで前
記半導体基板を所定時間保持すると同時に中心波長が１
７２ｎｍの真空紫外光を照射することを特徴とする。
造方法は、本出願第１の発明〜本出願第６の発明の何れ
か１の半導体装置の製造方法であって、前記温度Ｘで前
記半導体基板を所定時間保持すると同時に中心波長が１
７２ｎｍの真空紫外光を照射することを特徴とする。
【００２２】上記構成を有する本出願第７の発明の半導
体装置の製造方法によると、前記温度Ｘで前記半導体基
板を所定時間保持すると同時に中心波長が１７２ｎｍの
真空紫外光を照射することにより、短時間で有機物を除
去することができるため、半導体製造に必要な時間を短
縮することができ、生産性の向上を図ることができる。
体装置の製造方法によると、前記温度Ｘで前記半導体基
板を所定時間保持すると同時に中心波長が１７２ｎｍの
真空紫外光を照射することにより、短時間で有機物を除
去することができるため、半導体製造に必要な時間を短
縮することができ、生産性の向上を図ることができる。
【００２３】また、本出願第８の発明の半導体装置の製
造方法は、本出願第１の発明〜本出願第６の発明の何れ
か１の半導体装置の製造方法であって、室温以上４００
℃未満の温度で前記半導体基板に対して中心波長が１７
２ｎｍの真空紫外光を所定時間照射した後に前記温度Ｘ
で所定時間保持することを特徴とする。
造方法は、本出願第１の発明〜本出願第６の発明の何れ
か１の半導体装置の製造方法であって、室温以上４００
℃未満の温度で前記半導体基板に対して中心波長が１７
２ｎｍの真空紫外光を所定時間照射した後に前記温度Ｘ
で所定時間保持することを特徴とする。
【００２４】上記構成を有する本出願第８の発明の半導
体装置の製造方法によると、室温以上４００℃未満の温
度で前記半導体基板に対して中心波長が１７２ｎｍの真
空紫外光を所定時間照射した後に前記温度Ｘで所定時間
保持することにより、酸化膜の形成を抑えつつ有機物を
除去することができる。
体装置の製造方法によると、室温以上４００℃未満の温
度で前記半導体基板に対して中心波長が１７２ｎｍの真
空紫外光を所定時間照射した後に前記温度Ｘで所定時間
保持することにより、酸化膜の形成を抑えつつ有機物を
除去することができる。
【００２５】また、本出願第９の発明は、石英からな
り、半導体基板表面にゲート酸化膜を成長させるために
半導体基板を密閉して格納する炉心管と、前記炉心管に
酸素及び窒素を導入する導入口とを有し、前記炉心管の
外周部に真空紫外光源を設けたことを特徴とする半導体
製造装置である。
り、半導体基板表面にゲート酸化膜を成長させるために
半導体基板を密閉して格納する炉心管と、前記炉心管に
酸素及び窒素を導入する導入口とを有し、前記炉心管の
外周部に真空紫外光源を設けたことを特徴とする半導体
製造装置である。
【００２６】上記構成を有する本出願第９の発明の半導
体製造装置によると、前記炉心管の外周部に真空紫外光
源を設けたことにより、半導体基板を移動させることな
く真空紫外光を照射することができる。また、炉内の温
度に関わらず真空紫外光を半導体基板に照射することが
できる。
体製造装置によると、前記炉心管の外周部に真空紫外光
源を設けたことにより、半導体基板を移動させることな
く真空紫外光を照射することができる。また、炉内の温
度に関わらず真空紫外光を半導体基板に照射することが
できる。
【００２７】
【発明の実施の形態】以下、本発明の実施の形態に係る
半導体装置の製造方法を、図面を参照して説明するが、
以下の実施の形態は本発明に係る半導体装置の製造方法
の一例にすぎない。
半導体装置の製造方法を、図面を参照して説明するが、
以下の実施の形態は本発明に係る半導体装置の製造方法
の一例にすぎない。
【００２８】 本実施の形態に係る半導体基板の製造方
法は、半導体基板表面にゲート酸化膜を形成する工程の
前に、半導体基板から有機不純物を除去するために、酸
素を含む雰囲気中で半導体基板を所定温度で所定時間保
持する。一般的な有機物の分解脱離温度（沸点に相当）
は４００℃未満であることから、本来、有機物が半導体
基板により物理吸着しているのであれば、この温度範囲
内で十分除去できるはずである。しかしながら、不純物
となる有機物は半導体基板に化学吸着により結合してい
ることも考えられ、その場合、４００℃前後で保持して
も係る有機物を除去することができない。４００℃前後
では除去することができない物質の例としては、前述し
たアジピン酸エステル類が挙げられる。
法は、半導体基板表面にゲート酸化膜を形成する工程の
前に、半導体基板から有機不純物を除去するために、酸
素を含む雰囲気中で半導体基板を所定温度で所定時間保
持する。一般的な有機物の分解脱離温度（沸点に相当）
は４００℃未満であることから、本来、有機物が半導体
基板により物理吸着しているのであれば、この温度範囲
内で十分除去できるはずである。しかしながら、不純物
となる有機物は半導体基板に化学吸着により結合してい
ることも考えられ、その場合、４００℃前後で保持して
も係る有機物を除去することができない。４００℃前後
では除去することができない物質の例としては、前述し
たアジピン酸エステル類が挙げられる。
【００２９】このような有機物を半導体基板から除去す
る際に、半導体基板を保持する際の温度（以下、「温度
Ｘ」とする）が７５０℃以上である場合には、有機物の
分解前に、半導体基板と有機物との間にＳｉ−Ｃ結合が
形成され化学吸着する可能性が高いと考えられるため、
半導体基板表面上からの有機物の脱離がさらに困難とな
ってしまう。一方、前記温度Ｘが４００℃以下である場
合には、有機物を半導体基板から十分に脱離させること
ができない。しかしながら、本実施の形態に係る半導体
基板の製造方法においては、半導体基板を温度Ｘ（４０
０＜Ｘ＜７５０；単位℃）で所定時間保持することによ
り、半導体基板から有機物を除去することができる。よ
り確実に有機物を除去するためには、温度Ｘは４５０〜
７００℃であることがより望ましく、５００〜６５０℃
であればさらに望ましい。
る際に、半導体基板を保持する際の温度（以下、「温度
Ｘ」とする）が７５０℃以上である場合には、有機物の
分解前に、半導体基板と有機物との間にＳｉ−Ｃ結合が
形成され化学吸着する可能性が高いと考えられるため、
半導体基板表面上からの有機物の脱離がさらに困難とな
ってしまう。一方、前記温度Ｘが４００℃以下である場
合には、有機物を半導体基板から十分に脱離させること
ができない。しかしながら、本実施の形態に係る半導体
基板の製造方法においては、半導体基板を温度Ｘ（４０
０＜Ｘ＜７５０；単位℃）で所定時間保持することによ
り、半導体基板から有機物を除去することができる。よ
り確実に有機物を除去するためには、温度Ｘは４５０〜
７００℃であることがより望ましく、５００〜６５０℃
であればさらに望ましい。
【００３０】また、半導体基板を温度Ｘにて保持する時
間が５分未満であると、半導体基板から有機物を十分に
除去することができない。一方、前記所定時間が１０分
より長いと、半導体基板表面の酸化が進行し、半導体基
板表面に酸化膜が形成される。ゲート酸化膜形成前にこ
のような酸化膜が形成されると、ゲート酸化膜の極薄化
を図ることが困難となる。したがって、半導体基板を温
度Ｘにて保持する時間は５〜１０分であることが望まし
い。
間が５分未満であると、半導体基板から有機物を十分に
除去することができない。一方、前記所定時間が１０分
より長いと、半導体基板表面の酸化が進行し、半導体基
板表面に酸化膜が形成される。ゲート酸化膜形成前にこ
のような酸化膜が形成されると、ゲート酸化膜の極薄化
を図ることが困難となる。したがって、半導体基板を温
度Ｘにて保持する時間は５〜１０分であることが望まし
い。
【００３１】さらに、雰囲気中の酸素の濃度が０．５％
より小さいと、半導体基板表面の有機物が十分に分解さ
れないため、半導体基板に有機物が付着したままの状態
となる。この状態で半導体基板に酸化膜を形成すると、
酸化膜の電気的特性が悪く且つ信頼性が低いため、高信
頼性及び良好な電気的特性を有する半導体装置が得られ
ない。一方、雰囲気中の酸素の濃度が１％より大きい
と、半導体基板表面の酸化が進行し、半導体基板表面に
酸化膜が形成される。このような酸化膜がゲート酸化膜
形成前に半導体基板表面に存在すると、ゲート酸化膜の
極薄化を図ることが困難となる。したがって、雰囲気中
の酸素の濃度が１％以下とすることにより、半導体基板
表面の酸化を進行させることなく有機物を十分に除去す
ることができる。すなわち、有機物を有効に除去し且つ
ゲート酸化膜の極薄化を図ることが可能とするために半
導体基板表面での酸化膜の形成を抑えるためには、雰囲
気中の酸素の濃度は０．５〜１％であることがより望ま
しい。
より小さいと、半導体基板表面の有機物が十分に分解さ
れないため、半導体基板に有機物が付着したままの状態
となる。この状態で半導体基板に酸化膜を形成すると、
酸化膜の電気的特性が悪く且つ信頼性が低いため、高信
頼性及び良好な電気的特性を有する半導体装置が得られ
ない。一方、雰囲気中の酸素の濃度が１％より大きい
と、半導体基板表面の酸化が進行し、半導体基板表面に
酸化膜が形成される。このような酸化膜がゲート酸化膜
形成前に半導体基板表面に存在すると、ゲート酸化膜の
極薄化を図ることが困難となる。したがって、雰囲気中
の酸素の濃度が１％以下とすることにより、半導体基板
表面の酸化を進行させることなく有機物を十分に除去す
ることができる。すなわち、有機物を有効に除去し且つ
ゲート酸化膜の極薄化を図ることが可能とするために半
導体基板表面での酸化膜の形成を抑えるためには、雰囲
気中の酸素の濃度は０．５〜１％であることがより望ま
しい。
【００３２】前述の温度Ｘで所定時間保持する工程によ
り有機物が除去された半導体基板を、引き続き所定温度
まで昇温させた後、酸素雰囲気下所定温度にて所定時間
保持することにより表面にゲート酸化膜を形成させる。
係る工程において、ゲート酸化膜を形成するために半導
体基板を保持する際の所定温度を以下「温度Ｙ」とす
る。ここで、前記温度Ｙが８５０℃より高い場合には、
内部の半導体装置に損傷を与える可能性が高くなる。一
方、前記温度Ｙが８００℃未満である場合には、ゲート
酸化膜を十分に成長させることができない。しかしなが
ら、本実施の形態に係る製造方法においては、前記半導
体基板を温度Ｘで所定時間保持する工程に引き続いて、
前記半導体基板を温度Ｙ（８００≦Ｙ≦８５０；単位
℃）まで昇温した後、酸素雰囲気下温度Ｙにて前記半導
体基板を所定時間保持することで半導体基板表面にゲー
ト酸化膜を形成することにより、有機物を十分に除去し
た後に酸化膜を形成するため、半導体基板表面に極薄且
つ均一なゲート酸化膜を得ることができる。
り有機物が除去された半導体基板を、引き続き所定温度
まで昇温させた後、酸素雰囲気下所定温度にて所定時間
保持することにより表面にゲート酸化膜を形成させる。
係る工程において、ゲート酸化膜を形成するために半導
体基板を保持する際の所定温度を以下「温度Ｙ」とす
る。ここで、前記温度Ｙが８５０℃より高い場合には、
内部の半導体装置に損傷を与える可能性が高くなる。一
方、前記温度Ｙが８００℃未満である場合には、ゲート
酸化膜を十分に成長させることができない。しかしなが
ら、本実施の形態に係る製造方法においては、前記半導
体基板を温度Ｘで所定時間保持する工程に引き続いて、
前記半導体基板を温度Ｙ（８００≦Ｙ≦８５０；単位
℃）まで昇温した後、酸素雰囲気下温度Ｙにて前記半導
体基板を所定時間保持することで半導体基板表面にゲー
ト酸化膜を形成することにより、有機物を十分に除去し
た後に酸化膜を形成するため、半導体基板表面に極薄且
つ均一なゲート酸化膜を得ることができる。
【００３３】また、前述した工程において、温度Ｙまで
の昇温を不活性雰囲気下で行うことにより、昇温時の半
導体基板の酸化を抑制することができ、結果として、よ
り薄膜化・均一化されたゲート酸化膜を得ることができ
る。係る不活性雰囲気としては、例えば、窒素、アルゴ
ン、ヘリウム、キセノンのうち少なくとも１つからなる
ものを使用する。
の昇温を不活性雰囲気下で行うことにより、昇温時の半
導体基板の酸化を抑制することができ、結果として、よ
り薄膜化・均一化されたゲート酸化膜を得ることができ
る。係る不活性雰囲気としては、例えば、窒素、アルゴ
ン、ヘリウム、キセノンのうち少なくとも１つからなる
ものを使用する。
【００３４】図１に、本発明の半導体装置の製造方法の
温度保持パターン例を示す。図１（ａ）には、温度Ｘで
所定時間保持した後、昇温し、続いて酸素雰囲気下とし
て温度Ｙで保持することにより半導体基板表面にゲート
酸化膜を形成する場合の温度保持パターンを示す。ま
た、図１（ａ）には、温度の経時変化を示すグラフとと
もに、各時間において用いる炉内の雰囲気が示されてい
る。また、図１（ａ）に示される温度保持パターンにお
いて、温度Ｘから温度Ｙへの昇温の際に、雰囲気を窒素
雰囲気としてもよい（図１（ｂ）参照）。このように、
昇温の際に不活性雰囲気である窒素雰囲気下にすること
により、半導体基板表面の酸化の進行を抑えることがで
きる。なお、図１（ｂ）においては不活性雰囲気として
窒素を用いたが、窒素のかわりに前述した不活性雰囲気
を用いても良い。
温度保持パターン例を示す。図１（ａ）には、温度Ｘで
所定時間保持した後、昇温し、続いて酸素雰囲気下とし
て温度Ｙで保持することにより半導体基板表面にゲート
酸化膜を形成する場合の温度保持パターンを示す。ま
た、図１（ａ）には、温度の経時変化を示すグラフとと
もに、各時間において用いる炉内の雰囲気が示されてい
る。また、図１（ａ）に示される温度保持パターンにお
いて、温度Ｘから温度Ｙへの昇温の際に、雰囲気を窒素
雰囲気としてもよい（図１（ｂ）参照）。このように、
昇温の際に不活性雰囲気である窒素雰囲気下にすること
により、半導体基板表面の酸化の進行を抑えることがで
きる。なお、図１（ｂ）においては不活性雰囲気として
窒素を用いたが、窒素のかわりに前述した不活性雰囲気
を用いても良い。
【００３５】なお、大気中に含まれる有機不純物は多岐
にわたるため、一般に、複数の有機不純物が半導体基板
表面に付着している。例えば、アジピン酸エステル類と
ともにフタル酸エステル類が半導体基板表面に付着して
いる場合、図２に示されるような温度保持パターンによ
って有機不純物を除去することができる。図２におい
て、４００℃にて所定時間保持することによりフタル酸
エステル類を除去した後、温度Ｘで所定時間保持するこ
とによりアジピン酸エステル類を除去する。これによ
り、複数の不純物を確実に除去することができる。
にわたるため、一般に、複数の有機不純物が半導体基板
表面に付着している。例えば、アジピン酸エステル類と
ともにフタル酸エステル類が半導体基板表面に付着して
いる場合、図２に示されるような温度保持パターンによ
って有機不純物を除去することができる。図２におい
て、４００℃にて所定時間保持することによりフタル酸
エステル類を除去した後、温度Ｘで所定時間保持するこ
とによりアジピン酸エステル類を除去する。これによ
り、複数の不純物を確実に除去することができる。
【００３６】また、酸素を含む雰囲気下前記温度Ｘで前
記半導体基板を所定時間保持するとともに、真空紫外光
（Ｘｅエキシマランプ １７２ｎｍ）を照射することに
より、有機不純物を除去することもできる（図３（ａ）
参照）。係る方法を用いることにより、より短時間で有
機物を除去することができるため、半導体製造に必要な
時間を短縮することができ、生産性の向上を図ることが
できる。係る真空紫外光を用いることにより、雰囲気中
の酸素（Ｏ２）が分解し、直接に励起酸素原子（Ｏ）を
生成する反応（式１）と、オゾンの生成を経て励起酸素
原子になる反応（式２）の２つの反応経路により励起酸
素原子が生成するため、効率的に励起酸素原子を発生さ
せることができる。係る励起酸素原子が半導体基板表面
に照射され、有機物が分解される。 Ｏ２ → （Ｏ） （式１） Ｏ２ → Ｏ３ → （Ｏ） （式２）
記半導体基板を所定時間保持するとともに、真空紫外光
（Ｘｅエキシマランプ １７２ｎｍ）を照射することに
より、有機不純物を除去することもできる（図３（ａ）
参照）。係る方法を用いることにより、より短時間で有
機物を除去することができるため、半導体製造に必要な
時間を短縮することができ、生産性の向上を図ることが
できる。係る真空紫外光を用いることにより、雰囲気中
の酸素（Ｏ２）が分解し、直接に励起酸素原子（Ｏ）を
生成する反応（式１）と、オゾンの生成を経て励起酸素
原子になる反応（式２）の２つの反応経路により励起酸
素原子が生成するため、効率的に励起酸素原子を発生さ
せることができる。係る励起酸素原子が半導体基板表面
に照射され、有機物が分解される。 Ｏ２ → （Ｏ） （式１） Ｏ２ → Ｏ３ → （Ｏ） （式２）
【００３７】また、酸素を含む雰囲気下、室温以上４０
０℃未満の温度で前記半導体基板に対して中心波長が１
７２ｎｍの真空紫外光によって所定時間照射した後に前
記温度Ｘで所定時間保持することにより有機物を除去す
ることもできる。図３（ｂ）には、室温で真空紫外光
（ＶＵＶ）を照射する例が示されている。係る工程を用
いることにより、酸化膜の形成を抑えつつ有機物を除去
することができる。特に、室温にて真空紫外光の照射を
行う場合には、酸化膜の形成を十分に抑えることができ
る。
０℃未満の温度で前記半導体基板に対して中心波長が１
７２ｎｍの真空紫外光によって所定時間照射した後に前
記温度Ｘで所定時間保持することにより有機物を除去す
ることもできる。図３（ｂ）には、室温で真空紫外光
（ＶＵＶ）を照射する例が示されている。係る工程を用
いることにより、酸化膜の形成を抑えつつ有機物を除去
することができる。特に、室温にて真空紫外光の照射を
行う場合には、酸化膜の形成を十分に抑えることができ
る。
【００３８】次に、前述した酸素を含む雰囲気下での前
記温度Ｘでの前記半導体基板１の保持による有機物の除
去と、真空紫外光の照射とを行う半導体製造装置の一例
を図４に示す。図４に示される半導体製造装置１０は、
石英からなり、半導体基板１の表面にゲート酸化膜を成
長させるために半導体基板１を密閉して格納する炉心管
１１と、前記炉心管１１に酸素及び窒素を導入する導入
口２１、２２とを有し、前記炉心管１１の外周部に真空
紫外光源１２が設けられてなる。真空紫外光源１２が前
記炉心管１１の外周部に設置されていることにより、半
導体基板を移動させることなく真空紫外光を照射するこ
とができる。また、炉心管１１内の温度に関わらず真空
紫外光を半導体基板１に照射することができる。係る半
導体製造装置１０は、真空紫外光源１２による真空紫外
光の照射だけでなく、半導体基板を所定温度（例えば、
前記温度Ｘ）に保持したり、温度Ｙにて半導体基板表面
にゲート酸化膜を成長させる際に用いられる。炉心管１
１は真空紫外光照射時、前記温度Ｘにての半導体基板の
保持時及びゲート酸化膜形成時には密閉されている。ま
た、図４（ａ）においては、真空紫外光源１２は炉心管
１１の上部及び側面部に設置されているが、半導体基板
表面に励起酸素原子を照射することができる位置であれ
ば、特に限定されない。係る真空紫外光源１２部分の拡
大図を図４（ｂ）に示す。係る真空紫外光源１２は中心
波長が１７２ｎｍのキセノンエキシマランプが用いられ
る。波長には分布があるために、実際に半導体基板に照
射される光は１６５〜１７９ｎｍの範囲の光が照射され
る。
記温度Ｘでの前記半導体基板１の保持による有機物の除
去と、真空紫外光の照射とを行う半導体製造装置の一例
を図４に示す。図４に示される半導体製造装置１０は、
石英からなり、半導体基板１の表面にゲート酸化膜を成
長させるために半導体基板１を密閉して格納する炉心管
１１と、前記炉心管１１に酸素及び窒素を導入する導入
口２１、２２とを有し、前記炉心管１１の外周部に真空
紫外光源１２が設けられてなる。真空紫外光源１２が前
記炉心管１１の外周部に設置されていることにより、半
導体基板を移動させることなく真空紫外光を照射するこ
とができる。また、炉心管１１内の温度に関わらず真空
紫外光を半導体基板１に照射することができる。係る半
導体製造装置１０は、真空紫外光源１２による真空紫外
光の照射だけでなく、半導体基板を所定温度（例えば、
前記温度Ｘ）に保持したり、温度Ｙにて半導体基板表面
にゲート酸化膜を成長させる際に用いられる。炉心管１
１は真空紫外光照射時、前記温度Ｘにての半導体基板の
保持時及びゲート酸化膜形成時には密閉されている。ま
た、図４（ａ）においては、真空紫外光源１２は炉心管
１１の上部及び側面部に設置されているが、半導体基板
表面に励起酸素原子を照射することができる位置であれ
ば、特に限定されない。係る真空紫外光源１２部分の拡
大図を図４（ｂ）に示す。係る真空紫外光源１２は中心
波長が１７２ｎｍのキセノンエキシマランプが用いられ
る。波長には分布があるために、実際に半導体基板に照
射される光は１６５〜１７９ｎｍの範囲の光が照射され
る。
【００３９】係る炉心管１１内で、酸素を含む雰囲気下
真空紫外光を照射することにより、励起酸素原子が効率
良く発生し、半導体基板に付着した有機物、例えばフタ
ル酸やフタル酸エステル等を分解することができる。万
が一係る真空紫外光照射により分解されなかった有機物
が残存した場合には、炉心管１１をヒータ３２により加
熱し、温度Ｘにて所定時間半導体基板を保持することに
より有機物を除去することができる。以上説明したよう
に、本実施の形態に係る半導体製造装置を用いることに
より、雰囲気中の気体の成分比、炉内の温度、及び真空
紫外光を適宜組み合わせて、半導体基板表面に付着した
微量の有機不純物を除去することができる。
真空紫外光を照射することにより、励起酸素原子が効率
良く発生し、半導体基板に付着した有機物、例えばフタ
ル酸やフタル酸エステル等を分解することができる。万
が一係る真空紫外光照射により分解されなかった有機物
が残存した場合には、炉心管１１をヒータ３２により加
熱し、温度Ｘにて所定時間半導体基板を保持することに
より有機物を除去することができる。以上説明したよう
に、本実施の形態に係る半導体製造装置を用いることに
より、雰囲気中の気体の成分比、炉内の温度、及び真空
紫外光を適宜組み合わせて、半導体基板表面に付着した
微量の有機不純物を除去することができる。
【００４０】
【実施例】本発明の半導体装置の製造方法の一実施例に
ついて説明する。本実施例では、本発明の半導体装置の
製造方法により形成されたゲート酸化膜の電気的特性を
測定した。有機不純物として表面にアジピン酸エステル
類が付着した半導体基板を６００℃の炉に入炉し、６０
０℃で１０分間保持することにより半導体基板から係る
有機不純物を除去した。この際の炉内の雰囲気は酸素１
％、窒素９９％とした。次に、８０〜１００℃／ｍｉ
ｎ．の割合で、窒素１００％の雰囲気で８００℃まで昇
温した。続いて、８００〜８５０℃のウエット酸化にて
５〜１０分間前記半導体基板を保持することにより、半
導体基板上に膜厚４ｎｍのゲート酸化膜を形成した。一
方、比較例として、本実施例に用いたものと同様の有機
不純物が付着した半導体基板を４００℃の炉に入炉した
後、５〜１０℃／ｍｉｎ．の割合で８００℃まで昇温し
た後雰囲気をウエット酸化とし、前述した条件と同様
に、８００℃にて５〜１０分間前記半導体基板を保持す
ることにより、本実施例の場合とほぼ同様の厚さのゲー
ト酸化膜を形成した半導体基板を作成した。次に、本実
施例及び比較例により形成された半導体基板上のゲート
酸化膜上にそれぞれ電極を形成した後、前記電極とゲー
ト酸化膜との間に流れるリーク電流を測定した。すなわ
ち、図５に示すように、前記電極３とゲート酸化膜２と
の間に電圧を印加してリーク電流の値を測定した。印加
する電圧値Ｖｇを変化させた場合のリーク電流Ｉｇの変
化を図６（Ｉ−Ｖ特性図）に示す。図６によると、ゲー
ト酸化膜を形成する前に有機不純物を除去するために所
定温度にて保持を行わなかった場合（比較例）では、電
圧値Ｖｇが１［Ｖ］前後でリーク電流Ｉｇが飽和状態と
なるのに対して、ゲート酸化膜を形成する前に有機不純
物を除去するために所定温度にて保持を行った場合（実
施例）では、電圧値Ｖｇが６［Ｖ］近傍にてリーク電流
Ｉｇの値が飽和状態となった。以上により、本実施例に
係る半導体装置の製造方法によると、半導体基板上のゲ
ート酸化膜の耐圧性を向上させることができた。その結
果、電気的特性に優れた半導体装置を得ることができ
た。
ついて説明する。本実施例では、本発明の半導体装置の
製造方法により形成されたゲート酸化膜の電気的特性を
測定した。有機不純物として表面にアジピン酸エステル
類が付着した半導体基板を６００℃の炉に入炉し、６０
０℃で１０分間保持することにより半導体基板から係る
有機不純物を除去した。この際の炉内の雰囲気は酸素１
％、窒素９９％とした。次に、８０〜１００℃／ｍｉ
ｎ．の割合で、窒素１００％の雰囲気で８００℃まで昇
温した。続いて、８００〜８５０℃のウエット酸化にて
５〜１０分間前記半導体基板を保持することにより、半
導体基板上に膜厚４ｎｍのゲート酸化膜を形成した。一
方、比較例として、本実施例に用いたものと同様の有機
不純物が付着した半導体基板を４００℃の炉に入炉した
後、５〜１０℃／ｍｉｎ．の割合で８００℃まで昇温し
た後雰囲気をウエット酸化とし、前述した条件と同様
に、８００℃にて５〜１０分間前記半導体基板を保持す
ることにより、本実施例の場合とほぼ同様の厚さのゲー
ト酸化膜を形成した半導体基板を作成した。次に、本実
施例及び比較例により形成された半導体基板上のゲート
酸化膜上にそれぞれ電極を形成した後、前記電極とゲー
ト酸化膜との間に流れるリーク電流を測定した。すなわ
ち、図５に示すように、前記電極３とゲート酸化膜２と
の間に電圧を印加してリーク電流の値を測定した。印加
する電圧値Ｖｇを変化させた場合のリーク電流Ｉｇの変
化を図６（Ｉ−Ｖ特性図）に示す。図６によると、ゲー
ト酸化膜を形成する前に有機不純物を除去するために所
定温度にて保持を行わなかった場合（比較例）では、電
圧値Ｖｇが１［Ｖ］前後でリーク電流Ｉｇが飽和状態と
なるのに対して、ゲート酸化膜を形成する前に有機不純
物を除去するために所定温度にて保持を行った場合（実
施例）では、電圧値Ｖｇが６［Ｖ］近傍にてリーク電流
Ｉｇの値が飽和状態となった。以上により、本実施例に
係る半導体装置の製造方法によると、半導体基板上のゲ
ート酸化膜の耐圧性を向上させることができた。その結
果、電気的特性に優れた半導体装置を得ることができ
た。
【図１】 本発明の一実施の形態に係る半導体装置の製
造方法の温度保持パターン例を示す図である。
造方法の温度保持パターン例を示す図である。
【図２】 本発明の一実施の形態に係る半導体装置の製
造方法の温度保持パターン例を示す図である。
造方法の温度保持パターン例を示す図である。
【図３】 本発明の一実施の形態に係る半導体装置の製
造方法の温度保持パターン例を示す図である。
造方法の温度保持パターン例を示す図である。
【図４】 本発明の一実施の形態に係る半導体製造装置
を示す正面図である。
を示す正面図である。
【図５】 本実施例に係る半導体装置の製造方法により
得られた半導体基板上のゲート酸化膜と電極との間に印
加する電圧値を変化させた場合のリーク電流を測定する
際の模式図である。
得られた半導体基板上のゲート酸化膜と電極との間に印
加する電圧値を変化させた場合のリーク電流を測定する
際の模式図である。
【図６】 本実施例に係る半導体装置の製造方法により
得られた半導体基板上のゲート酸化膜と電極との間に印
加する電圧値を変化させた場合のリーク電流の変化を示
すＩ−Ｖ特性図である。
得られた半導体基板上のゲート酸化膜と電極との間に印
加する電圧値を変化させた場合のリーク電流の変化を示
すＩ−Ｖ特性図である。
１ 半導体基板 ２ ゲート酸化膜 ３ 電極 １０ 半導体製造装置 １１ 炉心管 １２ 真空紫外光源 １３ 内筒 １４ 外筒 １５ ウエハボード（保治具） ２０ ガス供給系 ２１、２２、２３、２４ 導入口 ２８ 排気口 ３０ 断熱層 ３２ 発熱面 ４０、４２、４４、４６ ガス配管 ５０、５２、５４、５６ 流量制御バルブ ６０、６２、６４、６６ マスフローメータ ７０ 制御装置
Claims (9)
- 【請求項１】熱処理により半導体基板表面にゲート酸化
膜を形成する前に、酸素を含む雰囲気中で、半導体基板
を温度Ｘ（４００＜Ｘ＜７５０；単位℃）で所定時間保
持することを特徴とする半導体装置の製造方法。 - 【請求項２】前記所定時間が５〜１０分であることを特
徴とする請求項１に記載の半導体装置の製造方法。 - 【請求項３】雰囲気中の酸素の濃度が０．５〜１％であ
ることを特徴とする請求項１又は請求項２に記載の半導
体装置の製造方法。 - 【請求項４】前記半導体基板を温度Ｘで所定時間保持す
ることにより、半導体基板からアジピン酸エステル類を
除去することを特徴とする請求項１乃至請求項３何れか
１項に記載の半導体装置の製造方法。 - 【請求項５】前記半導体基板を温度Ｘで所定時間保持す
る工程に引き続いて、不活性雰囲気下で前記半導体基板
を温度Ｙ（８００≦Ｙ≦８５０；単位℃）まで昇温した
後、酸素雰囲気下温度Ｙにて前記半導体基板を所定時間
保持することで半導体基板表面にゲート酸化膜を形成す
ることを特徴とする請求項１乃至請求項４何れか１項に
記載の半導体装置の製造方法。 - 【請求項６】酸素を含む雰囲気中で、室温以上４００℃
未満の温度で前記半導体基板を所定時間保持した後、前
記温度Ｘで所定時間保持することを特徴とする請求項１
乃至請求項５何れか１項に記載の半導体装置の製造方
法。 - 【請求項７】前記温度Ｘで前記半導体基板を所定時間保
持すると同時に、中心波長が１７２ｎｍの真空紫外光を
照射することを特徴とする請求項１乃至請求項６何れか
１項に記載の半導体装置の製造方法。 - 【請求項８】室温以上４００℃未満の温度で前記半導体
基板に対して中心波長が１７２ｎｍの真空紫外光を所定
時間照射した後に前記温度Ｘで所定時間保持することを
特徴とする請求項１乃至請求項６何れか１項に記載の半
導体装置の製造方法。 - 【請求項９】石英からなり、半導体基板表面にゲート酸
化膜を成長させるために半導体基板を密閉して格納する
炉心管と、前記炉心管に酸素及び窒素を導入する導入口
とを有し、前記炉心管の外周部に真空紫外光源を設けた
ことを特徴とする半導体製造装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11215945A JP2001044192A (ja) | 1999-07-29 | 1999-07-29 | 半導体装置の製造方法及び半導体製造装置 |
| US09/968,273 US20020009899A1 (en) | 1999-07-29 | 2001-10-02 | Method and device for manufacturing semiconductor devices including insulation oxide layers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11215945A JP2001044192A (ja) | 1999-07-29 | 1999-07-29 | 半導体装置の製造方法及び半導体製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001044192A true JP2001044192A (ja) | 2001-02-16 |
Family
ID=16680870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11215945A Pending JP2001044192A (ja) | 1999-07-29 | 1999-07-29 | 半導体装置の製造方法及び半導体製造装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20020009899A1 (ja) |
| JP (1) | JP2001044192A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6716740B2 (en) * | 2001-10-09 | 2004-04-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for depositing silicon oxide incorporating an outgassing step |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6551947B1 (en) * | 2002-06-04 | 2003-04-22 | Sharp Laboratories Of America, Inc. | Method of forming a high quality gate oxide at low temperatures |
| DE10246788B4 (de) * | 2002-10-08 | 2007-08-30 | Infineon Technologies Ag | Schutzvorrichtung für Reflexionsmasken und Verfahren zur Verwendung einer geschützten Reflexionsmaske |
| KR101164975B1 (ko) * | 2010-03-29 | 2012-07-12 | 에스케이하이닉스 주식회사 | 반도체 장치 제조방법 |
-
1999
- 1999-07-29 JP JP11215945A patent/JP2001044192A/ja active Pending
-
2001
- 2001-10-02 US US09/968,273 patent/US20020009899A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6716740B2 (en) * | 2001-10-09 | 2004-04-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for depositing silicon oxide incorporating an outgassing step |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020009899A1 (en) | 2002-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI614830B (zh) | 矽膜之成膜方法及成膜裝置 | |
| JP2000294530A (ja) | 半導体基板の洗浄方法及びその洗浄装置 | |
| WO2002025718A1 (fr) | Plaquette de recuit et son procede de fabrication | |
| JP2001015472A (ja) | 紫外光照射方法及び装置 | |
| JP2006269621A (ja) | Ａｌｄによる薄膜形成方法および装置 | |
| JP2001044192A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| TW201503237A (zh) | 一種提高多晶矽層均勻性的方法 | |
| WO2006082717A1 (ja) | 薄膜形成装置 | |
| TWI484559B (zh) | 一種半導體元件製程 | |
| WO2008050708A1 (fr) | Procédé de formation de film a constante diélectrique élevée et de fabrication de dispositif semiconducteur | |
| JP4032889B2 (ja) | 絶縁膜の形成方法 | |
| JPH06244174A (ja) | 絶縁酸化膜の形成方法 | |
| JP2963975B2 (ja) | シリコン酸化膜の形成方法 | |
| JPS6028235A (ja) | 半導体装置の製造方法 | |
| JP3153162B2 (ja) | シリコン酸化膜の形成方法 | |
| JP3250996B2 (ja) | 表面に絶縁膜を有するシリコン基板およびその製造方法および装置 | |
| WO2000079580A1 (fr) | Procede de fabrication d'un dispositif semi-conducteur | |
| JPH04242933A (ja) | 酸化膜形成方法 | |
| JP2002217155A (ja) | 半導体基板の洗浄方法 | |
| JP3439580B2 (ja) | シリコン酸化膜の形成方法および形成装置 | |
| JP3210510B2 (ja) | 半導体装置の製造方法 | |
| JPH11111713A (ja) | 絶縁膜改質方法及び半導体装置の製造方法 | |
| JP3141829B2 (ja) | 半導体装置の製造方法 | |
| WO2010067588A1 (ja) | 半導体基体の欠陥低減方法及び欠陥低減装置 | |
| JP2001284443A (ja) | 半導体基板の保管搬送容器、半導体装置の製造方法 |