JPS6028235A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6028235A
JPS6028235A JP13611983A JP13611983A JPS6028235A JP S6028235 A JPS6028235 A JP S6028235A JP 13611983 A JP13611983 A JP 13611983A JP 13611983 A JP13611983 A JP 13611983A JP S6028235 A JPS6028235 A JP S6028235A
Authority
JP
Japan
Prior art keywords
substrate
chamber
film
semiconductor
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13611983A
Other languages
English (en)
Other versions
JPH0451972B2 (ja
Inventor
Kuniyuki Hamano
浜野 邦幸
Yoichiro Numazawa
陽一郎 沼澤
Koji Yamazaki
孝二 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP13611983A priority Critical patent/JPS6028235A/ja
Publication of JPS6028235A publication Critical patent/JPS6028235A/ja
Publication of JPH0451972B2 publication Critical patent/JPH0451972B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関し特に半導体基板表
面を清浄化する方法に関する。
集積回路を含む半導体装置の製作過程では半導体基板上
にP糾:膜、導体方1及び半導体膜の成長が多数回任用
される。これら各種のか形成法としては真空蒸着法、真
空スパッタ法、イオンクラスタビーム法、減圧気相成長
法等、多くの方法が挙げられる。これらの膜形成法に於
いては成長条件の制御と共に換が形成される基板表面の
清浄度が非常に重要である。これは膜が成長される基板
表面が汚染されていて異物質が残存していると、成長さ
れた膜中に異物質が拡散し股が汚染される、異物質を成
長核として、膜の異常成長が生じ、不均−な膜が成長す
る、膜と基板との密着度が悪く成長された膜が基板から
剥離してしまう等の望ましからざる現象が生してしまう
為である。
従来、半導体装置の製造過程に於いて用いられる基板表
面の清浄化法は、湿式の化学洗浄である。
即ち基板がシリコン基板である場合には通常数十度Cの
温度に熱せられた硝酸、塩酸、硫酸等のシリコン基板を
侵さない化学液中に浸漬する方法や同じく数十度Cに熱
せられたアンモニア、過酸化水素水、水の混合液に浸漬
する方法等が使用される。これらの化学液による洗浄後
基板は純水によシ水洗され乾燥され、膜形成が行われる
。又、基板がシリコン以外の半導体基板に於いても、同
様に基板が侵されない様な化学液によって洗浄され水洗
後膜形成が行われる。
しかしながらこれ等通常の化学的洗浄法によって清浄化
された半導体基板表面には、化学液の分子、原子が水洗
によって必ずしも全て除去されず残っている。水洗後、
乾燥工程を終だ後でも水分子が吸着している。化学液や
純水中に含まれる有機物質等が吸着している、空気中に
曝される事によシ空気中の水分子を含む多くのガス分子
が吸着している等、基板を構成している原子以外の不純
物原子が吸着している事が多く、基板上に形成された膜
質の制御や特に又膜と基板界面の化学的物理的不安定性
の為に電気的特性の制御が困難となる事が多かった。こ
の為半導体基板上に金属膜を蒸着形成してショットキー
バリヤー構造を形成した時に、理論的な値からずれると
かその特性が一定しない、又半導体と金属間のオーミッ
ク抵触を形成した時の抵抗値が大きくかつ特性が一定し
ない等大きな問題点が生じていた。
本発明の目的は上記の欠点を除去した基板表面の清浄化
法を含む半導体装置の製造方法を提供する事がある。
本発明の半導体装置の製造方法は、通常の化学的洗浄を
行った後、半導体基板を真空中に設置し、該基板表面に
紫外線を含む第1の光線と、赤外線を含む第2の光線を
同時にもしくは独立に照射しその後膜形成を行う事を特
徴とする。
本発明の半導体装置の製造方法によれば通常の化学的洗
浄後基板表面に吸着していた異分子のうち水分子及び有
機物質の少くも一部が照射された紫外線の光子エネルギ
ーを吸収する事によシ切断され、表面から解難しやすく
なって除去され、清浄な基板表面が得られる。従ってそ
の後膜形成を行うと、非常に膜質に均一になシ、かつ基
板と膜の界面の状態が良好になるという大きな利点を有
する様になる。
次に本発明をよシよく理解する為に図面を用いて説明す
る。
第1図は本発明の半導体装置の製造方法を説明するため
の第1の実施例の装置概略図である。この第1の実施例
に於いては、チャンバー101位石英板102によシ2
ンプ(Lamp)室103と基板室104に分割されて
いる。L a m p室103内には低圧水銀ランプ1
05が反射ミラー106と共に設置されている。基板室
104内にはサセプター107がおかれ該サセプター1
07上に、石英板102と対向する様に半導体基板10
8が置かれる。ランプ室103内は、水銀ランプ105
から照射される紫外光が吸収されてしまわない様に10
−1〜IQ−”Tor4度の真空に引かれる。又基板室
104は出来るだけ高い真空度が望ましく10−’To
rr以上に設定する。
ここでこの第1図に示された本発明の第1の実施例の装
置に於ける清浄方法についてのべる。半導体基板108
は予め化学的洗浄法によシ洗浄される。その後基板室1
04内に設置され、上記の真空度まで引かれる。ランプ
室103は常時10−1〜10−”Torrに引かれて
いる。基板108がサセプター107上に設置され、基
板室104が所定の真空度に達した後ランプ105が点
灯され、半導体基板108の表面はランプ105からの
紫外光の照射をうける。所定の時間だけ照射された後半
導体基板108は出来れば基板室104から大気中にさ
らされない様に次工程に移す。
第2図は第1図に示された本発明の第1の実施例の装置
によって表面を清浄化した時の効果を、ショットキーダ
イオードを試作して評価した結果である。ショットキー
ダイオードは、砒素をドナーとして含む10〜15Ω−
cmの比抵抗の(ioo)のN型シリコン基板上に形成
された。ショットキーダイオードの製作手順は以下の如
くである。先づシリコン基板上に熱酸化によシ約500
OAのシリコン酸化膜を形成し、フォトリソグラフィー
技術とエツチング技術によシ10μXI(1m角にシリ
コン酸化膜を開孔しシリコン基板を露出させる。
次にアンモニア、過酸化水素、水の混合液によシ化学的
に洗浄し、10分間純水中で水洗し、乾燥させる。その
後第1図に示された装置内に設置されランプ105から
紫外線を照射した。この時の紫外線の照射エネルギーは
約IQmW/cm2であシ永板室104の真空度は5 
X 10”” Torrである。所定の時間紫外線を照
射した後、基板室104の真空を破らずに、該基板室1
04に連って設けられているスパッタ室にシリコン基板
を移し白金スノくツタを行い、その後熱処理をしショッ
トキーノ(リヤーを形成した。
第2図に示される様に高真空下での紫外線照射時間が長
くなると共に、電流密度105(A、7cm2)の時の
順方向電圧値は0.43(V)から0.46(V)まで
増大し、他方、順方向電流のn値は1.4から1.08
に減少して1に近くなシ、ショットキーバリヤダイオー
ドの特性が改良されている事がわかった。この様に化学
的洗浄後すぐに白金をスパッタ形成して製作されたショ
ットキーダイオードの特性に比し紫外光を照射された後
白金をスパッタ形成されたショットキーダイオードは特
性が改善されている事が明白であシ紫外光照射によシ半
導体基板表面が清浄化している事がわかる。低圧水銀ラ
ンプ105の替わシにXeLamp を使用した結果で
はちまシ顕著力効果は見られなかった。低圧水銀ランプ
は2537Aと849Aの波長の紫外線を照射するがX
eLampでは4000^近傍の波長の紫外光が照射さ
れる。水分子のO−H結合の結合エネルギーは4.88
V、有機物質のC)l結合のエネルギーは約4.5eV
 である事から半導体基板108の表面清浄化には、少
くも上記の結合手の結合エネルギーよシも高いエネルギ
ーをもつた光子が必要と考えられ、〜3oooA以下の
波長の紫外光を照射するのが有効である。
第3図は本発明の第2の実施例を示すための概略図であ
る。この第2の実施例に於いては、チャンバー201は
石英板202によ!JLamp室203と基板室204
に分割されている。ランプ室203内には水銀ランプ2
05とキセノンフラッシュランプ206が反射ミラー2
07と共に設置されている。基板室204内にはサセプ
ター208とがおかれ該サセプター208上に、石英板
202と対向する様に半導体基板209が置かれている
ランプ室203及び基板室204は第1の実施例と同様
にそれぞれ10−1〜10−2Torr 、 10−’
 Torr以上の真空度に保たれる。
ここで第2の実施例に於ける基板清浄化法について述べ
る。半導体基板209は予め化学的洗浄法によシ洗浄さ
れる。その後基板室204内に設置され上記真空度まで
引かれる。ランプ室203は常時、真空にされている。
半導体基板209がサセプター208上に設定され基板
室204か所定の真空度に達しだ後、水銀ランプ205
が点灯され紫外光カニ半導体基板209表面を照射する
同時に、フラッシュランプ206が断続的に点灯され、
半導体基板209表面が加熱される。
本発明の第2の実施例によれば、半導体基板209表面
は、ランプ205からの紫外光と、フラッシュランプ2
06からの赤外線を含む光によって照射される。この為
、第1の実施例に於いてと同様に半導体基板209表面
に吸着している水分子、有機物質の結合が切断される効
果と共にフラッシュランプ206によシ瞬間的に加熱さ
れた時に小分子及び有機物質に与えられる運動エネルギ
ーによシそれら分子は半導体基板209表面からより速
やかに離脱する様になる。この為に半導体基板209表
面の清浄化がよシ短時間にかつ、。
より徹底して行われる様になる。
これらの効果を確める為に、第2図と同様のショットキ
ーダイオードを、本第2の実施例の装置を用いて清浄化
後製作した。清浄化の条件は紫外線の強度をlQmW/
cm”としフラッシュランプの強度は4J/Cm2でパ
ルス巾は50μsecで行いパルス間隔は5分で行った
。その結果ショットキーバルヤーダイオードの順方向特
性からの評価は、第1の実施例の装置の場合に比較し約
半分の時間で同様の効果がおる事を示した。
この様に7ラツシーランプ206によって半導体基板2
09を加熱する事は該基板表面を清浄化するのに効果が
ある裏がわかったが、以下に示す効果も併せもつもので
ある。゛即ち瞬間的な加熱であるために、半導体基板2
09内に形成されている不純物拡散層の不純物再拡散が
生じず微細な素子の製作に適している。更に又、フラッ
シュランプ206からの光は、ミラー207によって半
導体基板209表面にのみ収束させる事ができる為、チ
ャンバー201の壁面を全く加熱しない。従って該壁面
に吸着している分子が加熱によ択壁面を離脱し、半導体
基板209表面に吸着するという事がない事である。
【図面の簡単な説明】
第1図は本発明の第1の実施例を説明する為の外略図、
第2図は第1の実施例の効果を説明するための図、第3
図は本発明の第2の実施例を説明するだめの外略図、で
ある。 岡、図に於いて、101,201・・・・・・チャンバ
ー、102.202・・・・・・合成石英板、103,
203・・・・・・ランプ室、104,204・・・・
・・基板室、105,205・・・・・・低圧水銀ラン
プ、206・・・・・・7ラツシネランプ、106.2
07・・・・・・ミラー、107,208・−・・・・
サセプタ+、108,209・・・・・・半導体基板で
ある。 21 図 、Y!4、〃1時開(恰閏) Z゛2 図

Claims (4)

    【特許請求の範囲】
  1. (1)1気圧以下の圧力下に置かれた半導体基板の表面
    に3000X以下の波長を有する紫外光を照射する事に
    よシ該半導体基板表面を清浄化する工程を含む事を特徴
    とする半導体装置の製造方法。
  2. (2) 3000A以下の波長を肩する紫外光と同時に
    、もしくは交互に赤外線を含む光を照射する事によシ半
    導体表面を清浄化する工程を含む事を特徴とする特許請
    求の範囲第(1)項に記載の半導体装置の製造方法。
  3. (3)半導体基板清浄化後、該半導体基板を大気中に曝
    す事なく、該半導体基板表面上に膜形成を行う工程を含
    む手を特徴とする特許請求の範囲第(1)項もしくは第
    0)項に記載の半導体装置の製造方法。
  4. (4)赤外線を含む光線を照射する光源としてフラッシ
    ュランプもしくはレーザー光源を使用する事を特徴とす
    る特許請求の範囲第(2)項に記載の半導体装置の製造
    方法。
JP13611983A 1983-07-26 1983-07-26 半導体装置の製造方法 Granted JPS6028235A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13611983A JPS6028235A (ja) 1983-07-26 1983-07-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13611983A JPS6028235A (ja) 1983-07-26 1983-07-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6028235A true JPS6028235A (ja) 1985-02-13
JPH0451972B2 JPH0451972B2 (ja) 1992-08-20

Family

ID=15167744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13611983A Granted JPS6028235A (ja) 1983-07-26 1983-07-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6028235A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62293724A (ja) * 1986-06-13 1987-12-21 Nec Corp 表面清浄化方法
JPS63105970A (ja) * 1986-10-23 1988-05-11 Applied Materials Japan Kk 気相成長方法
JPH08250483A (ja) * 1996-01-16 1996-09-27 Hitachi Tokyo Electron Co Ltd 処理装置および処理方法
JPH08288269A (ja) * 1996-05-27 1996-11-01 Hitachi Tokyo Electron Co Ltd 処理装置
US5744094A (en) * 1991-04-12 1998-04-28 Elopak Systems Ag Treatment of material
US6797647B2 (en) 2001-06-19 2004-09-28 Matsushita Electric Industrial Co., Ltd. Method for fabricating organic thin film
CN112216631A (zh) * 2019-07-11 2021-01-12 细美事有限公司 用于处理基板的装置和方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4999558A (ja) * 1973-01-25 1974-09-20
JPS5121784A (en) * 1974-08-17 1976-02-21 Fujitsu Ltd Handotaisochino seizohoho
JPS5569266A (en) * 1978-11-17 1980-05-24 Hitachi Ltd Selective adhering method of metal
JPS5815939A (ja) * 1981-07-07 1983-01-29 ギヤ−ト・ジアンセン サリチル酸ナトリウムの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4999558A (ja) * 1973-01-25 1974-09-20
JPS5121784A (en) * 1974-08-17 1976-02-21 Fujitsu Ltd Handotaisochino seizohoho
JPS5569266A (en) * 1978-11-17 1980-05-24 Hitachi Ltd Selective adhering method of metal
JPS5815939A (ja) * 1981-07-07 1983-01-29 ギヤ−ト・ジアンセン サリチル酸ナトリウムの製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62293724A (ja) * 1986-06-13 1987-12-21 Nec Corp 表面清浄化方法
JPS63105970A (ja) * 1986-10-23 1988-05-11 Applied Materials Japan Kk 気相成長方法
JPH0118149B2 (ja) * 1986-10-23 1989-04-04 Applied Materials Japan
US5744094A (en) * 1991-04-12 1998-04-28 Elopak Systems Ag Treatment of material
JPH08250483A (ja) * 1996-01-16 1996-09-27 Hitachi Tokyo Electron Co Ltd 処理装置および処理方法
JPH08288269A (ja) * 1996-05-27 1996-11-01 Hitachi Tokyo Electron Co Ltd 処理装置
US6797647B2 (en) 2001-06-19 2004-09-28 Matsushita Electric Industrial Co., Ltd. Method for fabricating organic thin film
CN112216631A (zh) * 2019-07-11 2021-01-12 细美事有限公司 用于处理基板的装置和方法
JP2021015977A (ja) * 2019-07-11 2021-02-12 セメス カンパニー,リミテッド 基板処理装置及び基板処理方法
US11862491B2 (en) 2019-07-11 2024-01-02 Semes Co., Ltd. Apparatus and method for treating substrate
CN112216631B (zh) * 2019-07-11 2024-07-16 细美事有限公司 用于处理基板的装置和方法

Also Published As

Publication number Publication date
JPH0451972B2 (ja) 1992-08-20

Similar Documents

Publication Publication Date Title
KR100391840B1 (ko) 반도체기판표면상의절연막형성방법및그형성장치
JP2002501305A (ja) 迅速な光−熱表面処理
US3799803A (en) Surface passivation
US6506675B1 (en) Copper film selective formation method
JPS6028235A (ja) 半導体装置の製造方法
US4243865A (en) Process for treating material in plasma environment
KR19980024278A (ko) 반도체 장치를 제조하는 방법 및 그의 장치
US6465374B1 (en) Method of surface preparation
JPS62272541A (ja) 半導体基板の表面処理方法
JP4124675B2 (ja) シリコンウェハを低温酸化する方法およびその装置
JPH0682643B2 (ja) 表面処理方法
JPH06244174A (ja) 絶縁酸化膜の形成方法
JP3571160B2 (ja) 半導体表面の酸化膜の形成方法及び半導体装置の製造方法
JP2001196348A (ja) 有機物の分解方法、および半導体素子の製造方法
JPS6049630A (ja) 半導体装置の製造方法
JP2002018379A (ja) 薄膜剥離方法、薄膜剥離装置及び電子デバイスの製造方法
JPH11111713A (ja) 絶縁膜改質方法及び半導体装置の製造方法
JPH0794678A (ja) キャパシタおよびその形成方法
US20020009899A1 (en) Method and device for manufacturing semiconductor devices including insulation oxide layers
JPH0684887A (ja) 半導体ウェーハの保護膜形成方法及び同装置
JP2002217155A (ja) 半導体基板の洗浄方法
JPH03255628A (ja) 表面清浄化装置及び方法
JPS61290712A (ja) 非晶質半導体膜の製造方法
JPS61191037A (ja) エツチング方法
JPH038331A (ja) 酸化シリコン形成方法及び形成装置