KR20030047840A - 반도체 장치, 전기 광학 장치, 및 전자 기기 - Google Patents

반도체 장치, 전기 광학 장치, 및 전자 기기 Download PDF

Info

Publication number
KR20030047840A
KR20030047840A KR1020020078119A KR20020078119A KR20030047840A KR 20030047840 A KR20030047840 A KR 20030047840A KR 1020020078119 A KR1020020078119 A KR 1020020078119A KR 20020078119 A KR20020078119 A KR 20020078119A KR 20030047840 A KR20030047840 A KR 20030047840A
Authority
KR
South Korea
Prior art keywords
signal input
protection circuit
substrate
line
static electricity
Prior art date
Application number
KR1020020078119A
Other languages
English (en)
Other versions
KR100514509B1 (ko
Inventor
무라이이치로
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20030047840A publication Critical patent/KR20030047840A/ko
Application granted granted Critical
Publication of KR100514509B1 publication Critical patent/KR100514509B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

신호 입력 단자로부터 서지 전압이 들어가도 배선의 교차 부분에서 불량이 발생하지 않는 반도체 장치, 이 반도체 장치를 TFT 어레이 기판으로서 구비한 전기 광학 장치, 및 전자 기기를 제공한다.
액정 장치의 TFT 어레이 기판(10)에서는, 신호 입력 단자(670) 및 단자(710, 720)가 기판변(111)을 따라 배열되어 있고, 또한 신호 입력 단자(670)로부터 신호 입력선(67)이 기판변(112)을 향하여 연장되어 있다. 신호 입력선(67)에 대한 정전기 보호 회로(5)에 정전위를 공급하기 위한 정전위선 중, 저(低)전위선(72)에 대해서는 신호 입력선(67)과 일체 교차하고 있지 않고, 고 전위선(71)은 신호 입력선(67)과 교차하고 있지만, 신호 입력 단자(670)로부터 정전기 보호 회로(5)에 이르는 배선 부분(671)과는 교차하지 않고 있다.

Description

반도체 장치, 전기 광학 장치, 및 전자 기기{SEMICONDUCTOR DEVICE, ELECTROOPTIC DEVICE AND ELECTRONIC APPARATUS}
본 발명은 반도체 장치, 이 반도체 장치를 트랜지스터 어레이 기판으로서 이용한 전기 광학 장치, 및 이 전기 광학 장치를 이용한 전자 기기에 관한 것이다.
각종 전기 광학 장치 중, 예컨대 화소 스위칭용 비선형 소자로서 박막 트랜지스터(이하, TFT라 함)를 이용한 액티브 매트릭스형 액정 장치는 직시형(直視型) 표시 장치나 투사형 표시 장치 등의 각종 전자 기기에 이용되고 있다. 이 전기 광학 장치에서는 데이터선 및 주사선이 교차하는 위치에 대응하여 화소 스위칭용 TFT, 및 화소 전극이 매트릭스 형상으로 형성된 TFT 어레이 기판(트랜지스터 어레이 기판/반도체 장치)과, 대향 전극이 형성된 대향 기판 사이에 전기 광학 물질로서의 액정이 유지되어 있다. 또한, TFT 어레이 기판상에서는, 상보형 TFT에 의해서 각종 구동 회로가 형성되어 있는 것도 있다.
또한, 도 24, 도 25 및 도 26을 참조하여 도시하는 바와 같이, TFT 어레이 기판에는 정전기 등에 기인하여 발생하는 서지 전압으로부터 구동 회로 등을 보호하기 위한 정전기 보호 회로도 구성되어 있다.
도 24는 종래의 액정 장치에 이용한 TFT 어레이 기판에 있어서, 정전기 보호 회로 및 그 주변의 레이아웃을 나타내는 등가 회로도이다. 도 25는 종래의 액정 장치에 이용한 TFT 어레이 기판에 있어서, 정전기 보호 회로 및 그 주변의 레이아웃을 나타내는 평면도이다. 도 26은 종래의 액정 장치에 이용한 TFT 어레이 기판에 있어서, 정전기 보호 회로를 구성하는 TFT나 배선의 교차 부분 등을 도 25의 D-D'선, D1-D1'선, 및 D2-D2' 선에서 절단했을 때의 단면도이다.
도 24, 도 25 및 도 26에 도시하는 바와 같이 TFT 어레이 기판(10)에서는, 기판변(111)을 따라, 각종 신호가 외부에서 공급되는 신호 입력 단자(670), 고 전위 VDDX가 외부에서 공급되는 단자(710), 및 저 전위 VSSX가 외부에서 공급되는 단자(720)가 배열되고, 이들의 단자(670, 710, 720)로부터는 신호 입력선(67), 고 전위선(71), 및 저 전위선(72)이 데이터선 구동 회로(101)까지 연장되어 있다. 또한, 신호 입력선(67)의 중간 위치에는 정전기 보호 회로(5)가 전기적으로 접속되고, 이 정전기 보호 회로(5)에서는, P 채널형 TFT(80)와 N 채널형 TFT(90) 각각이 노멀리 오프(normally off)인 다이오드로서 기능하도록 게이트 전극(65)과 소스 영역(82)이 고 전위 VDDX에 고정되고, 게이트 전극(66)과 소스 영역(92)이 저 전위VSSX에 고정되어 있다.
여기서, 고 전위선(71)은 신호 입력 단자(670) 및 정전기 보호 회로(5)가 형성되어 있는 영역보다도 더 기판변(112)측에서 신호 입력선(67)과 교차하는 방향으로 연장하고, 그 곳에서부터 정전기 보호 회로(5)의 P 채널형 TFT(80)의 소스 영역(82)으로 연장하고 있다. 이에 대해, 저 전위선(72)은 신호 입력 단자(670)가 형성되어 있는 영역과 정전기 보호 회로(5)가 형성되어 있는 영역 사이를 통해서 신호 입력선(67)과 교차하는 방향으로 연장하고, 거기서부터 정전기 보호 회로(5)로 연장하고 있다. 단, 각 배선은 다층 배선 구조를 가지고 형성되어 있기 때문에, 가령 교차하고 있더라도 각 배선의 층 사이에는 층간 절연막(4)이 개재되어 있다. 즉, 고 전위선(71), 저 전위선(72), 및 신호 입력선(67)의 본체 부분은, 층간 절연막(4)보다 상층측 배선으로 구성하는 한편, 이들 본체 부분을 교차 부분(672, 717, 729)에서는 일부 중간 절단시키고, 이 중간 절단 부분에 대해서는, 게이트 전극(65, 66)과 동층인 하지 배선(3c), 및 콘택트 홀(718, 719)을 경유시켜서 전기적인 접속을 도모하고 있다.
이와 같이 구성한 TFT 어레이 기판(10)에 있어서는, 신호 입력 단자(670)로부터 정전기에 기인하는 서지 전압이 들어가도, 이 서지 전압은 데이터선 구동 회로(101)에 들어가기 전에 정전기 보호 회로(5)로 흡수될 것이다. 그러나, 종래의 TFT 어레이 기판(10)에서는, 신호 입력 단자(670)로부터 정전기 보호 회로(5)에 이르는 중간 부분에 신호 입력선(67)과 저 전위선(72)의 교차 부분(729)이 존재하고 있다. 이 때문에, 신호 입력 단자(670)로부터 서지 전압이 들어갔을 때, 이 서지 전압에 의해서, 신호 입력선(67)과 저 전위선(72)의 교차 부분(729)이 발열한 결과, 그 주울 열에 의해서, 신호 입력선(67) 혹은 저 전위선(72)이 단선하는 문제점이 있다.
이상의 문제점을 감안하여, 본 발명의 과제는 신호 입력 단자로부터 서지 전압이 들어가더라도 배선의 교차 부분에서 불량이 발생하지 않는 반도체 장치, 이 반도체 장치를 TFT 어레이 기판으로서 구비한 전기 광학 장치, 및 전자 기기를 제공하는 것에 있다.
상기 과제를 해결하기 위해서, 본 발명에서는 기판상에, 복수의 신호 입력 단자와, 그 복수의 신호 입력 단자 각각으로부터 연장된 복수개의 신호 입력선과 그 신호 입력선 중, 소정의 신호 입력선의 중간 위치에 전기적으로 접속하는 정전기 보호 회로를 갖는 반도체 장치에 있어서, 상기 정전기 보호 회로에 정전위를 공급하기 위한 정전위선은, 적어도 상기 소정의 신호 입력 단자로부터 상기 정전기 보호 회로에 이르는 배선 부분과 교차하는 영역을 피하여 형성되어 있는 것을 특징으로 한다.
즉, 본 발명에서는 상기 복수의 신호 입력 단자가 상기 기판의 제 1 기판변을 따라 배열되고, 또한 상기 복수개의 신호 입력선이 상기 복수의 신호 입력 단자 각각으로부터 상기 기판에 있어서 상기 제 1 기판변과 대향하는 제 2 기판변을 향하여 연장하고 있고, 또한 당해 신호 입력선 사이에 상기 정전기 보호 회로가 배치되어 있는 경우, 더욱이는 상기 정전위선에 접속하는 단자도 상기 제 1 기판변을 따라 배열되어 있는 경우에도, 정전기 보호 회로에 정전위를 공급하기 위한 정전위선은, 신호 입력선에 있어서 신호 입력 단자로부터 보아서 정전기 보호 회로보다 먼 부분에서는 신호 입력선과 교차하고 있어도 되지만, 신호 입력 단자로부터 정전기 보호 회로에 이르는 중간 부분과는 교차하지 않도록 형성되어 있다. 이 때문에, 신호 입력 단자로부터 서지 전압이 들어 갔을 때에도, 이 서지 전압에 의해서 신호 입력선과 정전위선의 교차 부분에서 발열이 일어나지 않기 때문에, 신호 입력선이나 정전위선이 단선하는 불량의 발생을 피할 수 있다. 또한, 신호 입력 단자로부터 서지 전압이 들어 갔을 때에도, 이 서지 전압이 층간 절연막을 지나서 정전위선으로 누설되는 일이 없기 때문에, 층사이 쇼트를 방지할 수 있다. 이 때문에, 반도체 장치의 신뢰성을 향상할 수 있다.
본 발명에 있어서, 상기 정전기 보호 회로에 정전위를 공급하기 위한 정전위선을, 적어도 상기 소정의 신호 입력 단자로부터 상기 정전기 보호 회로에 이르는 배선 부분과 교차하는 영역을 피하도록 형성하는데 있어서, 예컨대 상기 정전위선을 상기 신호 입력 단자 및 상기 정전기 보호 회로가 형성되어 있는 영역보다도 또한 상기 제 1 기판변 측, 혹은 상기 제 2 기판변 측을 통과시키고, 거기서부터 상기 정전기 보호 회로를 향해서 연장시킨다.
여기서, 상기 정전위선은 상기 정전기 보호 회로에 고 전위를 공급하는 고 전위선과 상기 정전기 보호 회로에 저 전위를 공급하는 저 전위선으로 구성되는 경우가 있고, 이러한 경우 상기 저 전위선 및 상기 고 전위선 중 한쪽 정전위선에 대해서는, 상기 신호 입력 단자 및 상기 정전기 보호 회로가 형성되어 있는 영역보다는 상기 제 2 기판변 측을 통과시키고, 거기서부터 상기 정전기 보호 회로로 연장시키는 한편, 다른 쪽 정전위선에 대해서는, 상기 신호 입력 단자 및 상기 정전기 보호 회로가 형성되어 있는 영역보다는 상기 제 1 기판변 측을 통과시키고, 거기서부터 상기 정전기 보호 회로까지 연장시키는 것이 바람직하다. 이와 같이 구성하면, 제 1 기판변 방향에 있어서의 단자 피치 등을 넓힐 필요가 없다. 또한, 다른 쪽 정전위선을 신호 입력 단자 및 정전기 보호 회로가 형성되어 있는 영역보다도 또한 제 1 기판변 측에 형성하더라도 종래의 구성과 비교하면, 다른 정전위선의 위치가 변할 뿐이기 때문에 단자 형성 영역 주변을 확장할 필요는 없다.
또한, 본 발명에 있어서 상기 정전위선은 상기 정전기 보호 회로에 고 전위를 공급하는 고 전위선과 상기 정전기 보호 회로에 저 전위를 공급하는 저 전위선으로 구성되는 경우에는, 상기 저 전위선 및 상기 고 전위선 중 어느 하나에 대해서도, 상기 신호 입력 단자 및 상기 정전기 보호 회로가 형성되어 있는 영역보다는 상기 제 1 기판변 측, 혹은 상기 제 2 기판변 측을 통과시키고, 거기서부터 상기 정전기 보호 회로로 연장시켜도 된다.
본 발명에 있어서, 상기 정전기 보호 회로에는, 예컨대 노멀리 오프 상태가 되도록 게이트와 소스가 정전위로 고정된 TFT가 이용되고 있다.
또한, 상기 정전기 보호 회로에는 노멀리 오프 상태가 되도록 게이트와 소스가 정전위로 고정된 상태로 직렬 접속된 복수의 TFT를 이용해도 된다. 이 경우, 상기 정전기 보호 회로에서는 TFT을 듀얼 게이트 구조 혹은 트리플 게이트 구조로구성함으로써, 복수의 TFT가 직렬 접속된 구조로 해도 된다. 이와 같이 구성하면, TFT의 내압을 향상할 수 있다.
본 발명에 있어서, 상기 정전기 보호 회로에서는 노멀리 오프 상태가 되도록 게이트와 소스가 정전위로 고정된 상태로 직렬 접속된 제 1 도전형 TFT와 제 2 도전형 TFT를 이용해도 된다.
또한, 본 발명에 있어서 상기 정전기 보호 회로에서는, 노멀리 오프 상태가 되도록 게이트와 소스가 정전위로 고정된 상태로 병렬 접속된 복수의 TFT를 이용해도 된다. 이와 같이 구성하면, TFT의 온(on) 전류를 크게 할 수 있기 때문에, 정전기 보호 회로를 확실하게 동작시킬 수 있다.
본 발명에 있어서, 상기 TFT는 LDD 구조를 구비하는 것이 바람직하다. 이와 같이 구성하면, TFT의 오프시의 누설 전류를 줄일 수 있기 때문에, 노멀리 오프로서 이용하는 데 적합하다.
본 발명을 적용한 반도체 장치는 예컨대, 전기 광학 장치에 있어서 전기 광학 물질을 유지하는 트랜지스터 어레이 기판으로서 구성된다. 이 경우, 상기 신호 입력선은, 상기 트랜지스터 어레이 기판상에 매트릭스 형상으로 형성된 화소를 구동하기 위한 구동 회로까지 연장하고 있다.
본 발명에 있어서, 상기 트랜지스터 어레이 기판에 대해서는, 그 트랜지스터 어레이 기판에 대향 배치된 대향 기판 사이에 상기 전기 광학 물질로서 액정을 유지하도록 구성하면, 전기 광학 장치를 액정 장치로서 구성할 수 있다.
본 발명을 적용한 전기 광학 장치는, 예컨대 투사형 표시 장치나 직시형 표시 장치 등의 각종 전자 기기에 이용된다.
도 1은 본 발명을 적용한 액정 장치를, 그 위에 형성된 각 구성 요소와 함께 대향 기판 측에서 본 평면도,
도 2는 도 1의 H-H' 단면도,
도 3은 도 1 및 도 2에 나타내는 액정 장치에 이용되는 구동 회로 내장형 TFT 어레이 기판의 구성을 모식적으로 나타내는 블록도,
도 4는 도 1 및 도 2에 나타내는 액정 장치에 있어서 화상 표시 영역을 구성하기 위해서, 매트릭스 형상으로 형성된 복수의 화소에 있어서의 각종 소자, 배선 등의 등가 회로도,
도 5는 도 1 및 도 2에 나타내는 액정 장치에 있어서 데이터선, 주사선, 화소 전극 등이 형성된 TFT 어레이 기판에 있어서 서로 인접하는 화소의 평면도,
도 6은 도 1 및 도 2에 나타내는 액정 장치의 화상 표시 영역의 일부를 도 5의 A-A'선에 상당하는 위치에서 절단했을 때의 단면도,
도 7은 도 1 및 도 2에 나타내는 액정 장치의 화상 표시 영역의 주변 영역에 형성한 주변 회로의 평면도,
도 8은 도 7에 나타내는 구동 회로용 TFT의 단면도,
도 9는 본 발명의 실시예 1에 관한 액정 장치에 이용하는 TFT 어레이 기판에 있어서, 정전기 보호 회로 및 그 주변의 레이아웃을 나타내는 등가 회로도,
도 10은 본 발명의 실시예 1에 관한 액정 장치에 이용하는 TFT 어레이 기판에 있어서, 정전기 보호 회로 및 그 주변의 레이아웃을 나타내는 평면도,
도 11은 본 발명의 실시예 1에 관한 액정 장치에 이용하는 TFT 어레이 기판에 있어서, 정전기 보호 회로를 구성하는 TFT나 배선의 교차 부분 등을 도 10의 C-C'선, C1-C1'선, 및 C2-C2'선에서 절단했을 때의 단면도,
도 12(A) 내지 도 12(D)는 본 발명의 실시예 1에 관한 TFT 어레이 기판의 제조 방법을 나타내는 공정 단면도,
도 13(E) 내지 도 13(G)는 본 발명의 실시예 1에 관한 TFT 어레이 기판의 제조 방법을 나타내는 공정 단면도,
도 14(H) 내지 도 14(K)는 본 발명의 실시예 1에 관한 TFT 어레이 기판의 제조 방법을 나타내는 공정 단면도,
도 15(L) 내지 도 15(O)는 본 발명의 실시예 1에 관한 TFT 어레이 기판의 제조 방법을 나타내는 공정 단면도,
도 16(P) 내지 도 16(S)는 본 발명의 실시예 1에 관한 TFT 어레이 기판의 제조 방법을 나타내는 공정 단면도,
도 17은 본 발명의 실시예 2에 관한 액정 장치에 이용하는 TFT 어레이 기판에 있어서, 정전기 보호 회로 및 그 주변의 레이아웃을 나타내는 등가 회로도,
도 18은 본 발명의 실시예 2에 관한 액정 장치에 이용하는 TFT 어레이 기판에 있어서, 정전기 보호 회로 및 그 주변의 레이아웃을 나타내는 평면도,
도 19는 본 발명의 실시예 3에 관한 액정 장치에 이용하는 TFT 어레이 기판에 있어서, 정전기 보호 회로 및 그 주변의 레이아웃을 나타내는 등가 회로도,
도 20은 본 발명의 실시예 3에 관한 액정 장치에 이용하는 TFT 어레이 기판에 있어서, 정전기 보호 회로 및 그 주변의 레이아웃을 나타내는 평면도,
도 21(A), 도 21(B)는 각각, 본 발명을 적용한 관련 액정 장치에 이용하는 TFT 어레이 기판에 있어서, 정전기 보호 회로를 구성하는데 이용되는 TFT의 설명도,
도 22는 본 발명에 관한 액정 장치를 이용하는 전자 기기의 회로 구성을 나타내는 블록도,
도 23(A), 도23(B)는 각각, 본 발명에 관한 액정 장치를 이용한 전자 기기의 일례로서의 모바일형 퍼스널 컴퓨터의 설명도, 및 휴대 전화기의 설명도,
도 24는 종래의 액정 장치에 이용하는 TFT 어레이 기판에 있어서, 정전기 보호 회로 및 그 주변의 레이아웃을 나타내는 등가 회로도,
도 25는 종래의 액정 장치에 이용하는 TFT 어레이 기판에 있어서, 정전기 보호 회로 및 그 주변의 레이아웃을 나타내는 평면도,
도 26은 종래의 액정 장치에 이용하는 TFT 어레이 기판에 있어서, 정전기 보호 회로를 구성하는 TFT나 배선의 교차 부분 등을 도 25의 D-D'선, D1-D1'선, 및 D2-D2'선에서 절단했을 때의 단면도.
도면의 주요 부분에 대한 부호의 설명
5 : 정전기 보호 회로10 : TFT 어레이 기판(반도체 장치)
10b : TFT 어레이 기판의 기체로서의 기판
30 : 화소 스위칭용 TFT67 : 신호 입력선
71 : 고전위선(정전위선)72 : 저 전위선(정전위선)
80, 90 : 정전기 보호 회로용 TFT100 : 액정 장치
180, 190 : 구동 회로용 TFT670 : 신호 입력 단자
710 : 고 전위가 공급되는 단자720 저 전위가 공급되는 단자
이하, 본 발명의 실시예를 도면을 참조하여 설명한다. 더욱이, 이하의 설명에서는 본 발명을 적용한 반도체 장치로서 액티브 매트릭스형 액정 장치(전기 광학 장치)의 TFT 어레이 기판(트랜지스터 어레이 기판)을 설명한다.
[실시예 1]
(액정 장치의 전체 구성)
도 1은 액정 장치를 그 위에 형성된 각 구성 요소와 함께 대향 기판 측에서 본 평면도이며, 도 2는 대향 기판을 포함해서 나타내는 도 1의 H-H'단면도이다.
도 1에 있어서, 액정 장치(100:전기 광학 장치)의 TFT 어레이 기판(10:반도체 장치)의 위에는, 밀봉(seal)재(107)가, 접합되는 대향 기판의 가장자리를 따라서 마련되고 있다. 밀봉재(107)의 외측 영역에는 데이터선 구동 회로(101) 및 단자(102)가 TFT 어레이 기판(10)의 기판변(111:제 1 기판변)을 따라 마련되어 있고, 주사선 구동 회로(104)가, 이 기판변(111)에 인접하는 2개의 기판변(113, 114)을 따라서 형성되어 있다.
또한, 단자(102)와 데이터선 구동 회로(101) 사이에는, 후술하는 정전기 보호 회로(5)의 형성 영역(51)이 확보되어 있다.
더욱이, 주사선에 공급되는 주사 신호의 지연이 문제가 되지 않는 것이라면,주사선 구동 회로(104)는 한 쪽만이여도 되는 것은 말할 필요도 없다. 또한, 데이터선 구동 회로(101)를 화상 표시 영역(10a)의 변을 따라 양측으로 배열해도 된다. 예컨대, 짝수열의 데이터선은 화상 표시 영역(10a)의 한쪽 변을 따라 배치된 데이터선 구동 회로로부터 화상 신호를 공급하고, 홀수열의 데이터선은 화상 표시 영역(10a)의 반대측 변을 따라 배치된 데이터선 구동 회로로부터 화상 신호를 공급하도록 해도 된다. 이렇게 데이터선을 빗날(櫛齒)형상으로 구동하도록 하면, 데이터선 구동 회로(101)의 형성 면적을 확장할 수 있기 때문에, 복잡한 회로를 구성하는 것이 가능해진다.
더욱이, TFT 어레이 기판(10)에 있어서 기판변(111)과 대향하는 기판변(112:제 2 기판변)에는, 화상 표시 영역(10a)의 양측에 마련된 주사선 구동 회로(104) 사이를 연결하기 위한 복수의 배선(105)이 마련되어 있고, 더욱이 액자(108)와 겹치는 영역 등을 이용하여, 프리 차지 회로나 검사 회로가 마련되는 것도 있다. 또한, 대향 기판(20)의 코너부의 적어도 1개소에서는, TFT 어레이 기판(10)과 대향 기판(20) 사이에 전기적 도통을 취하기 위한 상하 도통재(106)가 형성되어 있다.
그리고, 도 2에 도시하는 바와 같이 도 1에 나타낸 밀봉재(107)와 거의 같은 윤곽을 갖는 대향 기판(20)이 이 밀봉재(107)에 의해 TFT 어레이 기판(10)에 고착되어 있다. 더욱이, 밀봉재(107)는 TFT 어레이 기판(10)과 대향 기판(20)을 그들의 주변에서 접합하기 위한 광경화 수지나 열경화성 수지등으로 이루어지는 접착제 이며, 양 기판사이의 거리를 소정값으로 하기 위한 유리 섬유, 혹은 글라스 비즈 등의 갭재가 배합되어 있다.
자세하게는 후술하지만, TFT 어레이 기판(10)에는 화소 전극(9a)이 매트릭스형상으로 형성되어 있다. 이에 비하여, 대향 기판(20)에는 밀봉재(107)의 내측 영역에 차광성 재료로 이루어지는 액자(108)가 형성되어 있다. 또한, 대향 기판(20)에 있어서, TFT 어레이 기판(10)에 형성되어 있는 화소 전극(9a)의 종횡 경계 영역과 대향하는 영역에는, 블랙 매트릭스, 혹은 블랙 스트라이프 등으로 불리는 차광막(23)이 형성되고, 그 상층측에는 ITO 막으로 이루어지는 대향 전극(21)이 형성되어 있다.
이와 같이 형성한 액정 장치(100)는, 예컨대 투사형 표시 장치(액정 프로젝터)에 있어서 사용되는 경우에는, 3장의 액정 장치(100)가 RGB용 광벌브로서 각각사용되고, 각 액정 장치(100) 각각에는, RGB 색분해용 다이클로익 미러를 통해서 분해된 각 색의 광이 투사광으로서 각각 입사되게 된다. 따라서, 상기한 각 형태의 액정 장치(100)에는 컬러 필터가 형성되어 있지 않다. 단지, 대향 기판(20)에 있어서 각 화소 전극(9a)에 대향하는 영역에 RGB 컬러 필터를 그 보호막과 함께 형성함으로써 투사형 표시 장치이외에도, 후술하는 모바일 컴퓨터, 휴대 전화기, 액정 텔레비전 등의 전자 기기의 컬러 표시 장치로서 이용할 수 있다.
더욱이, 대향 기판(20)에 대하여, 각 화소에 대응하도록 마이크로 렌즈를 형성함으로써, 입사광의 화소 전극(9a)에 대한 집광 효율을 높일 수 있기 때문에, 밝은 표시를 할 수 있다. 더욱이, 대향 기판(20)에 굴절율이 다른 간섭층을 몇 층이나 적층함으로써, 광의 간섭 작용을 이용하여 RGB 색을 만들어내는 다이클로익 필터를 형성해도 된다. 이 다이클로익 필터 부착 대향 기판에 의하면, 보다 밝은 컬러 표시를 할 수 있다.
(액정 장치(100)의 구성 및 동작)
다음으로, TFT 어레이 기판(10) 및 액티브 매트릭스형 액정 장치(100)의 구성 및 동작에 대하여, 도 3 및 도 4를 참조하여 설명한다.
도 3은, 액정 장치(100)에 이용되는 구동 회로 내장형 TFT 어레이 기판(10)의 구성을 모식적으로 나타내는 블록도, 도 4는 이 액정 장치(100)에 있어서 화상 표시 영역(10a)을 구성하기 위해서 매트릭스 형상으로 형성된 복수의 화소에 있어서의 각종 소자, 배선 등의 등가 회로도이다. 도 5는 데이터선, 주사선, 화소 전극 등이 형성된 TFT 어레이 기판에 있어서 서로 인접하는 화소의 평면도이다. 도 6은 도 5의 A-A'선에 상당하는 위치에서의 단면 및 TFT 어레이 기판과 대향 기판 사이에 전기 광학 물질로서의 액정을 봉입한 상태의 단면을 나타내는 설명도이다. 더욱이, 이들의 도면 및 후술하는 도면에 있어서는, 각 층이나 각 부재를 도면상에서 인식 가능한 정도의 크기로 하기 위해서, 각 층이나 각 부재별로 축척을 다르게 하고 있다.
도 3에 도시하는 바와 같이 구동 회로 내장형 TFT 어레이 기판(10)에서는 절연 기판(10b)상에 복수의 데이터선(6a)과 복수의 주사선(3a)의 교차 부분에 대응하여 복수의 화소(100a)가 매트릭스 형상으로 구성되어 있다. 또한, 데이터선 구동 회로(101)에는, X측 시프트 레지스터 회로, X측 시프트 레지스터 회로로부터 출력된 신호에 근거하여 동작하는 아날로그 스위치로서의 TFT를 구비한 샘플 홀드 회로S/H, 6상으로 전개된 각 화상 신호(VD1~VD6)에 대응하는 6개의 화상 신호선 video 등이 구성되어 있다. 본 실시예에 있어서, 데이터선 구동 회로(101)는 상기한 X측 시프트 레지스터 회로가 4상으로 구성되어 있고, 단자(102)를 통해서 외부로부터 스타트 신호(DX), 클록 신호(CLX1~CLX4), 및 그 반전 클록 신호(CLX1 바~CLX4 바)가 X측 시프트 레지스터 회로로 공급되고, 이들 신호에 의해서 데이터선 구동 회로(101)가 구동된다. 따라서, 샘플 홀드 회로(S/H)는, 상기한 X측 시프트 레지스터 회로로부터 출력된 신호에 근거하여 각 TFT이 동작하고, 화상 신호선 video를 통해서 공급되는 화상 신호(VD1~VD6)를 소정 타이밍으로 데이터선(6a)에 취입하고, 각 화소(100a)에 공급하는 것이 가능하다. 한편, 주사선 구동 회로(104)에는 단자(102)를 거쳐서 외부로부터 스타트 신호(DY), 클록 신호(CLY), 및 그 반전 클록 신호(CLY 바)가 공급되고, 이들 신호에 의해서 주사선 구동 회로(104)가 구동된다.
본 형태의 TFT 어레이 기판(10)에 있어서, 기판변(111)에는, 정전원(VDDX, VSSX, VDDY, VSSY), 변조 화상 신호(화상 신호(VD1~VD6)), 각종 구동 신호 등이 입력되는 알루미늄막 등의 금속막, 금속 실리사이드 막, 혹은 ITO 막 등의 도전막으로 이루어지는 다수의 단자(102)가 구성되고, 이들의 단자(102)로부터는 주사선 구동 회로(101) 및 데이터선 구동 회로(104)를 구동하기 위한 알루미늄막 등의 저 저항 금속막이나 금속 실리사이드막으로 이루어지는 복수의 신호 배선(109)이 각각 배열되어 있다.
여기서, 단자(102)와 데이터선 구동 회로(101) 사이에는 후술하는 정전기 보호 회로(5)의 형성 영역(51)이 확보되어 있다. 여기에 형성되는 정전기 보호 회로(5)로서, 본 형태에서는 단자(102) 및 배선(109) 중 클록 신호(CLX1~CLX4), 및 그 반전 클록 신호(CLX1 바~CLX4 바)가 입력되는 신호 입력 단자(670) 및 신호 입력선(67)에 정전기가 원인이 되어서 서지 전압이 들어 갔을 때에도, 이 서지 전압을 고 전위 VDDX가 단자(710)를 통해서 공급되는 고 전위선(71), 혹은 외부로부터 저 전위 VSSX가 단자(720)를 통해서 공급되는 저 전위선(72)으로 유도함으로써, 서지 전압으로부터 데이터선 구동 회로(101)를 보호하기 위한 구성을 예로 후술한다.
도 4에 도시하는 바와 같이 액정 장치(100)의 화상 표시 영역(10a)에 있어서, 매트릭스 형상으로 형성된 복수의 화소(100a) 각각에는, 화소 전극(9a) 및 화소 전극(9a)을 제어하기 위한 화소 스위칭용 TFT(30)가 형성되어 있고, 화소 신호를 공급하는 데이터선(6a)이 해당 TFT(30)의 소스에 전기적으로 접속되어 있다. 데이터선(6a)에 기입하는 화소 신호(S1, S2…Sn)는 이 순서대로 선(線)순차적로 공급한다. 또한, TFT(30)의 게이트에는 주사선(3a)이 전기적으로 접속되어 있고, 소정의 타이밍으로, 주사선(3a)에 펄스적으로 주사 신호(G1, G2,…Gm)를 이 순서로 선순차적으로 인가하도록 구성되어 있다. 화소 전극(9a)은, TFT(30)의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 TFT(30)를 일정 기간만, 온 상태로 함으로써, 데이터선(6a)으로부터 공급되는 화소 신호(S1, S2,…Sn)를 각 화소에 소정의 타이밍으로 기입한다. 이렇게 하여 화소 전극(9a)을 통해서 액정에 기입된 소정 레벨의 화소 신호(S1, S2,…Sn)는 후술하는 대향 기판에 형성된 대향 전극과의 사이에서 일정 기간 유지된다.
여기서, 유지된 화소 신호가 리크하는 것을 방지하는 것을 목적으로, 화소 전극(9a)과 대향 전극 사이에 형성되는 액정 용량과 병렬에 축적 용량(70:캐패시터)를 부가하는 일이 있다. 이 축적 용량(70)에 의해서, 화소 전극(9a)의 전압은, 예컨대 소스 전압이 인가된 시간보다도 3자리수나 긴 시간만큼 유지된다. 이로써, 전하의 유지 특성은 개선되고, 콘트래스트비가 높은 표시를 할 수 있는 액정 장치를 실현할 수 있다. 더욱이, 축적 용량(70)을 형성하는 방법으로서는, 용량을 형성하기 위한 배선인 용량선(3b)과의 사이에 형성하는 경우, 혹은 전단(前段)의 주사선(3a)과의 사이에 형성하는 경우 중 어느 것이여도 된다.
도 5에 있어서, 액정 장치(100)의 TFT 어레이 기판(10)상에는, 매트릭스 형상으로 복수의 투명한 화소 전극(9a:점선으로 둘러싸인 영역)이 각 화소마다 형성되고, 화소 전극(9a)의 종횡의 경계 영역을 따라 데이터선(6a:일점쇄선으로 표시), 주사선(3a:실선으로 표시), 및 용량선(3b:실선으로 표시)이 형성되어 있다.
도 6에 도시하는 바와 같이 TFT 어레이 기판(10)의 기판 본체는, 석영 기판이나 내열성 유리판 등의 투명 기판(10b)으로 이루어지고, 대향 기판(20)의 기판 본체는 석영 기판이나 내열성 유리판 등의 투명 기판(20b)으로 이루어진다. TFT 어레이 기판(10)에는 화소 전극(9a)이 형성되어 있고, 그 상측에는 연마 처리 등의 소정의 배향처리가 실시된 폴리이미드막 등으로 이루어진 배향막(16)이 형성되어 있다. 화소 전극(9a)은, 예컨대 ITO(Indium Tin Oxide) 막 등의 투명한 도전성 막으로 이루어진다. 또한, 배향막(16)은, 예컨대 폴리이미드 막 등의 유기막에 대하여 연마 처리를 함으로써 형성된다. 더욱이, 대향 기판(20)에 있어서 대향전극(21)의 상층측에도, 폴리이미드막으로 이루어진 배향막(22)이 형성되고, 이 배향막(22)도, 폴리이미드 막에 대하여 연마 처리가 실시된 막이다.
TFT 어레이 기판(10)에는, 투명 기판(10b)의 표면에 하지 보호막(12)이 형성되어 있고, 또한 그 표면측에 있어서 화상 표시 영역(10a)에는 각 화소 전극(9a)에 인접하는 위치에, 각 화소 전극(9a)을 스위칭 제어하는 화소 스위칭용 TFT(30)가 형성되어 있다.
도 5 및 도 6에 도시하는 바와 같이 화소 스위칭용 TFT(30)는 LDD(Lightly Doped Drain)구조를 갖고 있고, 반도체막(1a)에는, 주사선(3a)에서의 전계에 의해 채널이 형성되는 채널 영역(1a'), 저농도 소스 영역(1b), 저농도 드레인 영역(1c), 고농도 소스 영역(1d), 및 고농도 드레인 영역(1e)이 형성되어 있다. 또한, 반도체막(1a)의 상층측에는, 이 반도체막(1a)과 주사선(3a)을 절연하는 게이트 절연막(2)이 형성되어 있다.
이와 같이 구성한 TFT(30)의 표면측에는, 실리콘 산화막으로 이루어지는 층간 절연막(4, 7)이 형성되어 있다. 층간 절연막(4)의 표면에는, 데이터선(6a)가 형성되고, 이 데이터선(6a)은 층간 절연막(4)에 형성된 콘택트 홀(5)을 통해서 고농도 소스 영역(1d)에 전기적으로 접속하고 있다. 층간 절연막(7)의 표면에는 ITO 막으로 이루어지는 화소 전극(9a)이 형성되어 있다. 화소 전극(9a)은 층간 절연막(4, 7) 및 게이트 절연막(2)에 형성된 콘택트 홀(8)을 거쳐서 고농도 드레인 영역(1e)에 전기적으로 접속하고 있다. 이 화소 전극(9a)의 표면측에는 폴리이미드막으로 이루어진 배향막(16)이 형성되어 있다.
또한, 고농도 드레인 영역(1e)으로부터의 연설부분(1f:하부 전극)에 대해서는, 게이트 절연막(2a)과 동시형성된 절연막(유전체막)을 사이에 두고, 주사선(3a)과 동층의 용량선(3b)이 상 전극으로서 대향함으로써, 축적 용량(70)이 구성되어 있다.
더욱이, TFT(30)는 바람직하게는 상술한 바와 같게 LDD 구조를 갖지만, 저농도 소스 영역(1b), 및 저농도 드레인 영역(1c)에 상당하는 영역에 불순물 이온의 주입을 실행하지 않는 오프셋 구조를 갖고 있어도 된다. 또한, TFT(30)은 게이트 전극(주사선(3a)의 일부)을 마스크로 해서 고농도로 불순물 이온을 주입해서, 자기정합적으로 고농도의 소스 및 드레인 영역을 형성한 셀프 얼라인형 TFT여도 된다. 또한, 본 형태에서는 TFT(30)의 게이트 전극(주사선(3a))을 소스-드레인 영역의 사이에 1개만 배치한 싱글 게이트 구조로 했지만, 이들의 사이에 2개 이상의 게이트 전극을 배치해도 된다. 이 때, 각각의 게이트 전극에는 동일의 신호가 인가되도록 한다. 이와 같이 듀얼 게이트(더블 게이트), 혹은 트리플 게이트 이상으로 TFT(30)를 구성하면, 채널과 소스-드레인 영역의 접합부에서의 리크 전류를 방지할 수 있어, 오프시의 전류를 저감할 수 있다. 이들 게이트 전극 중 적어도 1개를 LDD 구조 혹은 오프셋 구조로 하면, 오프 전류를 더 저감할 수 있어, 안정된 스위칭 소자를 얻을 수 있다.
이와 같이 구성한 TFT 어레이 기판(10)과 대향 기판(20)과는, 화소 전극(9a)과 대향 전극(21)이 대면하도록 배치되고, 또한 이들 기판 사이에는, 상기한 밀봉재(53:도 1 및 도 2를 참조)에 의해 둘러싸인 공간내에 전기 광학 물질로서의액정(50)이 봉입되어, 사이에 유지되고 있다. 액정(50)은 화소 전극(9a)으로부터의 전계가 인가되고 있지 않은 상태로 배향막에 의해 소정의 배향 상태를 취한다. 액정(50)은, 예컨대 일종 또는 수종의 네마틱 액정을 혼합한 것 등으로 이루어진다.
더욱이, 대향 기판(20) 및 TFT 어레이 기판(10)의 광입사측 면 혹은 광출사측에는, 사용되는 액정(50)의 종류, 즉, TN(트위스트 네마틱) 모드, STN(슈퍼 TN) 모드 등의 동작 모드나, 노멀리 화이트 모드/노멀리 블랙 모드 각각에 따라서, 편광 필름, 위상차 필름, 편광판 등이 소정의 방향으로 배치된다.
(구동 회로의 구성)
다시 도 1에 있어서, 본 형태의 액정 장치(100)에서는, TFT 어레이 기판(10)의 표면측 중, 화상 표시 영역(10a)의 주변 영역을 이용하여 데이터선 구동 회로(101) 및 주사선 구동 회로(104)가 형성되어 있다. 이러한 데이터선 구동 회로(101) 및 주사선 구동 회로(104)는, 기본적으로는 도 7 및 도 8에 도시하는 N 채널형 TFT와 P 채널형 TFT에 의해 구성되어 있다.
도 7은 주사선 구동 회로(104) 및 데이터선 구동 회로(101) 등의 주변 회로를 구성하는 TFT의 구성을 나타내는 평면도이다. 도 8은 이 주변 회로를 구성하는 TFT를 도 7의 B-B'선에서 절단했을 때의 단면도이다.
도 7 및 도 8에 있어서, 주변 회로를 구성하는 TFT는, P 채널형 TFT(180)와 N 채널형 TFT(190)로 이루어지는 상보형 TFT로 구성되어 있다. 이들의 구동 회로용 TFT(180, 190)를 구성하는 반도체막(160:윤곽을 점선으로 표시)은, 기판(10b) 상에 형성된 하지 보호막(12)을 사이에 두고 섬형상으로 형성되어 있다.
TFT(180, 190)에는, 고 전위선(71)과 저 전위선(72)이 콘택트 홀(163, 164)을 통해서, 반도체막(160)의 소스 영역에 전기적으로 각각 접속되어 있다. 또한, 입력 배선(166)은 공통의 게이트 전극(165)에 각각 접속되어 있고, 출력 배선(167)은 콘택트 홀(168, 169)을 거쳐서, 반도체막(160)의 드레인 영역에 전기적으로 각각 접속되어 있다.
이러한 주변 회로 영역도, 화상 표시 영역(10a)과 마찬가지인 프로세스를 통해서 형성되기 때문에, 주변 회로 영역에도 층간 절연막(4, 7) 및 게이트 절연막(2)이 형성되어 있다. 또한, 구동 회로용 TFT(180,190)도, 화소 스위칭용 TFT(30)와 같이 LDD 구조를 갖고 있고, 채널 형성영역(181, 191) 양측에는, 고농도 소스 영역(182, 192) 및 저농도 소스 영역(183, 193)으로 이루어지는 소스 영역과, 고농도 드레인 영역(184, 194) 및 저농도 드레인 영역(185, 195)으로 이루어지는 드레인 영역을 구비하고 있다.
(정전기 보호 회로(5)의 구성)
다시 도 1 및 도 3에 있어서, 본 형태의 액정 장치(100)에 있어서 TFT 어레이 기판(10)에는 단자(102)와 데이터선 구동 회로(101) 사이에 정전기 보호 회로(5)를 형성하는 영역(50)이 확보되어 있고, 이 정전기 보호 회로(5) 주변의 구성을 도 9내지 도 11을 참조하여 설명한다.
도 9 및 도 10은 본 형태의 TFT 어레이 기판에 형성한 정전기 보호 회로 및 그 주변의 레이아웃을 나타내는 등가 회로도, 및 평면도이다. 도 11은 이 정전기 보호 회로를 구성하는 TFT나 배선의 교차 부분 등을 도 10의 C-C'선, C1-C1'선, 및 C2-C2'선에서 절단했을 때의 단면도이다.
도 9 및 도 10에 도시하는 바와 같이 외부로부터 신호 입력되는 신호 입력 단자(670), 외부로부터 고 전위 VDDX가 공급되는 단자(710), 및 외부로부터 저 전위 VSSX가 공급되는 단자(720)는, 모두 기판변(111)을 따라 배열되고, 또한 이들 신호 입력 단자(670), 및 단자(710, 720)로부터는, 신호 입력선(67), 고 전위선(71), 및 저 전위선(72)이, 대향하는 기판변(112) 측을 향하여 연장하여 데이터선 구동 회로(101)에 이르고 있다. 또한, 본 형태에서는 신호 입력선(67)의 측방 위치를 이용해서 정전기 보호 회로(5)가 형성되어 있다.
이 정전기 보호 회로(5)에서는 도 9, 도 10, 및 도 11에 도시하는 바와 같이 P 채널형 TFT(80)와 N 채널형 TFT(90) 각각이 노멀리 오프인 다이오드로서 기능하도록 게이트 전극(65)과 소스 영역(82)이 고 전위 VDDX에 고정되고, 게이트 전극(66)과 소스 영역(92)이 저 전위 VSSX에 고정되어 있다. 즉, TFT(80, 90)에는, 고 전위선(71) 및 저 전위선(72)이 각각 콘택트 홀(63, 64)을 거쳐서 소스 영역(82, 92)에 전기적으로 각각 접속되어 있고, 또한 고 전위선(71) 및 저 전위선(72)은 각 게이트 전극(65, 66)에도 콘택트 홀(651, 661)을 거쳐서 각각 전기적으로 접속하고 있다. 신호 입력선(67)은, P 채널형 TFT(80), 및 N 채널형 TFT(90)와 각 드레인 영역(84, 94)에 콘택트 홀(68, 69)을 거쳐서 전기적으로 접속되어 있다.
이러한 정전기 보호 회로(5)는, 화상 표시 영역(10a)과 마찬가지의 프로세스를 거쳐서 형성되기 때문에, 정전기 보호 회로용 TFT(80, 90)를 구성하는 반도체막(60)은, 투명 기판(10b) 상의 하지 보호막(12)의 상층에 섬형상으로 형성되어 있다. 또한, 정전기 보호 회로(5)의 형성 영역(50)에도 층간 절연막(4, 7) 및 게이트 절연막(2)이 형성되어 있다. 또한, 정전기 보호 회로용 TFT(80, 90)도 화소 스위칭용 TFT(30)와 같이 LDD 구조를 갖고 있고, 채널형성 영역(81, 91) 양측에는, 고농도 소스 영역(82, 92) 및 저농도 소스 영역(83, 93)으로 이루어지는 소스 영역과, 고농도 드레인 영역(84, 94) 및 저농도 드레인 영역(85, 95)으로 이루어지는 드레인 영역을 구비하고 있다.
이러한 정전기 보호 회로(5)에 고 전위 및 저 전위를 공급하는 데 있어서, 본 형태에서는 고 전위선(71) 및 저 전위선(72)은 신호 입력선(67) 중 신호 입력 단자(670)로부터 정전기 보호 회로(5)에 이르는 배선 부분(671)과 교차하는 영역을 피하도록 형성되어 있고, 이 배선 부분(671)은 고 전위선(71) 및 저 전위선(72)의 어느 것과도 교차하지 않고 있다.
즉, 고 전위선(71)은 신호 입력 단자(670) 및 정전기 보호 회로(5)가 형성되어 있는 영역보다도 기판변(112) 측(데이터선 구동 회로(101) 측)을 지나는 제 1 배열 부분(711)과, 이 제 1 배열 부분(721)으로부터 기판변(111)을 향하여 연장하여 정전기 보호 회로(5)의 TFT(80)의 소스 영역(82)에 이르는 제 2 배열 부분(712)을 구비하고 있다. 이 때문에, 고 전위선(71)은 제 1 배열 부분(711)이 신호 입력선(67)과 교차 부분(672)에서 교차하고 있지만, 이 교차 부분(672)은 신호 입력 단자(670)로부터 보았을 때에 정전기 보호 회로(5)보다도 이격된 위치이다.
이에 대하여, 저 전위선(72)은 단자(720)로부터 신호 입력 단자(670) 및 정전기 보호 회로(5)가 형성되어 있는 영역보다도 더 기판변(111) 측까지 연장한 제 1 배열 부분(721)과, 신호 입력 단자(670) 및 정전기 보호 회로(5)가 형성되어 있는 영역보다도 기판변(111) 측으로 제 1 배열 부분(721)으로부터 기판변(111)을 따라 연장한 제 2 배열 부분(722)과, 이 제 2 배열 부분(722)으로부터 기판변(112)을 향해서 연장하여 정전기 보호 회로(5)의 TFT(90)의 소스 영역(92)에 이르는 제 3 배열 부분(723)을 구비하고 있다. 따라서, 저 전위선(72)은 신호 입력선(67)과 일체 교차하지 않고 있다.
더욱이, 도 9 및 도 10으로부터 자명한 바와 같이, 고 전위선(71)의 제 1 배열 부분(711)과 저 전위선(72)과는 교차 부분(717)에서 교차하고, 또한, 고 전위선(71)의 제 1 배열 부분(711)과 신호 입력선(67)과는 교차 부분(672)에서 교차하고 있지만, 이들 교차 부분(717, 672)에서는, 도 11에 도시하는 바와 같이 고 전위선(71), 저 전위선(72) 및 신호 입력선(67)의 본체 부분에 대해서는, 층간 절연막(4)보다 상층의 배선으로 하는 한편, 이들 본체 부분을 교차 부분(672, 717)에서는 일부, 중간 절단, 또한 게이트 전극(66, 67)과 동층인 하지 배선(3c) 및 콘택트 홀(718, 719)을 경유시킴으로써, 배선의 전기적인 접속과 교차 부분(717, 672)에서의 절연을 확보하고 있다.
이와 같이, 본 형태의 TFT 어레이 기판(10), 및 액정 장치(100)에서는, 신호입력 단자(670), 및 단자(710, 720)가 TFT 어레이 기판(10)의 기판변(111)을 따라 배열되어 있고, 또한 신호 입력 단자(670)로부터 신호 입력선(67)이 기판변(112)을 향하여 연장하고, 또한 신호 입력선(67) 측방에 정전기 보호 회로(5)가 배치되어 있지만, 정전기 보호 회로(5)에 정전위를 공급하기 위한 정전위선 중 저 전위선(72)에 대해서는 신호 입력선(67)과 일체 교차하지 않고 있다. 또한, 고 전위선(71)에 대해서는, 신호 입력 단자(670)로부터 보아서 정전기 보호 회로(5)보다 먼 교차 부분(672)에서 신호 입력선(67)과 교차하고 있지만, 신호 입력 단자(670)로부터 정전기 보호 회로(5)에 이르는 배선 부분(671)과는 교차하지 않고 있다. 따라서, 신호 입력 단자(670)로부터의 정전기에 기인하는 서지 전압이 들어 갔을 때에도, 이 서지 전압에 의해서 신호 입력선(67)과 저 전위선(72)의 교차 부분, 혹은 신호 입력선(67)과 고 전위선(71)의 교차 부분이 발열하는 문제가 발생하지 않기 때문에, 서지 전압이 원인인 신호 입력선(67), 고 전위선(71), 저 전위선(72)이 단선하는 일은 없다. 또한, 서지 전압이 층간 절연막(4)을 지나서 저 전위선(72)이나 고 전위선(71)으로 누설되는 일이 없기 때문에, 층사이 쇼트를 방지할 수 있다. 이 때문에, 액정 장치(100)의 신뢰성을 향상할 수 있다.
(TFT 어레이 기판의 제조 방법)
도 12(A) 내지 도 16을 참조하여, TFT 어레이 기판(10)을 제조하는 방법을 설명한다.
도 12~도 16은 모두, 본 형태의 TFT 어레이 기판(10)의 제조 방법을 나타내는 공정 단면도이다. 더욱이, 구동 회로를 구성하는 TFT는 기본적으로는 정전기 보호 회로용 TFT의 제조 방법과 마찬가지기 때문에, 그들의 도시 및 설명을 생략한다.
본 형태에서는, 우선 도 12(A)에 도시하는 바와 같이 초음파 세정 등에 의해 청정화한 글라스제 등의 투명 기판(10b)을 준비한 후, 기판 온도가 150℃~450℃의 온도 조건하에서, 투명 기판(10b)의 전면에, 하지 보호막(12)을 형성하기 위한 실리콘 산화막으로 이루어지는 절연막을 플라즈마 CVD 법에 의해 300nm~500nm의 두께로 형성한다. 이 때의 원료 가스로서는, 예컨대 모노실란과 소기 가스의 혼합 가스나 TEOS와 산소, 혹은 디실란과 암모니아를 이용할 수 있다.
다음으로, 도 12(B)에 도시하는 바와 같이 기판 온도가 150℃~450℃의 온도 조건 하에서, 투명 기판(10b)의 전면에, 비정질 실리콘막으로 이루어지는 반도체막(1)을 플라즈마 CVD 법에 의해 50nm~100nm의 두께로 형성한다. 이 때의 원료 가스로서는, 예컨대 디실란이나 모노실란을 이용할 수 있다. 다음으로, 반도체막(1)에 대하여 레이저광을 조사하여 레이저 어닐을 실시한다. 그 결과, 아모퍼스인 반도체막(1)은, 한번 용융하고, 냉각 고화 과정을 거쳐서 결정화한다. 이 때는, 각 영역으로의 레이저광의 조사 시간이 대단히 짧은 시간이며, 또한 조사 영역도 기판 전체에 대하여 국소적이기 때문에, 기판 전체가 동시에 고온으로 뜨거워져 버리는 일이 없다.
그 때문에, 투명 기판(10)으로서 유리 기판 등을 이용하더라도 열에 의한 변형이나 깨어짐 등이 발생하지 않는다.
다음으로, 도 12(C)에 도시하는 바와 같이 포토리소그래피 기술을 이용하여 반도체막(1)의 표면에 레지스트 마스크(402)를 형성한다. 다음으로, 레지스트 마스크(402)의 개구부에서 반도체막(1)을 에칭하고, 도 12(D)에 도시하는 바와 같이 화소 스위칭용 TFT(30)를 구성하는 반도체막(1a)과, 정전기 보호 회로용 TFT(80, 90)를 섬형상으로 형성한 후, 레지스트 마스크(402)를 제거한다.
다음으로, 도 13(E)에 도시하는 바와 같이 CVD법 등을 이용하여, 반도체막(1a, 60)의 표면에 실리콘 산화막으로 이루어지는 게이트 절연막(2)을 형성한다. 더욱이, 도시는 생략하지만, 소정의 레지스트 마스크를 사이에 두고 반도체막(1a)의 연설 부분(1f)에 불순물 이온을 주입하여, 용량선(3b)과의 사이에 축적 용량(70)을 구성하기 위한 하부 전극을 형성한다.
다음으로, 도 13(F)에 도시하는 바와 같이 기판(10b)의 표면 전체에, 주사선(3a), 용량선(3b), 및 게이트 전극(65, 66)을 형성하기 위한 텅스텐 실리사이드나 몰리브덴 실리사이드 등의 도전막(3)을 형성한 후, 포토리소그래피 기술을 이용하여 도전막(3)의 표면에 레지스트 마스크(403)를 형성하고, 다음으로 레지스트 마스크(403)의 개구부에서 도전막(3)을 에칭하여, 도 13(G)에 도시하는 바와 같이 주사선(3a), 용량선(3b), 게이트 전극(65, 66)을 형성한다.
다음으로, 도 14(H)에 도시하는 바와 같이 정전기 보호 회로용 P 채널형 TFT(80)를 형성하기 위한 반도체막(60)을 레지스트 마스크(411)로 덮은 상태에서, 화소 스위칭용 TFT(30)를 구성하는 반도체막(1a)과, 정전기 보호 회로용 N 채널형 TFT(90)를 구성하는 반도체막(60)에 대하여, 주사선(3a)이나 게이트 전극(66)을 마스크로 해서, 약 0.1×1013/㎠~약 10×1013/㎠의 선량으로 저농도 N 형 불순물이온(인 이온)을 주입하여, 주사선(3a) 및 게이트 전극(66)에 대하여 자기 정합적으로 저농도 소스 영역(1b, 93), 및 저농도 드레인 영역(1c, 95)을 형성한다. 여기서, 주사선(3a)이나 게이트 전극(66)의 바로 아래에 위치하여 있기 때문에, 불순물이온이 도입되지 않은 부분은 반도체막(1a, 60) 그대로의 채널 영역(1a', 91)이 된다.
다음으로, 도 14(I)에 도시하는 바와 같이, 주사선(3a) 및 게이트 전극(66)보다 폭이 넓게, 또한 정전기 보호 회로용 P 채널형 TFT(80)를 형성하기 위한 반도체막(60)을 피복하는 레지스트 마스크(412)를 형성하고, 이 상태로 고농도 N 형 불순물이온(인 이온)을 약 0.1×1015/㎠~약 10×1015/㎠의 선량으로 주입하여, 고농도 소스 영역(1d, 92) 및 드레인 영역(1e, 94)을 형성한다.
다음으로, 도 14(J)에 도시하는 바와 같이 N 채널형 TFT(30, 90)을 형성하기 위한 반도체막(1a, 60)을 레지스트 마스크(413)로 덮은 상태로, 정전기 보호 회로용 P 채널형 TFT(80)를 구성하는 반도체막(60)에 대하여 게이트 전극(65)을 마스크로 해서, 약 0.1×1013/㎠~약 10×1013/㎠의 선량으로 저농도의 불순물이온(보론 이온)을 주입하고, 게이트 전극(65)에 대하여 자기 정합적으로 저농도 소스 영역(83) 및 저농도 드레인 영역(85)을 형성한다. 여기서, 게이트 전극(65)의 바로 아래에 위치하고 있기 때문에, 불순물 이온이 도입되지 않은 부분은 반도체막(60) 그대로 채널 영역(81)이 된다.
다음으로, 도 14(K)에 도시하는 바와 같이 게이트 전극(65)보다 폭이 넓고,또한, N 채널형 TFT(30, 90)를 형성하기 위한 반도체막(1a, 60)을 피복하는 레지스트 마스크(414)를 형성하고, 이 상태로 고농도 P 형 불순물 이온(보론 이온)을 약 0.1×1015/㎠~약 10×1015/㎠의 선량으로 주입하여, 고농도 소스 영역(82) 및 드레인 영역(84)을 형성한다.
다음으로, 도 15(L)에 도시하는 바와 같이 기판(10b)의 표면 전체에, 실리콘 산화막 등으로 이루어지는 층간 절연막(4)을 형성한 후, 포토리소그래피 기술을 이용하여 층간 절연막(4)의 표면에 레지스트 마스크(404)를 형성한다. 다음으로, 레지스트 마스크(404)의 개구부로부터 층간 절연막(4)을 에칭하여, 도 15(M)에 도시하는 바와 같이 콘택트 홀(5, 63, 64, 68, 69)을 각각 형성한 후, 레지스트 마스크(404)를 제거한다.
다음으로, 도 15(N)에 도시하는 바와 같이 기판(10b)의 표면 전체에, 데이터선(6a:소스 전극)이나 각종 배선 등을 구성하기 위한 알루미늄막(6)을 500nm~1000nm의 두께로 형성한 후, 포토리소그래피 기술을 이용하여 알루미늄막(6)의 표면에 레지스트 마스크(405)를 형성한다. 다음으로, 레지스트 마스크(405)의 개구부로부터 알루미늄막(6)을 에칭하고, 도 15(O)에 도시하는 바와 같이 데이터선(6a), 고 전위선(71), 저 전위선(72), 신호 입력선(67)을 형성한다. 그 결과, 정전기 보호 회로(5)를 구성하는 P 채널형 및 N 채널형 TFT(80, 90)가 완성된다. 다음으로, 레지스트 마스크(405)를 제거한다.
다음으로, 도 16(P)에 도시하는 바와 같이 실리콘 산화막 등으로 이루어지는층간 절연막(7)을 형성한 후, 포토리소그래피 기술을 이용하여 층간 절연막(7)의 표면에 레지스트 마스크(406)를 형성한다. 다음으로, 레지스트 마스크(406)의 개구부로부터 층간 절연막(7)을 에칭하여, 도 16(Q)에 도시하는 바와 같이 콘택트 홀(8)을 형성한 후, 레지스트 마스크(406)를 제거한다.
다음으로, 도 16(R)에 도시하는 바와 같이 기판(10b)의 표면 전체에, ITO 막(9) 등의 투명 도전막을 형성한 후, 포토리소그래피 기술을 이용하여 ITO 막(9)의 표면에 레지스트 마스크(407)를 형성한다. 다음으로, 레지스트 마스크(407)의 개구부에서 ITO 막(9)을 에칭하여, 도 16(S)에 도시하는 바와 같이 화소 전극(9a)를 형성한 후, 레지스트 마스크(407)를 제거한다.
이후에, 도 6에 도시하는 바와 같이 배향막(16)을 형성한다. 그 결과, TFT 어레이 기판(10)이 완성된다.
[실시예 2]
도 17 및 도 18은, 본 형태의 TFT 어레이 기판에 형성한 정전기 보호 회로 및 그 주변의 레이아웃을 나타내는 등가 회로도, 및 평면도이다.
실시예 1에서는, TFT 어레이 기판(10)의 기판변(111)부근에 있어서, 신호 입력 단자(670) 및 신호 입력선(67)과, 고 전위가 공급되는 단자(710) 및 고 전위선(71) 사이에, 저 전위가 공급되는 단자(720) 및 고 전위선(71)이 배치되어 있는 구성이지만, 도 17 및 도 18에 도시하는 바와 같이 고 전위가 공급되는 단자(710) 및 고 전위선(71)과, 저 전위가 공급되는 단자(720) 및 고 전위선(71)사이에, 신호 입력 단자(670) 및 신호 입력선(67)이 구성되어 있는 구성이여도 본 발명을 적용할 수 있다.
즉, 도 17 및 도 18에 도시하는 예에 있어서도, 고 전위선(71)은 신호 입력 단자(670) 및 정전기 보호 회로(5)가 형성되어 있는 영역보다도 더 기판변(112) 측(데이터선 구동 회로(101) 측)을 지나는 제 1 배열 부분(711)과, 이 제 1 배열 부분(721)으로부터 기판변(111)을 향하여 연장하여 정전기 보호 회로(5)의 TFT(80)의 소스 영역(82)에 이르는 제 2 배열 부분(712)을 구비하고 있다. 이 때문에, 고 전위선(71)은, 제 1 배열 부분(711)이 신호 입력선(67)과 교차 부분(672)에서 교차하고 있지만, 이 교차 부분(672)은 신호 입력선(67) 중 신호 입력 단자(670)로부터 보았을 때에 정전기 보호 회로(5)보다도 이격된 위치이다.
이에 대해, 저 전위선(72)은 단자(720)로부터 신호 입력 단자(670) 및 정전기 보호 회로(5)가 형성되어 있는 영역보다도 기판변(111) 측까지 더 연장한 제 1 배열 부분(721)과, 신호 입력 단자(670) 및 정전기 보호 회로(5)가 형성되어 있는 영역보다도 기판변(111) 측에서 제 1 배열 부분(721)으로부터 기판변(111)에 따라 더 연장한 제 2 배열 부분(722)과, 이 제 2 배열 부분(722)으로부터 기판변(112)을 향해서 연장하여 정전기 보호 회로(5)의 TFT(90)의 소스 영역(92)에 이르는 제 3 배열 부분(723)을 구비하고 있다. 따라서, 저 전위선(72)은 신호 입력선(67)과 일체 교차하지 않고 있다.
그 밖의 구성은, 실시예 1과 마찬가지기 때문에, 공통하는 부분에는 동일한 부호를 부여하여 도시하는 것으로 하여 그들의 설명을 생략한다.
이와 같이, 본 형태에서도, 고 전위선(71) 및 저 전위선(72)은 신호 입력선(67)에 대하여 신호 입력 단자(670)로부터 정전기 보호 회로(5)에 이르는 배선 부분(671)과는 교차하지 않고 있다. 따라서, 신호 입력 단자(670)로부터 서지 전압이 들어 갔을 때에도, 이 서지 전압에 의해서 신호 입력선(67)과 저 전위선(72)의 교차 부분, 혹은 신호 입력선(67)과 고 전위선(71)의 교차 부분에서 발열이 일어나지 않는다. 또한, 신호 입력 단자(670)로부터 서지 전압이 들어 갔을 때에도, 이 서지 전압은 층간 절연막(4)을 지나서 저 전위선(72)이나 고 전위선(71)으로 누설되는 일이 없다. 그 때문에, 액정 장치(100)의 신뢰성을 향상할 수 있다.
[실시예 3]
도 19 및 도 20은 본 형태의 TFT 어레이 기판에 형성한 정전기 보호 회로 및 그 주변의 레이아웃을 나타내는 등가 회로도 및 평면도이다.
실시예 1, 2에서는 고 전위선(71)에 대해서는, 신호 입력 단자(670) 및 정전기 보호 회로(5)가 형성되어 있는 영역보다도 기판변(112) 측(데이터선 구동 회로(101) 측)을 더 통과시키고, 저 전위선(72)에 대해서는 단자(720)로부터 신호 입력 단자(670) 및 정전기 보호 회로(5)가 형성되어 있는 영역보다도 기판변(111) 측을 더 통과시켰지만, 본 형태에서는 도 19 및 도 20에 도시하는 바와 같이 고 전위선(71) 및 저 전위선(72) 중 어느 것도, 신호 입력 단자(670) 및 정전기 보호 회로(5)가 형성되어 있는 영역보다도 기판변(112) 측(데이터선 구동 회로(101) 측)을더 지나고 있다.
즉, 고 전위선(71)은 신호 입력 단자(670) 및 정전기 보호 회로(5)가 형성되어 있는 영역보다도 또한 기판변(112) 측(데이터선 구동 회로(101) 측)을 지나는 제 1 배열 부분(711)과, 이 제 1 배열 부분(721)으로부터 기판변(111)을 향하여 연장하여 정전기 보호 회로(5)의 TFT(80)의 소스 영역(82)에 이르는 제 2 배열 부분(712)을 구비하고 있다. 이 때문에, 고 전위선(71)은 제 1 배열 부분(711)이 신호 입력선(67)과 교차 부분(672)에서 교차하고 있지만, 이 교차 부분(672)은 신호 입력선(67) 중, 신호 입력 단자(670)로부터 보았을 때에 정전기 보호 회로(5)보다도 이격된 위치이다.
또한, 저 전위선(72)도 신호 입력 단자(670) 및 정전기 보호 회로(5)가 형성되어 있는 영역보다도 기판변(112) 측(데이터선 구동 회로(101) 측)을 더 지나는 제 1 배열 부분(726)과, 이 제 1 배열 부분(726)으로부터 기판변(111)을 향하여 연장하여 정전기 보호 회로(5)의 TFT(90)의 소스 영역(92)에 이르는 제 2 배열 부분(727)을 구비하고 있다. 이 때문에, 저 전위선(72)은 제 1 배열 부분(726)이 신호 입력선(67)과 교차 부분(673)에서 교차하고 있지만, 이 교차 부분(673)은 신호 입력선(67) 중 신호 입력 단자(670)로부터 보았을 때에 정전기 보호 회로(5)보다도 이격된 위치이다.
그 밖의 구성은, 실시예 1과 마찬가지기 때문에, 공통하는 부분에는 동일한 부호를 부여하여 도시하는 것으로 그들의 설명을 생략한다.
이와 같이, 본 형태에서도, 고 전위선(71) 및 저 전위선(72)은, 신호입력선(67)에 대하여 신호 입력 단자(670)로부터 정전기 보호 회로(5)에 이르는 배선 부분(671)과는 교차하지 않고 있다. 따라서, 신호 입력 단자(670)로부터 서지 전압이 들어 갔을 때에도, 이 서지 전압에 의해서, 신호 입력선(67)과 저 전위선(72)의 교차 부분, 혹은 신호 입력선(67)과 고 전위선(71)의 교차 부분에서 발열이 일어나지 않는다. 또한, 신호 입력 단자(670)로부터 서지 전압이 들어 갔을 때에도, 이 서지 전압은 층간 절연막(4)을 지나서 저 전위선(72)이나 고 전위선(71)으로 누설되는 일이 없다. 그 때문에, 액정 장치(100)의 신뢰성을 향상할 수 있다.
[그 밖의 실시예]
더욱이, 상기 실시예 1, 2, 3에서는, 정전기 보호 회로용 TFT(80, 90)로서 싱글 게이트인 TFT를 한 개 이용한 예이지만, 도 21(A)에 정전기 보호 회로용 P 채널형 TFT를 도시하는 바와 같이, 예컨대 2개의 TFT(801, 802)를 병렬로 이용하여 온 전류의 증대를 도모해도 된다. 또한, 도 21(B)에 정전기 보호 회로용 P 채널형 TFT를, 도시하는 바와 같이 2개의 TFT(803, 804)를 직렬로 이용하여 내압의 향상을 도모해도 된다. 이 경우, 하나의 반도체막(60)에 대하여 2개의 게이트 전극(65)을 마련한 듀얼 게이트 구조, 혹은 도시를 생략하지만, 3개의 게이트 전극(65)을 마련한 트리플 게이트 구조를 채용해도 된다.
상기 형태에서는, 반도체 장치로서 액티브 매트릭스형 액정 장치에 이용하는 TFT 어레이 기판을 예로 설명했지만, 액정 이외의 전기 광학 물질을 이용한 전기광학 장치를 구성하는 반도체 장치, 혹은 전기 광학 장치 이외의 반도체 장치에 본 발명을 적용해도 된다.
[전자 기기에의 적용]
다음으로, 본 발명을 적용한 액정 장치(100:전기 광학 장치)를 구비한 전자 기기의 일례를 도 22, 도 23(A), (B)를 참조하여 설명한다.
도 22는 상기 각 형태에 관한 전기 광학 장치와 같이 구성된 액정 장치(100)를 구비한 전자 기기의 구성의 블록도이다. 도 23(A), (B)는 각각 본 발명에 관한 액정 장치를 이용한 전자 기기의 일례로서의 모바일형 퍼스널 컴퓨터의 설명도, 및 휴대 전화기의 설명도이다.
도 22에 있어서, 전자 기기는 표시 정보 출력원(1000), 표시 정보 처리 회로(1002), 구동 회로(1004), 액정 장치(100), 클록 발생 회로(1008), 및 전원 회로(1010)를 포함하여 구성된다. 표시 정보 출력원(1000)은, ROM(Read Only Memory), RAM(Randam Access Memory), 광디스크 등의 메모리, 텔레비전 신호의 화상 신호를 동조하여 출력하는 동조 회로 등을 포함하여 구성되고, 클록 발생 회로(1008)로부터의 클록에 근거하여, 소정 포맷의 화상 신호를 처리하고 표시 정보 처리 회로(1002)로 출력한다. 이 표시 정보 출력 회로(1002)는, 예컨대 증폭·극성 반전 회로, 상(相)전개 회로, 로테이션 회로, 감마 보정 회로, 혹은 클램프 회로 등의 주지된 각종 처리 회로를 포함하여 구성되고, 클록 신호에 근거하여 입력된 표시 정보로부터 디지탈 신호를 순차적으로 생성하여, 클록 신호(CLK)와 함께구동 회로(1004)에 출력한다. 구동 회로(1004)는 액정 장치(100)를 구동한다. 전원 회로(1010)는 상술한 각 회로에 소정의 전원을 공급한다. 더욱이, 액정 장치(100)를 구성하는 TFT 어레이 기판의 위에 구동 회로(1004)를 형성해도 되고, 이에 더해서, 표시 정보 처리 회로(1002)도 TFT 어레이 기판의 위에 형성해도 된다.
이러한 구성의 전자 기기에서는 투사형 액정 표시 장치(액정 프로젝터), 멀티미디어 대응의 퍼스널 컴퓨터(PC), 및 엔지니어링·워크 스테이션(EWS), 페이저 혹은 휴대 전화, 워드 프로세서, 텔레비전, 부 파인더형 또는 모니터 직시형 비디오 테이프 레코더, 전자 수첩, 전자 탁상 계산기, 카 네비게이션 장치, POS 단말, 터치 패널 등을 들 수 있다.
즉, 도 23(A)에 도시하는 바와 같이, 퍼스널 컴퓨터(80)는 키보드(81)를 갖춘 본체부(82)와 액정 표시 유닛(83)을 구비하고 있다. 액정 표시유닛(83)은 전술한 액정 장치(100)를 포함하여 구성된다.
또한, 도 23(B)에 도시하는 바와 같이 휴대 전화기(90)는 복수의 조작 버튼(91)과 전술한 액정 장치(100)로 이루어지는 표시부를 갖고 있다.
이상 설명한 바와 같이, 본 발명에서는 정전기 보호 회로에 정전위를 공급하기 위한 정전위선은, 신호 입력선의 신호 입력 단자로부터 정전기 보호 회로에 이르는 부분과는 교차하지 않도록 형성되어 있다. 이 때문에, 신호 입력 단자로부터서지 전압이 들어 갔을 때에도, 이 서지 전압에 의해서 신호 입력선과 저 전위선의 교차 부분에서 발열이 일어나지 않는다. 따라서, 서지 전압이 들어 가더라도 신호 입력선이나 저 전위선이 단선하는 불량의 발생을 피할 수 있다. 또한, 신호 입력 단자로부터 서지 전압이 들어 갔을 때에도, 이 서지 전압은 층간 절연막을 관통하여 정전위선으로 누설되는 일이 없기 때문에, 층 사이 쇼트를 방지할 수 있다. 그 때문에, 반도체 장치의 신뢰성을 향상할 수 있다.

Claims (15)

  1. 기판상에, 복수의 신호 입력 단자와, 해당 복수의 신호 입력 단자 각각으로부터 연장된 복수개의 신호 입력선과, 해당 신호 입력선 중 소정의 신호 입력선의 중간 위치에 전기적으로 접속하는 정전기 보호 회로를 갖는 반도체 장치에 있어서,
    상기 정전기 보호 회로에 정전위를 공급하기 위한 정전위선은, 적어도 상기 소정의 신호 입력선에서 상기 신호 입력 단자로부터 상기 정전기 보호 회로에 이르는 배선 부분과 교차하는 영역을 피하여 형성되어 있는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 복수의 신호 입력 단자는 상기 기판의 제 1 기판변을 따라 배열되고, 또한 상기 복수개의 신호 입력선은 상기 복수의 신호 입력 단자 각각으로부터 상기 기판에서 상기 제 1 기판변과 대향하는 제 2 기판변을 향하여 연장되어 있고, 또한 당해 신호 입력선의 측방위치에 상기 정전기 보호 회로가 배치되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 정전위선에 접속하는 단자도 상기 제 1 기판변을 따라 배열되어 있는 것을 특징으로 하는 반도체 장치.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 정전위선은 상기 신호 입력 단자 및 상기 정전기 보호 회로가 형성되어 있는 영역보다도 상기 제 1 기판변 측, 혹은 상기 제 2 기판변 측을 지나서 상기 정전기 보호 회로로 연장되어 있는 것을 특징으로 하는 반도체 장치.
  5. 제 2 항에 있어서,
    상기 정전위선은 상기 정전기 보호 회로에 고(高)전위를 공급하는 고전위선과, 상기 정전기 보호 회로에 저(低)전위를 공급하는 저전위선을 갖고,
    상기 저전위선 및 상기 고전위선 중 한 쪽 정전위선은, 상기 신호 입력 단자 및 상기 정전기 보호 회로가 형성되어 있는 영역보다도 상기 제 2 기판변 측을 지나서 상기 정전기 보호 회로로 연장되어 있는 한편,
    다른 쪽 정전위선은 상기 신호 입력 단자 및 상기 정전기 보호 회로가 형성되어 있는 영역보다도 상기 제 1 기판변 측을 지나서 상기 정전기 보호 회로까지 연장되어 있는 것을 특징으로 하는 반도체 장치.
  6. 제 2 항에 있어서,
    상기 정전위선은 상기 정전기 보호 회로에 고전위를 공급하는 고전위선과, 상기 정전기 보호 회로에 저전위를 공급하는 저전위선을 갖고,
    상기 저전위선 및 상기 고전위선은 모두, 상기 신호 입력 단자 및 상기 정전기 보호 회로가 형성되어 있는 영역보다도 상기 제 1 기판변 측, 혹은 상기 제 2 기판변 측을 지나서 상기 정전기 보호 회로로 연장되어 있는 것을 특징으로 하는 반도체 장치.
  7. 제 1 항에 있어서,
    상기 정전기 보호 회로는, 노멀리 오프(normally off) 상태로 되도록 게이트와 소스가 정전위로 고정된 박막 트랜지스터를 구비하고 있는 것을 특징으로 하는 반도체 장치.
  8. 제 1 항에 있어서,
    상기 정전기 보호 회로는 노멀리 오프 상태로 되도록 게이트와 소스가 정전위로 고정된 상태로 직렬 접속된 복수의 박막 트랜지스터를 구비하고 있는 것을 특징으로 하는 반도체 장치.
  9. 제 8 항에 있어서,
    상기 복수의 박막 트랜지스터는 듀얼 게이트 구조 혹은 트리플 게이트 구조를 구비함으로써 복수의 박막 트랜지스터가 직렬 접속된 구조로 되어 있는 것을 특징으로 하는 반도체 장치.
  10. 제 5 항 또는 제 6 항에 있어서,
    상기 정전기 보호 회로는 노멀리 오프 상태로 되도록 게이트와 소스가 정전위로 고정된 상태로 직렬 접속된 제 1 도전형 박막 트랜지스터와 제 2 도전형 박막 트랜지스터를 구비하고 있는 것을 특징으로 하는 반도체 장치.
  11. 제 1 항에 있어서,
    상기 정전기 보호 회로는 노멀리 오프 상태로 되도록 게이트와 소스가 정전위로 고정된 상태로 병렬 접속된 복수의 박막 트랜지스터를 구비하고 있는 것을 특징으로 하는 반도체 장치.
  12. 제 8 항 또는 제 11 항에 있어서,
    상기 박막 트랜지스터는 LDD 구조를 구비하고 있는 것을 특징으로 하는 반도체 장치.
  13. 청구항 1에서 규정하는 반도체 장치를, 전기 광학 물질을 유지하는 트랜지스터 어레이 기판으로서 이용한 전기 광학 장치로서,
    신호 입력선이 트랜지스터 어레이 기판 상에 매트릭스 형상으로 형성된 화소를 구동하기 위한 구동 회로까지 연장되어 있는 것을 특징으로 하는 전기 광학 장치.
  14. 제 13 항에 있어서,
    상기 트랜지스터 어레이 기판은 해당 트랜지스터 어레이 기판에 대향 배치된 대향 기판과의 사이에 상기 전기 광학 물질로서 액정을 유지하고 있는 것을 특징으로 하는 전기 광학 장치.
  15. 청구항 13 또는 청구항 14에 규정하는 전기 광학 장치를 구비하고 있는 것을 특징으로 하는 전자 기기.
KR10-2002-0078119A 2001-12-11 2002-12-10 반도체 장치, 전기 광학 장치, 및 전자 기기 KR100514509B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001377297A JP3714243B2 (ja) 2001-12-11 2001-12-11 半導体装置、電気光学装置、および電子機器
JPJP-P-2001-00377297 2001-12-11

Publications (2)

Publication Number Publication Date
KR20030047840A true KR20030047840A (ko) 2003-06-18
KR100514509B1 KR100514509B1 (ko) 2005-09-14

Family

ID=19185303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0078119A KR100514509B1 (ko) 2001-12-11 2002-12-10 반도체 장치, 전기 광학 장치, 및 전자 기기

Country Status (5)

Country Link
US (1) US6847083B2 (ko)
JP (1) JP3714243B2 (ko)
KR (1) KR100514509B1 (ko)
CN (2) CN1180303C (ko)
TW (1) TW589743B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698001B1 (ko) * 2004-04-20 2007-03-23 세이코 엡슨 가부시키가이샤 전기광학장치 및 전자 기기

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3968713B2 (ja) * 2003-06-30 2007-08-29 ソニー株式会社 フラットディスプレイ装置及びフラットディスプレイ装置の試験方法
CN100399133C (zh) * 2004-03-15 2008-07-02 友达光电股份有限公司 液晶显示板保护电路以及液晶显示器
JP4207858B2 (ja) 2004-07-05 2009-01-14 セイコーエプソン株式会社 半導体装置、表示装置及び電子機器
JP2006309110A (ja) * 2005-03-31 2006-11-09 Toshiba Matsushita Display Technology Co Ltd 表示装置、アレイ基板、及び表示装置の製造方法
TWI362902B (en) * 2008-09-02 2012-04-21 E Ink Holdings Inc Bistable display device
KR101657957B1 (ko) * 2008-09-12 2016-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8338265B2 (en) * 2008-11-12 2012-12-25 International Business Machines Corporation Silicided trench contact to buried conductive layer
JP5127853B2 (ja) * 2010-03-10 2013-01-23 株式会社半導体エネルギー研究所 表示装置
TWI431388B (zh) 2010-12-15 2014-03-21 E Ink Holdings Inc 顯示裝置結構、電泳顯示器之顯示面板結構，以及顯示裝置製造方法
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
KR101893922B1 (ko) * 2011-09-02 2018-08-31 삼성전자 주식회사 사용자 단말기 및 그의 표시 장치
JP6237069B2 (ja) * 2013-10-01 2017-11-29 セイコーエプソン株式会社 電気光学装置、及び電子機器
CN103928459B (zh) * 2014-03-10 2017-02-08 上海天马微电子有限公司 一种像素阵列基板以及包括其的平板传感器
JP6364891B2 (ja) * 2014-04-01 2018-08-01 セイコーエプソン株式会社 電気光学装置、電子機器および半導体装置
WO2015166937A1 (ja) * 2014-04-30 2015-11-05 シャープ株式会社 アクティブマトリクス基板及び当該アクティブマトリクス基板を備える表示装置
CN103995407B (zh) * 2014-05-08 2016-08-24 京东方科技集团股份有限公司 阵列基板和显示面板
CN204669721U (zh) * 2015-06-15 2015-09-23 京东方科技集团股份有限公司 电路板和液晶显示装置
US10074323B2 (en) * 2015-06-18 2018-09-11 Panasonic Liquid Crystal Display Co., Ltd. Liquid crystal display device and manufacturing method thereof
CN105093751B (zh) * 2015-08-18 2018-09-11 京东方科技集团股份有限公司 预防esd的goa布局设计
JP6566316B2 (ja) * 2015-10-23 2019-08-28 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 保護回路および電子機器
JP2017103408A (ja) * 2015-12-04 2017-06-08 株式会社ジャパンディスプレイ 表示装置
CN109119455B (zh) 2018-10-22 2020-12-11 京东方科技集团股份有限公司 导线结构、显示面板、显示装置和制造方法
US11446750B2 (en) * 2020-02-03 2022-09-20 Io Tech Group Ltd. Systems for printing solder paste and other viscous materials at high resolution
US11497124B2 (en) 2020-06-09 2022-11-08 Io Tech Group Ltd. Methods for printing conformal materials on component edges at high resolution
US11691332B2 (en) 2020-08-05 2023-07-04 Io Tech Group Ltd. Systems and methods for 3D printing with vacuum assisted laser printing machine

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8621839D0 (en) * 1986-09-10 1986-10-15 British Aerospace Electrostatic discharge protection circuit
US5036687A (en) * 1989-07-31 1991-08-06 Nissan Motor Company, Limited Automotive steering lock system with portable radio code signal transmitter
US5182220A (en) * 1992-04-02 1993-01-26 United Microelectronics Corporation CMOS on-chip ESD protection circuit and semiconductor structure
JP3300023B2 (ja) 1992-04-28 2002-07-08 セイコーエプソン株式会社 信号入力回路およびアクティブマトリクスパネル
JPH06303379A (ja) * 1993-04-14 1994-10-28 Fuji Xerox Co Ltd 画像読取素子
JP4285792B2 (ja) * 1997-08-08 2009-06-24 ローム株式会社 半導体集積回路装置における静電破壊保護回路
JP3082720B2 (ja) * 1997-09-05 2000-08-28 日本電気株式会社 半導体集積回路の保護回路
KR100552299B1 (ko) * 1998-09-16 2006-05-24 삼성전자주식회사 액정 표시 장치 및 이의 검사 방법
US6078068A (en) * 1998-07-15 2000-06-20 Adaptec, Inc. Electrostatic discharge protection bus/die edge seal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698001B1 (ko) * 2004-04-20 2007-03-23 세이코 엡슨 가부시키가이샤 전기광학장치 및 전자 기기

Also Published As

Publication number Publication date
US6847083B2 (en) 2005-01-25
TW200301018A (en) 2003-06-16
CN2606374Y (zh) 2004-03-10
KR100514509B1 (ko) 2005-09-14
CN1180303C (zh) 2004-12-15
TW589743B (en) 2004-06-01
US20030107127A1 (en) 2003-06-12
CN1425947A (zh) 2003-06-25
JP3714243B2 (ja) 2005-11-09
JP2003177423A (ja) 2003-06-27

Similar Documents

Publication Publication Date Title
KR100514509B1 (ko) 반도체 장치, 전기 광학 장치, 및 전자 기기
US7233155B2 (en) Electrooptic device, electronic apparatus, and method for making the electrooptic device
JPH10301100A (ja) 液晶装置及びその製造方法、並びに投写型表示装置
US6882016B2 (en) Semiconductor device, electro-optical device, electronic apparatus, and method for manufacturing semiconductor device
KR100471954B1 (ko) 캐패시터, 반도체 장치, 전기 광학 장치, 캐패시터의 제조방법, 반도체 장치의 제조 방법, 전자 기기
KR100524834B1 (ko) 전기 광학 장치, 전기 광학 장치의 구동 회로 및 전자기기
JP4063266B2 (ja) 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器
JP2001036087A (ja) アクティブマトリクス基板、電気光学装置及び電子機器
US7166923B2 (en) Semiconductor device, electro-optical unit, and electronic apparatus
JP2003338628A (ja) 薄膜半導体装置、電気光学装置、電子機器、薄膜半導体装置の製造方法、電気光学装置の製造方法
JP2003255853A (ja) 電気光学装置、および電子機器
JP2003243658A (ja) 半導体装置、電気光学装置、電子機器、半導体装置の製造方法、電気光学装置の製造方法
JP2003243657A (ja) 半導体装置、電気光学装置、電子機器、半導体装置の製造方法、電気光学装置の製造方法
JP2006253173A (ja) 電気光学装置、その製造方法、及び電子機器
JP2000047602A (ja) 電気光学装置及びそれを用いた投射型表示装置
JP2011203288A (ja) 電気光学装置及び電子機器
JP4000847B2 (ja) 半導体装置の製造方法
JP3520739B2 (ja) 液晶装置
JP3603902B2 (ja) 液晶装置
JP2003249659A (ja) 半導体装置、電気光学装置、および電子機器
JP3674631B2 (ja) 液晶装置及び投写型表示装置
JP2005266814A (ja) 電気光学装置及び電子機器
JP3987450B2 (ja) 液晶装置
JP4784291B2 (ja) 半導体装置および電気光学装置
JP2003243659A (ja) 薄膜半導体装置、電気光学装置、電子機器、薄膜半導体装置の製造方法、電気光学装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130819

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140826

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150820

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170825

Year of fee payment: 13