KR20030035991A - 탄성 표면파 필터 소자, 탄성 표면파 필터 및 이를이용하는 통신 장치 - Google Patents

탄성 표면파 필터 소자, 탄성 표면파 필터 및 이를이용하는 통신 장치 Download PDF

Info

Publication number
KR20030035991A
KR20030035991A KR1020020066042A KR20020066042A KR20030035991A KR 20030035991 A KR20030035991 A KR 20030035991A KR 1020020066042 A KR1020020066042 A KR 1020020066042A KR 20020066042 A KR20020066042 A KR 20020066042A KR 20030035991 A KR20030035991 A KR 20030035991A
Authority
KR
South Korea
Prior art keywords
electrode
acoustic wave
surface acoustic
wave filter
idt
Prior art date
Application number
KR1020020066042A
Other languages
English (en)
Other versions
KR100865613B1 (ko
Inventor
나카무라히로유키
오니시게이지
즈네카와아키오
즈즈키시게루
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20030035991A publication Critical patent/KR20030035991A/ko
Application granted granted Critical
Publication of KR100865613B1 publication Critical patent/KR100865613B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/0023—Balance-unbalance or balance-balance networks
    • H03H9/0028—Balance-unbalance or balance-balance networks using surface acoustic wave devices
    • H03H9/0033—Balance-unbalance or balance-balance networks using surface acoustic wave devices having one acoustic track only
    • H03H9/0038—Balance-unbalance or balance-balance networks using surface acoustic wave devices having one acoustic track only the balanced terminals being on the same side of the track
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/0023—Balance-unbalance or balance-balance networks
    • H03H9/0028—Balance-unbalance or balance-balance networks using surface acoustic wave devices
    • H03H9/0033—Balance-unbalance or balance-balance networks using surface acoustic wave devices having one acoustic track only
    • H03H9/0042—Balance-unbalance or balance-balance networks using surface acoustic wave devices having one acoustic track only the balanced terminals being on opposite sides of the track
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02874—Means for compensation or elimination of undesirable effects of direct coupling between input and output transducers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02952—Means for compensation or elimination of undesirable effects of parasitic capacitance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0542—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

본 발명의 탄성 표면파 필터 소자는 압전 기판과, 상기 압전 기판상에 형성된 복수개의 인터디지털 변환기 전극을 구비하며, 상기 복수개의 IDT 전극중 적어도 하나의 전극은 평형 타입의 단자에 접속되고, 상기 복수개의 IDT 전극중 나머지 다른 전극은 평형 타입 단자 또는 불평형 타입 단자에 접속되며, 상기 복수개의 IDT 전극중 적어도 하나의 IDT 전극에 접속되는 제1 배선 전극 수단과, 상기 복수개의 IDT 전극중 나머지 다른 전극에 접속되는 제2 배선 전극 수단을 구비하고, 상기 제1 배선 전극과 제2 배선 전극은 서로 상이한 평면상에 배치되어 있다.

Description

탄성 표면파 필터 소자, 탄성 표면파 필터 및 이를 이용하는 통신 장치{SURFACE ACOUSTIC WAVE FILTER ELEMENT, SURFACE ACOUSTIC WAVE FILTER AND COMMUNICATION DEVICE USING THE SAME}
본 발명은 전기적 특성의 열화를 억제할 수 있는 평형 타입의 단자가 제공되는 탄성 표면파 필터 소자, 탄성 표면파 필터, 모듈 및 통신 장치에 관한 것이다.
최근, 이동 통신의 발전에 수반하여, 사용되는 제품의 성능 향상과 크기의 축소화가 기대되고 있다. 또한, 잡음 제어 특성의 최적화를 목적으로 하여 IC 등의 반도체 부품의 평형화(balancing)가 진행되고 있으며, RF단에 사용되는 탄성 표면파 필터 소자에 대하여도 평형화가 요구되고 있다.
이동 통신 장치의 RF단의 종래의 필터로서, 탄성 표면파 필터가 광범위하게 사용되고 있다. 특히, 길이방향 결합 모드(longitudinally coupled mode)형 탄성 표면파 필터 소자에 의하여 평형화와 불평형화간의 변환(balanced-unbalancedconversion)이 용이하게 실현될 수 있다.
또한, 소형화와 관련하여, 종래의 와이어 본딩 실장 기술을 대신하여 플립 칩과 칩 크기 패키지(CSP: Chip Size Package)로 대표되는 페이스 다운(face down) 실장 기술이 주류가 되고 있다.
종래의 평형 타입의 입출력 단자가 있는 길이방향 결합 모드의 탄성 표면파 필터 소자에 대하여 이하 설명한다.
도 7은 종래의 평형 타입의 입출력 단자가 있는 길이방향 결합 모드의 탄성 표면파 필터의 구성을 나타내는 도면이다.
도 7에서, 탄성 표면파 필터 소자는 압전 기판(701)상에 제 1, 제 2 및 제 3의 인터디지털(inter-digital: 손가락모양의 전극 돌출부를 포함) 변환기 전극(이하, "IDT 전극"이라 한다)(702, 703, 704)과 제 1 및 제 2 반사기 전극(705, 706)으로 구성된다. 제 1 IDT 전극(702)의 한쪽의 손가락 모양의 전극 돌출부(electrode finger)는 하나의 평형 타입 단자(707)에 접속되고, 제 1 IDT 전극(702)의 다른쪽의 전극 돌출부는 다른 하나의 평형 타입 단자(708)에 접속된다.
또한, 제 2 및 제 3 IDT 전극(703, 704)의 한쪽의 전극 돌출부는 불평형 타입의 단자(709)에 접속되며, 제 2 및 제 3 IDT 전극(703, 704)의 다른쪽의 전극 돌출부는 접지되어 있다. 이상의 구성에 의하여, 불평형-평형 타입의 단자로 구성되는 탄성 표면파 필터 소자를 실현할 수 있다.
다음으로, 탄성 표면파 필터 소자가 회로기판상에 페이스 다운 방식으로 실장되는 구성의 일예를 설명한다. 도 8의 (a)는 도 7의 탄성 표면파 필터 소자의 압전 기판상의 구성을 개략적으로 나타내는 도면이다.
제 1 IDT 전극(702)의 한쪽의 전극 돌출부는 제 1 배선 전극(801)을 통하여 제 1 전극 패드(802)에 접속된다. 제 1 IDT 전극(702)의 다른쪽의 전극 돌출부는 제 2 배선 전극(803)을 통하여 제 2 전극 패드(804)에 접속된다.
제 2 IDT 전극(703)의 한쪽의 전극 돌출부와 제 3 IDT 전극(704)의 한쪽의 전극 돌출부는 제 3 배선 전극(805)을 통하여 제 3 전극 패드(806)에 각각 접속된다. 접지 전극에 대하여는 생략되어 있다.
도 8의 (b)는 상기 언급한 탄성 표면파 필터 소자가 실장되는 회로 기판의 표면층을 나타내고 있다. 회로 기판(807)은 제 1 회로 기판 배선 전극(808), 제 2 회로 기판 배선 전극(809) 및 제 3 회로 기판 배선 전극(810)이 제공된다.
도 8의 (a)에 도시된 탄성 표면파 필터 소자는 회로 기판(807)에 대향하도록 실장된다. 예를 들어, 골드 범프(gold bump)를 이용하여 초음파 열압착(ultrasonic thermo-compression bonding)에 의한 실장 방법이 이용될 수 있다. 이 때, 제 1 전극 패드(802)는 제 1 회로 기판 배선 전극(808)에 접속되고, 제 2 전극 패드(804)는 제 2 회로 기판 배선 전극(809)에 접속되며, 제 3 전극 패드(806)는 제 3 회로 기판 배선 전극(810)에 접속된다. 제 1, 제 2 및 제 3 회로 기판 배선 전극(808, 809, 810)은 스루홀(through hole), 비아홀(via hole) 또는 회로 기판의 외부 전극들 등에 의하여 단자로서 인출된다. 이 경우, 제 1, 제 2 및 제 3 회로 기판 배선 전극(808, 809, 810)은 각각 평형 타입의 출력 단자의 한쪽(OUT1), 평형 타입의 출력 단자의 다른쪽(OUT2) 및 불평형 타입의 입력 단자(IN)에 접속되어, 불평형-평형타입의 단자가 있는 탄성 표면파 필터를 실현하게 된다.
또한, 종래의 탄성 표면파 장치는 탄성 표면파 소자의 적어도 하나의 접지 전극 패드와 표면 실장 패키지의 내면상의 표면 실장 패키지의 적어도 하나의 접지 외부 접속 단자를 접속하는 복수 개의 접지 접속 도선을 제공함으로써 대역외 신호억제(out-of-band suppression)의 수준을 개선한다(일본 특허 출원 공개공보번호 제11-145772호를 참조하라).
또한, 종래의 탄성 표면파 장치에 따라, 불평형 타입의 IDT 단자와 평형 타입의 IDT 단자의 입력 단자들 사이에 결합(coupling)이 존재한다면, 동위상(in-phase) 전압이 발생되고, 어디에서나 생길 수 있는 불평형 타입 및 평형 타입의 IDT 단자간의 전기적 결합(electrical coupling)을 억제하는 것이 권고되고 있지만, 전기적 결합을 억제하는 특별한 구성에 대하여는 개시되어 있지 않다[예컨대, Transactions in 2001 on Foundation/Boundary Society Conference of Institute of Electronics, Information and Communication Engineers" (2001년 8월 29일자, Institute of Electronics, Information and Communication Engineers의 283쪽 내지 284쪽)를 참조하라].
상기 일본 공개공보 제11-145772호와 상기 문헌의 283쪽 내지 284쪽에 개시된 전체 내용을 인용하여 본 명세서에 그대로 포함한다.
그러나, 상기 언급한 탄성 표면파 필터 소자 또는 탄성 표면파 필터는 중요한 전기적 특성의 하나인 평형 특성에 대한 그 원인에 관하여 상세하게 다루고 있지 않으며, 평형 특성을 고려한 압전 기판상의 배선 전극의 구성과 회로 기판의 구조를 명시하지 않고 있다.
상기 종래 기술의 문제점에 대하여, 본 발명의 목적은 탄성 표면파 필터 소자 또는 탄성 표면파 필터의 평형 특성의 열화 원인을 식별하여 평형 특성을 개선함으로써, 양호한 평형 특성을 제공하는 평형 타입 단자가 있는 탄성 표면파 필터 소자, 탄성 표면파 필터, 모듈 및 통신 장치를 제공하는 것이다.
제 1 발명은 탄성 표면파 필터 소자로서, 압전 기판과;
상기 압전 기판상에 형성된 복수개의 인터디지털 변환기(IDT: Inter-Digital Transducer) 전극을 구비하며,
상기 복수개의 IDT 전극중 적어도 하나의 전극은 평형 타입의 단자에 접속되고, 상기 복수개의 IDT 전극중 나머지 다른 전극은 평형 타입 단자 또는 불평형 타입 단자에 접속되며,
상기 복수개의 IDT 전극중 적어도 하나의 IDT 전극에 접속되는 제 1 배선 전극 수단과, 상기 복수개의 IDT 전극중 나머지 다른 전극에 접속되는 제 2 배선 전극 수단을 구비하고, 상기 제 1 배선 전극과 제 2 배선 전극은 서로 상이한 평면상에 배치되는 것을 특징으로 한다.
제 2 발명은 제 1 발명에 따른 탄성 표면파 필터 소자로서, 상기 제 1 및 제 2 배선 전극 수단중 하나의 전극 수단은 상기 압전 기판의 주 평면상에 배치되고, 상기 제 1 및 제 2 배선 전극 수단중 다른 전극 수단은 상기 압전 기판이 실장되는 회로 기판상에 배치되는 것을 특징으로 한다.
제 3 발명은 제 1 발명에 따른 탄성 표면파 필터 소자로서, (1) 상기 제 1 및 제 2 배선 전극 수단중 하나의 전극 수단은 상기 압전 기판상에 형성되고, 상기 제 1 및 제 2 배선 전극 수단중 다른 전극 수단은 상기 압전 기판이 실장되는 회로 기판의 내층 전극이 되며, (2) 상기 제 1 및 제 2 배선 전극 수단중 하나의 전극 수단은 상기 압전 기판이 실장되는 회로 기판상에 형성되고, 상기 제 1 및 제 2 배선 전극 수단중 다른 전극 수단은 상기 회로 기판의 내층 전극이 되는 것을 특징으로 한다.
제 4 발명은 제 1 발명에 따른 탄성 표면파 필터 소자로서, 상기 제 1 및 제 2 배선 전극 수단중 하나의 전극 수단은 상기 압전 기판의 주 평면상에 배치되고, 상기 제 1 및 제 2 배선 전극 수단중 다른 전극 수단은 상기 압전 기판의 주 평면상에 형성된 보호막상에 배치되는 것을 특징으로 한다.
제 5 발명은 제 4 발명에 따른 탄성 표면파 필터 소자로서, 상기 보호막은 유전체 박막인 것을 특징으로 한다.
제 6 발명은 제 1 발명에 따라 상기 탄성 표면파 필터 소자가 길이방향 결합 모드 탄성 표면파 필터 소자이고, 탄성 표면파의 진행 방향에 제 1, 제 2 및 제 3 IDT 전극과 적어도 2개의 반사기 전극이 배치되며,
상기 제 2 및 제 3 IDT 전극은 상기 제 1 IDT 전극의 양측에 배치되는 것을 특징으로 한다.
제 7 발명은 제 6 발명에 따른 탄성 표면파 필터 소자로서, 상기 압전 기판상에 제공되는 제 1 및 제 2 전극 패드와;
상기 압전 기판상에 제공되며 상기 제 2 IDT 전극에 실질적으로 직접 접속되는 제 3 전극 패드와;
상기 압전 기판상에 제공되며 상기 제 3 IDT 전극에 실질적으로 직접 접속되는 제 4 전극 패드를 추가로 구비하고,
(1) 상기 제 1 배선 전극 수단은 상기 압전 기판상에 한쌍의 배선 전극으로 제공되고, (2) 상기 제 1 IDT 전극은 평형 타입이며, 상기 한쌍의 배선 전극의 각각의 배선 전극을 통하여 상기 제 1 및 제 2 전극 패드에 접속되고,
상기 제 2 배선 전극 수단은 상기 회로 기판상에 제공되며,
상기 탄성 표면파 필터 소자는 상기 회로 기판상에 실장되고, 상기 제 3 및 제 4 전극 패드는 상기 제 2 배선 전극 수단에 접속되는 것을 특징으로 한다.
제 8 발명은 제 6 발명에 따른 탄성 표면파 필터 소자로서, 상기 압전 기판상에 제공되는 상기 제 1 IDT 전극에 실질적으로 직접 접속되는 제 1 및 제 2 전극 패드와;
상기 압전 기판상에 제공되는 제 3 전극 패드를 추가로 구비하고,
(1) 상기 제 2 배선 전극 수단은 상기 압전 기판상에 배치되고, (2) 상기 제 2 및 제 3 IDT 전극은 불평형 타입이며, 상기 제 2 배선 전극 수단을 통하여 상기 제 3 전극 패드에 접속되고,
상기 제 1 배선 전극 수단은 상기 회로 기판상에 배치되며,
상기 탄성 표면파 필터 소자는 상기 회로 기판상에 실장되고, 상기 제 1 및 제 2 전극 패드는 상기 제 1 배선 전극 수단에 접속되는 것을 특징으로 한다.
제 9 발명은 제 7 발명에 따른 탄성 표면파 필터 소자로서, 상기 제 3 전극 패드는 상기 제 2 IDT 전극의 한쪽의 전극 돌출부에 접속되고, 상기 제 4 전극 패드는 상기 제 3 IDT 전극의 다른쪽의 전극 돌출부에 접속되며,
상기 제 3 IDT 전극의 다른 전극 돌출부는 상기 제 2 IDT 전극의 하나의 전극 돌출부로부터 반대 방향으로 배치되는 것을 특징으로 한다.
제 10 발명은 제 8 발명에 따른 탄성 표면파 필터 소자로서, 상기 제 2 배선 전극 수단은 상기 제 2 IDT 전극의 한쪽의 전극 돌출부와 상기 제 3 IDT 전극의 다른쪽의 전극 돌출부에 접속되고,
상기 제 3 IDT 전극의 다른쪽의 전극 돌출부는 상기 제 2 IDT 전극의 한쪽의 전극 돌출부로부터 반대 방향으로 배치되는 것을 특징으로 하다.
제 11 발명은 제 1 발명에 따른 탄성 표면파 필터 소자로서, 상기 탄성 표면파 필터 소자는 상기 제 1 IDT 전극의 양측에 배치되는 2개의 반사기 전극으로 이루어진 탄성 표면파 공진자와 제 1 IDT 전극이 사다리형 또는 대칭 격자형으로 접속되는 방식으로 구성되는 것을 특징으로 한다.
제 12 발명은 제 1 내지 제 11 발명 중 어느 하나에 따른 탄성 표면파 필터 소자와;
상기 탄성 표면파 필터 소자가 실장되는 회로 기판을 구비하는 것을 특징으로 하는 탄성 표면파 필터이다.
제 13 발명은 제 12 발명에 따른 탄성 표면파 필터로서, 상기 회로 기판은 세라믹 패키지로 구성되는 것을 특징으로 한다.
제 14 발명은 제 12 발명에 따른 탄성 표면파 필터로서, 상기 회로 기판은 유전재료로 만들어진 적층 소자이고,
상기 적층 소자상에 상기 탄성 표면파 필터 소자가 실장되며,
상기 적층 소자의 최상면상 또는 상기 적층 소자의 내층에 상기 배선 전극 수단이 배치되는 것을 특징으로 한다.
제 15 발명은 제 12 발명에 따른 탄성 표면파 필터로서, 상기 회로 기판상에 형성되는 상기 IDT 전극과 배선 전극은 서로 공간적으로 중첩되지 않도록 배치되는 것을 특징으로 한다.
제 16 발명은 제 12 발명에 따른 탄성 표면파 필터로서, 상기 실장은 페이스 다운 실장인 것을 특징으로 한다.
제 17 발명은 제 1 발명에 따른 탄성 표면파 필터 소자로서, 상기 상이한 평면간에 자유 공간이 있는 것을 특징으로 한다.
제 18 발명은 제 1 발명에 따른 탄성 표면파 필터 소자로서, 상기 상이한 평면간의 비유전율을 ε라고 하고, 상기 상이한 평면상에 형성되는 제 1 배선 전극 수단과 제 2 배선 전극 수단 사이의 거리를 t 라 하며, 상기 제 1 및 제 2 배선 전극 수단에 의하여 형성되는 교차 영역을 S라 하면,
ε×S/t ≤ 1.1 ×10-2
를 만족하는 것을 특징으로 한다.
제 19 발명은 제 1 발명에 따른 탄성 표면파 필터 소자로서, 상기 압전 기판은 그 실효 비유전율이 40 이상인 것을 특징으로 한다.
제 20 발명은 제 19 발명에 따른 탄성 표면파 필터 소자로서, 상기 압전 기판의 재료는 리튬 탄탈라이트와 리튬 니오베이트로부터 선택되는 것을 특징으로 한다.
제 21 발명은 제 1 발명에 따른 탄성 표면파 필터 소자로서, 상기 탄성 표면파 필터 소자는 상기 제 1 배선 전극 수단과 제 2 배선 전극 사이의 기생 성분의 어드미턴스값이 0.6 mS 이하가 되도록 구성되는 것을 특징으로 한다.
제 22 발명은 제 1 내지 제 11 및 제 17 내지 제 21 발명 중 어느 하나에 따른 탄성 표면파 필터 소자와;
소정의 반도체 소자와;
상기 탄성 표면파 필터 소자와 상기 반도체 소자가 실장되는 기판을 구비하는 것을 특징으로 하는 모듈이다.
제 23 발명은 제 22 발명에 따른 모듈로서, 상기 기판은 적층된 유전층으로 이루어지는 적층 소자인 것을 특징으로 한다.
제 24 발명은 제 22 발명에 따른 모듈로서, 상기 반도체 소자는 저잡음 증폭기인 것을 특징으로 한다.
제 25 발명은 제 24 발명에 따른 모듈로서, 상기 저잡음 증폭기는 평형 타입인 것을 특징으로 한다.
제 26 발명은 제 24 발명에 따른 모듈로서, 상기 반도체 소자는 스위치 소자 또는 믹서인 것을 특징으로 한다.
제 27 발명은 통신 장치로서, (1) 압전 기판과, (2) 상기 압전 기판상에 형성되는 복수개의 인터디지털 변환기(IDT) 전극이 제공되는 탄성 표면파 필터 소자와;
상기 탄성 표면파 필터 소자가 실장되는 회로 기판과;
상기 복수개의 IDT 전극중 적어도 하나의 전극을 상기 회로 기판상에 배치되는 평형 타입의 단자에 접속하는 제 1 배선 전극 수단과;
상기 복수개의 IDT 전극중 다른 나머지 전극을 상기 회로 기판상에 배치되는 평형 타입의 단자 또는 불평형 타입의 단자에 접속하는 제 2 배선 전극 수단을 구비하며,
상기 제 1 배선 전극 수단과 상기 제 2 배선 전극 수단은 상이한 평면상에 위치하는 것을 특징으로 한다.
제 28 발명은 통신 장치로서, 안테나;
상기 안테나에 접속되는 스위치 수단;
상기 스위치 수단과 전송 회로 사이에 제공되는 전송 필터;
상기 스위치 수단과 수신 회로 사이에 제공되는 수신 필터를 구비하며,
상기 전송 필터 및/또는 수신 필터는 제 1 내지 제 11, 제 17 내지 제 21 및 제 27 발명 중 어느 하나에 따른 탄성 표면파 필터 소자를 포함하는 것을 특징으로 한다.
도 1의 (a)는 본 발명의 제1 실시예에 따른 탄성 표면파 필터 소자의 구성을 개략적으로 나타내는 도면.
도 1의 (b)는 본 발명의 제1 실시예에 따른 회로 기판의 표면층을 나타내는 도면.
도 2는 본 발명의 제1 실시예에 따른 회로 기판상의 배선 전극과 회로 기판 배선 전극 사이의 위치 관계를 개략적으로 나타내는 측면도.
도 3의 (a)는 본 발명의 제1 실시예에 따른 탄성 표면파 필터 소자의 다른 구성을 개략적으로 나타내는 도면.
도 3의 (b)는 본 발명의 제1 실시예에 따른 회로 기판의 다른 표면층을 나타내는 도면.
도 4는 본 발명의 제2 실시예에 따른 탄성 표면파 필터의 구성을 개략적으로 나타내는 도면.
도 5의 (a)는 본 발명의 제2 실시예에 따른 탄성 표면파 필터 소자의 구성을 개략적으로 나타내는 도면.
도 5의 (b)는 본 발명의 제2 실시예에 따른 회로 기판의 표면층을 나타내는 도면.
도 6은 본 발명의 제2 실시예에 따른 회로 기판상에 있는 IDT 전극과 회로 기판 배선 전극 사이의 위치 관계를 개략적으로 나타내는 측면도.
도 7은 종래의 탄성 표면파 필터를 개략적으로 나타내는 블록도.
도 8의 (a)는 종래의 탄성 표면파 필터 소자의 구성을 개략적으로 나타내는 도면.
도 8의 (b)는 종래의 회로 기판의 표면층을 나타내는 도면.
도 9는 도 8의 (a)에서의 A-A'로 절단한 면을 나타내는 단면도.
도 10은 기생 성분을 고려한 경우의 탄성 표면파 필터의 구성을 개략적으로 나타내는 도면.
도 11의 (a)는 탄성 표면파 필터의 진폭을 나타내는 도면.
도 11의 (b)는 위상 평형 특성을 나타내는 도면.
도 12는 본 발명의 제1 실시예에 따른 탄성 표면파 필터 소자의 확대 사시도.
도 13은 본 발명의 변경 실시예인 탄성 표면파 필터의 확대 사시도.
도 14는 도 13에서의 구성의 일예를 개략적으로 나타내는 도면.
도 15의 (a)는 도 3의 (a)에 도시된 실시예에 따른 탄성 표면파 필터 소자의 변경예의 구성을 개략적으로 나타내는 도면.
도 15의 (b)는 도 15의 (a)에 도시된 변경 실시예에 대응하는 회로 기판의표면층을 나타내는 도면.
도 16은 본 발명의 탄성 표면파 필터의 다른 실시예인 패키지 타입의 구성을 개략적으로 나타내는 도면.
도 17은 본 발명의 패키지 타입 탄성 표면파 필터의 다른 구성을 개략적으로 나타내는 도면.
도 18의 (a)는 본 발명의 탄성 표면파 필터 소자의 다른 예를 개략적으로 나타내는 도면.
도 18의 (b)는 도 18의 (a)에 있는 탄성 표면파 필터 소자에 대응하는 회로 기판의 표면층을 나타내는 도면.
도 19의 (a)는 본 발명의 탄성 표면파 필터 소자의 다른 예를 개략적으로 나타내는 도면.
도 19의 (b)는 도 19의 (a)에 있는 탄성 표면파 필터 소자를 A-A'로 절단한 면을 나타내는 단면도.
도 19의 (c)는 도 19의 (a)에 있는 탄성 표면파 필터 소자를 B-B'로 절단한 면을 나타내는 단면도.
도 20의 (a)는 본 발명에 따른 모듈 구성예를 개략적으로 나타내는 도면.
도 20의 (b)는 도 20의 (a)를 어느 한 방향에서 본 개략도.
도 21은 본 발명의 탄성 표면파 필터를 통신 장치에 적용한 일예를 나타내는 블록도.
<도면의 주요 부분에 대한 부호의 설명>
101 ; 압전 기판
102 ; 제 1 IDT 전극
103 : 제 2 IDT 전극
104 : 제 3 IDT 전극
105 : 제 1 반사기 전극
106 : 제 2 반사기 전극
107 : 제 1 배선 전극
108 : 제 1 전극 패드
109 : 제 2 배선 전극
110 : 제 2 전극 패드
111 : 제 3 전극 패드
112 : 제 4 전극 패드
113 : 회로 기판
114 : 제 1 회로 기판 배선 전극
115 : 제 2 회로 기판 배선 전극
116 : 제 3 회로 기판 배선 전극
301 : 배선 전극
302 : 전극 패드
303 : 제 1 회로 기판 배선 전극
304 : 제 2 회로 기판 배선 전극
305 : 제 3 회로 기판 배선 전극
401 : 압전 기판
402 : 제 1 IDT 전극
403 : 제 2 IDT 전극
404 : 제 3 IDT 전극
405 : 제 1 반사기 전극
406 : 제 2 반사기 전극
407 : 평형 타입 단자의 한쪽
408 : 평형 타입 단자의 다른쪽
409 : 불평형 타입 단자
410 : 탄성 표면파 공진자
501 : 제 1 배선 전극
502 : 제 1 전극 패드
503 : 제 2 배선 전극
504 : 제 2 전극 패드
505 : 제 3 전극 패드
506 : 제 4 전극 패드
507 : 제 5 전극 패드
508 : 제 6 전극 패드
509 : 회로 기판
510 : 제 1 회로 기판 배선 전극
511 : 제 2 회로 기판 배선 전극
512 : 제 3 회로 기판 배선 전극
513 : 제 4 회로 기판 배선 전극
601 : IDT 전극
602 : 회로 기판 배선 전극
603 : 회로 기판 배선 전극
604 : 기생 성분
701 : 압전 기판
702 : 제 1 IDT 전극
703 : 제 2 IDT 전극
704 : 제 3 IDT 전극
705 : 제 1 반사기 전극
706 : 제 2 반사기 전극
707 : 평형 타입 단자의 한쪽
708 : 평형 타입 단자의 다른쪽
709 : 불평형 타입 단자
801 : 제 1 배선 전극
802 : 제 1 전극 패드
803 : 제 2 배선 전극
804 : 제 2 전극 패드
805 : 제 3 배선 전극
806 : 제 3 전극 패드
807 : 회로 기판
808 : 제 1 회로 기판 배선 전극
809 : 제 2 회로 기판 배선 전극
810 : 제 3 회로 기판 배선 전극
1001 : 커패시턴스 구성요소
(제1 실시예)
이하, 본 발명의 제1 실시예에 따른 탄성 표면파 필터 소자와 탄성 표면파 필터를 첨부 도면을 참조하여 설명한다.
먼저, 상기 언급한 탄성 표면파 필터 소자의 평형 특성의 열화 원인에 대하여 알아본다. 도 9는 도 8의 (a)에서 탄성 표면파 필터의 A-A'를 따라 절단한 면을 나타내는 단면도이다. 이와 같은 탄성 표면파에 대하여, 리튬 탄탈라이트(LiTaO3)와 리튬 니오베이트(LiNbO3) 등으로 형성된 압전 기판이 광범위하게 사용되고 있으며, 이러한 기판의 실효 비유전율(effective relative dielectric constant)은 다음의 수학식 1로 정의된다.
여기에서, ε11 T및 ε33 T는 압전 기판의 비유전율 텐서(relative dielectric constant tensors)이다.
도 9에 도시된 바와 같이, 기판을 매개하여 생기는 기생 성분 Csub과 공간적 기생 성분 Cp 등이 제 1 배선 전극(801)과 제 3 배선 전극(805) 사이에서 발생한다.
압전 기판상의 배선 전극을 이용하여 배선 작업이 행해질 때, 비유전율은 큰 값을 가지며 이에 따라 그 영향도 커지게 된다. 한편, 이들 전극이 서로 이격되어 있다면, 기생 성분에 의한 결합이 감소될 수 있지만, 실제로 탄성 표면파 필터 소자도 반드시 그 크기를 축소하여야 하기 때문에, 이들 전극 사이의 거리를 증가시키는 데는 한계가 있다.
도 10은 이들 기생 성분을 고려한 구성을 나타내고 있다. 도 7의 탄성 표면파 필터에 있는 기생 성분으로서, 입출력 IDT 전극 사이에 커패시턴스 구성요소(1001)가 삽입된 구성을 가정하는 것이 가능하다. 도 11의 (a) 및 도 11의 (b)는 커패시턴스 구성요소의 커패시턴스 값이 도 10에 도시된 구성에서 변화될 때, 900MHz 대역 필터에 관하여 해석을 행한 결과를 나타내고 있다.
도 11의 (a) 및 도 11의 (b)는 평형 특성을 나타내는 지표로서 진폭 평형 특성과 위상 평형 특성을 각각 나타내고 있다.
여기에서, 진폭 평형 특성은 다음과 같다. 즉, 도 7 또는 도 10에 도시된 탄성 표면파 필터 소자의 불평형 타입의 단자(709)로부터의 신호 입력은 평형 타입 단자(707)의 한쪽과 평형 타입 단자(708)의 다른쪽에 평형 신호로서 출력된다. 이 진폭 평형 특성은 평형 타입 단자(707)의 한쪽으로의 신호 출력의 진폭과 평형 타입 단자(708)의 다른쪽으로의 신호 출력의 진폭간의 진폭차를 나타낸다. 이 값이 0 으로 되면, 평형 특성의 열화는 없다고 할 수 있다.
한편, 위상 평형 특성은 평형 타입 단자(707)의 한쪽으로의 신호 출력의 위상과 평형 타입 단자(708)의 다른쪽으로의 신호 출력의 위상간의 위상차가 180°로부터의 편차정도(deviation)를 나타낸다. 이 값이 0 으로 되면, 평형 특성의 왜곡은 없다고 할 수 있다.
도 11의 (a) 및 (b)는 통과 대역에서의 진폭 평형 특성과 위상 평형 특성의 최대값 및 최소값을 각각 나타내고 있다. 도 11의 (a)는 진폭 평형 특성을 나타내고, 도 11의 (b)는 위상 평형 특성을 나타낸다.
도 11의 (a), (b)에 도시된 바와 같이, 커패시턴스값이 증가함에 따라 평형 특성이 열화된다. 즉, 입력과 출력간의 기생 성분에 의한 결합이 커짐에 따라, 평형 특성의 열화도 커진다.
진폭 평형 특성을 ±1dB 이하로 유지하고 위상 평형 특성을 ±10도 이하로 유지할 수 있는 필터를 실현하기 위해서는 입출력간의 기생 성분으로서의 커패시턴스값을 0.10pF 이하로 할 필요가 있다. 즉, 어드미턴스 성분 Y를 고려하면, Y=2πfc 이기 때문에 Y는 0.6[mS] 이하로 설정할 수 있다. 여기서 f는 주파수이고 C는 커패시턴스값이다.
다음으로, 상기 언급된 평형 특성의 열화 원인을 극복할 수 있는 탄성 표면파 필터 소자와 탄성 표면파 필터를 설명한다.
도 1의 (a)는 압전 기판상의 탄성 표면파 필터 소자의 구성을 개략적으로 나타내는 도면이다. 제 1 IDT 전극(102)의 한쪽의 전극 돌출부는 제 1 배선 전극(107)을 통해 제 1 전극 패드(108)에 접속된다.
제 1 IDT 전극(102)의 다른쪽의 전극 돌출부는 제 2 배선 전극(109)을 통해 제 2 전극 패드(110)에 접속된다.
제 2 및 제 3 IDT 전극(103, 104)의 한쪽의 전극 돌출부는 제 3 및 제 4 전극 패드(111, 112)에 실질적으로 직접 접속된다. 제 2 및 제 3 IDT 전극(103, 104)의 다른쪽의 전극 돌출부는 접지되지만, 접지 전극에 관하여는 생략되어 있다.
도 1의 (b)는 상기 언급된 탄성 표면파 필터 소자가 실장되는 회로 기판의표면층을 나타내고 있다. 이 회로 기판(113)에는 제 1, 제 2 및 제 3 회로 기판 배선 전극(114, 115, 116)이 제공된다.
도 1의 (a)에 도시된 탄성 표면파 필터 소자는 회로 기판(113)에 대향하도록 실장된다(도 12 참조). 여기에서, 도 12는 탄성 표면파 필터 소자가 회로 기판(113)에 대향하도록 실장된 탄성 표면파 필터의 확장 사시도이다.
예를 들어, 골드 범프를 이용하는 초음파 열압착에 의한 실장 방법이 이용될 수 있다.
이 때, 제 1 전극 패드(108)는 제 1 회로 기판 배선 전극(114)에 접속되고, 제 2 전극 패드(110)는 제 2 회로 기판 배선 전극(115)에 접속되며, 제 3 및 제 4 전극 패드(111, 112)는 제 3 회로 기판 배선 전극(116)의 2개의 위치에 접속된다.
이 때, 제 3 회로 기판 배선 전극(116)은 도 8의 (a)에 도시된 제 3 배선 전극(805)과 동일한 기능, 즉 제 3 전극 패드(111)와 제 4 전극 패드(112)를 전기적으로 접속시키는 배선 전극으로서의 기능을 수행한다.
제 1, 제 2 및 제 3 회로 기판 배선 전극(114, 115, 116)은 스루홀, 비아홀 또는 회로 기판의 외부 전극들 등에 의하여 단자로서 인출된다.
이 경우, 상기 제 1, 제 2 및 제 3 회로 기판 배선 전극(114, 115, 116)은 각각 평형 타입 출력 단자의 한쪽 OUT1, 평형 타입 출력 단자의 다른쪽 OUT2 및 불평형 타입 입력 단자 IN에 접속되어, 불평형-평형 타입 단자가 제공되는 탄성 표면파 필터가 실현된다.
이러한 구성을 채택함으로써, 제 1 IDT 전극의 제 1 및 제 2 배선 전극(107,109)은 제 2 및 제 3 IDT 전극에 접속된 제 3 회로 기판 배선 전극(116)으로부터 공간적으로 이격되어 배치된다.
이러한 구성에 의하여, 도 8의 (a)에 도시된 구성과 비교하여 입출력단의 결합을 최소값으로 억제하는 것이 가능하며, 탄성 표면파 필터 소자의 평형 특성을 개선할 수 있다.
이에 의하면, 본 발명의 제 1 배선 전극 수단은 도 1의 (a)에 제 1 및 제 2 배선 전극(107, 109)으로 표시된 한쌍의 배선 전극에 대응한다. 또한, 본 발명의 제 2 배선 전극 수단은 도 1의 (b)에 도시된 제 3 회로 기판 배선 전극(116)에 대응한다.
또, 도 2에는 제 1 배선 전극(107)과 제 3 회로 기판 배선 전극(116)이 교차하는 영역이 있으며, 이 부분에서의 기생 성분 Ca는 교차 영역이 평행판 커패시터로서 기능하도록 유사하게 하였다고 가정하면 다음 수학식 2로 표현된다.
Ca = ε0×S/t
여기서, ε0는 자유 공간의 유전율이며, S는 교차 영역이고, t는 전극간 거리이다.
예를 들어, S = 100㎛ × 100㎛, t = 20㎛ 라고 가정하면, 수학식 2로부터 Ca는 4.4[fF] 로 작은 값이 된다.
실제로는, 교차 영역이외의 요소도 고려하여 압전 기판과 회로 기판의 구성을 최적화할 필요가 있지만, 제 1 배선 전극과 제 3 회로 기판 배선 전극이 서로 공간적으로 이격되어 있다면, 종래의 구성과 비교하여 입출력간의 결합을 감소시키는 것이 가능하고, 평형 특성을 개선하는 것과 동일한 효과를 얻을 수 있다.
또한, 탄성 표면파 필터 소자의 압전 기판상의 배선 전극을 제거하고 회로 기판을 다층 기판으로 이용함으로써 배선작업을 행하는 경우, 기판을 포함한 필터 전체의 높이는 조금 증가하기 때문에, 저배화(low-profile implementation)의 관점에서는 결함이 되지만, 평형 특성에 관하여는 작은 값의 비유전율을 갖는 기판이 사용된다면 개선 효과가 있다.
회로 기판의 예에는 알루미늄과 세라믹 유전체 등으로 만들어진 적층 소자가 포함된다. 이들 기판의 비유전율은 대략 10 정도가 된다. 이 경우, Ca는 상기 수학식 2에 따라 0.04[pf]가 되며 평형 특성의 열화가 작다는 것을 도 11로부터 알 수 있다.
따라서, 기생 성분을 0.1 pF 이하로 감소시킨 구성을 실현하기 위한 회로 기판에서 다층 배선작업을 수행하기 위하여, 회로 기판 재료의 비유전율 ε, 배선 전극간의 거리 t 및 배선 전극의 교차 영역 S의 관계가 다음 수학식을 만족하도록 하는 것이 좋다.
ε×S/t ≤ 1.1 ×10-2
그러나, 복수개의 상이한 비유전율을 갖는 재료가 평면간에 존재하는 경우,평면들은 전체로서 상기 수학식 3을 만족할 필요가 있다.
또한, 본 실시예에 따라, 평형측의 배선 전극(107, 109)은 압전 기판(101)상에 형성되고, 불평형측상에 있는 배선 전극들은 회로 기판 배선 전극(116)에 실질적으로 직접 접속된다. 그러나, 본 실시예는 이에 한정되지 않으며, 예컨대, 도 3에 도시된 바와 같이, 불평형측의 제 2 및 제 3 IDT 전극(103, 104)도 배선 전극(301)을 통하여 전극 패드(302)에 접속될 수 있으며, 제 1 및 제 2 전극 패드(108, 110)도 제 1 IDT 전극(102)에 실질적으로 직접 접속될 수 있다.
이 때, 제 1 및 제 2 전극 패드(108, 110)는 회로 기판 배선 전극(303, 304)에 접속된다. 따라서, 회로 기판 배선 전극(303)은 도 8의 (a)에 도시된 제 1 배선 전극(801)과 동일한 기능(배선 전극으로서의 기능)을 수행한다. 또한, 회로 기판 배선 전극(304)은 도 8의 (a)에 도시된 제 2 배선 전극(803)과 동일한 기능(배선 전극으로서의 기능)을 수행한다.
또한, 제 3 전극 패드(302)는 회로 기판 배선 전극(305)에 접속된다. 이 경우, 회로 기판(113)의 표면층에 배치되는 회로 기판 배선 전극(303, 304, 305)은 압전 기판(101)상의 탄성 표면파의 구성에 따라 적절하게 배치된다.
상기의 구성에 있어서도, 제 1 및 제 2 회로 기판상의 제 1 IDT 전극(303, 304)은 제 2 및 제 3 IDT 전극의 배선 전극(301)으로부터 공간적으로 분리되어 배치되는데, 이에 의하여 입출력간의 결합을 감소시키고 탄성 표면파 필터의 평형 특성을 개선하는 것이 가능하게 된다.
본 발명의 제 1 배선 전극 수단은 도 3의 (b)에 제 1 및 제 2 회로 기판 배선 전극(303, 304)으로 표시된 한쌍의 배선 전극에 대응한다. 또, 본 발명의 제 2 배선 전극 수단은 도 3의 (a)에 있는 배선 전극(301)에 대응한다.
본 실시예는 회로 기판에 관하여 설명하고 있지만, 패키지 등을 사용할 수도 있다.
또한, 본 실시예는 제 2 및 제 3 IDT 전극(103, 104)의 한쪽의 전극 돌출부는 제 3 및 제 4 전극 패드(111, 112)에 실질적으로 직접 접속되지만, 본 실시예는 이에 한정되지 않으며, 예컨대, 상기 직접 접속된 구성으로 배선 길이를 단축시킨 구성에서 적어도 전극 돌출부가 최적화된다면 버스 바 전극(bus bar electrode) 등을 통해 접속하는 것도 가능하다.
(제2 실시예)
이하, 본 발명의 제2 실시예에 따른 탄성 표면파 필터 소자와 탄성 표면파 필터를 첨부 도면을 참조하여 설명한다.
도 4에서, 탄성 표면파 필터 소자는 압전 기판(401)상에 제 1, 제 2 및 제 3 IDT 전극(402, 403, 404)과, 제 1 및 제 2 반사기 전극(405, 406)과, IDT 전극 및 반사기 전극으로 형성되는 탄성 표면파 공진자(410)로 구성된다.
제 1 IDT 전극(402)의 한쪽의 전극 돌출부는 평형 타입 단자(407)의 한쪽에 접속되고, 제 1 IDT 전극(402)의 다른쪽의 전극 돌출부는 평형 타입 단자(408)의 다른쪽에 접속된다.
또한, 불평형 타입 단자(409)는 탄성 표면파 공진자(410)를 통해 제 2 IDT 전극(403)의 한쪽의 전극 돌출부와 제 3 IDT 전극(404)의 다른쪽의 전극 돌출부에접속된다.
여기에서, 제 2 IDT 전극(403)의 한쪽의 전극 돌출부(403a)와 제 3 IDT 전극(404)의 다른쪽의 전극 돌출부(404b)는 도 4와 도 5에 도시된 바와 같이 서로 반대 방향으로 배치되어 있다.
이러한 구성을 채택함으로써, 불평형-평형 타입의 단자를 구비한 탄성 표면파 필터 소자를 실현하게 된다.
다음으로, 탄성 표면파 필터 소자가 패키지나 기판상에 페이스 다운 방식으로 실장되는 경우의 구성예를 설명한다. 도 5의 (a)는 압전 기판상의 탄성 표면파 필터 소자의 구성을 개략적으로 나타낸 도면이다.
제 1 IDT 전극(402)의 한쪽의 전극 돌출부는 제 1 배선 전극(501)을 통해 제 1 전극 패드(502)에 접속된다. 제 1 IDT 전극(402)의 다른쪽의 전극 돌출부는 제 2 배선 전극(503)을 통해 제 2 전극 패드(504)에 접속된다.
제 2 IDT 전극(403)의 한쪽의 전극 돌출부는 제 3 전극 패드(505)에 실질적으로 직접 접속된다. 제 3 IDT 전극(404)의 다른쪽의 전극 돌출부는 제 4 전극 패드(506)에 실질적으로 직접 접속된다.
제 2 IDT 전극(403)의 다른쪽의 전극 돌출부와 제 3 IDT 전극(404)의 한쪽의 전극 돌출부는 접지되지만, 접지 전극에 관하여는 생략되어 있다.
또한, 탄성 표면파 공진자(410)의 IDT 전극의 한쪽 및 다른쪽은 제 5 및 제 6 전극 패드(507, 508)에 실질적으로 직접 접속된다.
도 5의 (b)는 상기 언급한 탄성 표면파 필터 소자가 장착되는 회로 기판의표면층을 나타내고 있다. 이 회로 기판(509)에는 제 1, 제 2, 제 3 및 제 4 회로 기판 배선 전극(510, 511, 512, 513)이 제공된다.
도 5의 (a)에 도시된 탄성 표면파 필터 소자는 회로 기판(509)에 대향하도록 실장된다.
예컨대, 골드 범프를 이용하여 초음파 열압착에 의한 실장 방법이 이용될 수 있다. 이 때, 제 1 전극 패드(502)는 제 1 회로 기판 배선 전극(510)에 접속되고, 제 2 전극 패드(504)는 제 2 회로 기판 배선 전극(511)에 접속되며, 제 3 및 제 4 전극 패드(505, 506)는 제 3 회로 기판 배선 전극(512)에 접속된다.
또한, 제 5 전극 패드(507)는 제 4 회로 기판 배선 전극(513)에 접속되며, 제 6 전극 패드(508)는 제 3 회로 기판 배선 전극(512)에 접속된다.
즉, 제 3 회로 기판 배선 전극(512)은 3개의 전극 패드에 접속되어, 탄성 표면파 공진자(410)와 제 2 및 제 3 IDT 전극(403, 404)을 접속시키는 기능을 한다.
또한, 제 1, 제 2 및 제 4 회로 기판 배선 전극(510, 511, 513)은 스루홀, 비아홀 또는 회로 기판의 외부 전극들 등에 의하여 단자로서 인출된다.
이 경우, 제 1, 제 2 및 제 4 회로 기판 배선 전극(510, 511, 513)은 각각 평형 타입 출력 단자의 한쪽 OUT1, 평형 타입 출력 단자의 다른쪽 OUT2 및 불평형 타입 입력 단자 IN에 접속되어, 불평형-평형 타입 단자가 제공된 탄성 표면파 필터를 실현하게 된다.
이러한 구성을 채택함으로써, 제 1 IDT 전극의 제 1 및 제 2 배선 전극(501, 503)은 제 2 및 제 3 IDT 전극에 접속된 제 3 회로 기판 배선 전극(512)으로부터공간적으로 분리되어 배치되기 때문에, 입출력간의 결합을 억제하고 탄성 표면파 필터 소자의 평형 특성을 개선할 수 있다.
본 발명의 탄성 표면파 필터의 실제 측정 결과는 종래 구성의 탄성 표면파 필터와 비교하였고, 그 평형 특성은 1.8GHz 대역 필터를 이용하여 평가되었는데, 본 발명의 구성을 채택함으로써 진폭 및 위상 평형 특성의 편차(최대값과 최소값간의 차)가 대략 25% 정도 개선된 결과가 얻어졌다.
또한, 회로 기판상의 배선 전극과 압전 기판상에 형성된 IDT 전극이 서로 공간적으로 중첩되지 않는 구성을 채택함으로써, 기생 성분을 더 감소시키는 것이 가능하다.
즉, 압전 기판(401)을 도 6의 화살표 A로 표시된 방향에서 봤을 때, 도 6에 도시된 바와 같이, IDT 전극(601)이 회로 기판 배선 전극(602)과 중첩되지 않도록 하는 구성을 채택하는 것이 효과적이다. 회로 기판 배선 전극이 도 6의 파선으로 도시된 영역(603)상에 제공된다면, 기생 성분(604)이 IDT 전극과 상기 영역(603) 사이에서 발생하여 전기적 특성의 열화 원인이 될 수 있다.
상기 실시예는 본 발명의 제 1 및 제 2 배선 전극 중 한쪽이 압전 기판상에 제공되고 다른쪽이 회로 기판상에 제공되는 경우에 대하여 주로 설명하였다.
그러나, 본 실시예는 여기에 한정되지 않으며, (1) 제 1 및 제 2 배선 전극 중 한쪽이 압전 기판상에 형성되고, 다른쪽의 배선 전극은 압전 기판이 실장되는 회로 기판의 내층 전극이 되는 방식(도 13 참조), 또는 (2) 제 1 및 제 2 배선 전극 중 한쪽은 압전 기판이 실장되는 회로 기판상에 형성되고 다른쪽의 배선 전극이회로 기판의 내층 전극이 되는 방식(도시 생략)으로 구성될 수도 있다.
여기에서, 도 13은 제 1 구성예의 확대 사시도로서, 도 12의 경우와는 달리, 본 발명의 제 2 배선 전극에 대응하는 배선 전극이 회로 기판의 내층 평면상에 내층 전극(1301)으로서 형성된다. 이 내층 전극(1301)은 비아홀(1302)을 통해 제 3 및 제 4 전극 패드(111, 112)에 접속된다. 한편, 단자 전극(1303a, 1303b)은 회로 기판 표면층 전극(114, 115)에 전기적으로 접속된다. 도 13에 도시된 본 발명의 제 1 배선 전극 수단에 대응하는 제 1 및 제 2 배선 전극(107, 109)은 압전 기판을 대신하여 회로 기판 표면층 전극으로서 구성될 수 있다. 또한, 도 13을 이용하여 설명한 상기 구성은 본 발명의 제 1 배선 전극 수단과 제 2 배선 전극 수단이 표면층 전극과 내층 전극 사이에서 연관성을 가지는 경우를 나타내고 있지만, 이와 반대로, 본 발명의 제 1 배선 전극 수단이 내층 전극이고, 본 발명의 제 2 배선 전극 수단이 표면층 전극인 구성을 채택하는 것도 가능하다.
도 14는 도 13의 구성예를 개략적으로 나타내는 도면이다. 도 14에 있어서, 압전 기판(101)과 회로 기판(113)은 편의상 투명한 것처럼 도시되어 있다. 또한, 도면에서 사선으로 표시한 영역은 탄성 표면파 필터 전극의 위치를 도식적으로 나타낸다.
또, 도 5의 (a)를 이용하여, 상기 실시예는 제 3 전극 패드(505)가 제 2 IDT 전극(403)의 한쪽의 전극 돌출부(403a)에 접속되고, 제 4 전극 패드(506)가 제 3 IDT 전극(404)의 한쪽의 전극 돌출부(404b)에 접속되며, 전극 돌출부(404b)는 전극 돌출부(403a)와 반대 방향으로 제공되는 경우를 설명하였다.
그러나, 본 실시예는 이에 한정되지 않으며, 예를 들어 도 15의 (a)에 도시된 바와 같이 탄성 표면파 필터 소자에 있어서, 본 발명의 제 2 배선 전극 수단(3011)의 일단(1501a)이 제 2 IDT 전극(103)의 하나의 전극 돌출부(103a)에 접속되고, 제 2 배선 전극 수단(3011)의 타단(1501b)은 제 3 IDT 전극(104)의 다른 전극 돌출부(104b)에 접속되며, 전극 돌출부(104b)는 전극 돌출부(103a)와 반대 방향이 된다.
이 경우 상기 실시예의 효과와 동일한 효과를 얻을 수 있다. 도 15의 (a)는 도 3의 (a)에 도시된 실시예에 따른 탄성 표면파 필터 소자의 변경 실시예의 구성을 개략적으로 나타내는 도면이다. 도 15의 (b)는 도 15의 (a)에 도시된 변경 실시예에 대응하는 회로 기판의 표면층을 나타낸다.
또한, 상기 실시예는 압전 기판과 회로 기판을 갖는 구성에 대하여 주로 설명하였지만, 본 실시예는 이에 한정되지 않으며, 탄성 표면파 필터는 예컨대, 압전 기판과 패키지로 구성될 수도 있다. 이 경우, 예컨대, 도 16과 도 17에 도시된 바와 같이, 세라믹 패키지(1601, 1701)의 하부가 회로 기판(1602, 1702)으로서도 기능하는 구성을 채택하는 것이 가능하다. 도 16에 있어서, 참조 부호 1603과 1604는 외부 단자를 나타낸다. 도 17의 구성은 도 16의 구성과 비교하여, 내층 전극(116)과 외부 단자(1704)(바닥면 전극)가 비아홀(1703)을 통해 전기적으로 접속되어 있다는 점이 다르다.
여기에서, 도 16 및 도 17은 탄성 표면파 필터가 도 14에서와 같이 투명한 것처럼 압전 기판과 패키지로 구성되는 예를 개략적으로 나타내는 도면이다. 상기도면들에서의 음영 영역은 탄성 표면파 필터의 전극의 위치를 개략적으로 나타낸다.
상기 실시예는 본 발명의 제 1 배선 전극 수단과 제 2 배선 전극 수단이 상이한 평면상에 배치되는데, 이러한 상이한 평면의 특정의 예로서 본 실시예는 압전 기판과 회로 기판이 사용되는 경우(예컨대, 도 1, 도 3, 도 5 및 도 15)와 회로 기판의 표면층 평면과 내층 평면이 사용되는 경우 등의 탄성 표면파 필터 소자와 탄성 표면파 필터의 예를 설명하였다.
그러나, 본 실시예는 이러한 경우들에 한정되지 않으며, 예를 들어, 도 18 및 도 19에 도시된 바와 같이, 본 발명의 제 1 및 제 2 배선 전극[도 18의 (a) 내지 도 19의 (c)에서의 107, 109]중 하나의 배선 전극이 압전 기판[도 18의 (b)에서의 113]상에 제공되고, 다른 하나의 배선 전극[도 19의 (c)에서의 1901]이 압전 기판의 주 평면상에 형성된 보호막[도 19의 (c)에서의 1902]상에 제공되는 탄성 표면파 필터 소자를 이용하여 상기 기술된 것과 같은 동일한 효과를 얻는 것이 가능하다.
그런데, 도 19의 (b)와 도 19의 (c)에 도시된 바와 같이, 배선 전극(1901)은 비아홀(1905)을 통해 전극(1903, 1904)에 전기적으로 접속된다. 또한, 전극 패드(108)는 비아홀(1906)을 통해 배선 전극(107)에 전기적으로 접속된다.
특히, 보호막에 대하여 실리콘 옥사이드 또는 실리콘 이트라이드와 같은 유전체 박막을 이용함으로써 온도 특성의 효과뿐만이 아니라 IDT 전극의 부동화 효과를 얻을 수 있다.
또한, 전극 패드의 접속은 비아홀에 한정되지 않으며 전기적 접속을 허용하는 것이면 어떠한 구성도 가능하다.
또한, 본 발명의 제1 실시예 및 제2 실시예에 있어서, 압전 기판의 유효한 비유전율이 커질수록, 효과도 커지며, LiTaO3, LiNbO3 등과 같은 실효 비유전율이 40 이상인 압전 기판이면 충분한 효과를 얻을 수 있다.
또한, 본 발명의 제1, 제2 실시예는 3전극 길이방향 결합 모드 필터의 경우를 설명하였지만, 2전극, 4전극 또는 5전극 길이방향 결합 모드 필터도 입력측과 출력측간의 결합이 본 발명의 실시예들과 같이 작아지게 되면 평형 특성과 관련하여 유사한 효과를 달성할 수 있다. 또한, 다중 전극 길이방향 결합 모드 탄성 표면파 필터뿐만이 아니라 탄성 표면파 공진자를 이용하는 사다리형 또는 대칭 격자형 필터 구성도 이러한 필터의 구성이 입력측과 출력측간의 결합을 감소시키는 구성이라면 평형 특성과 관련하여 유사한 효과를 달성할 수 있다.
또한, 본 실시예는 1단의 탄성 표면파 필터 소자를 설명하였지만, 다단으로 종속결합된 복수개의 탄성 표면파 필터 소자를 갖는 구성을 채택하는 것도 가능하다.
또한, IDT 전극의 수가 증가하는 경우, 압전 기판상의 배선도 더 복잡하게 되고 배선 전극간의 기생 성분도 증가하게 되므로, 본 발명의 평형 특성의 개선 효과는 크다고 기대할 수 있다.
또한, 제1 및 제2 실시예는 평형-불평형 타입의 탄성 표면파 필터 소자와 평형-불평형 타입의 탄성 표면파 필터를 설명하였지만, 평형-평형 타입의 탄성 표면파 필터 등도 그 구성이 입력측과 출력측간의 결합을 감소시키는 것이라면 평형 특성과 관련하여 유사한 효과를 얻는 것이 가능하다.
또한, 제1 및 제2 실시예는 입력측에 대하여는 불평형 타입이고 출력측에 대하여는 평형 타입이지만, 그 반대의 경우도 동일한 효과를 얻을 수 있다.
또한, 도 20의 (a) 및 (b)에 도시된 바와 같이, 본 발명의 탄성 표면파 필터 소자(2002)와 반도체 IC(2003)를 실장용 기판(2001)상에 모듈로서 실장함으로써 장치 전체를 소형화함과 아울러 평형 특성에 의한 감도의 열화를 감소시키는 것이 가능하게 된다. 도 20의 (a)는 모듈의 평면도이고 도 20의 (b)는 그 구성예를 도 14에서와 같이 투명한 것처럼 나타내는 개략도이다. 도면에서의 음영 부분은 탄성 표면파 필터의 전극들의 위치를 개략적으로 나타낸다.
또한, 상기 모듈은 반도체 소자가 저잡음 증폭기를 구비하는 것으로서 구성되는 것이 가능하다. 또한, 반도체 소자는 믹서로 구성될 수 있다.
또한, 상기 실시예는 평형 타입의 반도체 소자에 대하여 기술하였지만, 불평형-평형 타입의 탄성 표면파 필터에, GaAs(Gallium Arsenide) 스위치 또는 PIN 다이오드를 이용한 스위치와 같은 불평형-평형 타입의 장치를 결합하는 것도 가능하다.
또한, 본 발명의 탄성 표면파 필터 소자 또는 탄성 표면파 필터를 도 21에 도시된 것과 같이 평형 타입의 고주파 회로가 제공된 통신 장치 등에 적용하는 것도 가능하다. 이에 의하여, 전송 필터 또는 수신 필터의 평형 특성의 열화에 의한 감도의 열화를 억제하여 고성능의 이동 통신 장치를 실현하는 것이 가능하게 된다.
상기 평형 타입의 고주파 회로가 제공된 통신 장치의 구성 및 동작을 도 21을 참조하여 이하 설명한다. 여기에서, 도 21은 본 발명의 평형 타입 장치를 이용하여 평형 타입의 고주파 회로(2701)를 나타내는 블록도이다.
도 21에서, 전송 회로(2711)로부터 출력되는 전송 신호는 전송 증폭기(2702), 전송 필터(2703) 및 스위치(2704)를 통해 안테나(2705)로부터 전송된다.
또한, 안테나(2705)로부터 수신되는 수신 신호는 스위치(2704), 수신 필터(2706) 및 수신 증폭기(2707)를 통해 수신 회로(2712)에 입력된다.
여기에서, 전송 증폭기(2702)는 평형 타입으로 이루어지며, 스위치(2704)는 불평형 타입으로 이루어지므로, 전송 필터(2703)는 불평형-평형 타입의 입출력 단자를 갖는 구성이 된다. 또한, 수신 증폭기(2707)는 평형 타입으로 이루어지고, 스위치(2704)는 평형 타입으로 이루어지므로, 수신 필터(2706)는 불평형-평형 타입의 입출력 단자를 갖는 구성이 된다.
본 발명의 탄성 표면파 필터를 전송 필터(2703) 또는 수신 필터(2706)에 적용함으로써, 평형 특성의 열화에 의한 전송중의 변조 정밀성의 열화를 억제하는 것이 가능하게 된다. 또한, 이에 의하여, 평형 특성의 열화에 의한 수신중의 감도의 열화를 억제하여 고성능의 평형 타입의 고주파 회로를 실현하는 것이 가능하게 된다.
또한, 상기 언급된 모듈 구성으로 전송 필터(2703)와 전송 증폭기(2702) 또는 수신 필터(2706)와 수신 증폭기(2707)를 채택하는 것도 가능하다.
또한, 상기 언급된 모듈 구성으로 스위치 소자와 수신 필터 또는 스위치 소자와 전송 필터를 채택하는 것도 가능하다.
상기 설명으로부터 본 발명이 만족할만한 평형 특성의 이점을 가진다는 것을 명백하게 알 수 있다.

Claims (28)

  1. 압전 기판과;
    상기 압전 기판상에 형성된 복수개의 인터디지털 변환기(IDT: Inter-Digital Transducer) 전극을 구비하며,
    상기 복수개의 IDT 전극중 적어도 하나의 전극은 평형 타입의 단자에 접속되고, 상기 복수개의 IDT 전극중 나머지 다른 전극은 평형 타입 단자 또는 불평형 타입 단자에 접속되며,
    상기 복수개의 IDT 전극중 적어도 하나의 IDT 전극에 접속되는 제 1 배선 전극 수단과, 상기 복수개의 IDT 전극중 나머지 다른 전극에 접속되는 제 2 배선 전극 수단을 구비하고, 상기 제 1 배선 전극과 제 2 배선 전극은 서로 상이한 평면상에 배치되는 것을 특징으로 하는 탄성 표면파 필터 소자.
  2. 제 1항에 있어서,
    상기 제 1 및 제 2 배선 전극 수단중 하나의 전극 수단은 상기 압전 기판상에 배치되고, 상기 제 1 및 제 2 배선 전극 수단중 다른 전극 수단은 상기 압전 기판이 실장되는 회로 기판상에 배치되는 것을 특징으로 하는 탄성 표면파 필터 소자.
  3. 제 1항에 있어서,
    (1) 상기 제 1 및 제 2 배선 전극 수단중 하나의 전극 수단은 상기 압전 기판상에 형성되고, 상기 제 1 및 제 2 배선 전극 수단중 다른 전극 수단은 상기 압전 기판이 실장되는 회로 기판의 내층 전극이 되며, (2) 상기 제 1 및 제 2 배선 전극 수단중 하나의 전극 수단은 상기 압전 기판이 실장되는 회로 기판상에 형성되고, 상기 제 1 및 제 2 배선 전극 수단중 다른 전극 수단은 상기 회로 기판의 내층 전극이 되는 것을 특징으로 하는 탄성 표면파 필터 소자.
  4. 제 1항에 있어서,
    상기 제 1 및 제 2 배선 전극 수단중 하나의 전극 수단은 상기 압전 기판상에 배치되고, 상기 제 1 및 제 2 배선 전극 수단중 다른 전극 수단은 상기 압전 기판상에 형성된 보호막상에 배치되는 것을 특징으로 하는 탄성 표면파 필터 소자.
  5. 제 4항에 있어서,
    상기 보호막은 유전체 박막인 것을 특징으로 하는 탄성 표면파 필터 소자.
  6. 제 1항에 있어서,
    상기 탄성 표면파 필터 소자는 길이방향 결합 모드 탄성 표면파 필터 소자이고, 탄성 표면파의 진행 방향에 제 1, 제 2 및 제 3 IDT 전극과 적어도 2개의 반사기 전극이 배치되며,
    상기 제 2 및 제 3 IDT 전극은 상기 제 1 IDT 전극의 양측에 배치되는 것을특징으로 하는 탄성 표면파 필터 소자.
  7. 제 6항에 있어서,
    상기 압전 기판상에 제공되는 제 1 및 제 2 전극 패드와;
    상기 압전 기판상에 제공되며 상기 제 2 IDT 전극에 실질적으로 직접 접속되는 제 3 전극 패드와;
    상기 압전 기판상에 제공되며 상기 제 3 IDT 전극에 실질적으로 직접 접속되는 제 4 전극 패드를 추가로 구비하고,
    (1) 상기 제 1 배선 전극 수단은 상기 압전 기판상에 한쌍의 배선 전극으로 제공되고, (2) 상기 제 1 IDT 전극은 평형 타입이며, 상기 한쌍의 배선 전극의 각각의 배선 전극을 통하여 상기 제 1 및 제 2 전극 패드에 접속되고,
    상기 제 2 배선 전극 수단은 상기 회로 기판상에 제공되며,
    상기 탄성 표면파 필터 소자는 상기 회로 기판상에 실장되고, 상기 제 3 및 제 4 전극 패드는 상기 제 2 배선 전극 수단에 접속되는 것을 특징으로 하는 탄성 표면파 필터 소자.
  8. 제 6항에 있어서,
    상기 압전 기판상에 제공되는 상기 제 1 IDT 전극에 실질적으로 직접 접속되는 제 1 및 제 2 전극 패드와;
    상기 압전 기판상에 제공되는 제 3 전극 패드를 추가로 구비하고,
    (1) 상기 제 2 배선 전극 수단은 상기 압전 기판상에 배치되고, (2) 상기 제 2 및 제 3 IDT 전극은 불평형 타입이며, 상기 제 2 배선 전극 수단을 통하여 상기 제 3 전극 패드에 접속되고,
    상기 제 1 배선 전극 수단은 상기 회로 기판상에 배치되며,
    상기 탄성 표면파 필터 소자는 상기 회로 기판상에 실장되고, 상기 제 1 및 제 2 전극 패드는 상기 제 1 배선 전극 수단에 접속되는 것을 특징으로 하는 탄성 표면파 필터 소자.
  9. 제 7항에 있어서,
    상기 제 3 전극 패드는 상기 제 2 IDT 전극의 한쪽의 전극 돌출부에 접속되고, 상기 제 4 전극 패드는 상기 제 3 IDT 전극의 다른쪽의 전극 돌출부에 접속되며,
    상기 제 3 IDT 전극의 다른 전극 돌출부는 상기 제 2 IDT 전극의 하나의 전극 돌출부로부터 반대 방향으로 배치되는 것을 특징으로 하는 탄성 표면파 필터 소자.
  10. 제 8항에 있어서,
    상기 제 2 배선 전극 수단은 상기 제 2 IDT 전극의 한쪽의 전극 돌출부와 상기 제 3 IDT 전극의 다른쪽의 전극 돌출부에 접속되고,
    상기 제 3 IDT 전극의 다른쪽의 전극 돌출부는 상기 제 2 IDT 전극의 한쪽의전극 돌출부로부터 반대 방향으로 배치되는 것을 특징으로 하는 탄성 표면파 필터 소자.
  11. 제 1항에 있어서,
    상기 탄성 표면파 필터 소자는 상기 제 1 IDT 전극의 양측에 배치되는 2개의 반사기 전극으로 이루어진 탄성 표면파 공진자와 제 1 IDT 전극이 사다리형 또는 대칭 격자형으로 접속되는 방식으로 구성되는 것을 특징으로 하는 탄성 표면파 필터 소자.
  12. 제 1항 내지 제 11항 중 어느 한 항에 기재된 탄성 표면파 필터 소자와;
    상기 탄성 표면파 필터 소자가 실장되는 회로 기판을 구비하는 것을 특징으로 하는 탄성 표면파 필터.
  13. 제 12항에 있어서,
    상기 회로 기판은 세라믹 패키지로 구성되는 것을 특징으로 하는 탄성 표면파 필터.
  14. 제 12항에 있어서,
    상기 회로 기판은 유전재료로 만들어진 적층 소자이고,
    상기 적층 소자상에 상기 탄성 표면파 필터 소자가 실장되며,
    상기 적층 소자의 최상면상 또는 상기 적층 소자의 내층에 상기 배선 전극 수단이 배치되는 것을 특징으로 하는 탄성 표면파 필터.
  15. 제 12항에 있어서,
    상기 회로 기판상에 형성되는 상기 IDT 전극과 배선 전극 수단은 서로 공간적으로 중첩되지 않도록 배치되는 것을 특징으로 하는 탄성 표면파 필터.
  16. 제 12항에 있어서,
    상기 실장은 페이스 다운 실장인 것을 특징으로 하는 탄성 표면파 필터.
  17. 제 1항에 있어서,
    상기 상이한 평면간에 자유 공간이 있는 것을 특징으로 하는 탄성 표면파 필터 소자.
  18. 제 1항에 있어서,
    상기 상이한 평면간의 비유전율을 ε라고 하고, 상기 상이한 평면상에 형성되는 제 1 배선 전극 수단과 제 2 배선 전극 수단 사이의 거리를 t 라 하며, 상기 제 1 및 제 2 배선 전극 수단에 의하여 형성되는 교차 영역을 S라 하면,
    ε×S/t ≤ 1.1 ×10-2
    를 만족하는 것을 특징으로 하는 탄성 표면파 필터 소자.
  19. 제 1항에 있어서,
    상기 압전 기판은 그 실효 비유전율이 40 이상인 것을 특징으로 하는 탄성 표면파 필터 소자.
  20. 제 19항에 있어서,
    상기 압전 기판의 재료는 리튬 탄탈라이트와 리튬 니오베이트로부터 선택되는 것을 특징으로 하는 탄성 표면파 필터 소자.
  21. 제 1항에 있어서,
    상기 탄성 표면파 필터 소자는 상기 제 1 배선 전극 수단과 제 2 배선 전극 사이의 기생 성분의 어드미턴스값이 0.6 mS 이하가 되도록 구성되는 것을 특징으로 하는 탄성 표면파 필터 소자.
  22. 제 1항 내지 제 11항 및 제 17항 내지 제 21항 중 어느 한 항에 기재된 탄성 표면파 필터 소자와;
    소정의 반도체 소자와;
    상기 탄성 표면파 필터 소자와 상기 반도체 소자가 실장되는 기판을 구비하는 것을 특징으로 하는 모듈.
  23. 제 22항에 있어서,
    상기 기판은 적층된 유전층으로 이루어지는 적층 소자인 것을 특징으로 하는 모듈.
  24. 제 22항에 있어서,
    상기 반도체 소자는 저잡음 증폭기인 것을 특징으로 하는 모듈.
  25. 제 24항에 있어서,
    상기 저잡음 증폭기는 평형 타입인 것을 특징으로 하는 모듈.
  26. 제 24항에 있어서,
    상기 반도체 소자는 스위치 소자 또는 믹서인 것을 특징으로 하는 모듈.
  27. (1) 압전 기판과, (2) 상기 압전 기판상에 형성되는 복수개의 인터디지털 변환기(IDT) 전극이 제공되는 탄성 표면파 필터 소자와;
    상기 탄성 표면파 필터 소자가 실장되는 회로 기판과;
    상기 복수개의 IDT 전극중 적어도 하나의 전극을 상기 회로 기판상에 배치되는 평형 타입의 단자에 접속하는 제 1 배선 전극 수단과;
    상기 복수개의 IDT 전극중 다른 나머지 전극을 상기 회로 기판상에 배치되는평형 타입의 단자 또는 불평형 타입의 단자에 접속하는 제 2 배선 전극 수단을 구비하며,
    상기 제 1 배선 전극 수단과 상기 제 2 배선 전극 수단은 상이한 평면상에 배치되는 것을 특징으로 하는 통신 장치.
  28. 안테나와;
    상기 안테나에 접속되는 스위치 수단과;
    상기 스위치 수단과 전송 회로 사이에 제공되는 전송 필터와;
    상기 스위치 수단과 수신 회로 사이에 제공되는 수신 필터를 구비하며,
    상기 전송 필터 및/또는 수신 필터는 제 1항 내지 제 11항, 제 17항 내지 제 21항 및 제 27항 중 어느 한 항에 기재된 탄성 표면파 필터 소자를 포함하는 것을 특징으로 하는 통신 장치.
KR1020020066042A 2001-10-29 2002-10-29 탄성 표면파 필터 소자, 탄성 표면파 필터 및 이를이용하는 통신 장치 KR100865613B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001330435 2001-10-29
JPJP-P-2001-00330435 2001-10-29

Publications (2)

Publication Number Publication Date
KR20030035991A true KR20030035991A (ko) 2003-05-09
KR100865613B1 KR100865613B1 (ko) 2008-10-27

Family

ID=19146156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020066042A KR100865613B1 (ko) 2001-10-29 2002-10-29 탄성 표면파 필터 소자, 탄성 표면파 필터 및 이를이용하는 통신 장치

Country Status (6)

Country Link
US (3) US6930570B2 (ko)
EP (1) EP1315297A3 (ko)
JP (2) JP2008306773A (ko)
KR (1) KR100865613B1 (ko)
CN (1) CN1265666C (ko)
TW (1) TWI315607B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1475890A1 (en) * 2002-02-12 2004-11-10 Matsushita Electric Industrial Co., Ltd. Elastic surface wave apparatus
JP4222197B2 (ja) * 2003-02-24 2009-02-12 株式会社村田製作所 弾性表面波フィルタ、通信機
JP2005203889A (ja) * 2004-01-13 2005-07-28 Fujitsu Media Device Kk 弾性表面波デバイス
JP4548418B2 (ja) * 2004-04-16 2010-09-22 エプソントヨコム株式会社 平衡型弾性表面波フィルタ
CN1965477B (zh) * 2004-06-30 2011-08-31 株式会社村田制作所 平衡声波滤波器及声波滤波器件
US7486159B2 (en) 2004-07-23 2009-02-03 Murata Manufacturing Co., Ltd. Surface acoustic wave device
US7446629B2 (en) * 2004-08-04 2008-11-04 Matsushita Electric Industrial Co., Ltd. Antenna duplexer, and RF module and communication apparatus using the same
US7059196B1 (en) * 2004-11-22 2006-06-13 Honeywell International Inc. Disposable wireless pressure sensor
DE112006002957B4 (de) * 2005-11-14 2010-12-16 Murata Manufacturing Co. Ltd., Nagaokakyo-shi Verfahren zum Herstellen eines Oberflächenwellenbauelements und Oberflächenwellenbauelement
CN101361267B (zh) * 2006-01-18 2011-09-14 株式会社村田制作所 弹性表面波装置和弹性边界波装置
JP4868064B2 (ja) * 2007-05-29 2012-02-01 株式会社村田製作所 弾性波分波器
KR20100130602A (ko) * 2008-03-14 2010-12-13 파나소닉 주식회사 탄성파 필터 및 이를 이용한 듀플렉서 및 전자 기기
WO2010029657A1 (ja) 2008-09-09 2010-03-18 株式会社村田製作所 弾性波装置
JP5814498B2 (ja) * 2008-12-25 2015-11-17 サムソン エレクトロ−メカニックス カンパニーリミテッド． 高周波モジュール
KR101052721B1 (ko) * 2009-05-12 2011-07-29 전자부품연구원 초광대역 필터 구조물 및 이를 구비한 인쇄 회로 기판
JP5418091B2 (ja) * 2009-09-11 2014-02-19 パナソニック株式会社 弾性波フィルタ装置及びこれを用いたデュプレクサ及び電子機器
JP5325729B2 (ja) * 2009-09-28 2013-10-23 太陽誘電株式会社 弾性波フィルタ
US9099981B2 (en) * 2010-01-20 2015-08-04 Skyworks Panasonic Filter Solutions Japan Co., Ltd. Acoustic wave device having an inorganic insulator and an organic insulator
JP5333403B2 (ja) 2010-10-12 2013-11-06 株式会社村田製作所 弾性表面波フィルタ装置
JP5833102B2 (ja) * 2011-03-28 2015-12-16 京セラ株式会社 弾性波素子およびそれを用いた弾性波装置
US9647635B2 (en) * 2014-04-08 2017-05-09 Skyworks Filter Solutions Japan Co., Ltd. Elastic wave resonators, and elastic wave filters, antenna duplexers, modules and communication devices using same
US9634639B2 (en) * 2015-09-10 2017-04-25 Harris Corporation Tunable electronic circuit which converts balanced signals to unbalanced signals
WO2018151146A1 (ja) 2017-02-16 2018-08-23 株式会社弾性波デバイスラボ 弾性波素子およびその製造方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03272215A (ja) * 1990-03-22 1991-12-03 Hitachi Ltd 弾性表面波回路装置の実装構造
US5215546A (en) * 1990-09-04 1993-06-01 Motorola, Inc. Method and apparatus for SAW device passivation
US5265267A (en) * 1991-08-29 1993-11-23 Motorola, Inc. Integrated circuit including a surface acoustic wave transformer and a balanced mixer
JPH05235689A (ja) * 1992-02-25 1993-09-10 Soshin Denki Kk 高周波デバイス
JPH05235684A (ja) * 1992-02-25 1993-09-10 Tdk Corp 多電極型弾性表面波装置
JP3254779B2 (ja) * 1993-01-05 2002-02-12 株式会社村田製作所 多電極形弾性表面波装置
US5459368A (en) * 1993-08-06 1995-10-17 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device mounted module
JP3113153B2 (ja) 1994-07-26 2000-11-27 株式会社東芝 多層配線構造の半導体装置
JP3244386B2 (ja) * 1994-08-23 2002-01-07 松下電器産業株式会社 弾性表面波装置
JPH0865094A (ja) * 1994-08-25 1996-03-08 Toshiba Corp 弾性表面波フィルタ装置
JP3407459B2 (ja) * 1995-03-23 2003-05-19 株式会社村田製作所 表面波共振子フィルタ
JPH09153758A (ja) * 1995-09-29 1997-06-10 Toshiba Corp 弾性表面波デバイス
JP3227645B2 (ja) * 1996-09-17 2001-11-12 株式会社村田製作所 弾性表面波装置
JPH10290176A (ja) 1997-04-11 1998-10-27 Sony Corp アンテナ共用装置
JP3982876B2 (ja) * 1997-06-30 2007-09-26 沖電気工業株式会社 弾性表面波装置
JPH1197968A (ja) * 1997-09-19 1999-04-09 Daishinku:Kk チップ型弾性表面波デバイス
JP3869919B2 (ja) * 1997-11-05 2007-01-17 Ｔｄｋ株式会社 弾性表面波装置
JP3315644B2 (ja) 1998-05-14 2002-08-19 富士通株式会社 弾性表面波素子
DE69938989D1 (de) * 1998-05-29 2008-08-14 Fujitsu Ltd Akustisches Oberflächenwellenfilter mit verbesserter Unterdrückung ausserhalb eines Durchlassbereichs
JP2000049561A (ja) * 1998-07-24 2000-02-18 Toyo Commun Equip Co Ltd 圧電振動子の構造及びその製造方法
JP2000049567A (ja) * 1998-07-31 2000-02-18 Kyocera Corp 弾性表面波フィルタ
JP2000077969A (ja) * 1998-08-31 2000-03-14 Kyocera Corp 弾性表面波装置
JP2000138553A (ja) * 1998-10-30 2000-05-16 Kyocera Corp 弾性表面波フィルタ及びその製造方法
JP3716123B2 (ja) * 1999-01-29 2005-11-16 京セラ株式会社 弾性表面波装置
JP3814438B2 (ja) * 1999-03-04 2006-08-30 京セラ株式会社 弾性表面波装置
JP3317274B2 (ja) * 1999-05-26 2002-08-26 株式会社村田製作所 弾性表面波装置及び弾性表面波装置の製造方法
JP2000341085A (ja) * 1999-05-27 2000-12-08 Toyo Commun Equip Co Ltd 平衡型横結合二重モードフィルタ
JP3403669B2 (ja) * 1999-06-04 2003-05-06 富士通株式会社 アンテナ分波器
JP2001102957A (ja) * 1999-09-28 2001-04-13 Murata Mfg Co Ltd 複合高周波部品及びそれを用いた移動体通信装置
JP2001189417A (ja) * 1999-12-28 2001-07-10 New Japan Radio Co Ltd 半導体モジュールパッケージ
JP2001244787A (ja) 2000-03-02 2001-09-07 Toshiba Corp 弾性表面波装置及びその製造方法
JP2001292050A (ja) * 2000-04-10 2001-10-19 Matsushita Electric Ind Co Ltd 弾性表面波フィルタ
JP3375936B2 (ja) * 2000-05-10 2003-02-10 富士通株式会社 分波器デバイス
JP4524864B2 (ja) * 2000-06-08 2010-08-18 パナソニック株式会社 複数周波用アンテナ共用器
JP3391347B2 (ja) * 2000-06-26 2003-03-31 株式会社村田製作所 縦結合共振子型弾性表面波フィルタ
CN1543298A (zh) * 2000-06-27 2004-11-03 ���µ�����ҵ��ʽ���� 陶瓷叠层器件
JP3729081B2 (ja) * 2000-06-27 2005-12-21 株式会社村田製作所 弾性表面波装置
JP2002141771A (ja) * 2000-08-21 2002-05-17 Murata Mfg Co Ltd 弾性表面波フィルタ装置

Also Published As

Publication number Publication date
US6930570B2 (en) 2005-08-16
US7579931B2 (en) 2009-08-25
US20030107454A1 (en) 2003-06-12
EP1315297A3 (en) 2010-02-17
EP1315297A2 (en) 2003-05-28
JP2011130513A (ja) 2011-06-30
KR100865613B1 (ko) 2008-10-27
JP2008306773A (ja) 2008-12-18
US20050255824A1 (en) 2005-11-17
CN1418031A (zh) 2003-05-14
US20050237133A1 (en) 2005-10-27
TWI315607B (en) 2009-10-01
TW200300308A (en) 2003-05-16
US7075391B2 (en) 2006-07-11
CN1265666C (zh) 2006-07-19

Similar Documents

Publication Publication Date Title
KR100865613B1 (ko) 탄성 표면파 필터 소자, 탄성 표면파 필터 및 이를이용하는 통신 장치
US7283016B2 (en) Balanced acoustic wave filter and acoustic wave filter
US10396757B2 (en) Acoustic wave device
KR100500644B1 (ko) 탄성 표면파 분파기 및 그것을 구비한 통신 장치
US7046102B2 (en) Surface acoustic wave filter, balanced type circuit, and communication apparatus
US20040080385A1 (en) Surface acoustic wave apparatus and communication apparatus
US7190242B2 (en) Surface acoustic wave filter and communication unit
US20230006708A1 (en) Radio frequency module and communication device
JPWO2019107280A1 (ja) 弾性波フィルタ、分波器および通信装置
US20230170862A1 (en) Radio-frequency module and communication device
JP2009206688A (ja) バランスフィルタ
JP4251476B2 (ja) 弾性表面波フィルタ素子
JP3867733B2 (ja) 弾性表面波分波器
EP1475890A1 (en) Elastic surface wave apparatus
CN114614852B (zh) 高频模块以及通信装置
JP6940085B1 (ja) 弾性波デバイス
JP4353187B2 (ja) 弾性表面波分波器
JP5142302B2 (ja) バランスフィルタ
US6940369B2 (en) Surface acoustic wave device having excellent balancing characteristics between balanced terminals and a communication device using the same
CN115940871A (zh) 弹性波装置芯片、弹性波装置及包含所述弹性波装置芯片或所述弹性波装置的模块
JP7370542B2 (ja) 弾性波デバイス
US20230164906A1 (en) Radio-frequency module and communication device
CN114257210A (zh) 弹性波装置
KR20220104922A (ko) 필터 및 멀티플렉서
CN115882810A (zh) 包含弹性波装置的模块

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141002

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151007

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171013

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181011

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191010

Year of fee payment: 12