KR20030005024A - 고주파 회로 및 그 제조 방법, 무선 단말 장치, 무선기지국 장치, 무선 계측 장치 및 레이더 장치 - Google Patents

고주파 회로 및 그 제조 방법, 무선 단말 장치, 무선기지국 장치, 무선 계측 장치 및 레이더 장치 Download PDF

Info

Publication number
KR20030005024A
KR20030005024A KR1020020038543A KR20020038543A KR20030005024A KR 20030005024 A KR20030005024 A KR 20030005024A KR 1020020038543 A KR1020020038543 A KR 1020020038543A KR 20020038543 A KR20020038543 A KR 20020038543A KR 20030005024 A KR20030005024 A KR 20030005024A
Authority
KR
South Korea
Prior art keywords
high frequency
circuit
frequency circuit
metal substrate
insulating material
Prior art date
Application number
KR1020020038543A
Other languages
English (en)
Inventor
오구라히로시
다카하시가즈아키
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20030005024A publication Critical patent/KR20030005024A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced lines or devices with unbalanced lines or devices
    • H01P5/107—Hollow-waveguide/strip-line transitions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H01L2924/19032—Structure including wave guides being a microstrip line type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/037—Hollow conductors, i.e. conductors partially or completely surrounding a void, e.g. hollow waveguides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Waveguides (AREA)

Abstract

막 구조를 갖는 고주파 회로와 그것을 제조하는 방법에 대하여 기술한다. 고주파 회로는 양면 또는 단면 상에 접착된 구리를 갖는 절연 재료판 상에 형성된 회로 요소를 갖고, 공공을 갖는 금속 기판과 회로 요소를 형성하는 절연 재료판이 접속된다. 막 구조를 형성하기 위한, 금속 기판 상에 있어서의 공공은 프레스 블랭킹(press-blanking)에 의해 형성된다. 금속 기판이 습식 에칭되지 않기 때문에, 금속 기판의 공공의 치수 제어가 용이하고, 정밀하게 행할 수 있고, 또한 공공(hollow bore) 부분의 가공 시간을 단축할 수 있다.

Description

고주파 회로 및 그 제조 방법, 무선 단말 장치, 무선 기지국 장치, 무선 계측 장치 및 레이더 장치{RADIO FREQUENCY CIRCUIT MANUFACTURING METHOD AND RADIO FREQUENCY CIRCUIT}
본 발명은 구리나 알루미늄 등의 금속 기판 상에 적층된 절연 재료를 가진 메탈코어 기판(metal-core substrate)을 이용하여 제작된 고주파 회로에 관한 것으로, 더욱 상세하게는, 마이크로파 대역이나 밀리파 대역의 고주파 영역에서의 고주파 회로의 제조 방법 및 고주파 회로에 관한 것이다.
구리나 알루미늄과 같은 금속 기판 상에 적층된 절연 재료를 가진 메탈코어 기판은, 고주파 회로 기판으로서 알려져 있고, 미츠비시 수지(Mitsubishi Resin)에 의해 다이아코어(Diacore)라는 명명 하에 판매되고 있다. 이와 같은 메탈코어 기판을 이용하여 제조된 고주파 회로는 그 금속 기판 때문에 방열이 가능하다. 그러므로, 높은 방열 특성을 가진 고주파 회로가 제조될 수 있다. 메탈코어 기판을 이용하여 고주파 회로를 제작하는 경우에는, 구리나 알루미늄은, 고주파 회로를 수납하는 하우징과의 접속 관계로부터, 대략 100㎛ 이상, 일반적으로는 500㎛~3㎜의 두께를 이용한다.
도 1은 메탈코어 기판을 이용하는 고주파 회로의 예를 나타낸다. 이 고주파 회로는 구리나 알루미늄 등의 금속 기판(101) 상에 형성된 저유전 손실(low dielectric loss)을 갖는 절연 재료(102)와, 그 절연 재료(102) 상에 형성된 전송선(103) 및 금속 기판(101)과 전송선(103) 사이에 전기적, 열전도적으로 접속하기 위한 도체가 형성되는 스루홀(104)로 구성된다. 마이크로파나 밀리파 대역의 높은고주파 영역 상의 고주파 회로를 제조할 경우, 절연 재료(102)는 전송선 상의 유전 손실을 감소시키기 위해, 폴리이미드나 테프론과 같은 저유전 손실(저유전 손실 탄젠트) 특성을 가진 재료가 선택된다.
막(membrane) 구조로 고주파 회로를 제조하기 위해서, 금속 기판(101)에는 공공(hollow bore)(105)이 형성된다. 이것에 의해, 안테나로부터 입력된 신호를 전송하는 도파관(waveguide)을 공공(105)에 접속할 수 있게 되므로, 막 구조의 회로 부분을 도파관으로부터 평면 회로로 변환하는 컨버터를 구성할 수 있게 된다.
그러나, 금속 기판(101) 내에 공공(105)을 마련하는 경우에는, 일반적으로 기판 상에 마스크를 형성하여, 에칭을 행함으로써 공공(105)을 형성한다. 일반적으로, 공공(105)을 소망의 형상으로 형성하는 것은 어렵다. 즉, 공공(105)은 등방(isotropic) 형상이고, 마스크의 약간 내측에 에칭된다. 또한, 금속 기판(101)은 1㎜의 두께를 가질 때, 금속 기판(101)에 대한 에칭율이 5㎛/min일 경우 3시간 20분의 가공 시간을 필요로 한다. 그러므로, 이 방법은 효율적인 가공 방법이라고 할 수 없다.
한편, 금속 기판(101)에 공공(105)을 미리 마련하여, 절연 재료(102)를 가열 압착(hot-press)하는 방법이 있다. 그러나, 이 방법에서는, 절연 재료(102)는 금속 기판(101)의 공공(105) 내로 유입되므로 양호한 막 구조를 얻기 어렵다.
본 발명은 이러한 점에 감안하여 이루어진 것으로, 그 목적은 용이하게 막구조형 고주파 회로를 제조하 수 있는 방법을 제공하는 것이다.
본 발명의 고주파 회로용 제조 방법은, 양면이나 단면 상에 접속된 구리와 같은 금속을 가진 절연 재료를 이용함으로써 회로를 형성하는 제 1 단계와, 공공(hollow bore)을 가진 금속 기판과 제 1 단계에서 제작된 회로를 접합하는 제 2 단계와, 상기 회로 상에 능동 소자를 마련하는 제 3 단계 및 제 3 공정에서 제작된 상기 회로에 격벽(partition wall)을 가진 덮개(lid)를 접속하는 제 4 단계를 갖는 고주파 회로의 제조 방법이다.
덮개에 마련된 격벽은 고주파 회로를 둘러싸도록 덮개의 외주 내에 형성된다. 덮개의 내부는, 필요에 따라서, 진공이나 불활성 가스나 질소 가스로 충진된다.
금속 기판은 필요에 따라서 내부에 공공을 가진 볼록부(convex projection)가 형성된다.
절연 재료는 1GHz에서 0.003이하의 유전 손실 탄젠트 값을 갖는 것이 바람직하다.
본 발명의 고주파 회로를 제조하기 위한 다른 방법은, 공공을 형성하기 위해 금형(die)으로 금속 기판을 블랭킹하는 제 1 단계와, 금형에 의해 블랭킹된 금속 소판(metal small plate) 상에 표면 처리를 행하거나 또는 플라즈마나 오존으로 세정하는 제 2 단계와, 금속 기판의 공공 내에 표면 처리된 금속 소판을 삽입하는 제 3 단계 및 회로를 형성하는 절연 재료를 상기 금속 기판 상에 배치한 후, 가열 압착하여 접착시키는 제 4 공정을 갖는 것이다.
도 1은 종래의 메탈코어 기판을 이용하여 막 구조에 있어서의 고주파 회로의 단면도,
도 2는 본 발명의 실시예 1에 따른 고주파 회로를 나타내는 단면도,
도 3은 본 발명의 실시예 1에 따른, 고주파 회로의 덮개를 제거한 상태의 평면도로서, 도 3a는 아래쪽에서 본 덮개의 평면도이고, 도 3b는 덮개를 제거한 고주파 회로의 평면도,
도 4는 본 발명의 실시예 1에 따른 고주파 회로의 덮개의 사시도,
도 5a 내지 도 5d는 본 발명의 실시예 1에 따른 고주파 회로용 회로 제작 공정을 나타내는 단면도,
도 6은 본 발명의 실시예 2에 따른 고주파 회로를 나타내는 단면도,
도 7은 본 발명의 실시예 3에 따른 고주파 회로를 나타내는 단면도,
도 8은 본 발명의 실시예 4에 따른 고주파 회로를 나타내는 단면도,
도 9는 본 발명의 실시예 5에 따른 고주파 회로를 나타내는 단면도,
도 10은 본 발명의 실시예 5에 따른 고주파 회로의 덮개의 사시도,
도 11은 본 발명의 실시예 6에 따른 고주파 회로를 나타내는 단면도,
도 12는 본 발명의 실시예 6에 따른 고주파 회로의 저면 측의 사시도,
도 13은 본 발명의 실시예 6에 따른 고주파 회로에 다른 고주파 회로가 접속되었을 때의 단면도,
도 14a 내지 도 14f는 본 발명의 실시예 7에 따른 고주파 회로 제조 방법의 공정을 나타내는 단면도,
도 15a 내지 도 15f는 본 발명의 실시예 8에 따른 고주파 회로 제조 방법의 공정을 나타내는 단면도,
도 16a 내지 도 16e는 본 발명의 실시예 9에 따른 고주파 회로 제조 방법의 공정을 나타내는 단면도,
도 17a 내지 도 17e는 본 발명의 실시예 10에 따른 고주파 회로 제조 방법의 공정을 나타내는 단면도.
도면의 주요 부분에 대한 부호의 설명
1 : 금속 기판2 : 절연판
3 : 전송선4 : 스루홀
5 : 공공6 : 능동 소자
7 : 와이어8 : 덮개
9 : 격벽10 : 안테나
본 발명의 실시예는 첨부 도면을 참조로 하여 이하에 설명될 것이다.
(실시예 1)
도 2는 본 발명에 따른 고주파 회로의 제조 방법을 이용하여 제작된 고주파 회로의 예를 나타낸다. 금속 기판(1)은 100㎛ 이상, 일반적으로, 500㎛ 이상의 두께를 가진 구리, 구리를 함유하는 합금 또는 알루미늄으로, 그 위에 절연판(2)이 형성된다. 절연판(2)은 저유전 손실(대략 0.05 이하의 절연 손실)을 가진 절연 재료로 형성된다. 마이크로파나 밀리파 대역의 고주파 대역을 적용하는 고주파 회로를 제조하는 경우에는, 절연판(2)은, 재료 특성으로서, 1GHz의 측정 주파수에서 대략 0.003 이하의 유전 손실 탄젠트 값을 갖는 것이 바람직하다. 그 값보다 큰 경우에는, 본 발명의 적용을 상정하고 있는 마이크로파나 밀리파 대역의 고주파 영역을 대상으로 한 고주파 회로에 대하여, 유전 손실의 관점에서 유용한 회로를 구성하는 것이 곤란하게 된다. 예컨대, 일반 회로 기판의 절연 재료인 FR-4로 불리는 유리-에폭시를 주원료로 하는 절연 재료는 1GHz의 측정 주파수에서 대략 0.02의 유전 손실 탄젠트 값을 갖는다. 이것은 마이크로파나 밀리파 대역 상의 고주파 회로를 제조하기 위한 절연 재료로써는 바람직하지 않다. 결론적으로, 절연판(2)은 전송선 상의 유전 손실을 감소시키기 위해, 폴리이미드, 테프론, 액정 폴리머나 벤조사이클로 부텐과 같은 저유전 손실 특성(저유전 손실 탄젠트)을 갖는 재료가 선택된다.
절연판(2)은 마이크로 스트립 라인(micro-strip line), 코플래너 스트립 라인(coplanar-strip line), 슬롯 라인(slot line) 또는 그라운드 라인(ground line)과 같은 전송선(3)을, 그 절연판의 양면에 형성한다. 또한, 절연판(2)은 도체가 매립된 공공(hollow bore)이 형성되어 있다. 그러므로, 스루홀(4)은 전기적, 열전도적으로, 절연판(2)의 양면 상의 전송선(3)을 접속하도록 형성된다. 금속 기판(1)은 막 구조를 제공하도록 도파관(waveguide)으로써 제공되는 공공(5)을 갖는다. 절연판(2)의 상부 표면 상의 전송선(3)은 MMIC(Millimeter-wave(or microwave) Monolithic Integrated Circuits), HBT(Hetero-junction Bipolar Transistor) 또는 HEMT(High Electron Mobility Transistor)와 같은 능동 소자(6)를 배치하도록 고주파 회로 패턴을 갖는다. 능동 소자(6)와 전송선(3)은 소망의 고주파 회로를 구성하도록 와이어(7)를 통해 접속된다. 전자 실드(electromagnetic shield)를 목적으로 하는 고주파 회로를 덮는 덮개(8)는 절연판(2)의 상부 표면 상의 전송선(3)에 접착된다. 덮개(8)의 외측으로 연장하는 전송선(3) 부분은 외부 장치에의 접속 단자를 제공한다.
도 3a는 도 2에 나타낸 고주파 회로의 덮개(8)를 제거한 경우의 아래쪽으로부터 본 평면도이다. 도 3b는 덮개(8)를 제거한 고주파 회로를 위에서 본 평면도이다. 사선부는 도 2의 전송선(3)을 나타내고, 점선(5)은 도 2의 금속 기판(1) 내에 형성된 공공(5)이 절연판(2) 아래의 영역에 존재하는 것을 나타낸다. 도파관으로써의 공공(5), 슬롯 라인(19) 및 덮개(8)는 도파관-평면선 변환 회로를 구성한다.
도 3a의 덮개(8)는 도 4에서 사시도로서 나타낸다. 도 3a와 도 4의 사선부는 도 3b의 고주파 회로가 직접 접촉될 영역이다. 이 영역은 전송선(3)과 능동 소자(6)에 대응하는 격벽(9)을 구성하고 있다. 격벽(9)은, 특히, 능동 소자(6)로부터 방출되는 불필요한 전자파를 억제하도록 제공된다. 또한, 고주파 회로의 외측을 향한 불필요한 전자파의 제거뿐만 아니라, 능동 소자(6)간의 전자파의 상호 간섭을 방지할 수 있다. 그러므로, 고주파 회로 전체의 신뢰성을 향상시킬 수 있다.
또한, 도시하지는 않지만, 필요에 따라서 격벽(9)의 바닥면에 전자파 흡수기를 배치함으로써, 고주파 회로의 신뢰성을 더욱 향상시킬 수 있다.
다음에, 도 2 내지 도 4에서 설명한 고주파 회로 제조 방법에 대하여 도 5a 내지 도 5d를 참조하여 설명한다.
도 5a는 저손실 절연판(2)의 양면 상의 전송선(3)과 양면의 전송선(3) 사이를 전기적, 열전도적으로 접속하는 도체가 형성된 스루홀(4)을 형성함으로써 회로 기판을 제조하는 공정을 나타낸다. 절연판(2)과 전송선(3)은 양면에 구리로 접착된 적층판으로 명명되어 시판된 시트 형상 재료(sheet-formed material)를 이용한다. 이것은 드릴링, 레이저 또는 에칭에 의해 스루홀(4)에 대응하는 위치에 관통 구멍을 형성하여, 그 관통 구멍에 접속 도체를 매립함으로써 스루홀(4)을 형성한다.
도 5b는 도 5a의 공정에 의해 제조된 회로 기판을, 미리 공공(5)이 형성된 금속 기판(1) 상에 접착하는 공정을 나타낸다. 금속 기판(1)에 공공(5)을 형성하는 방법은 밀링(milling)이나 프레스 블랭킹(press-blanking)을 이용한 기계 가공을 이용할 수 있다. 프레스 블랭킹을 이용하는 방법은 작업 효율 관점에서 가장 효율적이다.
도 5a의 공정에서 제작된 회로 기판과 금속 기판(1)을 접착하는 방법은 도전성 혹은 열도전성이 높은 접착제(adhesive)나 점착제(bonding agent)를 이용하는 접착 공정을 이용할 수 있다. 또한, 열이나 압력을 적용함으로써, 직접 접합되거나 도전성 또는 열전도성을 가진 열가소성 또는 열경화성의 막을 거쳐 접합할 수도 있다.
이와 같이, 공공(5)을 가진 금속 기판(1)과 회로 기판을 함께 접합하기 위해 개별적으로 제작하여, 그 양자를 접합함으로써, 단시간에 금속 기판 내에 공공(5)의 소망 형상을 형성할 수 있다. 또한, 에칭이 불필요하게 되므로, 고주파 회로를 제조하는데 필요한 시간을 대폭 감소시킬 수 있다.
도 5c는 와이어 접합 기술에 의해 전송선(3) 상에 능동 소자(6)를 전기적으로 접속하는 공정을 나타낸다. 또, 능동 소자(6)와 전송선(3)간의 전기 접속은 와이어 접합 기술 외에 플립칩 실장 공법을 이용할 수도 있다.
도 5d는 회로 기판 상에 덮개(8)를 접착하는 공정을 나타낸다. 이 접착이 회로 기판과 금속 기판(1)의 전술한 접착과 동일한 방법으로 해도 좋지만, 그 중에서도 효율적인 접합 방법은, 도 4에 나타낸 덮개(8)의 사선 부분인 격벽(9)에 페이스트 형상의 에폭시계 접착제를 디스펜서에 의해 도포하고, 접합한 후에 열경화시키는 방법이다.
이와 같은 방법에 따라, 실시예 1은 메탈 코어 기판을 이용하는 과제로 되는정밀한 형상의 막 구조로 된 고주파 회로를 간단한 방법으로 제조할 수 있다. 또한, 고주파 회로를 제조하는데 있어 효율성을 향상시킬 수 있다.
상기 제조 방법에 의해 제조된 고주파 회로는 무선 단말 장치, 기지국 장치, 무선 측정 장치 및 레이더 장치 등에 이용될 수 있다. 그러므로, 신뢰성이 높은 장치가 얻어지게 된다.
(실시예 2)
도 6은 본 발명의 실시예 2에 따른 고주파 회로의 단면 구조의 일례를 나타낸다. 실시예 2의 고주파 회로는 전송선(3)이 스루홀(4)에 의해 금속 기판(1)에 접지되는 예이다. 도 2에 나타낸 고주파 회로와의 차이점은 금속 기판(1)과 절연판(2) 사이에 전송선(3)이 존재하지 않는 다는 것에 있다. 제조 방법은 한 면에 구리로 접착된 적층판이, 도 5a에서 설명한 양면에 구리로 접착된 적층판 대신 사용된 점을 제외하고 실시예 1의 제조 방법과 동일하므로, 그에 대한 설명을 생략한다.
(실시예 3)
도 7은 본 발명의 실시예 3에 따른 고주파 회로의 단면 구조의 예를 나타낸다. 도 7에서, 도 6과 동일한 요소에 대해서는 동일 부호를 사용하여 그 설명을 생략한다. 본 실시예에서는, 능동 소자(6)가 도전성 접착제(18)를 통해 전송선(3)에 접합된다. 안테나(10)는 장치 외부와 전파를 입출력한다. 도면에 있어서, 안테나(10)에 결합된 영역 A는 도파관-평면선 변환기(waveguide-planar line converter)를 구성한다. 영역 A는 공공(5) 상에 유전체 재료(2)를 갖는 형태로 되어 있다. 이 구조는 일반적으로 막 구조(membrane structure)라고 명명된다. 전송선(3)은 스루홀(4)을 거쳐 도체인 금속 기판(1)과 전기적으로 접속된다. 이 경우, 금속 기판(1)은 전송선(3)의 그라운드로써 작용한다. 또한, 능동 소자(6)에 의해 생성된 열은 스루홀(4)을 거쳐 금속 기판(1)에 확산된다. 금속 기판(1)은 외부로의 열의 발열체(dissipater)로서 작용하므로, 도파관-평면선 변환기를 포함하는 마이크로파나 밀리파 장치를 냉각하는 기능을 갖는다.
도 7에 나타낸 고주파 회로는 공공(5)의 영역에 접속된 안테나(10)를 가지면, 전체 회로의 규모가 축소된 도파관-평면선 변환기를 구성할 수 있다.
(실시예 4)
도 8은 본 발명의 실시예 4에 따른 고주파 회로의 단면 구조의 예를 나타낸다. 이것은 도 2에 나타낸 회로와 거의 등가인 회로이지만, 도 2와의 차이점은 B로 나타낸 부분, 또는 능동 소자(6)는, 절연 재료(2)의 아래의 전송선(3)에 직접 접촉되는 것에 있다. 도 8에 나타낸 구조의 고주파 회로는, 능동 소자(6)로부터 생성된 열이 직접 전송선(3)을 확산하거나 금속 기판(1)을 거쳐 확산될 수 있기 때문에, 높은 방열 효과를 가진 고주파 회로를 구성할 수 있다. 이러한 고주파 회로 제조 방법은, 능동 소자(6)용 공공이 도 5a의 공정에서 스루홀(4) 대신 제공되고, 능동 소자(6)가 도 5c의 공정에서 공공 내에 제공되는 것을 제외하고 실시예 1에서설명한 제조 방법과 동일하다.
실시예 4에 따르면, 방열 특성이 우수한 정밀한 형태의 막 구조화된 고주파 회로를 간단한 방법으로 제조할 수 있다.
(실시예 5)
도 9는 본 발명의 실시예 5에 따른 고주파 회로의 단면 구조의 예를 나타낸다. 이것은 도 2에 나타낸 회로와 거의 등가이지만, C로 나타낸 부분이 도 2와 다르다. 도 9는 절연 재료(21, 22)가 2층 구조이고, 전송선(301, 302, 303)이 3층 구조이며, 덮개(8)에 형성된 격벽(9)이, 도 10의 사시도로 나타낸 바와 같이, 덮개(8)의 전체 외주를 연장하는 주변 형상을 갖는 점이 도 2와 다르다.
절연 재료(2)를 2층 구조로 함으로써, 덮개(8)에 의해 덮인 내부 전송선(3)은 스루홀(41), 하단의 절연 재료(22) 상의 전송선(302) 및 스루홀(402)을 거쳐 덮개(8)의 외측의 전송선(303)으로 연장되므로, 덮개(8)와 접촉하지 않고 외측으로 연장될 수 있다. 결과적으로, 그것의 전체 외주에서 덮개(8)는 고주파 회로에 직접 접합되는 면으로 제공될 수 있다. 덮개(8)의 오목부의 내부를 진공 상태로 하거나, 거기에 아르곤(Ar) 또는 니트로젠(N2)을 충진함으로써, 고주파 회로는 외부 공기와 차단된다. 이것은 능동 소자(6)의 산소와의 반응이나 대기 중의 온도와의 반응에 따른 경시적인 열화를 방지할 수 있다. 이러한 고주파 회로 제조 방법은 도 5a 내지 도 5d에 나타낸 회로 제조 방법이 그대로 적용될 수 있다.
실시예 5에 따르면, 신뢰성이 높은 정밀한 형상의 막 구조를 가진 고주파 회로를 제공할 수 있다.
(실시예 6)
도 11은 본 발명의 실시예 6에 따른 고주파 회로의 단면 구조의 예를 나타낸다. 이것은 도 2에 나타낸 회로와 거의 등가이지만, 볼록부(12)가 고주파 회로의 막 구조의 금속 기판(11) 내에 형성된 것이 다르다. 도 12는 도 11의 사시도를 아래쪽에서 본 사시도이다. 볼록부(12)를 가진 금속 기판(11)의 제조 방법은, 절단에 의한 기계 가공이나 에칭에 의해 이루어지지만, 재료 사용 효율 및 작업 시간 효율 면에서 우수한 프레스를 이용한 딥 드로잉(deep drawing) 가공을 이용할 수 있다. 다른 공정에서의 고주파 회로 제조는 도 5a 내지 도 5d의 공정과 마찬가지이다.
도 11 및 도 12에 나타낸 금속 기판(11)의 구성을 가진 고주파 회로는 다른 고주파 회로 장치를 접속하는데 유용한 구조이다.
도 13은 도 11에 나타낸 고주파 회로가 다른 고주파 회로와 접속된 형태의 예를 나타내는 도면이다. 접속될 고주파 회로는 안테나(13)와 도파관(15)이 마련된 접속 본체(14)로 이루어진다. 접속 본체(14)는, 금속 기판(11)의 볼록부(12)가 접속 본체(14)의 도파관(15)에 접속되도록 금속 기판(11)에 접속된다. 이것에 의해, 금속 기판(11)은 안테나(13)로부터 입출력되는 전자파(16)용 도파관(15)의 일부로써 작동할 수 있게 된다.
이 경우, 막 구조의 회로는, 안테나(13)에서 송수신되는 전자파(16)에 대하여, 도파관(15)을 절연 재료(2), 전송선(3), 스루홀(4), 능동 소자 및 덮개(8)로 구성된 평면 회로로 변환하는 도파관-평면 회로 변환 장치로써 작용한다.
이 방법에 있어서, 실시예 6은 도 13의 예로 나타낸 바와 같이 다른 고주파 요소 부품과 용이하게 접속하여, 전체 회로의 소형화가 이루어진다.
(실시예 7)
도 14a 내지 도 14f는 도파관-평면선 변환기를 포함하는 마이크로파 또는 밀리파 장치를 제조하는 고주파 회로 제조 방법의 일부 공정을 나타낸다. 이것은 금속 기판과 유전 물질을 함께 접합하는 막 구조를 제조하는 공정을 나타낸다.
도 14a는 금속 기판(21)만을 가진 상태이다. 도 14b에 있어서, 블랭킹 관통 구멍(22)은 다이를 이용하여 프레싱함으로써 금속 기판(21) 내에 형성된다. 도 14c는 블랭킹 금속 소판(blanked metal small plate)(24)이 그것의 상부 표면에 표면 처리층(24)이 형성되도록 표면 처리된 상태를 나타낸다. 표면 처리층(24)은 실리콘계 또는 테프론계의 표면 처리 재료를 도포하거나, 폴리이미드 등과 같은 유기막을 코팅하거나, 증발시켜 형성된다. 이 표면 처리는 후 공정에 있어서의 유전 재료와 금속 기판의 접합 시에, 표면 처리층(24)을 갖는 금속 소판(23)이 유전 재료에 점착되기 어렵게 하는 것을 목적으로 한 것이다. 도 14d는 표면 처리층(24)에 형성된 금속 소판(23)을 금속 기판(21)의 상기 관통 구멍(22)에 삽입하는 공정을 나타낸다. 도 14e는 유전 재료(25)를 가열 압착하여 금속 기판(21) 상에 접합하는 공정을 나타낸다. 이 때, 금속 소판(23)이 존재하기 때문에, 유전 재료(25)는 금속 기판(21) 내에 존재하는 관통 구멍(22)으로 흐르지 않고 형성될 수 있다.
이 공정에서 사용되는 유전 재료(25)는, 본 발명이 마이크로파나 밀리파의 고주파 영역을 대상으로 하고 있기 때문에, 유전 손실을 저감시키는 것이 필수이다. 폴리이미드, 테프론, 폴리이미드와 테프론의 중합체, 액정 폴리머 또는 벤조사이클로 부텐과 같이, 저유전 손실(저유전 손실 탄젠트)의 특성을 가진 재료가 선택된다.
도 14f는 표면 처리층(24)을 갖는 금속 소판(23)을 금속 기판(21)으로부터 취출하는 공정이다. 금속 소판(23)은 표면 처리가 행해지기 때문에, 유전 재료(25)와 접합되지 않아 금속 기판(21)으로부터 용이하게 제거할 수 있다.
도 14a 내지 도 14f에 나타낸 공정을 실행함으로써, 유전 재료(25)는 관통 구멍(22)을 가진 금속 기판(21) 상에 형성된다. 이것은 양호한 형상의 막 구조를 제조할 수 있게 되어, 소형, 고기능인 마이크로파나 밀리파 장치를 제공할 수 있다.
(실시예 8)
도 15a 내지 도 15f는 금속 기판(21)과 유전 재료(25)를 함께 접착함으로써 막 구조를 제조하는 제 2 방법을 나타낸다. 도 15a 및 도 15b는 도 14a 및 도 14b와 동일한 공정이지만, 그 이후의 공정에서 도 14와 다르다. 도 15c는 금속 기판(21)의 표면 상에 플라즈마 세정 공정이나 오존 세정 공정을 행하는 공정이다.처리층(26)은 플라즈마 세정 공정이나 오존 세정 공정에 의해 금속 기판(21)의 표면 상에 형성된다. 본 발명자는, 금속 기판(21)과 유전 재료(25)를 가열 압착하기 전에 플라즈마 세정 공정이나 오존 세정 공정을 행함으로써, 금속 기판(21)과 유전 재료(25)를 가열 압착한 후의 양자의 접착력이 현격하게 향상됨을 알았다. 또한, 금속 기판(21)에 접착되는 유전 재료(25)의 접착면 상에도 또한 플라즈마 세정이나 오존 세정 공정을 실행함으로써, 양자간의 접착력이 더욱 향상될 수 있다는 것이 확인되었다. 금속 소판(23)을 표면 처리하지 않고, 관통 구멍(22)을 가진 금속 기판(21) 상에만 플라즈마 세정이나 오존 세정 처리를 행하도록 이 성질을 이용함으로써, 도 15f의 공정에 있어서, 금속 기판(21)으로부터 금속 소판(23)의 분리를 용이하게 할 수 있다.
플라즈마 세정 방법은 대기 중에서 플라즈마를 직접 조사하는 대기압 플라즈마 방식, 진공 중에서 플라즈마 처리를 행하는 평행-평판형 플라즈마 에칭 방식(parallel-plate plasma etching scheme) 및 반응성 이온 에칭 방식을 포함한다. 반응성 이온 에칭 방식은 세정 효과에 있어서 가장 효과적이다. 반응성 플라즈마 에칭 방식을 이용하는 것에 따른 세정 조건은, 예컨대, O2가스와 CF4가스의 혼합비가 4:1, 가스 총 유량이 50sccm, 진공도가 20Pa, RF 파워(13.56MHz)가 1.2W/㎠ 및 플라즈마 조사 시간이 30초이다. 이러한 조건 하에서, 도 15e에 있어서, 금속 기판(21)과 유전 재료(25)간의 접착력은 충분히 확보된다. 접착력 향상의 이유는 다음과 같다. 즉, 금속 기판이 대기에 노출되는 것에 의해 표면 중에 카본 등과같은 오염물이 부착되어 있는 상태를 플라즈마로 제거할 수 있기 때문이라고 생각된다.
게다가, 반응성 플라즈마 에칭 방식 이외에 유전 결합형 플라즈마 에칭 방식(inductive coupling plasma etching scheme) 등을 이용할 수도 있다.
플라즈마를 이용하는 세정 외에, 오존을 이용하는 세정도 또한 효과적이다. 오존을 이용하는 세정이란, O2가스가 충진된 용기 내에 세정될 금속 기판과 유전 재료를 설치한 후, 자외광이 O2에 조사되어 O2가스를 오존화함으로써 활성화하여, 카본 등의 금속 기판이나 유전 재료의 부착물과 반응시킴으로써 제거하는 방법이다.
도 15d와 그 이후의 공정은 도 14d와 그 이후의 공정과 거의 동일하다. 도 15d는 금속 소판(23)을 금속 기판(21)으로 복귀시키는 공정을 나타내고, 도 15e는 금속 기판(21)과 유전 재료(25)를 가열 압착하여 접착시키는 공정을 나타내고, 도 15f는 금속 소판(23)을 제거하는 공정을 나타낸다. 도 15f에 있어서, 금속 기판(21)은 플라즈마 세정이나 오존 세정 공정이 행해지지 않으므로, 유전 재료(25)에 접착되지 않고 쉽게 분리될 수 있다.
(실시예 9)
도 16a 내지 도 16e는 본 발명의 실시예 9에 따른 고주파 회로 제조 방법의 공정도이다. 도 16a는 실시예 7 또는 실시예 8의 방법에 의해 제조된 막 구조이다. 도 16b는 유전 재료(25) 내에 스루홀에 대한 관통 구멍(27)을 형성하는 공정을 나타낸다. 관통 구멍(27) 형성 방법은 자외광의 레이저 발진 파장을 가진 레이저 가공을 이용하는 것이 바람직하다. 이것은 직경이 0.03㎜ 이하인 스루홀이 드릴링에 의해 실현되기 어렵기 때문이다. 또한, 드라이 에칭은 에칭율이 거의 0.5~2㎛/min 정도이기 때문에, 유전체 재료가 100㎛일 때, 50~200분의 가공 시간을 요하고, 또한 마스크 형성 공정도 필요하기 때문에, 실용적인 가공 방법이라고는 하기 어렵다. 레이저 가공에서는, 일반적인 탄산가스 레이저를 이용하여 가공할 수 있다. 그러나, 탄산가스 레이저를 이용한 가공은 열가공이므로, 유전막 내에 열적인 가공 변질층을 형성시킨다는 결점이 있다. 한편, 에폭시 레이저나 YAG 레이저의 제 3 고조파 등 레이저의 발진 파장이 자외광인 레이저 가공 방법은 가동의 메커니즘으로서 유전체 재료의 제거가 지배적이기 때문에, 유전 재료의 열적 손상을 억제할 수 있다.
도 16c는 관통 구멍(27) 내의 도체 형성을 포함하는 전송선(28)을 형성하는 공정을 나타낸다. 전송선 형성은 도금, 금속막 스퍼터링, 저항 형성/노광/현상, 도전 페이스트 형성 등을 조합시켜 행할 수 있다. 관통 구멍(27) 내에 형성된 도체는 스루홀(29)을 형성한다.
도 16d는 MMIC, HBT나 HEMT와 같이 능동 소자(30)를 설치하는 공정을 나타낸다. 전송선(28)(전기적으로 다른 전송선에 접속되지 않음) 상에 도전성 접착제(31)를 형성한 후, 능동 소자(30)는 그 위에 실장된다. 도전성 접착제(31)는 열경화 등에 의해 경화된다. 전기 접속은 다른 전송선(28)에 와이어(32)를 거쳐 이루어진다.
마지막으로, 실드로써의 덮개(33)는, 도 16e에 도시하는 바와 같이, 도전성 페이스트를 이용하여 접착된다.
(실시예 10)
도 17a 내지 도 17e는 도 16a 내지 도 16e에 나타내는 바와 같은 공정과 동일한 고주파 회로 제조 방법이지만, 능동 소자(30)가 금속 기판(21) 상에 직접 실장되는 점이 다르다.
도 17a는 실시예 7 또는 실시예 8의 방법에 의해 제조된 막 구조인 도 16a와 같다. 도 17b는, 유전 재료(25) 내에, 스루홀에 대한 관통 구멍(27)과 능동 소자(30)를 실장하기 위한 공간(35)을 형성하는 공정을 나타낸다. 관통 구멍(27)과 공간(35)을 형성하는 방법은, 실시예 9에서 설명한 이유로, 자외광의 레이저 발진 파장을 가진 레이저 가공을 이용하는 것이 바람직하다.
도 17c는 전송선(28)을 형성하는 공정으로 도 16c와 마찬가지의 방법이다. 도 17d는 금속 기판(21) 상에 직접 능동 소자(30)를 실장하는 공정이다. 실장 방법은 도 16d의 방법과 동일하다.
이와 같이, 금속 기판(21) 상에 직접 능동 소자(30)를 실장하는 형태를 취하는 것에 의해, 도파관-평면선 변환기를 포함하는 마이크로파나 밀리파 장치를 만들 때, 능동 소자(30)에 의해 생성된 열은 고온 확산성을 가진 금속 기판(21)에 직접 확산될 수 있다. 이것은 신뢰성이 높은 마이크로파나 밀리파 장치를 제공할 수 있다. 또한, 능동 소자(30)를 금속 기판(21) 상에 직접 실장함으로써, 예컨대, 유전재료(25)의 두께가 100㎛이고, 능동 소자의 두께도 100㎛인 경우, 와이어(32)를 부수적으로 짧게 할 수 있다. 와이어(32)의 길이를 짧게 함으로써, 회로 임피던스 변조는 억제될 수 있으므로, 고품질의 마이크로파나 밀리파 장치를 제조할 수 있게 된다.
(실시예 11)
실시예 1 내지 실시예 10에 있어서, 구리나 구리를 포함하는 합금의 재료를 이용하면 금속 기판(1, 11, 21)은 환경 배려의 관점에서 효과적이다. 이것은 구리가 염화 구리나 염화 철을 이용함으로써 용이하게 회수할 수 있기 때문이다. 최근, 전자기기 재생이 추진되고 있다. 금속 기판으로써 쉽게 회수할 수 있는 구리의 이용은 도파관-평면선 변환기를 포함하는 마이크로파나 밀리파 장치 또는 그 장치를 이용하는 통신 단말 장치, 기지국 장치, 무선 계측 장치, 레이저 장치를 재생하는 능력을 확장할 수 있다.
또한, 실시예 6에 있어서의 금속 기판(11)의 소재로서 구리를 이용한 경우에는, 딥 드로잉(deep drawing)은 높은 구리 적응성(copper malleability) 때문에 쉽게 행할 수 있다.
본 발명의 실시예에 따르면, 상기 제조 방법에 의해 제조된 고주파 회로는 무선 단말 장치, 기지국 장치, 무선 측정 장치 및 레이더 장치 등에 이용될 수 있고, 또한, 신뢰성이 높은 장치가 얻어지게 된다.
이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니고, 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.

Claims (23)

  1. 막 구조를 갖는 고주파 회로를 제조하는 방법에 있어서,
    금속 기판 내에 공공(hollow bore)을 형성하는 단계,
    양면이나 단면에 접착된 구리를 가진 절연 재료판 상에 회로 요소를 형성하는 단계,
    공공을 가진 상기 금속 기판과 회로 요소에 형성된 상기 절연 재료판을 접착하는 단계,
    상기 회로 요소 상에 능동 요소를 실장하는 단계, 및
    능동 소자를 실장한 상기 회로 상에 격벽을 가진 덮개를 접착하는 단계
    를 포함하는 고주파 회로 제조 방법.

  2. 제 1 항에 있어서,
    절연 재료판 상에 회로 요소를 형성하는 단계는,
    양면 또는 단면 상에 접착된 구리를 가진 절연 재료판 상에 회로 패턴을 형성하는 단계,
    스루홀에 대응하는 위치에 관통 구멍을 형성하는 단계, 및
    스루홀을 형성하기 위해 상기 관통 구멍 내에 접속 도체를 매립하는 단계를 갖는
    고주파 회로 제조 방법.

  3. 제 2 항에 있어서,
    능동 소자를 실장하기 위한 위치에 공공을 형성하는 단계를 더 포함하는 고주파 회로 제조 방법.

  4. 제 2 항에 있어서,
    스루홀에 대응하는 위치에 관통 구멍을 형성하는 단계는 자외광 레이저 가공, 드릴링 및 드라이 에칭 중 어느 하나에 의해 행해지는 고주파 회로 제조 방법.

  5. 제 3 항에 있어서,
    능동 소자를 실장하는 위치에 공공을 형성하는 단계는 자외광 레이저 가공, 드릴링 및 드라이 에칭 중 어느 하나에 의해 행해지는 고주파 회로 제조 방법.

  6. 막 구조를 가진 고주파 회로 제조 방법에 있어서,
    공공을 형성하기 위해 다이(die)로 금속 기판을 블랭킹하는 제 1 단계,
    상기 제 1 단계에서 블랭킹된 금속 소판(metal small plate) 상에 표면 처리를 행하는 제 2 단계,
    상기 금속 기판의 공공에 상기 제 2 단계에서 표면 처리된 상기 금속 소판을 삽입하는 제 3 단계, 및
    상기 금속 기판 상에 절연 재료를 배치한 후, 가열 압착에 의해 그들을 접착하는 제 4 단계
    를 포함하는 고주파 회로 제조 방법.

  7. 제 6 항에 있어서,
    금속 소판 상의 표면 처리를 실행하는 단계는 실리콘이나 테프론을 주원료로 하는 표면 처리 재료를 도포하는 단계인 고주파 회로 제조 방법.

  8. 제 6 항에 있어서,
    금속 소판 상의 표면 처리를 실행하는 단계는 유기막을 코팅하거나 증착하는 단계인 고주파 회로 제조 방법.

  9. 제 6 항에 있어서,
    금속 소판 상의 표면 처리를 실행하는 단계는 플라즈마나 오존으로 세정하는 단계인 고주파 회로 제조 방법.

  10. 막 구조화된 고주파 회로에 있어서,
    절연 재료판의 양면 또는 단 면에 접착된 구리를 가진 상기 절연 재료판 상에 형성된 전송선을 포함하는 회로 패턴,
    상기 회로 패턴의 소정 위치에 실장된 능동 소자를 갖는 회로 요소,
    상기 회로 요소에 결합된 공공을 갖는 금속 기판, 및
    상기 회로 요소의 소정 위치를 덮어 결합된 덮개
    를 구비하는 고주파 회로.

  11. 제 10 항에 있어서,
    상기 절연 재료판은 하나 또는 둘 이상의 층을 갖는 고주파 회로.

  12. 제 10 항에 있어서,
    상기 고주파 회로를 둘러싸도록 덮개의 외주에 격벽을 구성하는 고주파 회로.
  13. 제 10 항에 있어서,
    상기 금속 기판은 그 내부에 공공을 갖는 볼록부(convex projection)를 갖는 형상인 고주파 회로.

  14. 제 10 항에 있어서,
    공공 영역 내에 형성된 도파관과 상기 도파관에 결합된 안테나를 더 구비하는 고주파 회로.

  15. 제 10 항에 있어서,
    상기 고주파 회로에 접속된 제 2 고주파 회로를 구비하고,
    상기 제 2 고주파 회로는 안테나와 도파관 부분을 내장하는 접속 하우징을 구비하고, 상기 접속 하우징의 도파관 부분이 상기 금속 기판의 볼록부에 결합되도록 접속되는 고주파 회로.

  16. 제 10 항에 있어서,
    상기 절연 재료판이 1GHz에서 0.003 이하의 유전 손실 탄젠트를 갖는다.
  17. 제 10 항에 있어서,
    상기 절연 재료판은 액정 폴리머, 벤조사이클로 부텐, 테프론이 포함된 폴리이미드 중 어느 하나인 고주파 회로.

  18. 제 10 항에 있어서,
    상기 금속 기판의 재료는 구리나 구리가 함유된 합금인 고주파 회로.

  19. 제 10 항에 있어서,
    덮개의 내부가 진공 상태이거나 비활성 가스나 질화 가스로 채워진 고주파 회로.

  20. 막 구조화된 고주파 회로를 갖는 무선 단말 장치에 있어서,
    절연 재료판의 양면 또는 단 면 상에 접착된 구리를 가진 상기 절연 재료판 상에 형성된 전송선을 포함하는 회로 패턴,
    상기 회로 패턴의 소정 위치에 실장된 능동 소자를 갖는 회로 요소,
    상기 회로 요소에 결합된 공공을 갖는 금속 기판, 및
    상기 회로 요소의 소정 위치를 덮어 결합된 덮개
    를 구비하는 무선 단말 장치.

  21. 막 구조화된 고주파 회로를 갖는 무선 기지국 장치에 있어서,
    절연 재료판의 양면 또는 단 면 상에 접착된 구리를 가진 상기 절연 재료판 상에 형성된 전송선을 포함하는 회로 패턴,
    상기 회로 패턴의 소정 위치에 실장된 능동 소자를 갖는 회로 요소,
    상기 회로 요소에 결합된 공공을 갖는 금속 기판, 및
    상기 회로 요소의 소정 위치를 덮어 결합된 덮개
    를 구비하는 무선 기지국 장치.

  22. 막 구조화된 고주파 회로를 갖는 무선 측정 장치에 있어서,
    절연 재료판의 양면 또는 단 면 상에 접착된 구리를 가진 상기 절연 재료판 상에 형성된 전송선을 포함하는 회로 패턴,
    상기 회로 패턴의 소정 위치에 실장된 능동 소자를 갖는 회로 요소,
    상기 회로 요소에 결합된 공공을 갖는 금속 기판, 및
    상기 회로 요소의 소정 위치를 덮어 결합된 덮개
    를 구비하는 무선 측정 장치.
  23. 막 구조화된 고주파 회로를 갖는 레이더 장치에 있어서,
    절연 재료판의 양면 또는 단 면 상에 접착된 구리를 가진 상기 절연 재료판 상에 형성된 전송선을 포함하는 회로 패턴,
    상기 회로 패턴의 소정 위치에 실장된 능동 소자를 갖는 회로 요소,
    상기 회로 요소에 결합된 공공을 갖는 금속 기판, 및
    상기 회로 요소의 소정 위치를 덮어 결합된 덮개
    를 구비하는 레이더 장치.
KR1020020038543A 2001-07-05 2002-07-04 고주파 회로 및 그 제조 방법, 무선 단말 장치, 무선기지국 장치, 무선 계측 장치 및 레이더 장치 KR20030005024A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001204331 2001-07-05
JPJP-P-2001-00204331 2001-07-05
JP2002103297A JP2003086728A (ja) 2001-07-05 2002-04-05 高周波回路の製作方法及びそれを用いた装置
JPJP-P-2002-00103297 2002-04-05

Publications (1)

Publication Number Publication Date
KR20030005024A true KR20030005024A (ko) 2003-01-15

Family

ID=26618178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020038543A KR20030005024A (ko) 2001-07-05 2002-07-04 고주파 회로 및 그 제조 방법, 무선 단말 장치, 무선기지국 장치, 무선 계측 장치 및 레이더 장치

Country Status (6)

Country Link
US (1) US20030024633A1 (ko)
EP (1) EP1274149A3 (ko)
JP (1) JP2003086728A (ko)
KR (1) KR20030005024A (ko)
CN (1) CN1462088A (ko)
TW (1) TW543118B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100692171B1 (ko) * 2005-01-18 2007-03-12 샤프 가부시키가이샤 반도체 디바이스, 디스플레이 모듈, 및 반도체 디바이스의제조 방법

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071670A (ja) * 2002-08-02 2004-03-04 Fuji Photo Film Co Ltd Ｉｃパッケージ、接続構造、および電子機器
US7336221B2 (en) * 2004-03-26 2008-02-26 Mitsubishi Denki Kabushiki Kaisha High frequency package, transmitting and receiving module and wireless equipment
JP2006253953A (ja) * 2005-03-09 2006-09-21 Fujitsu Ltd 通信用高周波モジュールおよびその製造方法
JP4101814B2 (ja) 2005-03-15 2008-06-18 富士通株式会社 高周波モジュール
JP4503476B2 (ja) * 2005-03-29 2010-07-14 株式会社ホンダエレシス 高周波線路−導波管変換器
WO2007091470A1 (ja) 2006-02-06 2007-08-16 Mitsubishi Electric Corporation 高周波モジュール
WO2007091329A1 (ja) * 2006-02-10 2007-08-16 Fujitsu Limited 電子部品パッケージ
JP4912716B2 (ja) * 2006-03-29 2012-04-11 新光電気工業株式会社 配線基板の製造方法、及び半導体装置の製造方法
EP1923950A1 (en) 2006-11-17 2008-05-21 Siemens S.p.A. SMT enabled microwave package with waveguide interface
DE102006061248B3 (de) * 2006-12-22 2008-05-08 Siemens Ag Leiterplatte mit einem Hochfrequenzbauelement
CN101578697B (zh) * 2007-03-14 2011-12-28 三菱电机株式会社 高频封装件
DE102007019098B4 (de) * 2007-04-23 2020-02-13 Continental Automotive Gmbh Modul für eine integrierte Steuerelektronik mit vereinfachtem Aufbau
US7855685B2 (en) * 2007-09-28 2010-12-21 Delphi Technologies, Inc. Microwave communication package
US7579997B2 (en) 2007-10-03 2009-08-25 The Boeing Company Advanced antenna integrated printed wiring board with metallic waveguide plate
JP2009160988A (ja) * 2007-12-28 2009-07-23 Omron Corp 検出装置および方法、並びに、プログラム
EP2315310A3 (en) * 2008-04-15 2012-05-23 Huber+Suhner AG Surface-mountable antenna with waveguide connector function, communication system, adaptor and arrangement comprising the antenna device
EP2159558A1 (en) * 2008-08-28 2010-03-03 Sensirion AG A method for manufacturing an integrated pressure sensor
US8587482B2 (en) * 2011-01-21 2013-11-19 International Business Machines Corporation Laminated antenna structures for package applications
EP2618421A1 (en) 2012-01-19 2013-07-24 Huawei Technologies Co., Ltd. Surface Mount Microwave System
CN102623416B (zh) * 2012-04-24 2015-09-02 苏州远创达科技有限公司 一种射频功放模块的功率器件无封装结构及其组装方法
US9941242B2 (en) 2012-04-24 2018-04-10 Innogration (Suzhou) Co., Ltd. Unpacked structure for power device of radio frequency power amplification module and assembly method therefor
JP6095444B2 (ja) 2013-03-29 2017-03-15 富士通テン株式会社 アンテナ装置およびレーダ装置
CN203279336U (zh) * 2013-04-27 2013-11-06 中兴通讯股份有限公司 一种内散热的终端
JP6372113B2 (ja) * 2014-03-17 2018-08-15 富士通株式会社 高周波モジュール及びその製造方法
JP6520281B2 (ja) * 2015-03-24 2019-05-29 富士通株式会社 電子機器筐体
CN108141959B (zh) * 2015-10-06 2020-02-07 住友电工印刷电路株式会社 印刷线路板和电子部件
CN105555018A (zh) * 2016-02-16 2016-05-04 广东欧珀移动通信有限公司 一种印刷电路板及电子终端
US10325850B1 (en) * 2016-10-20 2019-06-18 Macom Technology Solutions Holdings, Inc. Ground pattern for solderability and radio-frequency properties in millimeter-wave packages
TWI659518B (zh) * 2017-05-18 2019-05-11 矽品精密工業股份有限公司 電子封裝件及其製法
CN107546181B (zh) * 2017-08-18 2019-07-05 华进半导体封装先导技术研发中心有限公司 雷达组件封装体
CN107479034B (zh) * 2017-08-18 2019-10-18 华进半导体封装先导技术研发中心有限公司 雷达组件封装体及其制造方法
CN107548244B (zh) * 2017-08-30 2020-02-28 景旺电子科技(龙川)有限公司 一种双面夹芯铜基板内部铜基之间绝缘的制作方法
DE102018203106A1 (de) * 2018-03-01 2019-09-05 Conti Temic Microelectronic Gmbh Radarsystem zur Umfelderfassung eines Kraftfahrzeugs mit einer Kunststoffantenne
CN110010485A (zh) * 2018-10-10 2019-07-12 浙江集迈科微电子有限公司 一种具有光路转换功能的密闭型光电模块制作工艺

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1512605A (en) * 1976-08-05 1978-06-01 Standard Telephones Cables Ltd Microwave integrated printed circuits
DE3129425A1 (de) * 1981-07-25 1983-02-10 Richard Hirschmann Radiotechnisches Werk, 7300 Esslingen Mikrowellenantenne fuer zirkularpolarisation
GB2139818B (en) * 1983-05-12 1986-10-22 Marconi Electronic Devices High frequency transmission device
JPS6271301A (ja) * 1985-09-25 1987-04-02 Matsushita Electric Ind Co Ltd マイクロ波集積回路装置
TW300345B (ko) * 1995-02-06 1997-03-11 Matsushita Electric Ind Co Ltd
DE19805911A1 (de) * 1998-02-13 1999-08-19 Cit Alcatel Übergang von einer Mikrostripleitung zu einem Hohlleiter sowie Verwendung eines solchen Übergangs
WO2001018901A1 (en) * 1999-09-02 2001-03-15 Commonwealth Scientific And Industrial Research Organisation Feed structure for electromagnetic waveguides
JP2001230606A (ja) * 2000-02-15 2001-08-24 Matsushita Electric Ind Co Ltd マイクロストリップ線路と、これを用いたマイクロ波装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100692171B1 (ko) * 2005-01-18 2007-03-12 샤프 가부시키가이샤 반도체 디바이스, 디스플레이 모듈, 및 반도체 디바이스의제조 방법

Also Published As

Publication number Publication date
JP2003086728A (ja) 2003-03-20
TW543118B (en) 2003-07-21
US20030024633A1 (en) 2003-02-06
EP1274149A3 (en) 2003-10-01
EP1274149A2 (en) 2003-01-08
CN1462088A (zh) 2003-12-17

Similar Documents

Publication Publication Date Title
KR20030005024A (ko) 고주파 회로 및 그 제조 방법, 무선 단말 장치, 무선기지국 장치, 무선 계측 장치 및 레이더 장치
US6770822B2 (en) High frequency device packages and methods
US6791438B2 (en) Radio frequency module and method for manufacturing the same
US6917259B2 (en) High-frequency module substrate device
US6849936B1 (en) System and method for using film deposition techniques to provide an antenna within an integrated circuit package
US20060276157A1 (en) Apparatus and methods for packaging antennas with integrated circuit chips for millimeter wave applications
US20050146403A1 (en) High-frequency module and its manufacturing method
JP2004039868A (ja) モジュール基板装置、高周波モジュール及びこれらの製造方法
JP3209183B2 (ja) 高周波信号用集積回路パッケージ及びその製造方法
JP4448461B2 (ja) 半導体パッケージの作製方法
JP2616698B2 (ja) 複合高周波回路モジュール
JP2003332517A (ja) マイクロ波集積回路及びその製造方法並びに無線装置
JP2010034212A (ja) 高周波セラミックパッケージおよびその作製方法
US11784625B2 (en) Packaging method and package structure for filter chip
EP4312470A1 (en) Component carrier with signal conductive element and shielding conductive structure
US20240203809A1 (en) Electronic device including rigid dielectric lid and overlaying thermoset polymer layer and related methods
JP2004235602A (ja) 高周波回路とその製造方法
JP3211797B2 (ja) 高周波信号用集積回路パッケージ及びその製造方法
JP2004055570A (ja) 高周波用パッケージ
JP2003332811A (ja) マイクロ波集積回路及びその製造方法並びに無線装置
CN116671260A (zh) 连接结构和连接结构的制造方法
JP2005340656A (ja) 高周波集積回路装置及びその製造方法
CN118116918A (zh) 槽形蝴蝶结封装上天线
JP2004039739A (ja) 高周波配線基板
KR20060023584A (ko) 반도체소자 부착용 금속지그를 이용한비방사마이크로스트립선로에서의 모드변환기

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid