CN118116918A - 槽形蝴蝶结封装上天线 - Google Patents

槽形蝴蝶结封装上天线 Download PDF

Info

Publication number
CN118116918A
CN118116918A CN202311546320.2A CN202311546320A CN118116918A CN 118116918 A CN118116918 A CN 118116918A CN 202311546320 A CN202311546320 A CN 202311546320A CN 118116918 A CN118116918 A CN 118116918A
Authority
CN
China
Prior art keywords
antenna
metal layer
semiconductor die
layer
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311546320.2A
Other languages
English (en)
Inventor
唐逸麒
R·M·穆卢干
A·N·乔加莱卡尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN118116918A publication Critical patent/CN118116918A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q13/00—Waveguide horns or mouths; Slot antennas; Leaky-waveguide antennas; Equivalent structures causing radiation along the transmission path of a guided wave
    • H01Q13/10—Resonant slot antennas
    • H01Q13/106—Microstrip slot antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q5/00—Arrangements for simultaneous operation of antennas on two or more different wavebands, e.g. dual-band or multi-band arrangements
    • H01Q5/20—Arrangements for simultaneous operation of antennas on two or more different wavebands, e.g. dual-band or multi-band arrangements characterised by the operating wavebands
    • H01Q5/25—Ultra-wideband [UWB] systems, e.g. multiple resonance systems; Pulse systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/16—Resonant antennas with feed intermediate between the extremities of the antenna, e.g. centre-fed dipole
    • H01Q9/28—Conical, cylindrical, cage, strip, gauze, or like elements having an extended radiating surface; Elements comprising two conical surfaces having collinear axes and adjacent apices and fed by two-conductor transmission lines
    • H01Q9/285—Planar dipole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Waveguide Aerials (AREA)
  • Aerials With Secondary Devices (AREA)

Abstract

本申请的实施例涉及槽形蝴蝶结封装上天线。一种示例性半导体封装(101)包括：半导体管芯(102)，其具有顶部表面；钝化层，其在所述顶部表面上方；第一金属层(103)，其在第一钝化层上；天线(105)，其形成于所述第一金属层(103)中且从所述半导体管芯(102)偏移，所述天线(105)具有槽形蝴蝶结配置；传输线(106)，其形成于所述第一金属层(103)中，所述传输线(106)将所述半导体管芯(102)耦合到所述天线(105)；以及绝缘材料，其将所述第一金属层(103)与第二金属层(104)分离，所述第二金属层(104)被配置成充当用于所述天线(105)的接地反射器。所述第二金属层(104)可在所述天线(105)和所述半导体管芯(102)下方延伸。

Description

槽形蝴蝶结封装上天线
技术领域
本申请的实施例涉及半导体封装，尤其涉及槽形蝴蝶结封装上天线。
背景技术
包含有源和/或无源组件的半导体装置可制造成从半导体元件或化合物的细长圆柱形单晶切分的圆形晶片。这些固态晶片的直径可达到12英寸或更大。通常，通过在X和Y方向上锯切晶片的过道而从圆形晶片单分出各个半导体管芯，以便从晶片形成矩形离散件。
每一半导体管芯包含至少一个有源或无源组件和管芯焊盘，所述管芯焊盘用于促进与半导体管芯的组件的电连接。半导体管芯包含许多大型电子组件系列；实例包含有源装置，例如二极管和如同场效应晶体管之类的晶体管；无源装置，例如电阻器和电容器；以及集成电路，其可包含远超过一百万个有源组件和无源组件。
在单分之后，将一或多个半导体管芯附接到离散支撑衬底，例如由多个金属和绝缘层层压的金属引线框架或刚性多层衬底。引线框架和衬底的导电迹线通常使用接合线或例如焊料凸块等金属凸块连接到管芯焊盘。
组装好的半导体管芯、引线框架和/或衬底可囊封以形成离散的稳固封装，所述稳固封装常常采用硬化的聚合化合物且由例如转移模制等技术形成。组装和封装工艺以单个为基础或作为分批工艺的一部分而执行，所述分批工艺包含引线框架的对应条带或阵列上的半导体管芯条带或阵列和/或通过模压机的单次加载进行。
半导体技术继续朝着小型化、集成化和快速化的方向发展。天线和功能电路系统集成在共同封装内有时被称作封装上天线(AOP)或封装中天线(AIP)。可封装射频(RF)集成电路，使得并非通过例如球或引脚等触点将RF信号传输到天线模块，而是在封装自身的顶部表面上提供天线。这被称作AOP配置。AOP装置可包含耦合到半导体或集成电路(IC)管芯的多个天线，例如一或多个传输器天线和/或接收器天线。AIP装置是半导体封装布置，其中天线连同半导体或IC管芯(例如，RF IC管芯)集成到封装中以提供无线装置。在此配置中，天线不是放置在无线装置内的单独组件，而是实际上连同IC管芯直接集成到封装中。此方法有时被称作离散天线方法。其它典型AIP组件包含RF/毫米(mm)波构建块、用于传输器和接收器的模拟基带信号链，以及客户可编程微控制器单元(MCU)和数字信号处理器(DSP)。具有集成天线的封装可按比例缩放以结合多种不同的无线感测和/或传输标准。然而，对于需要相对较小天线的应用，例如Wi-Fi、近场通信(NFC)和毫米波(mmWave)应用，具有集成天线的封装的优点是最显而易见的。
传统上，已使用具有在高频下支持效率的先进材料的衬底在印刷电路板(PCB)上设计mmWave天线，以提供高精度感测，所述衬底例如是基于聚四氟乙烯的衬底。尽管有效，但是此类系统设计需要RF专业知识来设计和制造与传感器协作的天线。具有集成天线的封装因不需要独立天线而可降低系统复杂性和制造成本。此类感测系统可用于机器人技术、工业3D感测和汽车应用，包含驾驶员辅助和自动驾驶系统。
mmWave系统一般在24GHz至300GHz之间的频谱中操作。在不同应用中，例如使用蜂窝网络，或在用于检测对象的雷达感测技术中，可使用mmWave系统进行数据传输。归因于mmWave信号的短波长，例如天线等系统组件可具有相对较小的大小。
发明内容
在布置中，一种半导体封装包括：半导体管芯，其具有顶部表面；钝化层，其在所述顶部表面上方；第一金属层，其在第一钝化层上；天线，其形成于所述第一金属层中且从所述半导体管芯偏移，所述天线具有槽形蝴蝶结配置；传输线，其形成于所述第一金属层中，所述传输线将所述半导体管芯耦合到所述天线；以及绝缘材料，其将所述第一金属层与第二金属层分离，所述第二金属层被配置成充当用于所述天线的接地反射器。所述第二金属层在所述天线和所述半导体管芯下方延伸。
所述半导体封装可进一步包括：导电焊盘，其在所述半导体管芯的所述顶部表面上；以及开口，其在所述钝化层中以暴露所述导电焊盘；其中所述第一金属层中的所述传输线通过第一开口与所述导电焊盘接触。
所述传输线可为背靠导体的共面波导。所述传输线可包括所述第一金属层中的三个平行条带，其中所述三个平行条带具有接地-信号-接地配置。
所述半导体封装可进一步包括形成于所述第一金属层中的阻抗变换器，其中所述阻抗变换器耦合在天线馈线与所述传输线之间。所述传输线可具有50Ω阻抗，并且所述阻抗变换器可具有75Ω阻抗。
所述天线可被配置成在具有毫米波长的频带中操作。所述天线可被配置在所述第一金属层中以提供直接空气辐射。
所述天线可包括具有两个三角形开口的金属平面，所述开口各自具有定位在天线馈线附近的顶点以及与所述顶点相对的基底侧，并且其中所述基底侧之间的距离确定所述天线的谐振频率。
所述半导体封装可进一步包括额外层。第一介电层可覆盖所述第一金属层，第三金属层可覆盖所述第一介电层，并且所述第一介电层中的第一通孔可将所述第一金属层耦合到所述第三金属层。第二介电层可覆盖所述第二金属层，第四金属层可覆盖所述第二介电层，并且所述第二介电层中的第二通孔可将所述第二金属层耦合到所述第四金属层。
所述半导体封装可进一步包括：第一焊料掩模层，其在所述第一金属层上方；以及第二焊料掩模层，其在所述第二金属层下方。
在另一布置中，一种集成电路(IC)包括嵌入式管芯结构，所述嵌入式管芯结构包含：有机面板框架，其包含开口；半导体管芯，其定位在所述开口内；以及填充材料，其将所述半导体管芯嵌入在所述有机面板框架的所述开口中。第一重布层(RDL)结构定位在所述半导体管芯上方且具有电连接到所述半导体管芯上的触点的导电结构。天线形成于所述第一RDL结构中且从所述半导体管芯偏移。所述天线具有槽形蝴蝶结配置。第二RDL结构定位在所述半导体管芯下方作为用于所述天线的接地反射器。
所述IC可进一步包括形成于所述第一RDL结构中的传输线。所述传输线将所述半导体管芯耦合到所述天线。所述传输线可为所述第一RDL结构中的波导。所述波导可具有在所述第一金属层中的三个平行条带，其中所述三个平行条带具有接地-信号-接地配置。
所述第二RDL结构可在所述天线和所述半导体管芯下方延伸。所述天线可被配置成在具有毫米波长的频带中操作，并且所述天线可被配置在所述第一RDL结构中以提供直接空气辐射。
所述IC可进一步包括形成于所述第一RDL结构中的阻抗变换器，其中所述阻抗变换器耦合在天线馈线与所述传输线之间。所述传输线可具有50Ω阻抗，并且所述阻抗变换器可具有75Ω阻抗。
所述IC可进一步包括：第一介电层，其覆盖所述第一RDL结构；第三RDL结构，其覆盖所述第一介电层；以及第一通孔，其在所述第一介电层中，所述第一通孔将所述第一RDL结构耦合到所述第三RDL结构。第二介电层可覆盖所述第二RDL结构，第四RDL结构可覆盖所述第二RDL结构，并且所述第二介电层中的第二通孔可将所述第二RDL结构耦合到所述第四RDL结构。
附图说明
在如此概括地描述本发明之后，现将参考附图，其中：
图1示出根据一个布置的具有槽形蝴蝶结封装上天线配置的半导体封装。
图2是耦合到具有封装上天线配置的半导体封装中的半导体管芯的传输线结构的详细图解。
图3示出根据一个布置的系统级封装配置中所使用的槽形蝴蝶结天线。
图4是沿着具有封装上天线布置的半导体封装的长度的横截面视图。
图5是示出根据示例性布置的用于槽形蝴蝶结天线的封装上天线装置的回波损耗曲线的曲线图。
图6是列出根据示例性布置的槽形蝴蝶结天线的增益和效率测量值的表。
图7A至F示出针对具有槽形蝴蝶结天线的封装上天线装置观察到的辐射图。
图8A至N示出根据一个布置的用于制造具有槽形蝴蝶结天线的封装上天线装置的半导体封装的步骤。
图9示出具有根据另一布置形成的槽形蝴蝶结天线的四层系统级封装装置。
图10是具有展示各种元件的厚度的槽形蝴蝶结天线的封装上天线装置的横截面视图。
具体实施方式
参考附图描述本公开。各图未按比例绘制，且各图仅提供来说明本公开。以下参考用于说明的示例性应用来描述本公开的若干方面。应理解，阐述众多具体细节、关系和方法以提供对本公开的理解。本公开不受动作或事件的说明排序限制，因为一些动作可以与其它动作或事件按不同次序发生和/或同时发生。此外，不需要所有所说明的动作或事件来实施根据本公开的方法。
除非另有指示，否则不同图中的对应标号和符号通常指代对应部分。图不一定按比例绘制。在图式中，相同参考数字贯穿全文指代相同元件，且各种特征不必按比例绘制。在以下论述和权利要求书中，术语“包含(including)”、“包含(includes)”、“具有(having)”、“具有(has)”“带有(with)”或其变化形式意图以类似于术语“包括(comprising)”的方式为包含性的，且因此应被解译为意味着“包含但不限于……”。并且，术语“耦合(coupled)”、“耦合(couple)”和/或“耦合(couples)”意图包含间接或直接电气或机械连接或其组合。举例来说，如果第一装置耦合到第二装置或与第二装置电耦合，那么所述连接可通过直接电连接或通过经由一或多个介入装置和/或连接的间接电连接。与介入电线或其它导体电连接的元件被视为被耦合。例如“顶部”、“底部”、“前方”、“后方”、“上方”、“上面”、“下面”、“下方”等术语可在本公开中使用。这些术语不应被理解为限制结构或元件的位置或定向，但应用以提供结构或元件之间的空间关系。
本文中使用术语“半导体管芯”。半导体装置可为例如双极晶体管等离散半导体装置、例如在单个半导体管芯上制造在一起的一对功率FET开关等若干离散装置，或半导体管芯可为具有多个半导体装置的集成电路，例如在A/D转换器中的多个电容器。半导体装置可包含例如电阻器、电感器、过滤器、传感器等无源装置或例如晶体管等有源装置。半导体装置可为具有耦合以形成功能电路(例如，微处理器或存储器装置)的数百或数千晶体管的集成电路。半导体装置在本文中还可被称作半导体装置或集成电路(IC)管芯。
本文中使用术语“半导体封装”。半导体封装具有电耦合到端子的至少一个半导体管芯，且具有保护并覆盖半导体管芯的封装主体。在一些布置中，多个半导体管芯可封装在一起。举例来说，功率金属氧化物半导体(MOS)场效应晶体管(FET)半导体装置和第二半导体装置(例如，栅极驱动器管芯或控制器管芯)可封装在一起以形成单个封装式电子装置。例如无源组件(例如电容器、电阻器和电感器或线圈)等额外组件可包含在封装式电子装置中。半导体管芯安装有提供导电引线的封装衬底。导电引线的一部分形成用于封装装置的端子。在电线接合式集成电路封装中，接合线将封装衬底的导电引线耦合到半导体管芯上的键合焊盘。半导体管芯可安装到封装衬底，其中装置侧表面背对衬底并且背侧表面面向封装衬底的管芯焊盘且安装到所述管芯焊盘。半导体封装可具有由热固性环氧树脂模制化合物在模制工艺中形成或通过使用在室温下为液体且随后固化的环氧树脂、塑料或树脂而形成的封装主体。封装主体可提供用于封装装置的密闭封装。封装主体可使用囊封工艺形成于模具中，然而，封装衬底的引线的一部分在囊封期间未被覆盖，这些暴露的引线部分形成用于半导体封装的端子。半导体封装还可被称作“集成电路封装”、“微电子装置封装”或“半导体装置封装”。
本文中使用术语“重布层(RDL)”。RDL结构是可电连接到半导体管芯或其它组件的导电结构。封装式电子装置可包含形成于RDL结构中的元件，例如天线、传输线、波导和/或阻抗变换器。在一个实例中，封装式电子装置包含形成于RDL层中的槽形蝴蝶结天线。槽形蝴蝶结天线通过也形成于RDL结构中的传输线和阻抗变换器耦合到半导体管芯电路。
本文中描述了术语“槽形蝴蝶结天线”。槽形天线由具有从表面切出的一或多个孔的例如平坦金属板等金属表面组成。当金属板由RF电流驱动时，槽使电磁波辐射。槽形天线的辐射图是全向的，类似于偶极天线。例如本文中所描述的槽形蝴蝶结天线是具有以蝴蝶结形状形成的槽的槽形天线，其通常具有两个镜像三角形形状。在一些布置中，蝴蝶结形状还可被称作蝶形天线。
本文中使用术语“接地反射器”。接地反射器是从天线反射电磁波的装置。接地反射器可为用于重导向RF能量的独立装置，或可作为天线组合件的部分而集成。本文中所描述的接地反射器用以修改槽形蝴蝶结天线的辐射图且增加与接地平面相对的方向上的增益。
本文中使用术语“共面波导”。共面波导是可用于传送微波频率信号的一种类型的电平面传输线。共面波导传输线建构到单片微波集成电路中。共面波导由介电衬底上的单个导电轨道或条带和一对返回导电轨道或条带组成，导电轨道的两侧各有一个。所有三个导体都在衬底的同一侧上，并且因此为共面的。返回导体通过小间隙与中心导电轨道分离，所述小间隙沿着管线的长度具有不变的宽度。在远离中心导体的侧上，返回导体可延伸到无限远的距离，以使得其各自在理论上是半无限平面。在一些布置中，共面波导是背靠导体的共面波导，其也可被称为与地面共面的波导。背靠导体的共面波导变体具有覆盖衬底的整个背面的接地平面。接地平面充当第三返回导体。
图1示出根据一个布置的具有槽形蝴蝶结封装上天线(AOP)结构的半导体封装101。在其它布置中，此布置可被配置为封装中天线(AIP)。半导体封装101具有双侧RDL堆积结构中的两个重布层(RDL)103、104。半导体封装101包含嵌入在两个导电件103、104之间的半导体管芯102。顶部RDL 103用作槽形蝴蝶结天线金属。底部RDL 104用作接地反射器作为天线系统的部分。在替代性布置中，底部RDL 104可被基于PCB的地面替换为用于槽形蝴蝶结天线的反射器。顶部RDL 103以形成槽形蝴蝶结天线105和传输线结构106的方式沉积。嵌入式硅管芯102用作天线衬底。
半导体封装101提供具有封装上天线集成的系统级封装(SiP)嵌入式管芯技术，其实现具有直接空气辐射图案的独特封装顶部辐射AOP结构。本文中所公开的布置呈现使用SiP嵌入式管芯技术在具有直接空气辐射和衬底增强型增益的140GHz至220GHz(WR5)频带中操作的优化槽形蝴蝶结天线。
图2是耦合到半导体管芯102的传输线结构106的详细图解。传输线结构106是具有接地-信号-接地配置的共面波导。中间导电条带201位于两个接地条带202、203之间。传输线结构106的阻抗取决于馈送条带201的宽度以及馈送条带201与接地条带202、203之间的间隔。在一个布置中，传输线结构106具有50Ω的标称阻抗。传输线结构106的条带201至203接合到半导体管芯102的有源表面上的导电焊盘204至206，这允许半导体管芯102经由传输线结构106传输和接收信号。导电焊盘205和206在一些布置中彼此耦合以确保到条带202、203的恒定接地参考电压。图2中所展示的共面波导布置具有低信号散射和宽带性能的优点。半导体封装101中的传输线结构106仅需要蚀刻顶部RDL 103，这允许简单地实现设计。
图3示出根据一个布置的SiP配置中所使用的槽形蝴蝶结天线105。半导体封装101的RDL 103中的槽形蝴蝶结天线105的集成使用围封半导体管芯102的衬底高度来提供与接地RDL 104的分离。需要较大的封装大小(即，大于半导体管芯102的覆盖面积)来容纳天线105。半导体封装101还提供额外空间以路由信号I/O和电力。地面到天线的间隔被调谐以获得具有低于四分之一波长的开始值的所要天线性能。天线105可被修改以在较高或较低频带中工作。在一个布置中，RDL 104处的接地反射器在天线RDL 103下方155um处。RDL 103中的槽形蝴蝶结天线105邻近于封装顶部以用于最大天线效率且提供直接空气辐射。
在所示出的配置中，接地RDL 104延伸超出半导体管芯的一侧且具有宽度Wgnd和长度Lgnd。在一个布置中，Wgnd是2000um，并且Lgnd是1425um。包含半导体管芯102的衬底将接地RDL 104与天线RDL 103分离。槽形蝴蝶结天线105的形状被图案化为衬底的顶部表面上的RDL 103。槽形蝴蝶结天线105的外部尺寸是具有宽度Wout和长度Lout的大体矩形形状。在一个布置中，Wout是1625um，并且Lout是1000um。天线105具有两个镜像三角形开口或槽301、302，所述开口或槽具有长度为Lbase的底座和长度为Lside的两侧。槽301、302的底座与天线馈送通道间隔开距离Dbase。开口301、302具有等腰三角形形状、等边三角形形状或不等边三角形形状。在一个布置中，针对140GHz至220GHz频率操作范围(WR5)，Lbase是600um，Lside是623.87um，并且Dbase是560um。
共面波导传输线结构106将半导体管芯102连接到槽形蝴蝶结天线结构105。馈送条带201具有宽度Wfeed且与接地条带202、203间隔开距离Dgnd。接地条带202、203的宽度可与馈送条带201的宽度Wfeed相同或可为另一宽度。传输线结构106具有半导体管芯102与天线结构105的边缘303之间的长度Lfeed。四分之一波长变换器304用于补偿天线馈线305处的阻抗要求。举例来说，四分之一波长变换器可具有75Ω的阻抗。四分之一波长变换器304包含宽度为Wqtr的条带，所述条带与槽形蝴蝶结天线结构105间隔开距离Dqtr。四分之一波长变换器304具有长度Lqtr。天线馈线305在其附接到槽形蝴蝶结天线结构105的最宽点处具有宽度Want，并且具有长度Lant。在一个布置中，Wfeed是40um，Dfeed是20um，Wqtr是20um，Dqtr是30um，并且Lqtr是475um。天线馈线305具有的尺寸可为100um的Want和50um的Lant。
已知槽形蝴蝶结天线产生宽带宽和高效率。通过激励两个相应孔口301、302来产生沿着槽形蝴蝶结天线宽度的线性偏振天线辐射。可通过改变宽度Wsbt来调整槽形蝴蝶结天线105的谐振频率。举例来说，增加槽形蝴蝶结宽度Wsbt会增加槽谐振长度，从而产生较长电流路径和较低谐振频率。孔口底部的长度Lbase可被调谐到与所要频率匹配的输入。
图4是沿着半导体封装101的长度的横截面视图。图4示出嵌入在RDL层103和104之间的半导体管芯102，所述RDL层分别形成天线结构和接地。例如二氧化硅(SiO2)或氧化铝(Al2O3)等钝化层401可施加到半导体管芯102的表面。聚酰亚胺层402可在RDL 103下方附接到钝化层401。导电焊盘204在半导体管芯102与RDL 103之间提供连接。半导体管芯102嵌入于填充材料403中，例如包括RDL 103与104之间的环氧树脂的味之素堆积膜(ABF)。焊料掩模404可施加到半导体封装101的顶部和底部表面以用于防止氧化，且防止在间距小的组件之间形成焊桥。
图5是示出用于具有上文所列的示例性尺寸的槽形蝴蝶结天线的封装上天线装置的回波损耗曲线的曲线图500。已使用示例性参数在WR5频带中观察到大致55GHz的带宽，其中回波损耗在大致165GHz(501)与220GHz(502)之间低于-10dB。
图6是列出具有上文所列出的示例性尺寸的槽形蝴蝶结天线的增益和效率测量值的表600。所观察到的最大已实现增益是在180GHz下大致8.87dBi，其中最大辐射效率是73.5％。总的来说，所观察到的峰值已实现增益是在WR5频带中高于6dBi，其中最小辐射效率是56％。
图7A至F示出针对具有槽形蝴蝶结天线的封装上天线装置观察到的辐射图。跨频率带宽160GHz至200GHz实现良好辐射图。观察到最佳辐射在180GHz至200GHz频率范围中(图7C至E)。辐射图归因于在所示出的实例中天线大小过大而在高于210GHz的频率下分散。
在图7A中，曲线701a和702a示出在164GHz下的辐射图。曲线701a表示x-y或方位角平面(即，φ＝0度)。曲线702a表示y-z或仰角平面(即，φ＝90度)。在图7B中、曲线701b和702b示出在170GHz下的辐射图。曲线701b表示在φ＝0度时的辐射图。曲线702b表示在φ＝90度时的辐射图。在图7C中，曲线701c和702c示出在180GHz下的辐射图。曲线701c表示在φ＝0度时的辐射图。曲线702c表示在φ＝90度时的辐射图。
在图7D中，曲线701d和702d示出在190GHz下的辐射图。曲线701d表示在φ＝0度时的辐射图。曲线702d表示在φ＝90度时的辐射图。在图7E中，曲线701e和702e示出在200GHz下的辐射图。曲线701e表示在φ＝0度时的辐射图。曲线702e表示在φ＝90度时的辐射图。在图7F中，曲线701f和702f示出在210GHz下的辐射图。曲线701f表示在φ＝0度时的辐射图。曲线702f表示在φ＝90度时的辐射图。
图8A至N示出根据一个布置的用于制造具有槽形蝴蝶结天线的封装上天线装置的半导体封装的步骤。这些步骤可在一个实施方案中用于制造上文所描述的装置101。所述步骤可用于在预制构件的分批工艺中同时制造多个封装式电子装置，其中各个封装式电子装置在所述工艺结束之后或快结束时分离。
在图8A中，有机面板框架801附接到粘合剂载体结构802(被称作粘性胶带)。面板框架801具有用于安装半导体管芯或其它组件的空腔803。在一个实例中，有机面板框架801被按压到粘合剂载体结构802的粘合侧上。在所示出的布置中，半导体管芯805具有附接到粘合剂载体结构802的有源侧805a。有机面板框架801可具有一或多个导电通孔或镀覆通孔(PTH)804，其允许在有机面板框架801的相对侧之间进行引线或其它连接。导电通孔或PTH804可使用一或多个处理步骤形成以将铜电镀在穿过面板框架801形成的开口(未展示)中。导电通孔804从面板框架801的第一侧801a延伸到第二侧801b。
在图8B中，一或多个半导体管芯805附接到有机面板框架801的空腔803中的粘合剂载体结构802。半导体管芯805可通过将半导体管芯805附接到粘合剂载体结构802的机械化工艺(例如，取放工艺)来放置。
在图8C中，填充材料806形成于有机面板框架801与半导体管芯805之间的间隙中。填充材料806通过在间隙中形成堆积材料来产生。在一个实例中，例如ABF等堆积材料开始为薄片，并且制造工艺包含将一或多个材料薄片按压或以其它方式安装到空腔803中的在有机面板框架801与半导体管芯805之间的间隙中。接着固化填充材料806。过量填充材料806a可覆盖有机面板框架801的顶部表面801a，例如归因于填充材料806的包覆模制。
在图8D中，等离子蚀刻用以去除过量填充材料806a且暴露有机面板框架801的第一侧801a。
在图8E中，结构已经翻转，以使得面板框架801的第二侧801b在顶部。还去除了粘合剂载体结构802，从而暴露半导体管芯805的有源侧805a。
在图8F中，执行溅镀沉积工艺以在有机面板框架801的第一侧801a上沉积铜种子层807a并且在有机面板框架801的第二侧801b上沉积铜种子层807b。铜种子层807a还覆盖填充材料806的表面808a。铜种子层807b还覆盖半导体管芯805的有源侧805a以及填充材料806的暴露表面808b。
在图8G中，干膜(DF)光刻胶层809a、809b层压在铜种子层807a、807b上方。
在图8H中，光刻胶层809a、809b暴露且显影。此使光刻胶材料图案化以在结构的顶部和底部上形成抗蚀剂的片段810。当光刻胶层809a、809b显影时，种子层807a、807b的部分暴露。
在图8I中，导电镀层沉积在结构的两个表面上以形成RDL层812a、812b。在一个布置中，RDL层812a、812b可在电镀工艺中使用铜形成，所述电镀工艺在经图案化抗蚀剂810的开口内将导电铜材料沉积在铜种子层811的暴露部分上方。尽管图8I的横截面视图中未展示，RDL层812a可形成为接地层的形状，并且RDL层812b可在一个布置中形成为槽形蝴蝶结天线的形状。
在图8J中，去除DF光刻胶层的其余片段810，从而暴露下伏种子层材料807a、807b的部分813。
在图8K中，已蚀刻掉下伏种子层材料807a、807b的暴露部分813。这留下了电镀铜结构812a、812b，所述电镀铜结构在所述结构的第一侧和第二侧的选择部分上或上方延伸。
在图8L中，焊料掩模814施加到所述结构的顶侧和底侧。
在图8M中，在焊料掩模814中产生焊盘开口815以暴露RDL层812a、812b的部分。
在图8N中，薄膜金属层816施加到RDL层812a、812b的暴露部分。薄金属层816可为凸块下金属化(UBM)，其可用于支撑到半导体管芯805和结构的其它组件的触点。
尽管图8A至N中所展示的工艺示出同时处理结构的两侧，但应理解，在其它布置中，可首先处理一侧，接着结构翻转且处理另一侧。
图8N示出根据一个布置的具有形成于RDL层812b中的槽形蝴蝶结天线的封装装置800中的系统。装置800是具有RDL层812a、812b的双层结构。
图9示出根据另一布置的具有形成于RDL层812b中的槽形蝴蝶结天线的封装装置900中的四层系统。半导体管芯901具有有源表面902，所述有源表面带有一或多个接触焊盘903，例如铜焊盘。钝化层904形成于有源表面902上方，但不覆盖接触焊盘903。聚酰亚胺层905形成于钝化层904的顶部上。半导体装置901嵌入于例如ABF或环氧树脂等填充材料906内。第一RDL层907形成于填充材料906的顶部表面上且与半导体装置901上的焊盘903接触。RDL层907可在一个配置中形成为槽形蝴蝶结天线的形状。第二RDL层908形成于填充材料906的底部表面上。在一个布置中，RDL 908充当形成于RDL 907中的天线结构的接地平面。
绝缘介电层909形成于RLD 907的顶部上。介电层909将RDL 907与形成于层909的顶部上的导电层910分离。导电层910通过可钻穿介电层909的一或多个通孔911电耦合到RDL 907。薄金属触点912形成于导电层910上且可充当凸块下材料(UBM)以用于将触点安装到外部装置。焊料掩模913或其它保护材料沉积在介电层909和导电层910上，以使得仅触点912暴露在装置900的顶部表面上。
类似地，绝缘介电层914形成于RLD 908的底部上。介电层914将RDL 908与形成于层914的底部上的导电层915分离。导电层915通过可钻穿介电层914的一或多个通孔916电耦合到RDL 908。薄金属触点916形成于导电层915上且可充当凸块下材料以用于将触点安装到外部装置。焊料掩模917或其它保护材料沉积在介电层914和导电层915上，以使得仅触点916暴露在装置900的底部表面上。
图10是具有槽形蝴蝶结天线的AOP装置1000的横截面视图，例如使用图8A至N中所示出的工艺制造的装置，展示了在一个布置中的各种元件的厚度。半导体管芯1001连同有源表面1001a上的任何钝化和聚酰亚胺层具有65um至150um的厚度T1。有机材料1002具有100um至180um的厚度T2。顶部RDL层1003具有8um至20um的厚度T3，并且底部RDL层1004类似地具有8um至20um的厚度T4。顶部和底部焊料掩模层1005、1006各自具有10um至20um的厚度T5、T6。
导电通孔或PTH 1007具有105um至150um的宽度T7，并且放置成远离半导体管芯1001的边缘150um至200um的距离T8。顶部和底部RDL层与封装1000的边缘1008间隔开距离T9。
尽管上文已描述了本公开的各种实例，但应理解，所述实例已仅通过实例且非限制来呈现。在不脱离本公开的精神或范围的情况下，可根据本文中的公开内容对所公开实例作出众多改变。在权利要求书的范围内，有可能在所描述实施例中进行修改，并且其它实施例是可能的。因此，本发明的广度和范围不应受到上文所描述的实例中的任一者限制。实际上，应根据所附权利要求书和其等同物来限定本公开的范围。

Claims (20)

1.一种半导体封装，其包括：
半导体管芯，其具有顶部表面；
钝化层，其在所述顶部表面上方；
第一金属层，其在第一钝化层上；
天线，其形成于所述第一金属层中且从所述半导体管芯偏移，所述天线具有槽形蝴蝶结配置；
传输线，其形成于所述第一金属层中，所述传输线将所述半导体管芯耦合到所述天线；以及
绝缘材料，其将所述第一金属层与第二金属层分离，所述第二金属层被配置成充当用于所述天线的接地反射器。
2.根据权利要求1所述的半导体封装，其进一步包括：
导电焊盘，其在所述半导体管芯的所述顶部表面上；
开口，其在所述钝化层中以暴露所述导电焊盘；
所述第一金属层中的所述传输线通过第一开口与所述导电焊盘接触。
3.根据权利要求1所述的半导体封装，其中所述传输线是共面波导。
4.根据权利要求1所述的半导体封装，其中所述传输线包括所述第一金属层中的三个平行条带，并且其中所述三个平行条带具有接地-信号-接地配置。
5.根据权利要求1所述的半导体封装，其中所述第二金属层在所述天线和所述半导体管芯下方延伸。
6.根据权利要求1所述的半导体封装，其中所述天线被配置成在具有毫米波长的频带中操作。
7.根据权利要求1所述的半导体封装，其中所述天线被配置在所述第一金属层中以提供直接空气辐射。
8.根据权利要求1所述的半导体封装，其中所述传输线具有50Ω阻抗。
9.根据权利要求1所述的半导体封装，其进一步包括
阻抗变换器，其形成于所述第一金属层中，其中所述阻抗变换器耦合在天线馈线与所述传输线之间。
10.根据权利要求9所述的半导体封装，其中所述阻抗变换器具有75Ω阻抗。
11.根据权利要求1所述的半导体封装，其中所述天线包括具有两个三角形开口的金属平面，所述开口各自具有定位在天线馈线附近的顶点以及与所述顶点相对的基底侧，并且其中所述基底侧之间的距离确定所述天线的谐振频率。
12.根据权利要求1所述的半导体封装，其进一步包括：
第一介电层，其覆盖所述第一金属层；
第三金属层，其覆盖所述第一介电层；以及
第一通孔，其在所述第一介电层中，所述第一通孔将所述第一金属层耦合到所述第三金属层。
13.根据权利要求12所述的半导体封装，其进一步包括：
第二介电层，其覆盖所述第二金属层；
第四金属层，其覆盖所述第二介电层；以及
第二通孔，其在所述第二介电层中，所述第二通孔将所述第二金属层耦合到所述第四金属层。
14.根据权利要求1所述的半导体封装，其进一步包括：
第一焊料掩模层，其在所述第一金属层上方；以及
第二焊料掩模层，其在所述第二金属层下方。
15.一种集成电路IC，其包括：
嵌入式管芯结构，其包含：
有机面板框架，其包含开口，
半导体管芯，其定位在所述开口内；
填充材料，其将所述半导体管芯嵌入在所述有机面板框架的所述开口中；
第一重布层RDL结构，其定位在所述半导体管芯上方且具有电连接到所述半导体管芯上的触点的导电结构；
天线，其形成于所述第一RDL结构中且从所述半导体管芯偏移，所述天线具有槽形蝴蝶结配置；以及
第二RDL结构，其定位在所述半导体管芯下方作为用于所述天线的接地反射器。
16.根据权利要求15所述的IC，其进一步包括：
传输线，其形成于所述第一RDL结构中，所述传输线将所述半导体管芯耦合到所述天线。
17.根据权利要求15所述的IC，其进一步包括：
波导，其在所述第一RDL结构中，所述波导具有在所述第一金属层中的三个平行条带，并且其中所述三个平行条带具有接地-信号-接地配置。
18.根据权利要求15所述的IC，其中所述第二RDL结构在所述天线和所述半导体管芯下方延伸，其中所述天线被配置成在具有毫米波长的频带中操作，并且其中所述天线被配置在所述第一RDL结构中以提供直接空气辐射。
19.根据权利要求15所述的IC，其进一步包括：
阻抗变换器，其形成于所述第一RDL结构中，其中所述阻抗变换器耦合在天线馈线与所述传输线之间；
其中所述传输线具有50Ω阻抗；并且
其中所述阻抗变换器具有75Ω阻抗。
20.根据权利要求15所述的IC，其进一步包括：
第一介电层，其覆盖所述第一RDL结构；
第三RDL结构，其覆盖所述第一介电层；
第一通孔，其在所述第一介电层中，所述第一通孔将所述第一RDL结构耦合到所述第三RDL结构；
第二介电层，其覆盖所述第二RDL结构；
第四RDL结构，其覆盖所述第二RDL结构；以及
第二通孔，其在所述第二介电层中，所述第二通孔将所述第二RDL结构耦合到所述第四RDL结构。
CN202311546320.2A 2022-11-30 2023-11-20 槽形蝴蝶结封装上天线 Pending CN118116918A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18/072,026 US20240178163A1 (en) 2022-11-30 2022-11-30 Slot Bow-Tie Antenna On Package
US18/072,026 2022-11-30

Publications (1)

Publication Number Publication Date
CN118116918A true CN118116918A (zh) 2024-05-31

Family

ID=91078752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311546320.2A Pending CN118116918A (zh) 2022-11-30 2023-11-20 槽形蝴蝶结封装上天线

Country Status (5)

Country Link
US (1) US20240178163A1 (zh)
JP (1) JP2024081609A (zh)
KR (1) KR20240081376A (zh)
CN (1) CN118116918A (zh)
DE (1) DE102023132723A1 (zh)

Also Published As

Publication number Publication date
KR20240081376A (ko) 2024-06-07
US20240178163A1 (en) 2024-05-30
DE102023132723A1 (de) 2024-06-06
JP2024081609A (ja) 2024-06-18

Similar Documents

Publication Publication Date Title
US20230130259A1 (en) Radio frequency device packages
US8952521B2 (en) Semiconductor packages with integrated antenna and method of forming thereof
US20060276157A1 (en) Apparatus and methods for packaging antennas with integrated circuit chips for millimeter wave applications
US8067814B2 (en) Semiconductor device and method of manufacturing the same
US6818985B1 (en) Embedded antenna and semiconductor die on a substrate in a laminate package
US11605877B2 (en) Semiconductor device package and method of manufacturing the same
US8035192B2 (en) Semiconductor device and manufacturing method thereof
US12113293B2 (en) Antenna-on-package including multiple types of antenna
KR20020081089A (ko) 반도체 장치
KR100548244B1 (ko) 저가형 능동 스마트 안테나 시스템 및 그 제조 방법
CN110534872B (zh) 电子封装件
US20220209391A1 (en) Antenna in package having antenna on package substrate
CN103650132A (zh) 无线模块
US20230387046A1 (en) Semiconductor device package and method of manufacturing the same
US20240038691A1 (en) Microelectronic device package with integral antenna module and semiconductor device
CN118116918A (zh) 槽形蝴蝶结封装上天线
US20220157746A1 (en) Semiconductor device package and method of manufacturing the same
TW202431696A (zh) 封裝級開槽領結式天線
US11404799B2 (en) Semiconductor device package and method of manufacturing the same
US20210135333A1 (en) Semiconductor device package and method for manufacturing the same
US20240313404A1 (en) Electronic device with patch antenna in packaging substrate
US20240021971A1 (en) Microelectronic device package with integral waveguide transition
US20240006742A1 (en) Antenna-on-package system
US20230352850A1 (en) Microelectronic device package with integral slotted waveguide antenna
CN113130416A (zh) 半导体装置封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication