CN113130416A - 半导体装置封装 - Google Patents

半导体装置封装 Download PDF

Info

Publication number
CN113130416A
CN113130416A CN202010757288.2A CN202010757288A CN113130416A CN 113130416 A CN113130416 A CN 113130416A CN 202010757288 A CN202010757288 A CN 202010757288A CN 113130416 A CN113130416 A CN 113130416A
Authority
CN
China
Prior art keywords
support structure
substrate
antenna
semiconductor device
device package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010757288.2A
Other languages
English (en)
Inventor
廖国成
丁一权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN113130416A publication Critical patent/CN113130416A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Details Of Aerials (AREA)

Abstract

本公开提供一种半导体装置封装。所述半导体装置封装包含第一表面和与所述第一表面相对的第二表面。所述半导体装置封装进一步包含设置在所述衬底的所述第一表面上的第一支撑结构和设置在所述衬底的所述第一表面上的第二支撑结构。所述第一支撑结构具有与所述衬底的所述第一表面间隔开第一距离的第一表面。所述第二支撑结构具有与所述衬底的所述第一表面间隔开第二距离的第一表面。所述第二距离不同于所述第一距离。所述半导体装置封装进一步包含设置在所述衬底的所述第一表面上方的第一天线。所述第一天线由所述第一支撑结构的所述第一表面和所述第二支撑结构的所述第一表面支撑。

Description

半导体装置封装
技术领域
本公开大体上涉及一种半导体装置封装，并且涉及一种包含天线的半导体装置封装。
背景技术
例如移动电话的无线通信装置可以包含具有用于信号(例如，射频(RF)信号)传输的天线(例如封装上天线(AoP))的半导体装置封装。贴片天线由于其方向性、易于制造以及体积小和轻巧而比其它天线更常用。随着工作频率增加(例如等于或大于5GHz)，RF信号的信号衰减或信号损耗可能会恶化。
发明内容
在一或多个实施例中，一种半导体装置封装包含衬底，所述衬底具有第一表面和与所述第一表面相对的第二表面。所述半导体装置封装进一步包含设置在所述衬底的所述第一表面上的第一支撑结构和设置在所述衬底的所述第一表面上的第二支撑结构。所述第一支撑结构具有与所述衬底的所述第一表面间隔开第一距离的第一表面。所述第二支撑结构具有与所述衬底的所述第一表面间隔开第二距离的第一表面。所述第二距离不同于所述第一距离。所述半导体装置封装进一步包含设置在所述衬底的所述第一表面上方的第一天线。所述第一天线由所述第一支撑结构的所述第一表面和所述第二支撑结构的所述第一表面支撑。
在一或多个实施例中，一种半导体装置封装包含衬底，所述衬底具有第一表面和与所述第一表面相对的第二表面。所述半导体装置封装进一步包含设置在所述衬底的所述第一表面上方的天线。所述天线的延长线和所述衬底的所述第一表面的延长线界定锐角。所述半导体装置封装进一步包含设置在所述天线与所述衬底之间的接地元件。所述接地元件平行于所述天线。
在一或多个实施例中，一种半导体装置封装包含衬底，所述衬底具有第一表面和与所述第一表面相对的第二表面。所述半导体装置封装进一步包含设置在所述衬底的所述第一表面上的第一支撑结构。所述第一支撑结构具有平行于所述衬底的所述第一表面的第一顶表面和平行于所述衬底的所述第一表面的第二顶表面。所述第一支撑结构的所述第一顶表面与所述衬底的所述第一表面之间的距离不同于所述第一支撑结构的所述第二顶表面与所述衬底的所述第一表面之间的距离。所述半导体装置封装进一步包含设置在所述第一支撑结构的所述第一顶表面上的第一天线。所述半导体装置封装进一步包含设置在所述第一支撑结构的所述第二顶表面上的第二天线。
附图说明
当结合附图阅读时，从以下详细描述容易理解本发明的各方面。应注意，各种特征可能并不按比例绘制。可出于论述清楚起见而任意地增大或减小各种部件的尺寸。
图1示出根据本公开的一些实施例的半导体装置封装的横截面图。
图2示出根据本公开的一些实施例的半导体装置封装的横截面图。
图3示出根据本公开的一些实施例的半导体装置封装的横截面图。
图4示出根据本公开的一些实施例的半导体装置封装的横截面图。
图5示出根据本公开的一些实施例的半导体装置封装的横截面图。
图6示出根据本公开的一些实施例的半导体装置封装的横截面图。
图7示出根据本公开的一些实施例的半导体装置封装的横截面图。
图8示出根据本公开的一些实施例的半导体装置封装的横截面图。
贯穿附图和详细描述使用共同的参考标号来指示相同或相似的元件。根据以下结合附图作出的详细描述，本发明将更显而易见。
具体实施方式
以下公开内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的特定实例。当然，这些只是实例且并不意欲为限制性的。在本公开中，在以下描述中对第一特征在第二特征之上或上的形成的参考可以包含第一特征与第二特征直接接触形成的实施例，并且还可以包含额外特征可以形成于第一特征与第二特征之间从而使得第一特征与第二特征可不直接接触的实施例。此外，本公开可以在各种实例中重复参考标号和/或字母。此重复是出于简化和清晰，且本身并不规定所论述的各种实施例和/或配置之间的关系。
下文详细论述本公开的实施例。然而，应了解，本发明提供了可在多种多样的特定情境中实施的许多适用的概念。所论述的具体实施例仅仅是说明性的且并不限制本公开的范围。
图1示出根据本公开的一些实施例的半导体装置封装1的横截面图。半导体装置封装1包含衬底10、在衬底10上的支撑结构11、12、16和17、天线13、电子组件14和电接点15。
衬底10具有表面101和与表面101相对的表面102。衬底10可以是例如印刷电路板，例如纸基铜箔层压板、复合铜箔层压板或聚合物浸渍玻璃纤维基铜箔层压板。衬底10可以包含互连结构，例如再分布层(RDL)。
衬底10包含分别在表面101和表面102上的导电层10a和10b。导电层10b被设置在表面102上的介电层10d覆盖。在一些实施例中，导电层10a是接地层。
支撑结构11设置在衬底10的表面101上。支撑结构11具有面对衬底10的表面101的表面112、背对衬底10的表面101的表面111以及在表面112与表面111之间延伸的表面(或侧壁)113。
如图1所示，表面112与衬底10的表面101接触。在一些实施例中，如图5所示，表面112可以与设置在衬底10的表面101上的导电层10a(或接地层)接触。
表面111与衬底10的表面101间隔开距离D1。
支撑结构16设置在支撑结构11的表面111上。支撑结构16具有与表面111接触的表面162、与表面162相对的表面161以及在表面162与表面161之间延伸的表面(或侧壁)163。
支撑结构11的宽度11w大于支撑结构16的宽度16w。在一些实施例中，支撑结构的宽度(例如宽度11w和16w)可以沿着基本平行于衬底10的表面101的方向测量。
表面163、表面111和表面113界定阶梯式结构。
在一些实施例中，可以观察到支撑结构11与16之间的界面。
与支撑结构11和16类似，支撑结构12设置在衬底10的表面101上。支撑结构12具有表面122、表面121以及在表面122与表面121之间延伸的表面(或侧壁)123。
表面121与衬底10的表面101间隔开距离D2。表面111和表面121相对于衬底10的表面101可以具有不同的高度。例如，距离D1和距离D2不同。例如，如图1所示，距离D1小于距离D2。在一些实施例中，距离D1可以大于距离D2。
支撑结构17设置在支撑结构12的表面121上。支撑结构17具有表面172、与表面172相对的表面171以及在表面172与表面171之间延伸的表面(或侧壁)173。
支撑结构12的宽度12w大于支撑结构17的宽度17w。
表面173、表面121和表面123界定阶梯式结构。
在一些实施例中，支撑结构11、12、16和17中的每一个可以包含绝缘材料。在一些实施例中，支撑结构11、12、16和17中的每一个可以包含光敏材料，例如光可成像电介质(PID)。
如图1所示，支撑结构11、12、16和17提供具有从衬底10测量的不同高度、高程或距离(例如，图1中所示的距离D1和D2)的表面，使得由前述表面支撑的天线13可以相对于衬底10以倾斜或倾向的方式定位。这样，可以实现天线的多种取向以允许更优化且更灵活的RF覆盖。
在一些实施例中，支撑结构11、12、16和17中的每一个可以包含电介质材料。例如，支撑结构11、12、16和17中的每一个可以包含模塑料、预浸渍的复合纤维(例如，预浸料)、硼磷硅玻璃(BPSG)、氧化硅、氮化硅、氧氮化硅、未掺杂硅酸盐玻璃(USG)，其任何组合等。模塑料的实例可以包含但不限于包含分散在其中的填充物的环氧树脂。预浸料的实例可以包含但不限于通过堆叠或层压多种预浸材料/片材而形成的多层结构。
在一些实施例中，支撑结构11、12、16和17中的每一个可以包含焊球(例如图3所示)、液晶聚合物、柱(例如铜柱)、导电树脂，或其组合。
天线13设置在衬底10的表面101上方，并由支撑结构11和12支撑。天线13具有背对表面101的表面131、面对表面101的表面132以及在表面131与表面132之间延伸的侧表面133。
在一些实施例中，天线13的表面131和表面132被暴露。在一些实施例中，天线13的表面131和表面132未被覆盖。在一些实施例中，天线13的表面131和表面132暴露于空气。在一些实施例中，天线13的表面131和表面132与空气直接接触。在一些实施例中，半导体装置封装1设置在真空空间或真空腔内，并且因此天线13的表面131和表面132暴露于真空。
实验结果表明，具有暴露于空气(或真空，耗散常数(Dk)约为1)的表面的天线的峰值增益约为具有被Dk约为4的电介质材料覆盖的表面的另一天线的峰值增益的约1.3到2.3倍。
天线13不平行于衬底10的表面101。例如，天线13的表面131和支撑结构11的表面111界定锐角。例如，天线13的表面131的延长线和衬底10的表面101的延长线界定锐角。例如，天线13的表面131的法线向量和衬底10的表面101的法线向量界定锐角。
在一些实施例中，天线13的侧表面133可以与支撑结构16的表面163间隔开。在一些实施例中，可以在天线13的侧表面133与支撑结构之间设置粘合剂层(图中未示出)。例如，可以在天线13的侧表面133与支撑结构16的表面163之间设置粘合剂层。例如，可以在天线13的侧表面133与支撑结构11的表面111之间设置粘合剂层。
在一些实施例中，粘合剂层可以包含凝胶型粘合剂层、膜型粘合剂层或其它合适类型的粘合剂层，或其组合。在一些实施例中，粘合剂层可以包含热固性树脂、热塑性树脂、聚酯树脂、聚醚树脂、环氧树脂、聚烯烃组合物或其它合适的材料，或其组合。
在一些实施例中，天线13可以包含例如金属或金属合金的导电材料。导电材料的实例包含金(Au)、银(Ag)、铝(Al)、铜(Cu)，或其合金。在一些实施例中，天线13可以包含贴片天线。在一些实施例中，天线13可以包含天线图案13a和围绕天线图案13a的保护层13b。例如，天线图案13a的侧表面可以被保护层13b覆盖或与保护层13b接触。天线图案13a可以被嵌入保护层13b内，其中天线图案13a的两个表面都未被保护层13b覆盖。
天线13通过例如但不限于导电元件10c和10s电连接到衬底10(例如衬底10的互连结构)。在一些实施例中，导电元件10c可以用作向天线13提供信号的馈电元件。在一些实施例中，导电元件10c可以包含但不限于金属柱、键合线或堆叠的通孔。在一些实施例中，导电元件10c可以包含Au、Ag、Al、Cu或其合金。在一些实施例中，连接元件10s可以包含但不限于焊球或任何其它合适的电连接结构。
电子组件14设置在衬底10的表面102。电子组件14可以是芯片或裸片，其包含半导体衬底、一或多个集成电路装置以及在其中的一或多个上覆的互连结构。集成电路装置可以包含例如晶体管等有源装置，和/或例如电阻器、电容器、电感器等无源装置，或其组合。
电触点15(例如，焊球)设置在导电层10b上并且可以在半导体封装装置1与外部组件(例如，外部电路或电路板)之间提供电连接。在一些实施例中，电触点15包含可控塌陷芯片连接(C4)凸块、球状网格阵列(BGA)或连接盘网格阵列(LGA)。
图2示出根据本公开的一些实施例的半导体装置封装2的横截面图。图2的半导体装置封装2类似于图1的半导体装置封装1，下文描述它们之间的差异。
半导体装置封装2进一步包含支撑结构18和19，以及设置在天线13上方的另一个天线20。
支撑结构18设置在支撑结构16上。支撑结构18的宽度18w小于支撑结构16的宽度16w。支撑结构18的表面183、支撑结构16的表面161和表面163界定阶梯式结构。
类似于支撑结构18，支撑结构19设置在支撑结构17上，并且宽度19w小于支撑结构17的宽度17w。
表面161和表面171相对于衬底10的表面101可以具有不同的高程。例如，表面161与表面101之间的距离不同于表面171与表面101之间的距离。例如，如图2所示，表面171与表面101之间的距离大于表面161与表面101之间的距离。
天线20设置在天线13上方并由支撑结构16和17支撑。在一些实施例中，天线20平行于天线13。
在一些实施例中，天线20的天线图案可以与天线13的天线图案对准。例如，天线20的天线图案可以在垂直于天线13的表面(例如图1中的表面131)的方向上与天线13的天线图案对准。
在实施例中，可以通过耦合在天线13与天线20之间传输信号。
虽然在图1和图2中分别描绘了四个支撑结构和六个支撑结构，但是支撑结构的数量不限于此。在一些实施例中，支撑结构的数量可以根据设计要求而改变。
图3示出根据本公开的一些实施例的半导体装置封装3的横截面图。图3的半导体装置封装3类似于图1的半导体装置封装1，下文描述它们之间的差异。
在图3中，图1中的支撑结构11、12、16和17由焊球30和31替换。
焊球30和31设置在表面101上。焊球30和31具有不同的高度。例如，焊球30的最高点与表面101之间的距离不同于焊球31的最高点与表面101之间的距离。
图4示出根据本公开的一些实施例的半导体装置封装4的横截面图。图4的半导体装置封装4类似于图2的半导体装置封装2，下文描述它们之间的差异。
在图4中，半导体装置封装4包含天线20和接地元件41，所述接地元件设置在衬底10的表面101上方并由支撑结构支撑。接地元件41与衬底10的表面101间隔开。在一些实施例中，接地元件41平行于天线20。
接地元件41包含孔洞41h。导电元件10c穿过接地元件41的孔洞41h并连接到天线20。
接地元件41通过设置在支撑结构11内的导电通孔42电连接到衬底10(例如衬底10的互连结构)。
图5示出根据本公开的一些实施例的半导体装置封装5的横截面图。图5的半导体装置封装5类似于图1的半导体装置封装1，下文描述它们之间的差异。
半导体装置封装5包含支撑结构51、52和53。支撑结构51设置在导电层10a上，并且具有与衬底10的表面101间隔开距离D3的表面511。
支撑结构52设置在支撑结构51上，并且具有与衬底10的表面101间隔开距离D4的表面521。
天线13和天线54分别由表面521和表面511支撑。天线13和天线54可以相对于衬底10以不同的角度放置。例如，天线13可以不平行于天线54。
图6示出根据本公开的一些实施例的半导体装置封装6的横截面图。图6的半导体装置封装6类似于图5的半导体装置封装5，下文描述它们之间的差异。
半导体装置封装6进一步包含天线55，所述天线设置在天线13上方并由支撑结构16和53支撑。在一些实施例中，天线55可以平行于天线13。
图7示出根据本公开的一些实施例的半导体装置封装7的横截面图。图7的半导体装置封装7类似于图1的半导体装置封装1，下文描述它们之间的差异。
半导体装置封装7包含通过支撑结构支撑在衬底10上方的多个天线。每个天线相对于衬底10以不同的角度放置。如图7所示，天线相对于衬底10以不同的角度放置，从而从侧视图看天线形成弯曲的或凹入的天线阵列。在一些实施例中，凹入的天线阵列可以帮助集中RF信号并增强辐射强度。
图8示出根据本公开的一些实施例的半导体装置封装8的横截面图。图8的半导体装置封装8类似于图7的半导体装置封装7，下文描述它们之间的差异。
半导体装置封装8包含多个天线，从侧面看，所述多个天线形成弯曲的或凸起的天线阵列。在一些实施例中，凸起的天线阵列可以实现更佳的RF信号覆盖。
为便于描述，本文中可以使用空间相对术语，例如“在…之下”、“在…下方”、“下部”、“在…上方”、“上部”、“左侧”、“右侧”等来描述如图所示的一个元件或特征与另一个元件或特征的关系。除图中所描绘的定向以外，空间上相对术语意欲涵盖装置在使用或操作中的不同定向。装置可以按其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词因此可以同样地进行解释。应理解，当元件被称为“连接到”或“耦合到”另一元件时，其可直接连接或耦合到另一元件，或可存在介入元件。
如本文所使用，术语“近似”、“基本上”、“基本”和“约”用于描述和考虑较小变化。当与事件或情况结合使用时，所述术语可指事件或情况精确发生的情形以及事件或情况极接近于发生的情形。如在本文中相对于给定值或范围所使用，术语“约”通常意指在给定值或范围的±10％、±5％、±1％或±0.5％内。范围可在本文中表示为自一个端点至另一端点或在两个端点之间。除非另外指定，否则本文中所公开的所有范围包括端点。术语“基本上共面”可指在数微米(μm)内沿同一平面定位的两个表面，例如在10μm内、5μm内、1μm内或0.5μm内沿着同一平面定位。当提及“基本上”相同的数值或特征时，术语可指处于所述值的平均值的±10％、±5％、±1％或±0.5％内的值。
前文概述本发明的若干实施例及细节方面的特征。本公开中描述的实施例可容易地用作用于设计或修改其它过程的基础以及用于执行相同或相似目的和/或获得引入本文中的实施例的相同或相似优点的结构。此类等效构造不脱离本发明的精神和范围，并且可在不脱离本发明的精神和范围的情况下作出各种改变、替代和变化。

Claims (20)

1.一种半导体装置封装，其包括：
衬底，其具有第一表面和与所述第一表面相对的第二表面；
第一支撑结构，其设置在所述衬底的所述第一表面上，并且具有与所述衬底的所述第一表面间隔开第一距离的第一表面；
第二支撑结构，其设置在所述衬底的所述第一表面上，并且具有与所述衬底的所述第一表面间隔开第二距离的第一表面，其中所述第二距离不同于所述第一距离；以及
第一天线，其设置在所述衬底的所述第一表面上方，并且由所述第一支撑结构的所述第一表面和所述第二支撑结构的所述第一表面支撑。
2.根据权利要求1所述的半导体装置封装，其中所述第一天线具有背对所述衬底的第一表面、与所述第一表面相对的第二表面，以及在所述第一表面与所述第二表面之间延伸的第三表面；并且其中所述第一天线的所述第一表面和所述第二表面暴露于空气。
3.根据权利要求2所述的半导体装置封装，其中所述第一天线的所述第三表面和所述第一支撑结构的所述第一表面界定锐角。
4.根据权利要求2所述的半导体装置封装，其进一步包括：
粘合剂层，其在所述第一天线的所述第三表面与所述第一支撑结构之间。
5.根据权利要求1所述的半导体装置封装，其进一步包括
第三支撑结构，其设置在所述第一支撑结构上；以及
第四支撑结构，其设置在所述第二支撑结构上；
其中所述第三支撑结构的宽度小于所述第一支撑结构的宽度，并且所述第四支撑结构的宽度小于所述第二支撑结构的宽度。
6.根据权利要求5所述的半导体装置封装，其进一步包括：
第二天线，其设置在所述第三支撑结构和所述第四支撑结构上，其中所述第二天线平行于所述第一天线。
7.根据权利要求6所述的半导体装置封装，其中所述第一天线具有第一天线图案并且所述第二天线具有第二天线图案，并且其中所述第一天线的所述第一天线图案在垂直于所述第一天线的表面的方向上与所述第二天线的所述第二天线图案对准。
8.根据权利要求1所述的半导体装置封装，其中所述第一支撑结构和所述第二支撑结构包括焊球。
9.根据权利要求1所述的半导体装置封装，其进一步包括：
第五支撑结构，其设置在所述第一支撑结构与所述衬底之间；以及
第六支撑结构，其设置在所述第二支撑结构与所述衬底之间，
其中所述第五支撑结构的宽度大于所述第一支撑结构的宽度，并且所述第六支撑结构的宽度大于所述第二支撑结构的宽度。
10.根据权利要求9所述的半导体装置封装，其进一步包括：
接地元件，其设置在所述第五支撑结构和所述第六支撑结构上，其中所述接地元件平行于所述第一天线。
11.根据权利要求10所述的半导体装置封装，其进一步包括导电通孔，所述导电通孔设置在所述第五支撑结构内并且将所述接地元件电连接到所述衬底。
12.根据权利要求10所述的半导体装置封装，其中所述接地元件包含孔洞，并且所述半导体装置封装进一步包括导电元件，所述导电元件设置在所述衬底的所述第一表面上并穿过所述接地元件的要电连接到所述第一天线的所述孔洞。
13.一种半导体装置封装，其包括：
衬底，其具有第一表面和与所述第一表面相对的第二表面；
天线，其设置在所述衬底的所述第一表面上方，其中所述天线的延长线和所述衬底的所述第一表面的延长线界定锐角；以及
接地元件，其设置在所述天线与所述衬底之间，其中所述接地元件平行于所述天线。
14.根据权利要求13所述的半导体装置封装，其进一步包括：
第一支撑结构，其设置在所述衬底的所述第一表面上，并且具有与所述衬底的所述第一表面间隔开第一距离的第一表面；以及
第二支撑结构，其设置在所述衬底的所述第一表面上，并且具有与所述衬底的所述第一表面间隔开第二距离的第一表面，其中所述第二距离不同于所述第一距离；其中所述接地元件由所述第一支撑结构的所述第一表面和所述第二支撑结构的所述第一表面支撑。
15.根据权利要求14所述的半导体装置封装，其进一步包括：
第三支撑结构，其设置在所述第一支撑结构上；以及
第四支撑结构，其设置在所述第二支撑结构上；
其中所述第三支撑结构的宽度小于所述第一支撑结构的宽度，并且所述第四支撑结构的宽度小于所述第二支撑结构的宽度。
16.根据权利要求13所述的半导体装置封装，其中所述接地元件包含孔洞。
17.根据权利要求16所述的半导体装置封装，其进一步包括：
导电元件，其设置在所述衬底的所述第一表面上并穿过所述接地元件的要电连接到所述第一天线的所述孔洞。
18.一种半导体装置封装，其包括：
衬底，其具有第一表面和与所述第一表面相对的第二表面；
第一支撑结构，其设置在所述衬底的所述第一表面上，所述第一支撑结构具有平行于所述衬底的所述第一表面的第一顶表面和平行于所述衬底的所述第一表面的第二顶表面，其中所述第一支撑结构的所述第一顶表面与所述衬底的所述第一表面之间的距离不同于所述第一支撑结构的所述第二顶表面与所述衬底的所述第一表面之间的距离；
第一天线，其设置在所述第一支撑结构的所述第一顶表面上；以及
第二天线，其设置在所述第一支撑结构的所述第二顶表面上。
19.根据权利要求18所述的半导体装置封装，其中所述第一支撑结构进一步包括在所述第一顶表面与所述第二顶表面之间的第三顶表面，并且其中所述第一支撑结构的所述第三顶表面与所述衬底的所述第一表面之间的距离不同于所述第一支撑结构的所述第一顶表面与所述衬底的所述第一表面之间的所述距离或所述第一支撑结构的所述第二顶表面与所述衬底的所述第一表面之间的所述距离。
20.根据权利要求18所述的半导体装置封装，其进一步包括第二支撑结构，所述第二支撑结构设置在所述衬底的所述第一表面上并且具有背对所述衬底的所述第一表面的顶表面，其中所述第一天线设置在所述第二支撑结构的所述顶表面上，并且其中所述第二支撑结构的所述顶表面与所述衬底的所述第一表面之间的距离不同于所述第一支撑结构的所述第一顶表面与所述衬底的所述第一表面之间的所述距离。
CN202010757288.2A 2019-12-31 2020-07-31 半导体装置封装 Pending CN113130416A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/732,163 US11362049B2 (en) 2019-12-31 2019-12-31 Semiconductor device package
US16/732,163 2019-12-31

Publications (1)

Publication Number Publication Date
CN113130416A true CN113130416A (zh) 2021-07-16

Family

ID=76545608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010757288.2A Pending CN113130416A (zh) 2019-12-31 2020-07-31 半导体装置封装

Country Status (2)

Country Link
US (1) US11362049B2 (zh)
CN (1) CN113130416A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034643A (en) * 1997-03-28 2000-03-07 Kabushiki Kaisha Toyota Chuo Kenkyusho Directional beam antenna device and directional beam controlling apparatus
CN108028249B (zh) 2015-09-17 2021-10-22 株式会社村田制作所 天线一体型通信模块以及其制造方法
US11316274B2 (en) * 2019-06-05 2022-04-26 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Also Published As

Publication number Publication date
US20210202410A1 (en) 2021-07-01
US11362049B2 (en) 2022-06-14

Similar Documents

Publication Publication Date Title
US20220148951A1 (en) Semiconductor device including an antenna
TW202331987A (zh) 射頻裝置封裝
US9984985B1 (en) Semiconductor package device with antenna array
US10186779B2 (en) Semiconductor device package and method of manufacturing the same
US11329017B2 (en) Semiconductor device package and method of manufacturing the same
US11721884B2 (en) Semiconductor device package and method of manufacturing the same
US11908815B2 (en) Semiconductor device package
CN112216657A (zh) 半导体设备封装和其制造方法
US10847481B2 (en) Semiconductor package device
US11316249B2 (en) Semiconductor device package
US11362049B2 (en) Semiconductor device package
US11404799B2 (en) Semiconductor device package and method of manufacturing the same
US11018422B2 (en) Semiconductor device package and method of manufacturing the same
US11201386B2 (en) Semiconductor device package and method for manufacturing the same
US20220130776A1 (en) Semiconductor device package and method of manufacturing the same
US20220115338A1 (en) Semiconductor device package and method of manufacturing the same
US20220068774A1 (en) Semiconductor device package and method of manufacturing the same
US20230187374A1 (en) Electronic device and method of manufacturing the same
US20210398904A1 (en) Semiconductor device package and method of manufacturing the same
CN118116918A (zh) 槽形蝴蝶结封装上天线
CN113839192A (zh) 半导体设备封装和其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination