CN112216657A - 半导体设备封装和其制造方法 - Google Patents

半导体设备封装和其制造方法 Download PDF

Info

Publication number
CN112216657A
CN112216657A CN201910863882.7A CN201910863882A CN112216657A CN 112216657 A CN112216657 A CN 112216657A CN 201910863882 A CN201910863882 A CN 201910863882A CN 112216657 A CN112216657 A CN 112216657A
Authority
CN
China
Prior art keywords
antenna
substrate
layer
semiconductor device
device package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910863882.7A
Other languages
English (en)
Inventor
何政霖
李志成
陈俊辰
余远灏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN112216657A publication Critical patent/CN112216657A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/40—Radiating elements coated with or embedded in protective material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/526—Electromagnetic shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/0087—Apparatus or processes specially adapted for manufacturing antenna arrays
    • H01Q21/0093—Monolithic arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Details Of Aerials (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

本发明提供一种半导体设备封装，其包含衬底和天线模块。所述衬底具有第一表面和与所述第一表面相对的第二表面。所述天线模块以一间隙安置于所述衬底的所述第一表面上。所述天线模块具有支架和天线层。所述支架具有背对所述衬底的第一表面和面向所述衬底的第二表面。所述天线层安置于所述支架的所述第一表面上。所述天线层具有第一天线辐射方向图和第一介电层。

Description

半导体设备封装和其制造方法
技术领域
本公开涉及一种半导体设备封装和其制造方法，且涉及一种包含天线的半导体设备封装和其制造方法。
背景技术
例如手机等无线通信设备通常包含用于发射和接收射频(radio frequency，RF)信号的天线。近年来，随着移动通信的持续发展和对高数据速率和稳定通信质量的迫切需求，相对高频无线发射(例如，28GHz或60GHz)已变成移动通信行业中的一个最重要的课题。
在比较性无线通信设备中，天线和电路(例如，无线电基准(radio reference，RF)电路或数字电路)安置于印刷电路板(PCB)或衬底上。然而，难以精细转动天线。另外，如果天线或电路中的一个出故障，那么整个无线通信设备出故障，这将减小制造无线通信设备的良品率。
发明内容
根据本公开的一些实施例，一种半导体设备封装包含衬底和天线模块。所述衬底具有第一表面和与所述第一表面相对的第二表面。所述天线模块以一间隙安置于所述衬底的所述第一表面上。所述天线模块具有支架和天线层。所述支架具有背对所述衬底的第一表面和面向所述衬底的第二表面。所述天线层安置于所述支架的所述第一表面上。所述天线层具有第一天线辐射方向图和第一介电层。
根据本公开的一些实施例，一种半导体设备封装包含衬底和天线模块。所述衬底具有第一表面和与所述第一表面相对的第二表面。所述天线模块以一间隙安置于所述衬底的所述第一表面上。所述天线模块包含支架、天线层、电路层和电触头。所述支架具有背对所述衬底的第一表面和面向所述衬底的第二表面。所述天线层安置于所述支架的所述第一表面上。所述天线层具有第一天线辐射方向图和第一介电层。所述电路层包含安置于所述支架的所述第二表面上的第二介电层、安置于所述第二介电层上的第二天线辐射方向图和被所述第二介电层环绕的多个垫。所述垫中的至少一个电连接到所述第二天线辐射方向图。所述电触头将所述垫电连接到所述衬底。
根据本公开的一些实施例，一种制造半导体设备封装的方法包含(a)在载体上形成天线层，所述天线层具有天线辐射方向图和覆盖所述天线辐射方向图的第一部分并且暴露所述天线辐射方向图的第二部分的介电层；(b)在所述载体上提供支架以形成天线模块；和(c)通过电触头将所述天线模块安置于衬底上。所述支架处于所述天线层与所述衬底之间。所述支架通过所述电触头与所述衬底间隔开。
附图说明
图1说明根据本公开的一些实施例的天线模块的横截面图。
图2说明根据本公开的一些实施例的半导体设备封装的横截面图。
图3说明根据本公开的一些实施例的半导体设备封装的横截面图。
图4说明根据本公开的一些实施例的半导体设备封装的横截面图。
图5A、图5B、图5C、图5D、图5E和图5F说明用于根据本公开的一些实施例制造天线模块的方法。
图6A、图6B和图6C说明用于根据本公开的一些实施例制造天线模块的方法。
在整个图式和详细描述中使用共同参考标号来指示相同或相似组件。根据以下结合附图作出的详细描述将容易理解本公开。
具体实施方式
图1说明根据本公开的一些实施例的天线模块1的横截面图。天线模块1包含天线层10、封装体11(还可称为“支架(support)”)、导电柱12和电触头13。
天线层10包含天线辐射方向图10c和介电层10d。天线辐射方向图10c的一部分被介电层10d覆盖或包封且天线辐射方向图10c的另一部分从介电层10d暴露。举例来说，天线层10(或介电层10d)具有表面101和与表面101相对的表面102，且天线辐射方向图10c的一部分从天线层10(或介电层10d)的表面101和表面102暴露。
在一些实施例中，天线辐射方向图10c是或包含例如金属或金属合金等导电材料。导电材料的实例包含金(Au)、银(Ag)、铝(Al)、铜(Cu)，或其合金。在一些实施例中，天线辐射方向图10c可包含单个天线元件。在一些实施例中，天线辐射方向图10c可包含多个天线元件。举例来说，天线辐射方向图10c可包含天线元件的M×N阵列，其中M或N是大于1的整数。在一些实施例中，M可取决于设计规范而与N相同或不同。在一些实施例中，天线辐射方向图10c可为贴片天线、偶极天线、喇叭天线、环形天线、平坦倒置F天线(PIFA)或任何其它天线。
在一些实施例中，天线辐射方向图10c包含多个导电层。天线辐射方向图10c的每一导电层的宽度小于20微米(μm)。举例来说，天线辐射方向图10c的每一导电层的宽度小于10μm。举例来说，天线辐射方向图10c的每一导电层的宽度小于5μm。举例来说，天线辐射方向图10c的每一导电层的宽度等于或小于2μm。在一些实施例中，两个相邻导电层之间的距离小于20μm。举例来说，两个相邻导电层之间的距离小于10μm。举例来说，两个相邻导电层之间的距离小于5μm。举例来说，两个相邻导电层之间的距离等于或小于2μm。在一些实施例中，天线辐射方向图10c的导电层的宽度的公差小于3μm。举例来说，天线辐射方向图10c的导电层的宽度的公差小于1μm。举例来说，天线辐射方向图10c的导电层的宽度的公差等于或小于0.5μm。
在一些实施例中，介电层10d可包含模制原料、预浸复合纤维(例如，预浸体)、硼磷硅玻璃(BPSG)、氧化硅、氮化硅、氮氧化硅、未掺杂硅酸盐玻璃(USG)、其任何组合等。模制原料的实例可包含但不限于包含分散在其中的填料的环氧树脂。预浸体的实例可包含但不限于通过堆叠或层合数个预浸材料/片材形成的多层结构。在一些实施例中，可存在布置于堆叠结构中的多个介电层，且可取决于不同设计要求来调整或改变介电层的数目。在一些实施例中，介电层10d可包含光敏材料，例如聚酰亚胺(PI)。
导电柱12(例如，Cu柱)安置于天线层10的表面102上并且电连接到从介电层10d暴露的天线辐射方向图10c。在一些实施例中，导电柱12电连接到天线辐射方向图10c的馈电点以用于天线层10与其它电子组件(例如，RF电路、无源元件或电路板)之间的信号发射。在一些实施例中，可取决于不同设计要求来调整导电柱12的数目。在一些实施例中，
封装体11安置于天线层10的表面102上。封装体11覆盖导电柱12的一部分并且暴露导电柱12的另一部分以用于电连接。举例来说，导电柱12的表面122从封装体11的表面112暴露。举例来说，导电柱12的表面122与封装体11的表面112大体上共面。电触头13(例如，焊球)安置于从封装体11暴露的导电柱11的表面122上。封装体11包含具有相对低介电常数的材料。在一些实施例中，封装体11包含具有填料的环氧树脂、模制原料(例如，环氧模制原料或其它模制原料)、聚酰亚胺、酚类化合物或材料、具有分散在其中的硅酮的材料或其组合。
在一些实施例中，封装体11和天线层10的介电层10d由不同材料形成。在一些实施例中，封装体11的厚度不同于介电层10d的厚度。举例来说，封装体11的厚度大于介电层10d的厚度。举例来说，封装体11的厚度等于或大于100μm(例如，200μm)。举例来说，介电层10d的厚度等于或小于50μm(例如，20μm)。
图2说明根据本公开的一些实施例的半导体设备封装2的横截面图。半导体设备封装2包含衬底20、如图1中所示的天线模块1、电子组件21、封装体22和电触头23。在一些实施例中，半导体设备封装2可为无线通信设备或无线通信设备的部分。
衬底20可以是例如印刷电路板，例如纸基铜箔层合物、复合铜箔层合物或聚合物浸渍的玻璃纤维基铜箔层合物。衬底20可包含互连结构(或电连接件)，例如重布层(RDL)或接地元件。衬底20具有表面201和与表面201相对的表面202。衬底20可包含接近、邻近或嵌入于衬底20的表面201和202中并且在衬底20的表面201和202处暴露的一或多个导电垫20c。衬底20可包含衬底20的表面201和/或202上的防焊剂(图2中未示出)以完全暴露或至少部分地暴露导电垫20c以用于电连接。举例来说，防焊剂可覆盖导电垫20c的一部分。
天线模块1安置于衬底20的表面201上并且通过电触头13电连接到衬底20的导电垫20c。天线模块1的封装体11安置于天线模块1的天线层10与衬底20之间。举例来说，天线层10与封装体11的表面112相比更靠近封装体11的背对衬底20的表面。天线模块1的封装体11的表面112面对衬底20的表面201并且与衬底20的表面201间隔开。举例来说，在封装体11的表面112与衬底20的表面201之间存在间隙(例如，空气间隙)。在一些实施例中，可取决于不同设计要求来改变天线模块1的数目。举例来说，可存在安置于衬底的表面201上的天线模块1的M×N阵列，其中M或N是大于1的整数。
电子组件21安置于衬底20的表面202上并且电连接到衬底20的导电垫20c。电子组件21可为其中包含半导体衬底、一或多个集成电路设备和一或多个上覆互连结构的芯片或裸片。集成电路设备可包含例如晶体管的有源设备和/或例如电阻器、电容器、电感器的无源设备，或其组合。举例来说，电子组件21可包含RF电路、数字电路和/或混合信号电路。在一些实施例中，可取决于不同设计要求来改变电子组件21的数目或类型。
电触头23(例如焊球)安置于衬底的表面202上并且电连接到导电垫20c。电触头23可提供半导体设备封装2与外部组件(例如外部电路或电路板)之间的电连接。在一些实施例中，电触点23包含可控塌陷芯片连接(C4)凸块、球状网格阵列(BGA)或焊盘网格阵列(LGA)。
封装体22安置于衬底20的表面202上。封装体22覆盖电子组件21和电触头23的一部分。电触头23的另一部分从封装体22暴露(例如，从封装体22的专利法第22条第2款表面暴露)以用于电连接。在一些实施例中，封装体22包含具有填料的环氧树脂、模制原料(例如，环氧模制原料或其它模制原料)、聚酰亚胺、酚类化合物或材料、具有分散在其中的硅酮的材料或其组合。
导电层10a安置于衬底10的表面101上。在一些实施例中，导电层10a由金(Au)、银(Ag)、铝(Al)、铜(Cu)或其合金形成或包含金(Au)、银(Ag)、铝(Al)、铜(Cu)或其合金。在一些实施例中，导电层10a充当接地层或用于天线辐射方向图12、13或14的RF层。隔离层10b(例如，焊料掩模或防焊剂)安置于衬底10的表面101上以保护导电层10a。
在一些比较性无线通信设备中，RF和数字电路安置于PCB或衬底上，且天线辐射方向图形成于PCB或衬底上。然而，如果天线辐射方向图的性能无法实现所要要求，那么难以调整(微调)天线辐射方向图的性能。另外，即使天线或电路中仅一个出故障，整个无线通信设备就将被确定为出故障，这将减小制造无线通信设备的良品率。根据如图2所示的实施例，天线模块1是单独的模块，且可在不影响电子组件21或衬底20的情况下灵活调整(微调)天线模块1的性能。另外，如果天线模块1或电子组件21中的一个具有缺陷，那么可进行个别更换或替换。这可增加制造无线通信设备的良品率。
在一些实施例中，天线模块1可替换为衬底天线(例如，通过衬底组建工艺形成于衬底上的天线辐射方向图)，这与比较性无线通信设备相比还可增加设计无线通信设备的灵活性。然而，衬底天线的天线辐射方向图的宽度、间距和粗糙度相对较大，这将不利地影响衬底天线的性能。在如图1中所示的实施例中，由于天线模块1可通过晶片级重布层(RDL)工艺(将在以下段落中描述)形成，因此天线模块1的天线辐射方向图10c的宽度、间距和粗糙度相对较小，这将改进天线模块1的性能。举例来说，在天线模块1的封装体11与衬底天线两者具有相同厚度(例如，100μm)并且在相同频率(例如，77GHz)下操作的情况下，天线模块1和衬底天线可具有类似增益，但天线模块1可具有比衬底天线的带宽(例如，2GHz)更宽的带宽(例如，2.4GHz-3 GHz)。
另外，归因于工艺限制，与天线模块1的天线辐射方向图10c相比，衬底天线的天线辐射方向图具有相对较大变化或公差。举例来说，衬底天线的天线辐射方向图可具有约110μm的公差，而天线模块1的天线辐射方向图10c具有小于25μm的公差。因此，与衬底天线相比，天线模块1可具有用于连接到通孔的较小导电垫，这将减小天线模块1的面积。
此外，可改变或调整天线模块1的封装体11的厚度以控制天线模块1的性能。与应通过将衬底替换为另一衬底来改变厚度的衬底天线相比，更容易改变封装体11的厚度(例如，可通过研磨来执行)。这将增加设计天线模块1以符合所要要求的灵活性。
图3说明根据本公开的一些实施例的半导体设备封装3的横截面图。半导体设备封装3类似于图2中的半导体设备封装2，不同之处在于，在图3中，天线模块1替换为天线模块1'。天线模块1'类似于图1中的天线模块1，并在下文描述其间的差异。
天线模块1'包括安置于封装体11的表面112上的电路层。所述电路层包含介电层30d、导电层30c和凸块下金属(UBM)层30u(其可包含被介电层30d环绕的多个导电垫)。在一些实施例中，导电垫中的至少一个电连接到导电层30c。介电层30d安置于封装体11的表面112上。介电层30d具有暴露导电柱12的表面122的开口。在一些实施例中，介电层30d类似于介电层10d，且介电层10d的性质可适用于介电层30d。UBM层30u安置于介电层30d的表面30d2上并且在介电层30d的开口内延伸以与导电柱12的表面122接触。电触头13安置于UBM层30u上，并且使天线模块1'电连接到衬底20。
导电层30c安置于介电层30d的表面30d2上。在一些实施例中，导电层30c可充当用于天线层10的接地层，且用于天线层10的信号发射可通过导电柱12来实现。在导电层30c连接到接地的情况下，导电层30c可充当防止天线模块1'与电子组件21之间的电磁干扰(EMI)的屏蔽层。在一些实施例中，导电层30c可充当RF层，其磁耦合到天线层10以用于信号发射。在这类实施例中，可取决于不同设计要求而省略或保留导电柱12。导电层30c可电连接到导电垫
图4说明根据本公开的一些实施例的半导体设备封装4的横截面图。半导体设备封装4类似于图2中的半导体设备封装2，且在下文描述其间的差异。
在图4中，天线模块1替换为天线模块1”。天线模块1”类似于图1中的天线模块1，不同之处在于天线模块1”仅包含一个连接到天线层的馈电点以用于信号发射的导电柱12。半导体设备封装4另外包含安置于衬底20的表面201上并且与天线模块1”间隔开的导电层40。导电层40可具有包含第一部分和第二部分的天线辐射方向图，其中所述第一部分磁耦合到天线层10以用于信号发射且第二部分接地。在一些实施例中导电层40可为隙缝天线。
为达成天线层10与导电层40之间的高性能耦合，天线层10的天线辐射方向图10c与导电层40之间的对准是关键问题。在衬底天线中，由于天线辐射方向图的宽度和间距的公差相对较大，因此难以达成两个天线辐射方向图之间的对准。如上文所提及，天线模块1(或天线模块1”)的天线辐射方向图10c的宽度和间距的公差相对较小。较容易使天线模块1”的天线辐射方向图10c与导电层40对准，这将进一步改进半导体设备封装4的性能。
图5A、图5B、图5C、图5D、图5E和图5F说明用于根据本公开的一些实施例制造天线模块的方法。在一些实施例中，图5A、图5B、图5C、图5D、图5E和图5F中的方法可用以制造如图1中所示的天线模块1。在其它实施例中，图5A、图5B、图5C、图5D、图5E和图5F中的方法可用以制造其它天线模块。
参考图5A，提供载体59。在一些实施例中，载体59具有安置于载体59上的粘附层(例如，胶带或胶粘膜)。介电层10d1形成于载体59上。介电层10d1具有暴露载体59(或粘附层)的一或多个开口。导电层10c1形成于介电层10d1上和开口内。
参考图5B，介电层10d2形成于介电层10d1上。介电层10d2覆盖导电层10c1的一部分。介电层10d2具有暴露导电层10c1的一部分的一或多个开口。
参考图5C，导电层10c2形成于介电层10d2上和开口内以接触从介电层10d2暴露的导电层10c1。介电层10d3形成于介电层10d2上。介电层10d3覆盖导电层10c2的一部分。介电层10d3具有暴露导电层10c2的一部分的一或多个开口。在一些实施例中，介电层10d1、10d2和10d3统称为介电层10d。在一些实施例中，连接导电层10c1和10c2以界定天线辐射方向图10c。
参考图5D，导电柱12形成于从介电层10d3暴露的导电层10c2上。封装体11接着形成于介电层10d上。封装体11可完全覆盖导电柱12(例如，导电柱12的顶表面和侧表面)。封装体11可通过例如转移模制、压缩模制或任何其它合适的工艺的模制技术形成。
参考图5E，移除封装体11的一部分以暴露导电柱12的顶表面。在一些实施例中，也可移除导电柱12的一部分。在一些实施例中，可通过例如研磨或任何其它合适的工艺移除封装体11。
参考图5F，电触头13形成于从封装体11暴露的导电柱12的顶表面上。接着移除载体59以形成如图1中所示的天线模块1。
图6A、图6B和图6C说明用于根据本公开的一些实施例制造天线模块的方法。在一些实施例中，图6A、图6B和图6C中的方法可用以制造如图3中所示的天线模块1'。在其它实施例中，图6A、图6B和图6C中的方法可用以制造其它天线模块。在一些实施例中，在图5E中的操作之后执行图6A中的操作。
参考图6A，介电层30d形成于封装体11上。介电层30d具有暴露从封装体11暴露的导电柱12的顶表面的一或多个开口。
参考图6B，导电层30u(例如，UBM层)形成于介电层30d上并且在由介电层30d界定的开口内延伸以接触导电柱12的顶表面。导电层30c接着形成于介电层30d上。
参考图6C，电触头13形成于UBM层30u上。接着移除载体59以形成如图3中所示的天线模块1'。
如本文中所使用，术语“基本上”、“基本”、“近似”和“约”用于指示和解释小的变化。举例来说，当结合数值使用时，所述术语可指代小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。作为另一实例，膜或层的厚度“基本上均匀”可指膜或层的平均厚度的小于或等于±10％的标准偏差，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。术语“基本上共面”可指两个表面在数微米内处于沿同一平面，例如在40μm内、30μm内、20μm内、10μm内或1μm内处于沿同一平面。如果两个表面或组件之间的角度为例如90°±10°，例如±5°、±4°、±3°、±2°、±1°、±0.5°、±0.1°或±0.05°，那么这两个表面或组件可被认为“基本上垂直”。当结合事件或情况使用时，术语“基本上”、“基本”、“近似”和“约”可指其中事件或情况精确出现的情况，以及其中事件或情况非常近似出现的情况。
如本文中所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含多个指示物。在一些实施例的描述中，组件提供于另一组件“上”或“上方”可涵盖前一组件直接在后一组件上(例如，与后一组件物理接触)的情况，以及一或多个中间组件位于前一组件与后一组件之间的情况。
如本文所使用，术语“导电”、“导电性”和“导电率”指代输送电流的能力。导电性材料通常指示对电流流动呈现极少或零对抗的那些材料。导电率的一个量度是每米西门子(S/m)。通常，导电性材料是导电率大于约104S/m(例如至少105S/m或至少106S/m)的一种材料。材料的导电率有时可随温度变化。除非另外规定，否则在室温下测量材料的导电率。
另外，有时在本文中按范围格式呈现量、比率和其它数值。应理解，此类范围格式是用于便利和简洁起见，且应灵活地理解，不仅包含明确地指定为范围限制的数值，而且包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值和子范围一般。
虽然已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并不限制本公开。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效元件而不脱离如由所附权利要求书定义的本公开的真实精神和范围。所述图解可能未必按比例绘制。归因于制造工艺和公差，本公开中的技术再现与实际设备之间可能存在区别。可存在并未特定说明的本公开的其它实施例。应将所述说明书和图式视为说明性的而非限制性的。可做出修改，以使特定情况、材料、物质组成、方法或过程适应于本发明的目标、精神和范围。所有此类修改意图在所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组不是对本公开的限制。

Claims (20)

1.一种半导体设备封装，其包括：
衬底，其具有第一表面和与所述第一表面相对的第二表面；和
天线模块，其以一间隙安置于所述衬底的所述第一表面上，所述天线模块包括：
支架，其具有背对所述衬底的第一表面和面向所述衬底的第二表面；和
天线层，其安置于所述支架的所述第一表面上，所述天线层具有第一天线辐射方向图和第一介电层。
2.根据权利要求1所述的半导体设备封装，其中所述支架和所述天线层的所述第一介电层是由不同材料形成。
3.根据权利要求1所述的半导体设备封装，其中所述支架的厚度大于所述天线层的厚度。
4.根据权利要求1所述的半导体设备封装，其中所述天线模块另外包括导电柱，所述导电柱穿透所述支架并且使从所述第一介电层暴露的所述第一天线辐射方向图与所述衬底电连接。
5.根据权利要求4所述的半导体设备封装，其中所述导电柱的高度与所述支架的厚度大体相同。
6.根据权利要求1所述的半导体设备封装，其中所述支架的所述第二表面与所述衬底的所述第一表面物理上间隔开。
7.根据权利要求1所述的半导体设备封装，其另外包括安置于所述衬底的所述第二表面上并且电连接到所述天线模块的电子组件。
8.根据权利要求1所述的半导体设备封装，其中所述天线模块另外包括安置于所述支架的所述第二表面上的电路层，且所述电路层包含第二介电层和安置于所述第二介电层的面向所述衬底的表面上的参考层。
9.根据权利要求8所述的半导体设备封装，其中所述参考层包含接地层或第二天线辐射方向图。
10.根据权利要求8所述的半导体设备封装，其中所述第二介电层包含光敏材料。
11.根据权利要求10所述的半导体设备封装，其中所述光敏材料包含聚酰亚胺PI。
12.根据权利要求1所述的半导体设备封装，其另外包括安置于所述衬底的所述第一表面上的第二天线辐射方向图，其中所述第二天线辐射方向图耦合到所述第一天线辐射方向图。
13.根据权利要求1所述的半导体设备封装，其中所述第一介电层包含光敏材料。
14.根据权利要求13所述的半导体设备封装，其中所述光敏材料包含PI。
15.一种半导体设备封装，其包括：
衬底，其具有第一表面和与所述第一表面相对的第二表面；和
天线模块，其以一间隙安置于所述衬底的所述第一表面上，所述天线模块包括：
支架，其具有背对所述衬底的第一表面和面向所述衬底的第二表面；
天线层，其安置于所述支架的所述第一表面上，所述天线层具有第一天线辐射方向图和第一介电层；
电路层，其包含安置于所述支架的所述第二表面上的第二介电层、安置于所述第二介电层上的第二天线辐射方向图和被所述第二介电层环绕的多个垫，其中所述垫中的至少一个电连接到所述第二天线辐射方向图；和
电触头，其将所述垫电连接到所述衬底。
16.根据权利要求15所述的半导体设备封装，其中所述支架的厚度大于所述天线层的厚度。
17.根据权利要求15所述的半导体设备封装，其中所述天线模块另外包括导电柱，其穿透所述支架并且将所述第一天线辐射方向图电连接到所述垫中的另一个。
18.根据权利要求17所述的半导体设备封装，其中所述导电柱的高度与所述支架的厚度大体相同。
19.一种制造半导体设备封装的方法，其包括：
(a)在载体上形成天线层，所述天线层具有天线辐射方向图和覆盖所述天线辐射方向图的第一部分并且暴露所述天线辐射方向图的第二部分的介电层；
(b)在所述载体上提供支架以形成天线模块；和
(c)通过电触头将所述天线模块安置于衬底上；
其中所述支架处于所述天线层与所述衬底之间，且所述支架通过所述电触头与所述衬底间隔开。
20.根据权利要求19所述的方法，其中操作(b)另外包括：
在被所述支架包封的所述天线层上形成导电件；和
移除所述支架的一部分以暴露所述导电元件。
CN201910863882.7A 2019-07-09 2019-09-12 半导体设备封装和其制造方法 Pending CN112216657A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/506,654 2019-07-09
US16/506,654 US11600901B2 (en) 2019-07-09 2019-07-09 Semiconductor device package and method of manufacturing the same

Publications (1)

Publication Number Publication Date
CN112216657A true CN112216657A (zh) 2021-01-12

Family

ID=74048213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910863882.7A Pending CN112216657A (zh) 2019-07-09 2019-09-12 半导体设备封装和其制造方法

Country Status (2)

Country Link
US (2) US11600901B2 (zh)
CN (1) CN112216657A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078455A (zh) * 2021-04-13 2021-07-06 长沙新雷半导体科技有限公司 一种封装天线的制作方法、封装天线及电子设备

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2584106B (en) * 2019-05-21 2024-03-27 Pragmatic Printing Ltd Flexible electronic structure
US11600901B2 (en) * 2019-07-09 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11101541B2 (en) * 2019-10-03 2021-08-24 Advanced Semiconductor Engineering, Inc. Semiconductor assembly and method for manufacturing the same
US11296424B2 (en) * 2020-01-21 2022-04-05 Rockwell Collins, Inc. Bump mounted radiating element architecture
KR20220021755A (ko) * 2020-08-14 2022-02-22 삼성전자주식회사 안테나를 포함하는 반도체 패키지
US11362009B2 (en) * 2020-11-13 2022-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
US20240096858A1 (en) * 2022-09-15 2024-03-21 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9620464B2 (en) 2014-08-13 2017-04-11 International Business Machines Corporation Wireless communications package with integrated antennas and air cavity
US10886606B2 (en) * 2016-12-30 2021-01-05 Intel Corporation Microelectronic devices designed with flexible package substrates with distributed stacked antennas for high frequency communication systems
TWI684260B (zh) * 2017-05-11 2020-02-01 矽品精密工業股份有限公司 電子封裝件及其製法
US11509038B2 (en) * 2017-06-07 2022-11-22 Mediatek Inc. Semiconductor package having discrete antenna device
US10411328B2 (en) * 2017-09-15 2019-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Patch antenna structures and methods
US11424197B2 (en) * 2018-07-27 2022-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package, package structure with redistributing circuits and antenna elements and method of manufacturing the same
JP6888222B2 (ja) * 2019-02-08 2021-06-16 サムソン エレクトロ−メカニックス カンパニーリミテッド． チップアンテナモジュール
US10964652B2 (en) * 2019-04-18 2021-03-30 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11600901B2 (en) * 2019-07-09 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078455A (zh) * 2021-04-13 2021-07-06 长沙新雷半导体科技有限公司 一种封装天线的制作方法、封装天线及电子设备

Also Published As

Publication number Publication date
US11600901B2 (en) 2023-03-07
US20230223676A1 (en) 2023-07-13
US20210013585A1 (en) 2021-01-14

Similar Documents

Publication Publication Date Title
US11600901B2 (en) Semiconductor device package and method of manufacturing the same
US20230130259A1 (en) Radio frequency device packages
US11605877B2 (en) Semiconductor device package and method of manufacturing the same
US10186779B2 (en) Semiconductor device package and method of manufacturing the same
US11316274B2 (en) Semiconductor device package and method of manufacturing the same
CN112310611A (zh) 片式天线
US10847481B2 (en) Semiconductor package device
US20230387046A1 (en) Semiconductor device package and method of manufacturing the same
US11316249B2 (en) Semiconductor device package
CN113257775A (zh) 半导体设备封装和其制造方法
US11201386B2 (en) Semiconductor device package and method for manufacturing the same
US20230268295A1 (en) Semiconductor device and method of manufacturing the same
US11538772B2 (en) Semiconductor device package and method of manufacturing the same
US11404799B2 (en) Semiconductor device package and method of manufacturing the same
CN113257773A (zh) 半导体设备封装和其制造方法
CN112117244A (zh) 半导体设备封装和其制造方法
US20220068774A1 (en) Semiconductor device package and method of manufacturing the same
US20230187374A1 (en) Electronic device and method of manufacturing the same
US20210398904A1 (en) Semiconductor device package and method of manufacturing the same
US11756904B2 (en) Semiconductor device package and method of manufacturing the same
US11430750B2 (en) Semiconductor device package having an antenna formed over a foaming agent filled cavity in a support layer
US11997783B2 (en) Electronic devices
US10950530B2 (en) Semiconductor device package and method of manufacturing the same
CN113839192A (zh) 半导体设备封装和其制造方法
CN113053834A (zh) 半导体装置封装及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination