JP6372113B2 - 高周波モジュール及びその製造方法 - Google Patents

高周波モジュール及びその製造方法 Download PDF

Info

Publication number
JP6372113B2
JP6372113B2 JP2014053600A JP2014053600A JP6372113B2 JP 6372113 B2 JP6372113 B2 JP 6372113B2 JP 2014053600 A JP2014053600 A JP 2014053600A JP 2014053600 A JP2014053600 A JP 2014053600A JP 6372113 B2 JP6372113 B2 JP 6372113B2
Authority
JP
Japan
Prior art keywords
waveguide
semiconductor chip
resin
redistribution line
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014053600A
Other languages
English (en)
Other versions
JP2015177423A (ja
Inventor
飯島　真也
真也 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2014053600A priority Critical patent/JP6372113B2/ja
Priority to US14/620,646 priority patent/US9337062B2/en
Publication of JP2015177423A publication Critical patent/JP2015177423A/ja
Application granted granted Critical
Publication of JP6372113B2 publication Critical patent/JP6372113B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced lines or devices with unbalanced lines or devices
    • H01P5/107—Hollow-waveguide/strip-line transitions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Description

本発明は、高周波モジュール及びその製造方法に関する。
現在市販されている同軸コネクタ・ケーブルは１１０ＧＨｚが上限となっており、それを超える高周波信号の伝送には導波管が用いられる。また、導波管と半導体チップとの間で高周波信号を伝送するのに、平面の伝送線路に信号を変換すべくマイクロストリップ線路基板が用いられる。つまり、導波管−マイクロストリップ線路変換器が用いられる。そして、半導体チップを実装し、半導体チップとマイクロストリップ線路基板とがワイヤボンディング又はフリップチップボンディングなどで接続される。
例えば、図５（Ａ）、図５（Ｂ）に示すように、金属筐体１００の内部の導波管１０１に連なる空間に、導波管１０１の内部に突出するようにマイクロストリップ線路基板１０２が実装される。そして、さらに半導体チップ１０３が実装されて、ワイヤボンディング又はフリップチップボンディングなどで接続される。
特開２００２−１９８７１２号公報 特開平５−３４３９０４号公報
しかしながら、図５（Ａ）、図５（Ｂ）に示す構成では、マイクロストリップ線路及びワイヤボンディング又はフリップチップボンディングなどを介して高周波信号を伝送するため、導波管と半導体チップとの間で高周波信号を伝送する際の高周波特性の劣化が大きい。
例えば、導波管から半導体チップまで延びるマイクロストリップ線路の長さが必然的に長くなってしまい、また、ワイヤボンディング又はフリップチップボンディングなどで半導体チップに接続されるため、線路抵抗による信号損失が大きい。また、伝送される信号が高周波になるほど波長が短くなるが、半導体チップまでのマイクロストリップ線路の長さが波長の１／４以上になってしまうと信号反射による波形劣化も起こる。このため、導波管と半導体チップとの間で高周波信号を伝送する際の高周波特性の劣化が大きい。
そこで、導波管と半導体チップとの間で高周波信号を伝送する際の高周波特性の劣化を抑制したい。
本高周波モジュールは、半導体チップと、半導体チップと樹脂で一体化された導波管の一部分と、半導体チップに電気的に接続され、導波管の一部分が延びる方向の一方の側に位置する部分がアンテナカプラとなる再配線線路とを有するパッケージ部と、導波管の一部分が延びる方向の一方の側の反対側の他方の側に設けられ、導波管の一部分に接合された導波管の残りの部分と、導波管の一部分が延びる方向の一方の側に、導波管の一部分との間に再配線線路のアンテナカプラとなる部分が位置するように設けられたバックショートとを備え、再配線線路は、樹脂上に形成された樹脂層に設けられたビア又は樹脂上に設けられた誘電体フィルムに形成されたビアを介して半導体チップに電気的に接続された線路導体によって構成されている。
本高周波モジュールの製造方法は、半導体チップと、半導体チップと樹脂で一体化された導波管の一部分と、半導体チップに電気的に接続され、導波管の一部分が延びる方向の一方の側に位置する部分がアンテナカプラとなる再配線線路とを有するパッケージ部を製造する工程と、導波管の一部分が延びる方向の一方の側の反対側の他方の側に位置するように、導波管の一部分に導波管の残りの部分を接合する工程と、導波管の一部分が延びる方向の一方の側に位置し、かつ、導波管の一部分との間に再配線線路のアンテナカプラとなる部分が位置するように、バックショートを設ける工程とを含み、パッケージ部を製造する工程は、半導体チップと導波管の一部分を樹脂で一体化する工程と、半導体チップに電気的に接続されるように、樹脂上に形成された樹脂層に設けられたビア又は樹脂上に設けられた誘電体フィルムに形成されたビアを介して半導体チップに電気的に接続された線路導体によって構成される再配線線路を設ける工程とを含む。
したがって、本高周波モジュール及びその製造方法によれば、導波管と半導体チップとの間で高周波信号を伝送する際の高周波特性の劣化を抑制することができるという利点がある。
本実施形態にかかる高周波モジュールの構成を示す模式的断面図である。 本実施形態にかかる高周波モジュールの製造方法（パッケージ部の製造方法）において樹脂に埋め込まれる導波管の一部分を説明するための模式図である。 （Ａ）〜（Ｆ）は、本実施形態にかかる高周波モジュールの製造方法（パッケージ部の製造方法）を説明するための模式的断面図である。 （Ａ）、（Ｂ）は、本実施形態にかかる高周波モジュールの製造方法（導波管の残りの部分を接合する工程、及び、バックショートを接合する工程）を説明するための模式的断面図である。 （Ａ）、（Ｂ）は、従来の高周波モジュールの構成を示す模式的断面図であって、（Ａ）はワイヤボンディングを用いた場合を示しており、（Ｂ）はフリップチップボンディングを用いた場合を示している。
以下、図面により、本発明の実施の形態にかかる高周波モジュール及びその製造方法について、図１〜図４を参照しながら説明する。
本実施形態にかかる高周波モジュールは、例えばミリ波・テラヘルツ波などの高周波を用いたレーダー、センサー、無線通信システムに実装される高周波モジュールである。
本実施形態の高周波モジュールは、図１に示すように、半導体チップ１と、導波管２の一部分２Ｘと、再配線線路３とを有するパッケージ部４と、導波管２の残りの部分２Ｙと、バックショート５とを備える。ここでは、導波管２は金属管（金属製の導波管）であるため、導波管２の一部分２Ｘは金属管の一部分であり、導波管２の残りの部分２Ｙは金属管の残りの部分である。なお、半導体チップ１を回路チップともいう。
ここでは、パッケージ部４は、半導体チップ１と、半導体チップ１と樹脂６で一体化された導波管２の一部分２Ｘと、半導体チップ１に電気的に接続され、導波管２の一部分２Ｘが延びる方向の一方の側に位置する部分３Ｘがアンテナカプラ７となる再配線線路３とを有する。
つまり、パッケージ部４は、半導体チップ１と、導波管２の一部分２Ｘと、再配線線路３とを有する。ここで、半導体チップ１と導波管２の一部分２Ｘとは樹脂６で一体化されている。そして、この樹脂６上に、半導体チップ１に電気的に接続された再配線線路３、即ち、再配線線路３を含む再配線層３０が設けられている。この再配線線路３は、導波管２の延長上まで延びており、再配線線路３の導波管２の延長上に位置する部分３Ｘ、即ち、再配線線路３の導波管２の一部分２Ｘが延びる方向の一方の側（図１中、上側）に位置する部分３Ｘがアンテナカプラ７として機能するようになっている。この場合、再配線線路３（アンテナカプラ７を含む）は、導波管２の一部分２Ｘが延びる方向の一方の側に設けられていることになる。そして、導波管２の一部分２Ｘが延びる方向の一方の側は、半導体チップ１の回路面が設けられている側である。このような再配線線路３を含む再配線層３０は、例えばFan-out WLP(wafer level package)に用いられる再配線技術を用いて作製することができる。また、導波管２の一部分２Ｘは、再配線線路３のアンテナカプラ７として機能する部分３Ｘの裏面側の樹脂６を厚さ方向に貫通している。なお、樹脂６をパッケージ樹脂又はモールド樹脂ともいう。また、半導体チップ１の回路面をチップ表面、パッド面又は端子面ともいう。
導波管２の残りの部分２Ｙは、パッケージ部４の裏面側（図１中、下側）で、パッケージ部４に備えられる導波管２の一部分２Ｘに接合されている。つまり、導波管２の残りの部分２Ｙは、パッケージ部４に備えられる半導体チップ１の回路面が設けられている側の反対側（図１中、下側）、即ち、パッケージ部４の再配線線路３が設けられている側の反対側に設けられ、パッケージ部４に備えられる導波管２の一部分２Ｘに接合されている。この場合、導波管２の残りの部分２Ｙは、導波管２の一部分２Ｘが延びる方向の一方の側の反対側の他方の側（図１中、下側）に設けられることになる。例えば、導波管２の残りの部分２Ｙは導電性接着剤８（例えばＡｇペースト等）によってパッケージ部４に備えられる導波管２の一部分２Ｘに接合すれば良い。
バックショート５は、パッケージ部４の表面側（図１中、上側）で、パッケージ部４に備えられる導波管２の一部分２Ｘの延長上に位置するように、再配線線路３のアンテナカプラ７となる部分３Ｘを挟んで導波管２の一部分２Ｘの反対側に設けられている。つまり、バックショート５は、パッケージ部４に備えられる半導体チップ１の回路面が設けられている側（図１中、上側）、即ち、パッケージ部４の再配線線路３が設けられている側に、導波管２の一部分２Ｘとの間に再配線線路３のアンテナカプラ７となる部分３Ｘが位置するように設けられている。この場合、バックショート５は、導波管２の一部分２Ｘが延びる方向の一方の側（図１中、上側）に設けられていることになる。例えば、樹脂６に埋め込まれた導波管２の一部分２Ｘの端面に沿うように、パッケージ部４の表面側に設けられた再配線層３０にグランド層３１（再配線グランド層）を設け、このグランド層３１を、ビア３２を介して導波管２の一部分２Ｘの端面に接続する。そして、このグランド層３１上に、底部９Ａと枠状の側部９Ｂとを有するバスタブ状金属部材９（例えば銅製のバスタブ状部材）の枠状の側部９Ｂの端面を接合し、このバスタブ状金属部材９の底部９Ａをバックショート５とすれば良い。なお、バスタブ状金属部材９を、バスタブ構造（バスタブ形状）の金属ブロック、又は、金属バスタブ構造ともいう。
この場合、バスタブ状金属部材９の深さ、即ち、再配線線路３の一部であるアンテナカプラ７とバスタブ状金属部材９の底部９Ａとの間の距離は、伝送する高周波信号の波長λの１／４（λ／４）になっている。ここで、バックショート５は、アンテナカプラ７からλ／４離れたグランド面である。
そして、このようにしてバックショート５が取り付けられたパッケージ部４の表面側の全体を覆うように、キャップ１０が設けられている。
ところで、本実施形態では、導波管２の一部分２Ｘの中に、再配線線路のアンテナカプラとなる部分を支持する誘電体板を備える。つまり、導波管２の一部分２Ｘの中の再配線線路３のアンテナカプラ７となる部分３Ｘの側に誘電体板１１が設けられており、この誘電体板１１上に再配線線路３のアンテナカプラ７となる部分３Ｘが設けられている。なお、誘電体板１１を、板状の誘電体、又は、誘電体基板ともいう。この場合、再配線線路３側の樹脂６の表面と再配線線路３のアンテナカプラ７となる部分３Ｘ側の誘電体板１１の表面とは同一面上に位置する。また、半導体チップ１の回路面と誘電体板１１の表面とは同一面上に位置する。そして、これらの同一面上に位置する誘電体板１１、樹脂６、半導体チップ１の回路面上に、再配線線路３を含む再配線層３０が設けられていることになる。
このように、誘電体板１１を設けて、再配線線路３の一部であるアンテナカプラ７を支持することで、再配線線路３の一部であるアンテナカプラ７の位置を保つことが可能となる。これにより、利得や高周波特性が劣化してしまうのを抑制することが可能となる。
ここで、誘電体板１１に使用可能な材料としては、高周波領域で誘電正接ができるだけ小さいものが損失低減（電波の伝送損失低減）の観点から好ましい。好ましい誘電正接（ｔａｎδ）の値は約０．００２以下（１ＧＨｚ）であり、より好ましくは約０．００１以下である。これ以上でも必要とされる高周波特性に影響が少なければ使用可能であるが、約１００〜約３００ＧＨｚの高周波領域では約１ＧＨｚよりも誘電正接の上昇が大きいため、この範囲が好ましい。
特に、誘電体板１１は、低誘電率の誘電体（低誘電率材料）又は低損失な誘電体（低損失材料）からなるものとするのが好ましい。例えば、ベンゾシクロブテン（ＢＣＢ）、液晶ポリマ（ＬＣＰ）、シクロオレフィンポリマ（ＣＯＰ）、ポリオレフィン、ポリフェニレンエーテル（ＰＰＥ）、ポリスチレン及びポリテトラフルオロエチレン（ＰＴＦＥ；フッ素系樹脂）からなる群から選ばれるいずれか１種の材料からなるものとするのが好ましい。これにより、高周波利得の低減を抑制し、低損失化を図ることが可能となる。なお、このような誘電体板１１を、板状の低誘電率誘電体、低誘電率誘電体基板、板状の低損失誘電体又は低損失誘電体基板ともいう。
また、誘電体板１１は、厚さを約１００μｍ以下とするのが好ましい。これにより、高周波利得の低減を抑制することが可能となる。
また、本実施形態では、再配線線路３は、樹脂６上に形成された樹脂層３３に設けられたビア３４を介して半導体チップ１に電気的に接続された線路導体３５によって構成されている。ここでは、再配線線路３としての線路導体３５は、ビア３４を介して半導体チップ１に電気的に接続されている。また、樹脂層３３は感光性樹脂層である。また、線路導体３５は、例えば銅などの金属からなる金属配線である。
このような構成を備える再配線線路３は、例えばセミアディティブ法を用いてめっきによって形成しても良いし、インクジェット法を用いて金属ペースト（例えば銅ペーストや銀ペースト）によって形成しても良い。但し、コスト及び実装精度を考慮すると、セミアディティブ法を用いてめっきによって形成するのが好ましい。
このように、導波管２の一部分２Ｘと半導体チップ１とをモールド樹脂６で埋め込んでこれらの位置を固定して一体化し、その上に導波管２の延長上に延びるアンテナカプラ７を含む再配線線路３を形成し、半導体チップ１に電気的に接続したパッケージ部４に、図１に示すように、導波管２の残りの部分２Ｙ及びバックショート５となるバスタブ状金属部材９を接合することで高周波モジュールが作製される。つまり、異種デバイス集積技術及び再配線技術を用いて、導波管２の一部分２Ｘと半導体チップ１とをモールド樹脂６で一体化し、半導体チップ１に、アンテナカプラ７を含む再配線線路３を電気的に接続する。そして、導波管２の残りの部分２Ｙ及びバックショート５となるバスタブ状金属部材９を接合して高周波モジュールが作製される。このようにして高周波モジュールを作製することで、導波管−線路変換（同軸変換）から半導体チップ実装までを実現することができる。
この場合、導波管２と半導体チップ１との間で高周波信号を伝送するために、アンテナカプラ７を含む再配線線路３が用いられ、その長さを短くすることができる。つまり、アンテナカプラ７（変換部）と半導体チップ１との距離を短くすることができ、伝送線路を短くすることができる。このため、伝送損失、即ち、線路抵抗による信号損失（線路損失）を低減することが可能である。また、伝送される信号が高周波になるほど波長が短くなるが、このような場合であっても、半導体チップ１までの長さを波長の１／４よりも短くすることができ、信号反射による波形劣化も抑制することが可能である。例えば、ミリ波、テラヘルツ波などの超高周波の高周波信号を伝送する場合であっても、信号反射による波形劣化も抑制することが可能である。例えば、約１００ＧＨｚの高周波信号で波長は約３ｍｍ、約３００ＧＨｚの高周波信号で波長は約１ｍｍと短くなる。このような場合であっても、半導体チップ１までの長さを波長の１／４よりも短くすることができ、信号反射による波形劣化も抑制することが可能である。これにより、導波管２と半導体チップ１との間で高周波信号を伝送（入出力）する際の高周波特性の劣化を抑制することが可能となる。つまり、半導体チップ１から導波管２に向かって延びる伝送線路における高周波特性の劣化を抑制することが可能となる。
また、導波管２の一部分２Ｘ、アンテナカプラ７として機能する部分３Ｘを含む再配線線路３及び半導体チップ１を一体化したパッケージ部４を作製し、これに導波管２の残りの部分２Ｙやバックショート５となるバスタブ状金属部材９を接合するため、アンテナカプラ７に対する導波管２やバックショート５の位置精度（実装精度）が高くなる。つまり、導波管２の一部分２Ｘと半導体チップ１を樹脂６で一体化し、この樹脂６上にアンテナカプラ７として機能する部分３Ｘを含む再配線線路３を形成し、この導波管２の一部分２Ｘに対して、導波管２の残りの部分２Ｙやバックショート５となるバスタブ状金属部材９を接合するため、アンテナカプラ７に対して導波管２やバックショート５を高い位置精度で実装することが可能となる。これにより、実装誤差や加工ばらつき等によって特性が大きく変わってしまうのを抑制することができ、また、導波管−線路変換の変換効率を高めることもできる。
これに対し、従来のようにマイクロストリップ線路基板を用いる場合（例えば図５（Ａ）、図５（Ｂ）参照）には、マイクロストリップ線路基板の加工ばらつきや実装精度によって特性（電気的特性）が大きく変わってしまう。例えば、ミリ波、テラヘルツ波などの超高周波の高周波信号を伝送する場合には、導波管のサイズやマイクロストリップ線路からバックショートまでの距離が、マイクロストリップ線路基板の厚さや幅と同程度のオーダになってくる。例えば、約１００ＧＨｚの高周波信号で波長は約３ｍｍ、約３００ＧＨｚの高周波信号で波長は約１ｍｍと短くなり、マイクロストリップ線路基板の厚さや幅が波長に対して無視できない大きさとなる。このため、マイクロストリップ線路基板の加工ばらつきによって特性が大きく変わってしまう。また、マイクロストリップ線路基板を実装する際には、マイクロストリップ線路とバックショートとの間の距離、及び、マイクロストリップ線路基板の導波管内への突き出し長さを考慮して、垂直方向及び水平方向での位置合わせを行なわなくてはならず、精度良く位置合わせを行なうのは難しい。このため、マイクロストリップ線路基板の実装精度（加工誤差及び実装誤差）によって特性が大きく変わってしまう。
また、導波管２の一部分２Ｘ、アンテナカプラ７として機能する部分３Ｘを含む再配線線路３及び半導体チップ１を一体化したパッケージ部４に、導波管２の残りの部分２Ｙやバックショート５となるバスタブ状金属部材９を接合することで、導波管−線路変換から半導体チップ実装までを実現するため、小型化、低損失化を実現することもできる。
また、半導体チップ１と導波管２との間の変換部に、アンテナカプラ７として機能する部分３Ｘを含む再配線線路３を用いることで、従来、超高周波信号を伝送するために半導体チップと導波管との間の変換部に用いられていたマイクロストリップ線路基板が不要となり、小型化、低損失化を実現することが可能となる。
また、本実施形態では、パッケージ部４の再配線線路３が設けられている側の反対側で導波管２の一部分２Ｘに導波管２の残りの部分２Ｙが接合され、再配線線路３のアンテナカプラ７となる部分３Ｘの周囲を覆うようにバックショート５となるバスタブ状金属部材９が設けられており、再配線線路３のアンテナカプラ７となる部分３Ｘと半導体チップ１との間で高周波信号を伝送する再配線線路３の上方のみが隙間となる。この隙間は小さいため、導波管モードで電波（信号）が漏洩して伝搬しまうのを抑制することが可能である。
これに対し、従来のようにマイクロストリップ線路基板を用いる場合（例えば図５（Ａ）、図５（Ｂ）参照）には、金属筐体の内部の導波管に連なる空間にマイクロストリップ線路基板を実装しなくてはならない。このため、マイクロストリップ線路基板の上方に大きな隙間ができてしまうため、導波管モードで電波が漏洩して伝搬してしまうのを抑制するのは難しい。また、マイクロストリップ線路基板は、その強度を確保するために厚さを薄くするのにも限界があるため、マイクロストリップ線路の下側の基板部分を通して電波が漏洩して伝搬してしまうのを抑制するのも難しい。
なお、半導体チップ１を回路チップ、半導体回路チップ又は半導体集積回路チップともいう。また、アンテナカプラ７は、変換用カプラ、集電用カプラ又はプローブともいう。また、導波管２の一部分２Ｘと半導体チップ１とを樹脂６で一体化したものを、集積体ともいう。また、高周波モジュールは、導波管−アンテナカプラ／再配線線路変換器又はプローブ結合型変換器としての機能も有する。このため、信号変換モジュールともいう。
なお、上述の実施形態では、再配線線路３は、樹脂６上に形成された樹脂層３３に設けられたビア３４を介して半導体チップ１に電気的に接続された線路導体３５によって構成されているものとしているが、これに限られるものではない。
例えば、再配線線路は、樹脂上に設けられた誘電体フィルムに形成されたビアを介して半導体チップに電気的に接続された線路導体によって構成されているものとしても良い。なお、誘電体フィルムを、絶縁フィルム、樹脂フィルム又は絶縁樹脂フィルムともいう。このような構成を備える再配線線路は、例えば導体層（例えば銅箔などの金属層）を有する誘電体フィルムを集積体の樹脂上に設け、導体層をパターニングして線路導体を形成し、誘電体フィルムにビアを形成することによって設ければ良い。例えば、金属層が接着層を介して接着されている誘電体フィルムを集積体の樹脂上に貼り付けた後に、金属層をパターニングするとともに誘電体フィルムにビアを形成することによって、再配線線路を設ければ良い。ここで、誘電体フィルムは、低誘電率の誘電体（低誘電率材料）又は低損失な誘電体（低損失材料）からなるものとするのが好ましい。例えば、ベンゾシクロブテン（ＢＣＢ）、液晶ポリマ、シクロオレフィンポリマ（ＣＯＰ）、ポリオレフィン、ポリフェニレンエーテル（ＰＰＥ）、ポリスチレン及びポリテトラフルオロエチレンからなる群から選ばれるいずれか１種の材料からなるものとするのが好ましい。なお、このような低誘電率材料からなる誘電体フィルムを、低誘電材料フィルムともいう。また、導体層のパターニングとビアの形成はいずれが先でも良い。
また、例えば、再配線線路がパターニングされている誘電体フィルムを、集積体の樹脂上に取り付けることによって、再配線線路を設けても良い。例えば、ビア及びビアに接続される線路導体を有する誘電体フィルムを、集積体の樹脂上に設けることによって、再配線線路を設けても良い。例えば、集積体の樹脂上に、再配線線路としての線路導体及びビアがパターニングされている誘電体フィルムを、接着剤で接着すれば良い。この場合、誘電体フィルムにパターニングされているビア及びその近傍領域を接着するのに導電性接着剤を用い、それ以外の領域を接着するのに低誘電・低損失接着剤を用いるのが好ましい。但し、コスト及び実装精度を考慮すると、上述の集積体の樹脂上に誘電体フィルムを取り付けた後に再配線線路をパターニングする方法によって再配線線路を設けるのが好ましい。
次に、本実施形態にかかる高周波モジュールの製造方法について説明する。
まず、半導体チップ１と、半導体チップ１と樹脂６で一体化された導波管２の一部分２Ｘと、半導体チップ１に電気的に接続され、導波管２の一部分２Ｘが延びる方向の一方の側に位置する部分３Ｘがアンテナカプラ７となる再配線線路３とを有するパッケージ部４を製造する（パッケージ部を製造する工程）。
つまり、まず、半導体チップ１と導波管２の一部分２Ｘを樹脂６で一体化する［図３（Ｃ）参照］。次に、半導体チップ１に電気的に接続されるように再配線線路３を設ける［図３（Ｆ）参照］。
特に、半導体チップ１と導波管２の一部分２Ｘを樹脂６で一体化する前に、導波管２の一部分２Ｘの中であって導波管２の一部分２Ｘが延びる方向の一方の側に誘電体板１１を設けるのが好ましい（図２参照）。つまり、パッケージ部４を製造する工程を、導波管２の一部分２Ｘの中であって導波管２の一部分２Ｘが延びる方向の一方の側に誘電体板１１を設ける工程を含むものとするのが好ましい。この場合、半導体チップ１の回路面と誘電体板１１の表面とが同一面上に位置するように誘電体板１１を設けるのが好ましい［図２、図３（Ｂ）参照］。
また、半導体チップ１と導波管２の一部分２Ｘを樹脂６で一体化する前に、導波管２の一部分２Ｘが延びる方向の他方の側で導波管２の一部分２Ｘを閉じるように蓋１２を設けるのが好ましい（図２参照）。つまり、パッケージ部４を製造する工程を、導波管２の一部分２Ｘが延びる方向の他方の側で導波管２の一部分２Ｘを閉じるように蓋１２を設ける工程を含むものとするのが好ましい［図２、図３（Ｂ）参照］。この場合、半導体チップ１と導波管２の一部分２Ｘを樹脂６で一体化した後に、導波管２の一部分２Ｘが延びる方向の他方の側の樹脂６及び蓋１２を除去することになる［図３（Ｅ）参照］。
このようにしてパッケージ部４を製造する場合、再配線線路３を設ける工程を、樹脂６上に樹脂層３３を形成する工程と、樹脂層３３にビア３４を形成する工程と、樹脂層３３上に線路導体３５を形成する工程とを含むものとすれば良い。例えば、セミアディティブ法やインクジェット法を用いるものが、これに含まれる。また、再配線線路３を設ける工程を、樹脂上に、導体層を有する誘電体フィルムを設ける工程と、誘電体フィルムにビアを形成する工程と、導体層をパターニングして線路導体を形成する工程とを含むものとしても良い。例えば、導体層を有する誘電体フィルムを集積体の樹脂上に取り付けた後に、再配線線路をパターニングするものが、これに含まれる。なお、ビアを形成する工程と線路導体を形成する工程はどちらが先であっても良い。また、再配線線路３を設ける工程において、ビア及びビアに接続される線路導体を有する誘電体フィルムを、樹脂上に設けるようにしても良い。例えば、再配線線路がパターニングされている誘電体フィルムを、集積体の樹脂上に取り付けるものが、これに含まれる。
そして、上述のようにして製造されたパッケージ部４に、導波管２の残りの部分２Ｙを接合し、また、バックショート５を設ける［図４（Ａ）、図４（Ｂ）参照］。
つまり、上述のようにして製造されたパッケージ部４に備えられる導波管２の一部分２Ｘに、導波管２の一部分２Ｘが延びる方向の一方の側の反対側の他方の側に位置するように、導波路２の残りの部分２Ｙを接合する。また、上述のようにして製造されたパッケージ部４に、導波管２の一部分２Ｘが延びる方向の一方の側に位置し、かつ、導波管２の一部分２Ｘとの間に再配線線路３のアンテナカプラ７となる部分３Ｘが位置するように、バックショート５を設ける。
以下、セミアディティブ法を用いてめっきによって再配線線路３を形成する場合を例に挙げて、図２〜図４を参照しながら説明する。
まず、図２に示すように、導波管２の一部分２Ｘの下方の側に、即ち、導波管２の一部分２Ｘの底面に、モールド時に導波管２の一部分２Ｘの内部にモールド樹脂６が流入するのを防ぐための蓋１２を設ける。例えば、導波管２の一部分２Ｘの下方の開口部を閉じるように、導波管２の一部分２Ｘの底面に蓋１２を貼り付ければ良い。この蓋１２は、後述のモールド樹脂６をバックグラインドする工程で全て削ってしまうため、特に材質は問わない。このため、蓋１２の材料は、例えば金属（例えば銅）などの導体でも良いし、絶縁体でも良い。
また、導波管２の一部分２Ｘの上方の側に、即ち、導波管２の一部分２Ｘの上面に、再配線線路３の一部であるアンテナカプラ７を支持するための誘電体板１１を設ける。例えば、チップマウンタやチップボンダ（フリップチップボンダ）を用いて、導波管２の一部分２Ｘの上方の開口部に誘電体板１１を位置合わせし、誘電体板１１に荷重をかけて、誘電体板１１を導波管２の一部分２Ｘの開口部に挿入し、導波管２の一部分２Ｘの内側に誘電体板１１を嵌め込めば良い。
例えば、約３００ＧＨｚの高周波信号を伝送する場合、導波管２の一部分２Ｘのサイズを、内側の縦横の長さ約５００μｍ、高さ（導波管２の一部分２Ｘが延びる方向の長さ；図２中、上下方向の長さ）約４００μｍ、厚さ約１００μｍとし、その底面に、縦横の長さ約７００μｍ、厚さ約１００μｍの蓋１２を貼り付け、その上方から、縦横の長さ約５００μｍ、厚さ約１００μｍの誘電体板１１を嵌め込めば良い。このようにして蓋１２及び誘電体板１１が設けられた導波管２の一部分２Ｘの高さは、約５００μｍ程度となる。なお、ここでは、約３００ＧＨｚの高周波信号を伝送する場合を例に挙げているため、導波管２の一部分２Ｘの内側の縦横の長さを約５００μｍとしているが、これに限られるものではなく、伝送する高周波信号の周波数（波長）に応じて決めれば良く、例えば約４００μｍ〜約１ｍｍ程度に設定される。
このようにして、導波管２の一部分２Ｘは、その上側の開口部に誘電体板１１が取り付けられ、その反対側の下側の開口部に蓋１２が取り付けられ、その内部が空洞になった中空構造を備えるものとなる。
次に、図３（Ａ）〜図３（Ｃ）に示すように、半導体チップ１と、上述のようにして蓋１２及び誘電体板１１が設けられた導波管２の一部分２Ｘとを樹脂６で一体化する。
つまり、まず、図３（Ａ）、図３（Ｂ）に示すように、支持基板２０上に設けられた粘着シート２１の粘着面上に、半導体チップ１及び上述のようにして蓋１２及び誘電体板１１が設けられた導波管２の一部分２Ｘを配置する。つまり、半導体チップ１の回路面及び上述のようにして蓋１２及び誘電体板１１が設けられた導波管２の一部分２Ｘの誘電体板挿入側を下にしたフェイスダウンで、支持基板２０上に設けられた粘着シート２１上の所望の位置に、半導体チップ１及び上述のようにして蓋１２及び誘電体板１１が設けられた導波管２の一部分２Ｘを仮固定する。なお、粘着シート２１を微粘着シートともいう。
この仮固定には、例えばチップボンダやチップマウンタなどを用いることができる。これにより、半導体チップ１と導波管の一部分２Ｘとを精度良い位置関係で搭載することが可能である。
ここで、支持基板２０としては、例えば、Ｓｉ基板（Ｓｉウェハ）、ガラス基板、アルミ板、ステンレス板及び銅板などの金属板、ポリイミドフィルムやプリント基板などを用いることができる。
また、粘着シート２１としては、ポリイミド樹脂、シリコーン樹脂、フッ素樹脂などの耐熱性の高い基材上に粘着剤が設けられているものを用いることができる。なお、粘着シート２１は支持基板２０に取り付けられていれば良く、例えば、粘着シート２１の基材の裏面側に設けられた粘着剤によって支持基板２０に取り付けるようにしても良い。また、粘着シート２１は１層構造でも良いし、２層以上の多層構造でも良い。また、粘着シート２１を用いずに、粘着剤を支持基板２０に直接設けたものを用いることもできる。また、粘着剤の材料としては、例えば、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、シリコーン樹脂、ウレタン樹脂などを用いることができる。なお、粘着シート２１を粘着フィルムともいう。
また、粘着シート２１には、その特性としてモールド時の加熱によって粘着性が低下しないこと、モールド成型によってモールド成形体（集積体；擬似ウェハ）を形成した後に、粘着性を低下させずにモールド成形体を容易に剥離できることが求められる。このため、横方向には半導体チップ１や導波管２の一部分２Ｘのずれを防止するだけの強度を有し、縦方向にはピールを容易とするために、例えば表面にクレータのような空洞の開いた突起状の形状が形成されていることが好ましい。
次に、図３（Ｃ）に示すように、半導体チップ１と上述のようにして蓋１２及び誘電体板１１が設けられた導波管２の一部分２Ｘとをモールド樹脂６で埋め込んで一体化する（モールド工程）。つまり、半導体チップ１と上述のようにして蓋１２及び誘電体板１１が設けられた導波管２の一部分２Ｘとをモールド樹脂６で封止する。例えば、導波管２の一部分２Ｘのサイズを、内側の縦横の長さ約５００μｍ、高さ約４００μｍ、厚さ約１００μｍとし、それに、縦横の長さ約７００μｍ、厚さ約１００μｍの蓋１２を貼り付ける場合、厚さ約７００μｍの樹脂６で全体をモールドすれば良い。
ここで、モールド樹脂６としては、エポキシ系樹脂、シクロオレフィン系樹脂、アクリル系樹脂、ポリイミド系樹脂などを用いることができる。また、モールド樹脂６は、必要に応じて、無機系のフィラーとして、例えばアルミナ、シリカ、窒化アルミ、水酸化アルミなどを含有させたものでも良い。
また、導波管２の一部分２Ｘは、モールドできる高さ（例えば約５００μｍ〜約６００μｍ程度）を有するものとする。
次に、図３（Ｄ）に示すように、支持基板２０及び粘着シート２１を剥離（除去）する。
次いで、図３（Ｅ）に示すように、モールド樹脂６の裏面［背面；図３（Ｅ）中、上面］から導波管２の一部分２Ｘが露出するまで（即ち、導波管２の一部分２Ｘに取り付けられた蓋１２がなくなる位置まで）、モールド樹脂６をバックグラインドする。つまり、導波管２の一部分２Ｘが延びる方向の他方の側の樹脂６及び蓋１２を除去する。これにより、導波管２の一部分２Ｘの空洞を露出させ、導波管２の一部分２Ｘの他方の側［図３（Ｅ）中、上側］を開口させる。ここで、モールド樹脂６の裏面は、導波管２の一部分２Ｘに設けられた誘電体板１１及び半導体チップ１の回路面が露出した面の反対側の面である。例えば、導波管２の一部分２Ｘのサイズを、内側の縦横の長さ約５００μｍ、高さ約４００μｍ、厚さ約１００μｍとし、それに、縦横の長さ約７００μｍ、厚さ約１００μｍの蓋１２を貼り付け、厚さ約７００μｍの樹脂で全体をウェハ状にモールドした場合、モールド樹脂６の厚さが約４００μｍになるまでバックグラインド（ＢＧ）すれば良い。これにより、蓋１２が削れ、導波管２の一部分２Ｘの空洞を露出させ、導波管２の一部分２Ｘの他方の側［図３（Ｅ）中、上側］を開口させることができる。
このようにして、樹脂組成物で成型された集積体２２（擬似ウェハ；モールドウェハ）が作製される。
ここで、半導体チップ１と導波管２の一部分２Ｘ（内部に誘電体板１１を含む）とを一体化した集積体２２の形状は、ウェハのように丸い形状でも良いし、四角い形状でも良い。例えば、ウェハのように丸い形状であれば、再配線線路を形成する際に半導体製造設備を用いることが可能であり、四角い形状であれば、再配線線路を形成する際にプリント配線板製造設備を用いることが可能である。
次に、図３（Ｆ）に示すように、半導体チップ１に電気的に接続される再配線線路３を設ける（再配線工程）。つまり、半導体チップ１に電気的に接続され、導波管２の一部分２Ｘが延びる方向の一方の側に位置する部分３Ｘがアンテナカプラ７となる再配線線路３を設ける。ここでは、アンテナカプラ７となる部分３Ｘを含む再配線線路３を、半導体チップ１及び導波管２の一部分２Ｘを埋め込んだモールド樹脂６上に、半導体チップ１の回路面から導波管２の一部分２Ｘの一方の側に設けられた誘電体板１１上まで延びるように設ける。この場合、集積体２２の導波管２の一部分２Ｘに設けられた誘電体板１１及び半導体チップ１の回路面が露出した側に再配線線路３が設けられることになる。そして、再配線線路３の誘電体板１１上に位置する部分３Ｘがアンテナカプラ７となる。このため、モールド樹脂６に埋め込まれた導波管２の一部分２Ｘの一方の側に設けられた誘電体板１１上にアンテナカプラ７を設けることになる。
つまり、まず、上述のようにして作製した集積体２２の導波管２の一部分２Ｘに設けられた誘電体板１１及び半導体チップ１の回路面が露出した側に、感光性樹脂を塗布して感光性樹脂層３３（絶縁層）を形成し、これにビアホールを形成する。例えば、感光性エポキシ樹脂（感光性エポキシワニス）をスピンコートによって塗布し、プリベーク、露光、現像、キュア、酸素プラズマ処理を施して、例えば厚さ約８μｍで、ビアホール（貫通孔；貫通ビア）を有する感光性エポキシ樹脂層３３を形成すれば良い。この場合、半導体チップ１の回路面の上方に形成されるビアホールは、半導体チップ１の回路面に設けられる表面電極側で直径約３０μｍ、感光性エポキシ樹脂層３３の表面側で直径約１００μｍとなるように形成すれば良い。
次に、図示していないが、シード層を形成する。例えば、スパッタ又は無電解めっきによって、例えば銅又は銅合金からなるシード層を形成する。なお、感光性樹脂層３３とシード層との密着性を高めるために、例えばＴｉ、Ｃｒ、Ｗ又はこれらの合金などからなる密着層を形成しても良い。例えば、スパッタによって、チタン、銅を、それぞれ、約０．１μｍ、約０．３μｍの厚さで成膜して、密着層及びシード層を形成すれば良い。なお、密着層も含めて全体をシード層と呼ぶこともある。
次に、図示していないが、シード層上に、再配線線路３としての線路導体３５及びビア３４を形成するためのレジストパターンを形成する。つまり、シード層上に、再配線線路３としての線路導体３５及びビア３４を形成する部分を開口したレジストパターン（フォトレジストパターン）を形成する。
次に、シード層を用いて、例えば電気めっきによって、銅をめっきすることで、ビアホールにビア３４を形成するとともに、感光性樹脂層３３上に、再配線線路３としての線路導体３５（ここではアンテナカプラ７として機能する部分も含む）を形成する。なお、この工程で、他のビアや再配線グランド層３１や再配線信号線なども形成される。そして、レジスト（フォトレジスト）を剥離した後、例えばウェットエッチングやドライエッチングなどによって、レジストの下に残存していたシード層を除去する。
このようにして、モールド樹脂６上に形成された感光性樹脂層３３に設けられたビア３４を介して半導体チップ１に電気的に接続された銅配線３５（金属配線；線路導体）によって構成される再配線線路３が形成される。そして、この再配線線路３は、導波管２の一部分２Ｘの上方の領域、即ち、誘電体板１１上まで延びており、アンテナカプラ７となる部分３Ｘを含むように形成される。
なお、導体層を有する誘電体フィルムを集積体の樹脂上に取り付けた後に、再配線線路をパターニングする場合は、次のようにして再配線線路を形成すれば良い。つまり、上述のようにして作製した集積体を、導体層（金属層；例えば銅箔）が接着層を介して接着されている誘電体フィルム（例えば液晶ポリマ）にラミネートする。次に、レジストパターンを用いて導体層をエッチングして再配線線路としての線路導体を形成する。次に、例えばレーザ等を用いて誘電体フィルムにビアホールを形成し、このビアホールにビアを形成すれば良い。また、再配線線路がパターニングされている誘電体フィルムを、集積体の樹脂上に取り付ける場合には、上述のようにして作製した集積体上に、再配線線路がパターニングされている誘電体フィルムを取り付ければ良い。
このようにして、再配線線路３を有する集積体２２、即ち、パッケージ部４が作製される。
その後、図４（Ａ）、図４（Ｂ）に示すように、上述のようにして作製されたパッケージ部４に、導波管２の残りの部分２Ｙを接合し、また、バックショート５を設ける。
つまり、図４（Ａ）に示すように、上述のようにして作製されたパッケージ部４に備えられる導波管２の一部分２Ｘに、導波管２の一部分２Ｘが延びる方向の一方の側の反対側の他方の側［図４（Ａ）中、下側］に位置するように、導波路２の残りの部分２Ｙを接合する。例えば、パッケージ部４の背面に露出した導波管２の一部分２Ｘの端部（開口部）に、導波管２の残りの部分２Ｙを、例えばＡｇペースト等の導電性接着剤８（導電材料）で接合（接着；接続）する。ここで、導波管２の一部分２Ｘが延びる方向の一方の側の反対側の他方の側、即ち、パッケージ部４の背面は、再配線線路３が設けられている側の反対側である。これにより、パッケージ部４に備えられる導波管２の一部分２Ｘ、即ち、モールド樹脂６に埋め込まれた導波管２の一部分２Ｘに、導電性接着剤８を介して、導波管２の残りの部分２Ｙが固定され、導波管２の長さが延長されて、所定の長さの導波管２となり、導波管２が完成する。なお、導波管２の一部分２Ｘと残りの部分２Ｙとの接合は、これに限られるものではなく、例えば拡散接合、溶接等の他の接合方法を用いても良い。なお、パッケージ部４の内部に備えられる導波管２の一部分２Ｘ、即ち、モールド樹脂６に埋め込まれた導波管２の一部分２Ｘを、内側導波管又は内部導波管ともいい、これに接合される導波管２の残りの部分２Ｙを、外側導波管又は外部導波管ともいう。
また、図４（Ｂ）に示すように、上述のようにして作製されたパッケージ部４に、導波管２の一部分２Ｘが延びる方向の一方の側［図４（Ｂ）中、上側］に位置し、かつ、導波管２の一部分２Ｘとの間に再配線線路３のアンテナカプラ７となる部分３Ｘが位置するように、バックショート５を設ける。つまり、パッケージ部４の表面側に設けられた再配線線路３のアンテナカプラ７となる部分３Ｘの上方に、バスタブ状金属部材９をかぶせることで、バックショート５を設ける。ここで、導波管２の一部分２Ｘが延びる方向の一方の側、即ち、パッケージ部４の表面は、再配線線路３が設けられている側である。例えば、樹脂６に埋め込まれた導波管２の一部分２Ｘの端面に沿うように、パッケージ部４の表面側に設けられた再配線層３０にグランド層３１（再配線グランド層）を設け、このグランド層３１を、ビア３２を介して導波管２の一部分２Ｘの端面に接続する。そして、このグランド層３１上に、底部９Ａと枠状の側部９Ｂとを有するバスタブ状金属部材９の枠状の側部９Ｂの端面を接合し、このバスタブ状金属部材９の底部９Ａをバックショート５とする。
そして、本実施形態では、このようにしてバックショート５が取り付けられたパッケージ部４の表面側の全体を覆うように、例えばセラミックス等からなるキャップ１０を設け、気密封止する。
このようにして、本実施形態にかかる高周波モジュールを作製することができる。
したがって、本実施形態にかかる高周波モジュール及びその製造方法によれば、導波管２と半導体チップ１との間で高周波信号を伝送する際の高周波特性の劣化を抑制することができるという利点がある。
なお、本発明は、上述した実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
以下、上述の実施形態及び変形例に関し、更に、付記を開示する。
（付記１）
半導体チップと、前記半導体チップと樹脂で一体化された導波管の一部分と、前記半導体チップに電気的に接続され、前記導波管の一部分が延びる方向の一方の側に位置する部分がアンテナカプラとなる再配線線路とを有するパッケージ部と、
前記導波管の一部分が延びる方向の前記一方の側の反対側の他方の側に設けられ、前記導波管の一部分に接合された前記導波管の残りの部分と、
前記導波管の一部分が延びる方向の前記一方の側に、前記導波管の一部分との間に前記再配線線路の前記アンテナカプラとなる部分が位置するように設けられたバックショートとを備えることを特徴とする高周波モジュール。
（付記２）
前記導波管の一部分の中に、前記再配線線路の前記アンテナカプラとなる部分を支持する誘電体板を備えることを特徴とする、付記１に記載の高周波モジュール。
（付記３）
前記再配線線路側の前記樹脂の表面と前記再配線線路の前記アンテナカプラとなる部分側の前記誘電体板の表面とは同一面上に位置することを特徴とする、付記２に記載の高周波モジュール。
（付記４）
前記誘電体板は、ベンゾシクロブテン、液晶ポリマ、シクロオレフィンポリマ、ポリオレフィン、ポリフェニレンエーテル、ポリスチレン及びポリテトラフルオロエチレンからなる群から選ばれるいずれか１種の材料からなることを特徴とする、付記２又は３に記載の高周波モジュール。
（付記５）
前記再配線線路は、前記樹脂上に形成された樹脂層に設けられたビアを介して前記半導体チップに電気的に接続された線路導体によって構成されていることを特徴とする、付記１〜４のいずれか１項に記載の高周波モジュール。
（付記６）
前記再配線線路は、前記樹脂上に設けられた誘電体フィルムに形成されたビアを介して前記半導体チップに電気的に接続された線路導体によって構成されていることを特徴とする、付記１〜４のいずれか１項に記載の高周波モジュール。
（付記７）
前記誘電体フィルムは、ベンゾシクロブテン、液晶ポリマ、シクロオレフィンポリマ、ポリオレフィン、ポリフェニレンエーテル、ポリスチレン及びポリテトラフルオロエチレンからなる群から選ばれるいずれか１種の材料からなることを特徴とする、付記６に記載の高周波モジュール。
（付記８）
半導体チップと、前記半導体チップと樹脂で一体化された導波管の一部分と、前記半導体チップに電気的に接続され、前記導波管の一部分が延びる方向の一方の側に位置する部分がアンテナカプラとなる再配線線路とを有するパッケージ部を製造する工程と、
前記導波管の一部分が延びる方向の前記一方の側の反対側の他方の側に位置するように、前記導波管の一部分に前記導波路の残りの部分を接合する工程と、
前記導波管の一部分が延びる方向の前記一方の側に位置し、かつ、前記導波管の一部分との間に前記再配線線路の前記アンテナカプラとなる部分が位置するように、バックショートを設ける工程とを含み、
前記パッケージ部を製造する工程は、
前記半導体チップと前記導波管の一部分を前記樹脂で一体化する工程と、
前記半導体チップに電気的に接続されるように前記再配線線路を設ける工程とを含むことを特徴とする高周波モジュールの製造方法。
（付記９）
前記パッケージ部を製造する工程は、前記導波管の一部分の中であって前記導波管の一部分が延びる方向の前記一方の側に誘電体板を設ける工程を含むことを特徴とする、付記８に記載の高周波モジュールの製造方法。
（付記１０）
前記誘電体板を設ける工程において、前記半導体チップの回路面と前記誘電体板の表面とが同一面上に位置するように前記誘電体板を設けることを特徴とする、付記９に記載の高周波モジュールの製造方法。
（付記１１）
前記パッケージ部を製造する工程は、前記導波管の一部分が延びる方向の前記他方の側で前記導波管の一部分を閉じるように蓋を設ける工程を含むことを特徴とする、付記８〜１０のいずれか１項に記載の高周波モジュールの製造方法。
（付記１２）
前記樹脂で一体化する工程の後に、前記導波管の一部分が延びる方向の前記他方の側の前記樹脂及び前記蓋を除去する工程を含むことを特徴とする、付記１１に記載の高周波モジュールの製造方法。
（付記１３）
前記再配線線路を設ける工程は、
前記樹脂上に樹脂層を形成する工程と、
前記樹脂層にビアを形成する工程と、
前記樹脂層上に線路導体を形成する工程とを含むことを特徴とする、付記８〜１２のいずれか１項に記載の高周波モジュールの製造方法。
（付記１４）
前記再配線線路を設ける工程は、
前記樹脂上に、導体層を有する誘電体フィルムを設ける工程と、
前記誘電体フィルムにビアを形成する工程と、
前記導体層をパターニングして線路導体を形成する工程とを含むことを特徴とする、付記８〜１２のいずれか１項に記載の高周波モジュールの製造方法。
（付記１５）
前記再配線線路を設ける工程において、ビア及び前記ビアに接続される線路導体を有する誘電体フィルムを、前記樹脂上に設けることを特徴とする、付記８〜１２のいずれか１項に記載の高周波モジュールの製造方法。
１ 半導体チップ
２ 導波管
２Ｘ 導波管の一部分
２Ｙ 導波管の残りの部分
３ 再配線線路
３Ｘ 再配線線路のアンテナカプラとなる部分
４ パッケージ部
５ バックショート
６ 樹脂（モールド樹脂）
７ アンテナカプラ
８ 導電性接着剤
９ バスタブ状金属部材
９Ａ 底部
９Ｂ 枠状の側部
１０ キャップ
１１ 誘電体板
１２ 蓋
２０ 支持基板
２１ 粘着シート
２２ 集積体
３０ 再配線層
３１ グランド層
３２ ビア
３３ 樹脂層（感光性樹脂層；絶縁層）
３４ ビア
３５ 線路導体

Claims (7)

  1. 半導体チップと、前記半導体チップと樹脂で一体化された導波管の一部分と、前記半導体チップに電気的に接続され、前記導波管の一部分が延びる方向の一方の側に位置する部分がアンテナカプラとなる再配線線路とを有するパッケージ部と、
    前記導波管の一部分が延びる方向の前記一方の側の反対側の他方の側に設けられ、前記導波管の一部分に接合された前記導波管の残りの部分と、
    前記導波管の一部分が延びる方向の前記一方の側に、前記導波管の一部分との間に前記再配線線路の前記アンテナカプラとなる部分が位置するように設けられたバックショートとを備え、
    前記再配線線路は、前記樹脂上に形成された樹脂層に設けられたビア又は前記樹脂上に設けられた誘電体フィルムに形成されたビアを介して前記半導体チップに電気的に接続された線路導体によって構成されていることを特徴とする高周波モジュール。
  2. 前記導波管の一部分の中に、前記再配線線路の前記アンテナカプラとなる部分を支持する誘電体板を備えることを特徴とする、請求項１に記載の高周波モジュール。
  3. 前記誘電体板は、ベンゾシクロブテン、液晶ポリマ、シクロオレフィンポリマ、ポリオレフィン、ポリフェニレンエーテル、ポリスチレン及びポリテトラフルオロエチレンからなる群から選ばれるいずれか１種の材料からなることを特徴とする、請求項２に記載の高周波モジュール。
  4. 半導体チップと、前記半導体チップと樹脂で一体化された導波管の一部分と、前記半導体チップに電気的に接続され、前記導波管の一部分が延びる方向の一方の側に位置する部分がアンテナカプラとなる再配線線路とを有するパッケージ部を製造する工程と、
    前記導波管の一部分が延びる方向の前記一方の側の反対側の他方の側に位置するように、前記導波管の一部分に前記導波管の残りの部分を接合する工程と、
    前記導波管の一部分が延びる方向の前記一方の側に位置し、かつ、前記導波管の一部分との間に前記再配線線路の前記アンテナカプラとなる部分が位置するように、バックショートを設ける工程とを含み、
    前記パッケージ部を製造する工程は、
    前記半導体チップと前記導波管の一部分を前記樹脂で一体化する工程と、
    前記半導体チップに電気的に接続されるように、前記樹脂上に形成された樹脂層に設けられたビア又は前記樹脂上に設けられた誘電体フィルムに形成されたビアを介して前記半導体チップに電気的に接続された線路導体によって構成される前記再配線線路を設ける工程とを含むことを特徴とする高周波モジュールの製造方法。
  5. 前記パッケージ部を製造する工程は、前記導波管の一部分の中であって前記導波管の一部分が延びる方向の前記一方の側に誘電体板を設ける工程を含むことを特徴とする、請求項４に記載の高周波モジュールの製造方法。
  6. 前記パッケージ部を製造する工程は、前記導波管の一部分が延びる方向の前記他方の側で前記導波管の一部分を閉じるように蓋を設ける工程を含むことを特徴とする、請求項４又は５に記載の高周波モジュールの製造方法。
  7. 前記樹脂で一体化する工程の後に、前記導波管の一部分が延びる方向の前記他方の側の前記樹脂及び前記蓋を除去する工程を含むことを特徴とする、請求項６に記載の高周波モジュールの製造方法。
JP2014053600A 2014-03-17 2014-03-17 高周波モジュール及びその製造方法 Expired - Fee Related JP6372113B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014053600A JP6372113B2 (ja) 2014-03-17 2014-03-17 高周波モジュール及びその製造方法
US14/620,646 US9337062B2 (en) 2014-03-17 2015-02-12 High frequency module and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014053600A JP6372113B2 (ja) 2014-03-17 2014-03-17 高周波モジュール及びその製造方法

Publications (2)

Publication Number Publication Date
JP2015177423A JP2015177423A (ja) 2015-10-05
JP6372113B2 true JP6372113B2 (ja) 2018-08-15

Family

ID=54069645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014053600A Expired - Fee Related JP6372113B2 (ja) 2014-03-17 2014-03-17 高周波モジュール及びその製造方法

Country Status (2)

Country Link
US (1) US9337062B2 (ja)
JP (1) JP6372113B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6314705B2 (ja) * 2014-07-04 2018-04-25 富士通株式会社 高周波モジュール及びその製造方法
US10325850B1 (en) * 2016-10-20 2019-06-18 Macom Technology Solutions Holdings, Inc. Ground pattern for solderability and radio-frequency properties in millimeter-wave packages
JP6463323B2 (ja) * 2016-12-01 2019-01-30 太陽誘電株式会社 無線モジュール、およびその製造方法
JP6408540B2 (ja) * 2016-12-01 2018-10-17 太陽誘電株式会社 無線モジュール及び無線モジュールの製造方法
JP6747301B2 (ja) 2017-01-12 2020-08-26 富士通株式会社 高周波モジュール及びその製造方法
WO2018193682A1 (ja) * 2017-04-20 2018-10-25 株式会社フジクラ 無線通信装置及び基板
JP7142591B2 (ja) * 2019-03-04 2022-09-27 モレックス エルエルシー 導波管
CN112563155A (zh) * 2019-09-26 2021-03-26 伟创力有限公司 在模制电子装置中形成暴露腔的方法
US20230127033A1 (en) * 2021-10-25 2023-04-27 Nxp Usa, Inc. Semiconductor device with low loss waveguide interface and method therefor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5202648A (en) * 1991-12-09 1993-04-13 The Boeing Company Hermetic waveguide-to-microstrip transition module
JP2674417B2 (ja) 1992-04-01 1997-11-12 日本電気株式会社 超高周波用パッケージ
JP2002198712A (ja) 2000-12-25 2002-07-12 Kyocera Corp 導波管変換基板及び高周波モジュール
JP2003086728A (ja) * 2001-07-05 2003-03-20 Matsushita Electric Ind Co Ltd 高周波回路の製作方法及びそれを用いた装置
JP2003078310A (ja) * 2001-09-04 2003-03-14 Murata Mfg Co Ltd 高周波用線路変換器、部品、モジュールおよび通信装置
FR2879830B1 (fr) * 2004-12-20 2007-03-02 United Monolithic Semiconduct Composant electronique miniature pour applications hyperfrequences
US7504721B2 (en) * 2006-01-19 2009-03-17 International Business Machines Corporation Apparatus and methods for packaging dielectric resonator antennas with integrated circuit chips
FR2945379B1 (fr) * 2009-05-05 2011-07-22 United Monolithic Semiconductors Sa Composant miniature hyperfrequences pour montage en surface
WO2010127709A1 (en) * 2009-05-08 2010-11-11 Telefonaktiebolaget L M Ericsson (Publ) A transition from a chip to a waveguide port
US8912858B2 (en) * 2009-09-08 2014-12-16 Siklu Communication ltd. Interfacing between an integrated circuit and a waveguide through a cavity located in a soft laminate
US8674885B2 (en) * 2010-08-31 2014-03-18 Siklu Communication ltd. Systems for interfacing waveguide antenna feeds with printed circuit boards

Also Published As

Publication number Publication date
US20150262842A1 (en) 2015-09-17
US9337062B2 (en) 2016-05-10
JP2015177423A (ja) 2015-10-05

Similar Documents

Publication Publication Date Title
JP6372113B2 (ja) 高周波モジュール及びその製造方法
JP6269127B2 (ja) 高周波モジュール及びその製造方法
JP4101814B2 (ja) 高周波モジュール
JP6314705B2 (ja) 高周波モジュール及びその製造方法
US9748664B2 (en) Semiconductor device, transmission system, method for manufacturing semiconductor device, and method for manufacturing transmission system
JP2006253953A (ja) 通信用高周波モジュールおよびその製造方法
KR20190044446A (ko) 인쇄회로기판
US8723051B2 (en) Wiring substrate and method for manufacturing wiring substrate
US10347616B2 (en) Chip package and manufacturing method thereof
US20230413421A1 (en) Component Carrier For Waveguide Applications
JP2011096752A (ja) 半導体装置と回路基板との接続構造
US20160351729A1 (en) Electronic device and method of producing the same
JP5728101B1 (ja) Ｍｍｉｃ集積回路モジュール
US11822121B2 (en) Cavity substrate having directional optoelectronic transmission channel and manufacturing method thereof
WO2008133369A9 (en) The manufacturing method of the thin film ceramic multi layer substrate
JP2006279199A (ja) 高周波線路−導波管変換器
US20210184649A1 (en) Packaging method and package structure for filter chip
JP2003332517A (ja) マイクロ波集積回路及びその製造方法並びに無線装置
JP2015149430A (ja) マイクロ波・ミリ波モジュール、及びマイクロ波・ミリ波モジュールの製造方法
JP4287329B2 (ja) 導波管−平面伝送線路変換器の製造方法
JP4463000B2 (ja) 高周波線路−導波管変換器
JP2006262138A (ja) 高周波線路−導波管変換器
JP2006279473A (ja) 高周波線路−導波管変換器
JP4663351B2 (ja) 電子装置
JP2006197479A (ja) 高周波線路−導波管変換器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180702

R150 Certificate of patent or registration of utility model

Ref document number: 6372113

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees