KR20030003051A - 영상신호 처리방법 및 장치 - Google Patents

영상신호 처리방법 및 장치 Download PDF

Info

Publication number
KR20030003051A
KR20030003051A KR1020020036555A KR20020036555A KR20030003051A KR 20030003051 A KR20030003051 A KR 20030003051A KR 1020020036555 A KR1020020036555 A KR 1020020036555A KR 20020036555 A KR20020036555 A KR 20020036555A KR 20030003051 A KR20030003051 A KR 20030003051A
Authority
KR
South Korea
Prior art keywords
video signal
signal
output
video
main system
Prior art date
Application number
KR1020020036555A
Other languages
English (en)
Other versions
KR100851707B1 (ko
Inventor
미키요이치로
소카와겐타
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20030003051A publication Critical patent/KR20030003051A/ko
Application granted granted Critical
Publication of KR100851707B1 publication Critical patent/KR100851707B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4307—Synchronising the rendering of multiple content streams or additional data on devices, e.g. synchronisation of audio on a mobile phone with the video output on the TV screen
    • H04N21/43072—Synchronising the rendering of multiple content streams or additional data on devices, e.g. synchronisation of audio on a mobile phone with the video output on the TV screen of multiple content streams on the same device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
    • H04N21/4312—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations
    • H04N21/4316—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations for displaying supplemental content in a region of the screen, e.g. an advertisement in a separate window
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H04N21/4347—Demultiplexing of several video streams
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs
    • H04N21/44004—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving video buffer management, e.g. video decoder buffer or video display buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H04N21/440218—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by transcoding between formats or standards, e.g. from MPEG-2 to MPEG-4
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H04N21/440263—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by altering the spatial resolution, e.g. for displaying on a connected PDA
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/47—End-user applications
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Business, Economics & Management (AREA)
  • Marketing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Details Of Television Scanning (AREA)

Abstract

본 발명은 회로규모를 증대시키지 않고, 보다 많은 입력영상 신호의 포맷 및 출력형태에 대응할 수 있도록 하는 것이다.
소정의 신호처리를 실행하는 신호처리부를 복수 구비하며, 2 이상의 디지털화된 영상신호를 병행 처리할 수 있도록 구성된 영상신호 처리장치에 있어서의 영상신호 처리방법이며, 2 이상의 디지털화된 영상신호로부터 1 이상의 영상신호를 선택하는 단계와, 구해야 할 영상신호의 형태에 따라, 상기 복수의 신호처리부 중, 선택된 상기 영상신호에 대한 처리를 실행하는 것을 선택하며, 또 선택된 신호처리부에 있어서의 신호처리를 상기 구해야 할 영상신호의 형태에 따른 순서로 실행하여 영상신호를 구하는 단계를 구비한다.

Description

영상신호 처리방법 및 장치{VIDEO SIGNAL PROCESSING METHOD AND APPARATUS}
본 발명은 영상신호 처리기술에 관하며, 특히 영상신호를 표시디바이스에 표시하기 위한 처리를 실행하는 기술에 관한 것이다.
최근 영상신호는 디지털신호로 취급되게 되었다. 또 영상기기에 입력되는 신호는 비디오계 신호, 퍼스널컴퓨터계 신호, 게임기기 신호 등 다양화되어, 이들 각각에 대해서도 다수의 포맷이 존재한다. 때문에, 영상신호를 표시하기 위한 CRT(cathode-ray tube), 액정, PDP(plasma display panel) 등의 표시디바이스는, 보다 많은 영상신호 포맷에의 대응을 요구받고 있다.
또 표시디바이스에는, 여러 가지 포맷의 영상신호 중 1 개를 표시시킬 뿐만 아니라, 복수의 영상신호를 합성하여 멀티화면을 동시에 표시시키는 기능이 요구되고 있다. 또한 영상신호 1 화면의 종방향 및 횡방향의 화소 수가, 표시디바이스의 화소 수나, 원하는 화면 크기의 화소 수와 맞도록 하는 치수변환 처리가 필수로 되었다.
이들 기능을 실현하기 위해서 종래는, 입력되는 영상신호의 포맷 각각에 대응한 영상신호 처리회로를 설계하고, 이들을 조합시켜 영상신호 처리시스템을 구축하였다. 따라서, 입력 가능한 영상신호의 포맷을 늘릴수록 회로규모가 증대돼 가는 경향이 있었다. 또 화면 크기가 큰 영상신호 포맷에 대응하기 위해서는, 많은 메모리 용량을 필요로 했다.
본 발명은 이와 같은 문제점에 감안하여 이루어진 것으로, 입력 영상신호의 포맷, 및 동시에 표시하는 화면 수나 화면 크기 등의, 출력으로서 요구하는 영상신호의 형태에 따라 처리를 실행하여, 회로규모를 증대시키지 않고 보다 많은 입력 영상신호 포맷 및 출력 영상신호 형태에 대응 가능한 영상신호 처리방법 및 장치를 제공하는 것을 목적으로 한다.
도 1은 본 발명의 제 1 실시예에 관한 영상신호 처리장치의 블록도.
도 2는 도 1의 메인계 신호처리부의 블록도.
도 3은 영상신호, 수평 동기신호 및 클록의 관계 설명도.
도 4는 영상신호 및 수평 동기신호의 관계 설명도.
도 5는 화면합성의 예에 대한 설명도.
도 6은 클록 변환부의 동작 설명도.
도 7은 본 발명의 제 2 실시예에 관한 영상신호 처리장치의 블록도.
도 8은 도 7의 메인계 신호처리부의 블록도.
도 9는 수평 치수변환부의 블록도.
도 10은 도 7의 서브계 신호처리부의 블록도.
도 11은 본 발명의 제 3 실시예에 관한 영상신호 처리장치의 블록도.
도 12는 본 발명의 제 4 실시예에 관한 영상신호 처리장치의 블록도.
도 13은 도 12의 메인계 수평 축소회로의 블록도.
도 14는 도 12의 서브계 신호처리부의 블록도.
도 15는 메인계 수평 축소회로 및 서브계 수평 축소회로가 출력하는 영상신호의 타이밍, 및 메인계 입력 선택기의 출력에 대한 설명도.
도 16은 메인계 입력 선택기의 구성예를 나타내는 블록도.
도 17은 본 발명의 제 6 실시예에 관한 영상신호 처리장치의 블록도.
도 18은 도 17의 메인계 화질보정부의 블록도.
도 19는 도 17의 메인계 화질보정부 및 서브계 화질보정부에서의 화질보정 대상에 대한 설명도.
도 20은 도 17의 메인계 화질보정부의 다른 예의 블록도.
도 21은 도 20의 메인계 화질보정부 및 이와 마찬가지의 서브계 화질보정부에서의 화질보정 대상에 대한 설명도.
도 22는 도 17의 영상신호 처리장치에서의 처리 흐름도.
도 23은 본 발명의 제 7 실시예에 관한 메인계 신호처리부의 블록도.
도 24는 도 23의 메인계 신호처리부에서의 처리 흐름도.
도 25는 본 발명의 제 8 실시예에 관한 영상신호 처리장치의 블록도.
도 26은 영상신호의 시분할 다중에 대한 설명도.
도 27은 화면합성-클록 변환부의 입출력신호의 설명도.
* 도면의 주요 부분에 대한 부호의 설명 *
11 : 입력신호 선택기(입력신호 선택부)
12 : 타이밍 제어부 13 : 영상 MIX 선택기(영상 합성부)
14 : 클록 변환부 21 : 메인계 입력 선택기(메인계 영상 선택부)
23 : 메인계 수평 축소회로 24 : 서브계 수평 축소회로
25 : 메인계 화질보정 선택기(메인계 화질보정 선택부)
26 : 서브계 화질보정 선택기(서브계 화질보정 선택부)
30, 130, 330 : 메인계 신호처리부
31 : 포맷 변환부 32 : 수직 치수변환부
33 : 수평 치수변환부 35, 45 : 메모리
40, 140, 240 : 서브계 신호처리부
42 : 수직 치수변환 프레임동기부
134, 234 : 메인계 화질보정부
144, 244 : 서브계 화질보정부
491, 492 : 승산기 493 : 가산기
494 : 선택기
상기 과제를 해결하기 위해 본 발명이 강구한 해결수단은, 소정의 신호처리를 실행하는 신호처리부를 복수 구비하며, 2 이상의 디지털화된 영상신호를 병행 처리할 수 있도록 구성된 영상신호 처리장치에 있어서의 영상신호 처리방법이며, 2이상의 디지털화된 영상신호로부터 1 이상의 영상신호를 선택하는 단계와, 구해야 할 영상신호의 형태에 따라, 상기 복수의 신호처리부 중, 선택된 상기 영상신호에 대한 처리를 실행하는 것을 선택하고, 또 선택된 신호처리부에서의 신호처리를 상기 구해야 할 영상신호의 형태에 따른 순서로 실행하여 영상신호를 구하는 단계를 구비하는 것이다.
본 발명에 의하면, 출력으로서 구하는 영상신호의 형태에 따라, 동작시킬 신호처리부의 선택 및 처리동작 순서의 결정을 행하므로, 각 신호처리부를 유효하게 활용할 수 있어, 회로규모를 증대시키지 않고 보다 많은 출력 영상신호의 형태에 대응 가능하다.
또 본 발명은, 상기 영상신호 처리방법에 있어서, 상기 영상신호를 선택하는 단계에서는 복수의 영상신호를 선택하며, 상기 영상신호를 구하는 단계에서는, 선택된 복수의 영상신호에 관한 화면이 합성되어 표시되도록, 당해 복수의 영상신호를 합성한 영상신호를 구하는 것을 특징으로 한다,
또한 본 발명은, 상기 영상신호 처리방법에 있어서, 상기 영상신호를 구하는 단계에서는, 상기 선택된 영상신호 중 어느 1 개의 동기신호에 동기된 영상신호를 구하는 것을 특징으로 한다.
또 본 발명은, 상기 영상신호 처리방법에 있어서, 상기 영상신호를 구하는 단계에서는, 상기 영상신호의 동기신호와 다른 동기신호에 동기된 영상신호를 구하는 것을 특징으로 한다.
또한 본 발명에서는, 상기 영상신호 처리방법에 있어서, 상기 영상신호를 구하는 단계는, 상기 신호처리부 중 1 개에서 처리가 실행되는 복수의 서브단계를 가지며, 당해 신호처리부에 있어서 처리대상이 될 영상신호의 포맷에 따른 순서로 상기 복수의 서브단계를 실행하는 것이다.
상기 발명에 의하면, 영상신호의 포맷에 대응한 순서로 신호처리부 내에서의 처리를 실행하므로, 이 신호처리부의 회로규모를 증대시키지 않고 보다 많은 입력 영상신호의 포맷에 대응할 수 있다.
또 본 발명에서는, 상기 영상신호 처리방법에 있어서, 상기 영상신호를 구하는 단계는, 상기 복수의 서브단계로서 상기 처리대상으로 할 영상신호의 포맷을 변경하는 단계와, 메모리에 데이터를 저장하는 단계를 갖는 것이다.
또한 본 발명에서는, 상기 영상신호 처리방법에 있어서, 상기 영상신호를 구하는 단계는, 상기 복수의 서브단계로서, 화면을 치수변환하는 단계와, 메모리에 데이터를 저장하는 단계를 갖는 것이다.
또 본 발명에서는, 상기 영상신호 처리방법에 있어서, 상기 영상신호 처리장치의 상기 신호처리부는, 처리대상으로 할 영상신호가 당해 장치로 입력 시의 클록 주파수보다 높은 주파수를 갖는 고속클록에 기초하여 처리를 실행하는 것으로서 구비되는 것이다.
상기 발명에 의하면, 메모리에 기입된 영상신호를 고속클록을 이용하여 판독 가능하므로, 화면의 치수변환을 용이하게 실행할 수 있다.
또 본 발명에서는, 상기 영상신호 처리방법에 있어서, 상기 영상신호 처리장치의 상기 신호처리부는, 상기 고속클록을 이용하지 않고 처리를 실행하는 것으로서 구비되는 것이다.
상기 발명에 의하면, 주파수가 높은 클록을 이용하지 않고 처리를 실행하는 신호처리부를 이용하므로, 소비전력을 작게 할 수 있다.
본 발명이 강구한 제 2 해결수단은, 2 이상의 디지털화된 영상신호에 관한 화면 합성을 실행하는 영상신호 처리방법이며, 복수의 입력 영상신호로부터 2 이상의 영상신호를 선택하여 시분할 다중화하는 단계와, 얻어진 신호에 소정의 신호처리를 실행한 후, 선택된 영상신호 각각에 기초하여 얻어진 영상신호에 관한 화면이 합성되어 표시되도록, 당해 선택된 영상신호를 합성한 영상신호를 구하는 단계를 구비하는 것이다.
상기 발명에 의하면, 필요한 입력 영상신호를 미리 시분할 다중화시킨 후 소정의 영상신호처리를 실행하므로, 각각의 입력 영상신호에 대하여 개별로 신호처리부 등을 구비할 필요가 없어, 회로규모를 대폭 삭감할 수 있다.
또 본 발명에 관한 영상신호 처리장치는, 복수의 디지털화된 영상신호를 입력 영상신호로 하고, 이들 입력 영상신호로부터 선택한 영상신호에 기초하여 생성된 출력 영상신호를 출력하는 영상신호 처리장치이며, 상기 입력 영상신호 중, 1 개의 영상신호를 메인계 영상신호로서 선택하고, 다른 영상신호를 서브계 영상신호로서 선택하여 출력하는 입력신호 선택부와, 상기 메인계 영상신호를 입력으로 하고, 상기 메인계 영상신호의 클록 주파수 이상의 주파수를 갖는 클록을 이용하여 소정의 영상신호처리를 실행하고, 그 처리결과를 상기 출력 영상신호의 동기신호에 동기시켜 출력하는 메인계 신호처리부와, 상기 서브계 영상신호를 입력으로 하고,당해 서브계 영상신호의 클록 주파수 이상의 주파수를 갖는 클록을 이용하여 소정의 영상신호처리를 실행하며, 그 처리결과를 상기 출력 영상신호의 동기신호에 동기시켜 출력하는 서브계 신호처리부와, 상기 출력 영상신호의 동기신호를 입력으로 하고, 이에 동기된 출력 선택신호를 출력하는 타이밍 제어부와, 상기 메인계 신호처리부 및 상기 서브계 신호처리부의 출력을 입력으로 하고, 상기 출력 선택신호에 따라 선택을 실행하여, 화면합성된 영상신호를 출력하는 영상 합성부를 구비하는 것이다.
상기 발명에 의하면, 복수의 입력 영상신호 중에서 영상신호를 자유롭게 선택하여 영상신호처리를 실행한 후, 화면합성을 실행할 수 있다.
본 발명에 관한 다른 영상신호 처리장치는, 복수의 디지털화된 영상신호를 입력 영상신호로 하고, 이들 입력 영상신호 중에서 선택한 영상신호에 기초하여 생성된 출력 영상신호를 출력하는 영상신호 처리장치이며, 상기 입력 영상신호 중, 1 개의 영상신호를 메인계 영상신호로서 선택하고, 다른 영상신호를 서브계 영상신호로서 선택하여 출력하는 입력신호 선택부와, 상기 메인계 영상신호를 입력으로 하고, 상기 메인계 영상신호의 클록 주파수 이상의 주파수를 갖는 클록을 이용하여 소정의 영상신호처리를 실행하고, 그 처리결과를 출력하는 메인계 신호처리부와, 상기 메인계 신호처리부 출력의 화질 보정을 행하여 출력하는 메인계 화질보정부와, 상기 서브계 영상신호를 입력으로 하여 소정의 영상신호처리를 실행하고, 그 처리결과를 출력하는 서브계 신호처리부와, 상기 서브계 신호처리부 출력의 화질보정을 행하여 출력하는 서브계 화질보정부와, 상기 출력 영상신호의 동기신호를 입력으로 하고 이에 동기된 출력 선택신호를 출력하는 타이밍 제어부와, 상기 메인계 화질보정부 및 상기 서브계 화질보정부의 출력을 입력으로 하고, 상기 출력 선택신호에 따라 선택하여, 화면합성된 출력 영상신호를 출력하는 영상 합성부를 구비하는 것이다.
상기 발명에 의하면, 서브계 신호처리부의 구성을 간소화함으로써 회로규모가 작아진다. 또 고속클록으로 동작시키는 회로를 한정함으로써 소비전력의 삭감도 실현할 수 있다.
또 본 발명은, 상기 영상신호 처리장치에 있어서, 상기 메인계 영상신호 및 상기 서브계 신호처리부의 출력으로부터 1 개를 선택하여 출력하는 메인계 영상선택부를 추가로 구비하며, 상기 메인계 신호처리부는, 상기 메인계 영상신호 대신에 상기 메인계 영상선택부의 출력을 입력으로 하는 것을 특징으로 한다.
상기 발명에 의하면, 메인계 신호만을 출력하는 1 화면 표시를 행할 경우에는, 휴지상태인 서브계 신호처리부를 유효하게 이용하여 화면크기를 축소시킬 수 있다. 때문에, 메인계 신호처리부의 메모리에는, 입력 영상신호의 화면크기에 대응한 용량은 필요 없이 출력 영상신호의 화면크기에 대응한 용량을 구비하면 된다. 따라서 화면크기가 큰 입력 영상신호를 위해 필요했던 메모리용량을 삭감할 수 있다.
또한 본 발명에서는, 상기 영상신호 처리장치에 있어서, 상기 서브계 신호처리부는, 그 처리결과를 상기 메인계 영상신호의 동기신호에 동기시켜 출력하는 것이며, 상기 메인계 영상선택부는 당해 동기신호에 동기된 소정의 타이밍별로, 당해메인계 영상선택부에 입력된 영상신호의 선택을 행하고, 화면합성을 행하여 출력하는 것이다.
상기 발명에 의하면, 메인계 영상신호와 서브계 영상신호의 화면합성을 실행하고, 합성된 신호에 대하여 메인계 신호처리부에서 신호처리를 실행하므로, 메인계 및 서브계 영상신호 양자에 공통의 신호처리를 실행할 수 있다. 따라서, 합성된 화면에서의 양자의 화질 차를 없앨 수 있다. 특히 메인계 신호처리부에서는 서브계 신호처리부보다 고도의 신호처리를 실행할 경우에, 메인계 및 서브계 영상신호 양자에 고도의 처리를 실행할 수 있다.
또 본 발명에서는, 상기 영상신호 처리장치에 있어서 상기 메인계 영상선택부는, 당해 메인계 영상선택부에 입력된 각 영상신호와 그 영상신호에 대한 게인과의 곱을 구하여 출력하는 승산기를, 당해 메인계 영상선택부에 입력된 각 영상신호에 대하여 구비함과 동시에, 상기 승산기의 출력을 가산하여 출력하는 가산기와, 당해 메인계 영상선택부에 입력된 복수의 영상신호 및 상기 가산기의 출력 중 1 개를 선택하여 출력하는 선택기를 구비하며, 상기 선택기는 상기 선택을 실행하는 타이밍을, 상기 메인계 영상신호의 동기신호에 대하여 변화시키는 것이며, 상기 게인 각각은, 각 게인의 합을 거의 일정하게 유지하면서 변화하는 것이다.
또한 본 발명은, 상기 영상신호 처리장치에 있어서, 상기 메인계 영상신호를 입력으로 하고 그 화면에 있어서 1 라인 중의 화소 수를 1 배 이하로 하여 출력하는 메인계 수평 축소회로와, 상기 서브계 영상신호를 입력으로 하고 그 화면에 있어서 1 라인 중의 화소 수를 1 배 이하로 하여 출력하는 서브계 수평 축소회로를추가로 구비하며, 상기 메인계 영상선택부는, 상기 메인계 영상신호 대신에 상기 메인계 수평 축소회로의 출력을 입력으로 하고, 상기 서브계 신호처리부는, 상기 서브계 영상신호 대신에, 상기 서브계 수평 축소회로의 출력을 입력으로 하는 것을 특징으로 한다.
상기 발명에 의하면, 출력 영상신호의 화면크기를 고려하여 미리 수평 화소 수를 줄인 후 각종 신호처리를 실행하므로, 각종 신호처리부에 필요한 메모리용량을 삭감할 수 있다. 또 서브계 영상신호가 출력 영상신호의 화면크기보다 작은 서브화면으로서 표시될 경우, 서브계 수평 축소회로는 그 서브화면의 크기를 고려하여 미리 수평 화소 수를 줄일 수 있다. 따라서 서브계 신호처리부 등을 그 서브화면의 크기에 대응한 용량의 메모리를 구비하면 충분하여, 더욱 적은 메모리용량으로 영상신호처리를 실현할 수 있다.
또 본 발명에서는, 상기 영상신호 처리장치에 있어서, 상기 메인계 수평 축소회로 및 상기 서브계 수평 축소회로 중 적어도 1 개는, 이에 입력된 영상신호 화면에 있어서 1 라인 중의 화소 수를 줄여서 출력하는 것이다.
또한 본 발명은, 상기 영상신호 처리장치에 있어서, 상기 메인계 신호처리부의 출력 또는 상기 서브계 신호처리부의 출력 중 어느 한쪽을 선택하여 출력하는 메인계 화질보정 선택부와, 상기 메인계 신호처리부의 출력 또는 상기 서브계 신호처리부의 출력 중 어느 한쪽을 선택하여 출력하는 서브계 화질보정 선택부를 추가로 구비하며, 상기 메인계 화질보정부는, 상기 메인계 신호처리부의 출력 대신에 상기 메인계 화질보정 선택부의 출력을 입력으로 하고, 상기 서브계 화질보정부는,상기 서브계 신호처리부의 출력 대신에 상기 서브계 화질보정 선택부의 출력을 입력으로 하며, 상기 메인계 화질보정 선택부 및 상기 서브계 화질보정 선택부가 모두 메인계 신호처리부의 출력을 선택하여 출력할 경우에, 상기 메인계 화질보정부는, 이에 입력된 영상신호로부터, 상기 메인계 영상신호에 기초하여 얻어진 신호를 분리하고, 분리된 신호에 의한 화면에 대하여 화질보정을 행하여 출력하는 것이며, 상기 서브계 화질보정부는, 이에 입력된 영상신호로부터, 상기 서브계 영상신호에 기초하여 얻어진 신호를 분리하고, 분리된 신호에 의한 화면에 대하여 화질보정을 행하여 출력하는 것임을 특징으로 한다.
상기 발명에 의하면, 메인계 영상신호에 기초하여 얻어진 영상신호와 서브계 영상신호에 기초하여 얻어진 영상신호를 분리한다. 이로써 각각의 영상신호에 대하여, 다른 영상신호에 의한 악영향을 받지 않도록 화질보정을 실행할 수 있다.
또 본 발명에서는, 상기 영상신호 처리장치에 있어서, 상기 메인계 화질보정부는, 상기 메인계 영상신호에 기초하여 얻어진 신호에 따른 화면 화소 이외의 화소 값을 일정 값으로 하여, 당해 화면에 화질보정을 행하는 것이며, 상기 서브계 화질보정부는, 상기 서브계 영상신호에 기초하여 얻어진 신호에 따른 화면 화소 이외의 화소 값을 일정 값으로 하여 당해 화면에 화질보정을 행하는 것이다.
상기 발명에 의하면, 메인계 및 서브계 영상신호 각각에 기초하여 얻어진 신호에 따른 화면 화소 이외를 고정 값으로 마스킹한 후 화질보정을 행하므로, 예를 들어 HV 인핸서 등과 같이 수평 또는 수직방향으로 나열된 화소를 탭으로 이용하는 화질보정을 행할 경우에, 화면 경계부근의 손상을 억제할 수 있다.
또 본 발명에서는 상기 영상신호 처리장치에 있어서, 상기 메인계 화질보정부는, 상기 메인계 영상신호에 기초하여 얻어진 신호에 의한 화면의 경계가 되는 변의 화소 값을, 그 변에 인접하는 당해 화면 외 영역의 화소 값으로서 이용하여 당해 화면에 화질보정을 행하는 것이며, 상기 서브계 영상신호에 기초하여 얻어진 신호에 의한 화면의 경계가 되는 변의 화소 값을, 그 변에 인접하는 당해 화면 외 영역의 화소 값으로서 이용하여 당해 화면에 화질보정을 행하는 것이다.
상기 발명에 의하면, 예를 들어 HV 인핸서 등에 의한 화질보정을 행할 경우에, 화면 경계부근의 손상을 더욱 억제할 수 있다.
또 본 발명에서는 상기 영상신호 처리장치에 있어서, 상기 서브계 신호처리부는, 이에 입력된 영상신호 화면에서의 라인 수 변환을 행하고, 상기 출력 영상신호의 동기신호에 동기시켜 출력하는 수직 치수변환 프레임동기부를 구비하는 것을 특징으로 한다.
또한 본 발명에서는 상기 영상신호 처리장치에 있어서, 상기 메인계 신호처리부 및 상기 서브계 신호처리부는 각각, 영상신호를 저장하는 메모리를 구비하며, 상기 메모리가 판독을 실행하는 타이밍 및 상기 영상합성부가 실행하는 선택 타이밍을 변화시킴으로써, 영상신호의 화면크기 및 위치를 변화시키는 것이다.
또 본 발명에서는 상기 영상신호 처리장치에 있어서, 상기 영상합성부는, 당해 영상합성부에 입력된 각 영상신호와 그 영상신호에 대한 게인과의 곱을 구하여 출력하는 승산기를, 당해 영상합성부에 입력된 각 영상신호에 대하여 구비함과 동시에, 상기 승산기의 출력을 가산하여 출력하는 가산기와, 당해 영상합성부에 입력된 복수의 영상신호 및 상기 가산기의 출력 중 1 개를 선택하여 출력하는 선택기를 구비하고, 상기 선택기는 상기 선택을 실행하는 타이밍을, 상기 메인계 영상신호의 동기신호에 대하여 변화시키는 것이며, 상기 게인의 각각은,각 게인의 합을 거의 일정하게 유지하면서 변화하는 것이다.
또한 본 발명에서는 상기 영상신호 처리장치에 있어서, 상기 메인계 신호처리부는, 포맷 변환부와, 수직 치수변환부와, 수평 치수변환부를 구비하는 것으로, 상기 포맷 변환부는, 이에 입력되는 영상신호의 포맷을 변환시키는 것이며, 상기 수직 치수변환부는, 이에 입력되는 영상신호 1 화면의 라인 수 변환을 실행하는 것이고, 상기 수평 치수변환부는, 이에 입력되는 영상신호 화면 1 라인의 화소 수 변환을 실행하는 것이다.
또 본 발명에서는 상기 영상신호 처리장치에 있어서, 상기 메인계 신호처리부는, 상기 포맷 변환부, 상기 수직 치수변환부 및 상기 수평 치수변환부 각각을 위하여, 이들 각각에로의 입력을 선택하는 선택기를 구비하며, 상기 선택기의 입력을 절환함으로써, 상기 포맷 변환부, 상기 수직 치수변환부 및 상기 수평 치수변환부의 처리 순서를 변경시키는 것이다.
상기 발명에 의하면, 메인계 영상신호의 화면크기에 따라, 메인계 신호처리부 내 각 부의 동작순서를 절환시켜, 입력 영상신호 1 화면의 라인 수가 많은 경우는, 미리 라인 수를 줄이고 나서 메모리에의 기입처리를 실행할 수 있다. 따라서 메모리용량을 늘리는 일없이, 보다 많은 영상신호 포맷에 대응한 시스템을 구축할 수 있다.
여기서, 동기신호에는, 수직 동기신호 및 수평 동기신호를 포함하는 것으로 한다. 또 화면크기는 물리적 크기가 아닌, 화소의 수에 대한 표현인 것으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부 도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
(실시예)
이하, 본 발명의 실시예에 대하여 도면을 참조하면서 설명한다. 이하의 실시예에서는, 예로서, 3 계통의 영상신호를 입력 영상신호로 하고, 메인계 영상신호, 서브계 영상신호로서 각각 1 계통의 영상신호를 선택하여 처리하는 영상신호 처리장치에 대하여 설명한다. 구해야 할 영상신호의 형태는, 영상신호의 포맷 외에, 동시에 복수 화면을 표시하는 다화면 표시나 고화질처리 등의 실행 여부, 다화면 표시 시의 화면 수나 각 화면의 크기 등도 나타내는 것으로 한다.
(제 1 실시예)
도 1은 본 발명의 제 1 실시예에 관한 영상신호 처리장치의 블록도이다. 도 1의 영상신호 처리장치는 입력신호 선택부로서의 입력신호 선택기(11)와, 타이밍 제어부(12)와, 메인계 신호처리부(30)와, 서브계 신호처리부(40)와, 영상 합성부로서의 영상 MIX 선택기(13)와, 클록 변환부(14)를 구비한다.
입력신호 선택기(11)에는 3 계통의 입력 영상신호(VI1, VI2, VI3) 및 입력 선택신호(SELI)가 입력된다. 이들 영상신호는 디지털신호로서, 예를 들어 텔레비젼이나 퍼스널컴퓨터의 영상신호이다. 입력신호 선택기(11)는, 입력 선택신호(SELI)에 대응하여 입력 영상신호(VI1, VI2, VI3) 중 1 개를 메인계 영상신호(VIM)로 하고, 다른 1 개를 서브계 영상신호(VIS)로서 선택하여, 메인계 영상신호(VIM)를 메인계 신호처리부(30)로, 서브계 영상신호(VIS)를 서브계 신호처리부(40)로 출력한다.
타이밍 제어부(12)에는 입력 영상신호(VI1, VI2, VI3) 각각에 대응한 동기신호(SC1, SC2, SC3), 이 영상신호 처리장치가 출력하는 출력 영상신호(VO)를 위한 동기신호(SCO), 및 입력 선택신호(SELI)가 입력된다. 타이밍 제어부(12)는, 입력 선택신호(SELI)에 대응하여, 메인계 영상신호(VIM)로서 선택된 영상신호의 동기신호(SCM)를 메인계 신호처리부(30)로 출력하며, 서브계 영상신호(VIS)로서 선택된 입력 영상신호의 동기신호(SCS)를 서브계 신호처리부(40)로 출력한다. 동기신호(SC1, SC2, SC3, SCO, SCM, SCS)는 각각에 대응한 영상신호의 수직 동기신호, 수평 동기신호 및 클록을 포함한다.
또 타이밍 제어부(12)는 고속클록(CLF), 및 출력 동기신호(SYNO)를, 메인계 신호처리부(30), 서브계 신호처리부(40) 및 클록 변환부(14)로 출력한다. 출력 동기신호(SYNO)는 동기신호(SCO)로부터 추출한 신호이며 수직 및 수평 동기신호를 포함한다. 또한 타이밍 제어부(12)는, 출력 선택신호(SELO)를 영상 MIX 선택기(13)로, 동기신호(SCO)로부터 추출한 출력클록(CLO)을 클록 변환부(14)로 출력한다.
메인계 신호처리부(30) 및 서브계 신호처리부(40)는 각각에 입력된 영상신호에 대하여 소정 처리를 실행하고, 얻어진 영상신호를 영상 MIX 선택기(13)로 출력한다. 영상 MIX 선택기(13)는, 출력 선택신호(SELO)에 따라, 입력된 영상신호 중 1 개를 선택하여 클록 변환부(14)로 출력한다. 클록 변환부(14)는 입력된 영상신호의클록을 출력클록(CLO)으로 변환시키고, 이 영상신호를 출력 동기신호(SYNO)에 동기시켜 출력 영상신호(VO)로서 출력한다. 출력 영상신호(VO)는, 표시에 이용되는 표시디바이스(CRT, 액정, PDP 등)의 화면 크기나 주사방식(비월주사 또는 순차주사 중 어느 것인가)에 대응한 영상신호이다.
도 2는 도 1의 메인계 신호처리부(30) 블록도이다. 메인계 신호처리부(30)는 포맷 변환부(31)와, 수직 치수변환부(32)와, 수평 치수변환부(33)와, 화질보정부(34)와, 메모리(35)를 구비한다.
포맷 변환부(31)에는 메인계 영상신호(VIM), 동기신호(SCM), 고속클록(CLF), 및 출력 동기신호(SYNO)가 입력된다. 또 수직 치수변환부(32), 수평 치수변환부(33) 및 화질보정부(34)에도 고속클록(CLF) 및 출력 동기신호(SYNO)가 입력된다.
메모리(35)는 예를 들어 프레임메모리이다. 포맷 변환부(31)는 메인계 영상신호(VIM)의 동기신호(SCM)에 포함되는 수직 및 수평 동기신호에 동기하고 동기신호(SCM)에 포함되는 클록을 이용하여 메인계 영상신호(VIM)를 메모리(35)에 기입한다. 그 후 포맷 변환부(31)는 출력 동기신호(SYNO)에 동기하고 고속클록(CLF)을 이용하여 메모리(35)로부터 데이터를 읽어내어, 수직 치수변환부(32)로 출력한다.
이하에서는 예로서, 고속클록(CLF)은 입력 영상신호(VI1, VI2, VI3)의 모든 클록보다 주파수가 높은 클록인 것으로 한다. 예를 들어 고속클록(CLF)의 주파수는 입력 영상신호(VI1, VI2, VI3) 클록 주파수의 10 배인 것으로 한다. 또 고속클록(CLF)은 이들 입력 영상신호의 클록과 동기될 필요는 없다. 여기서, 각 구성요소에 있어서, 처리대상으로 할 영상신호가 도 1의 영상신호 처리장치로 입력됐을 때의 클록(입력 영상신호(VI1, VI2 또는 VI3)의 클록)보다 주파수가 높은 클록을 고속클록으로서 이용해도 된다. 이하의 각 실시예에 있어서도 마찬가지이다.
또 포맷 변환부(31)는, 예를 들어 입력 영상신호가 비월신호일 경우에, 이를 순차신호로 변환시켜 출력하는 IP변환 등의 포맷변환을 실행한다. 여기서 I는 비월주사, P는 순차주사를 의미한다. 3 차원 IP변환과 같이, 복수 필드의 정보를 이용하는 IP변환을 실행할 경우에는, 메모리(35)에 복수 필드 분의 영상신호를 기억시키도록 하면 된다. 이와 같이 메인계 영상신호(VIM)는 신호의 포맷 및 동기신호, 클록이 변경된다.
도 3은 영상신호, 수평 동기신호 및 클록 관계의 설명도이다. 도 3에서는 메인계 영상신호(VIM) 1 라인 분의 영상신호가 표시되며, 화살표는 클록의 각 펄스를 나타낸다. 도 3의 (a)는 메모리(35)에의 기입 시 도면이다. 메모리(35)에는 메인계 영상신호(VIM)가 이 신호의 클록(입력클록)으로 기입된다. 도 3의 (b)는 메모리(35)로부터의 판독 시 도면이다. 메모리(35)로부터는 영상신호가 고속클록(CLF)으로 판독된다. 고속클록(CLF)으로 판독하므로, 동일 수의 화소수가 짧은 시간에 판독되어 1 라인의 영상기간은 짧아진다. 때문에 수평 동기기간을 짧게 할 수 있다. 또, 반대로 수평 동기기간을 길게 할 수도 있다. 도 3의 (c)는 수평 동기기간을 짧게 한 경우의 도면이다. 여기서는 이와 같은, 주기 변경 후의 수평 동기신호를 가출력 수평 동기신호로 칭한다. 포맷 변환부(31)는 출력 수평 동기신호에 기초하여 가출력 수평 동기신호를 생성하고, 읽어낸 영상신호와 함께 수직치수변환부(32)로 출력한다.
도 4는 영상신호 및 수평 동기신호의 관계 설명도이다. 도 4에서는 메인계 영상신호(VIM) 1 필드 분의 영상신호가 표시되며, 화살표는 수평 동기신호의 각 펄스를 나타낸다. 도 4의 (a)는, 메모리(35)에의 기입 시 도면이다. 도 4의 (b)는 메모리(35)로부터의 판독 시 도면이다. 도 3의 (c)와 같이 수평 동기기간을 짧게 한 경우에는, 짧은 시간에 1 필드분의 전 라인을 판독하게 되며, 종방향으로 압축된 영상이 얻어진다. 도 4의 (c)는 출력 수평 동기신호와 영상신호의 관계를 나타내는 도면이다. 수직 치수변환부(32)는, 입력된 영상신호를 출력 동기신호(SYNO)에 동기시키고, 필터처리를 실시하여 수평 치수변환부(33)로 출력한다.
이와 같이 하여, 화면 수직방향의 치수변환, 즉 1 화면 라인 수의 변환을 실행할 수 있다. 여기서는, 수직방향으로 압축시키는 경우를 설명했지만, 가출력 수평 동기기간을 길게 하면, 마찬가지로 수직방향으로의 확대를 실행할 수도 있다. 가출력 수평 동기기간을 바꿈으로써, 화면 수직방향의 크기를 연속적으로 바꿀 수 있다.
수평 치수변환부(33)는, 1 화면의 수평방향 화소수의 변환을 실행하여 화질보정부(34)로 출력한다. 수평 치수변환부(33)는, 예를 들어 1 라인 분의 화소데이터를 메모리에 기입하고 간축(decimation)시켜 판독하거나, 동일 화소데이터를 복수 회 읽어내어 화소수의 변환을 실행한다. 화질보정부(34)는 입력된 영상신호에 대하여, 예를 들어 계조보정, 인핸스먼트처리, 휘도조정, 색처리 등의 화질보정을 실행하여 영상 MIX 선택기(13)로 출력한다. 서브계 신호처리부(40)는 메인계 신호처리부(30)와 마찬가지의 것이므로 그 설명을 생략한다.
영상 MIX 선택기(13)는 타이밍 제어부(12)가 출력하는 출력 선택신호(SELO)에 따라, 메인계 신호처리부(30) 및 서브계 신호처리부(40)가 출력하는 영상신호 중 어느 하나를 선택하여, 클록 변환부(14)로 출력한다. 메인계 신호처리부(30)가 출력하는 영상신호와, 서브계 신호처리부(40)가 출력하는 영상신호는 모두 출력 동기신호(SYNO)에 동기된 신호이며, 또 그 클록은 고속클록(CLF)이다. 이로써, 영상 MIX 선택기(13)는 이들 영상신호를 출력 동기신호(SYNO)에 동기한 출력 선택신호(SELO)에 따라 선택하여 화면합성을 실행할 수 있다.
도 5는 화면합성의 예에 대한 설명도이다. 도 5의 (a)는 메인계 영상신호(VIM) 및 서브계 영상신호(VIS)를 나타내는 도이다. 이들 신호는 메인계 신호처리부(30) 및 서브계 신호처리부(40)에서 포맷 변환, 치수 변환된 후, 영상 MIX 선택기(13)에서 합성된다. 도 5의 (b), (c), (d), (e)는 영상 MIX 선택기(13)가 출력하는 합성된 화면의 예이다.
도 6은 클록변환부(14) 동작의 설명도이다. 도 6의 (a)는 고속클록(CLF)과 1 라인 분 영상신호의 관계를 나타내는 도이다. 도 6의 (b)는 출력클록(CLO)과 1 라인 분 영상신호의 관계를 나타내는 도이다.
클록변환부(14)에는 영상신호가 입력되며, 그 클록은 고속클록(CLF)이다. 클록변환부(14)는, 예를 들어 고속클록(CLF)을 이용하여 1 라인 분의 영상신호를 라인메모리에 기입하고, 출력클록(CLO)을 이용하여 읽어내어, 출력 영상신호(VO)로서 출력한다. 따라서 영상신호의 클록을 출력클록(CLO)으로 변환시켜 출력할 수 있다.
이상과 같이, 도 1의 영상신호 처리장치는 입력신호 선택기(11)를 가지므로, 복수의 입력 영상신호 중 2 개를 자유롭게 선택하고 IP변환 등의 처리를 실행한 후, 화면합성을 행할 수 있다. 또 입력 영상신호를 전송하는 배선과, 이 영상신호 처리장치 사이의 연결선을 물리적으로 고정시킨 것으로 할 수 있으므로, 도 1의 영상신호 처리장치를 1 칩화하면, 칩 밖에서 배선의 접속을 바꿀 필요가 없어진다. 따라서 도 1의 영상신호 처리장치를 이용하면, 실제의 텔레비젼, 디스플레이, 디스플레이 표시용 신호처리 시스템 등에 있어서 설계 부담을 줄일 수 있다.
(제 2 실시예)
도 7은 본 발명의 제 2 실시예에 관한 영상신호 처리장치의 블록도이다. 도 7의 영상신호 처리장치는 도 1의 영상신호 처리장치에 있어서, 메인계 신호처리부(30) 대신에 메인계 신호처리부(130)를, 서브계 신호처리부(40) 대신에 서브계 신호처리부(140)를 구비하며, 추가로 메인계 화질보정부(134)와, 서브계 화질보정부(144)를 구비한다. 또 클록 변환부(14)를 구비하지 않는다. 메인계 신호처리부(130) 및 서브계 신호처리부(140)에는 출력클록(CLO)도 입력된다. 서브계 신호처리부(140)에는, 고속클록(CLF)은 입력되지 않는다.
도 8은 도 7의 메인계 신호처리부(130)의 블록도이다. 메인계 신호처리부(130)는 도 2의 메인계 신호처리부(30)에서 화질보정부(34)를 제외한 것이다. 수평 치수변환부(33)에는 출력클록(CLO)이 입력된다. 포맷 변환부(31), 수직 치수변환부(32), 및 메모리(35)는, 도 2를 참조하여 설명한 것과 마찬가지이므로 그 설명을 생략한다.
도 9는 도 8의 수평 치수변환부(33)의 블록도이다. 수평 치수변환부(33)는 축소필터(151)와, 메모리(152)와, 확대필터(153)를 구비한다. 고속클록(CLF)이 축소필터(151) 및 메모리(152)에 입력되며, 출력 동기신호(SYNO)가 축소필터(151) 및 확대필터(153)에 입력된다. 또 출력클록(CLO)이 메모리(152) 및 확대필터(153)에 입력된다.
축소필터(151)는, 입력된 신호에 필터처리를 실행하여, 필요로 하는 축소율에 따라 화소를 간축하여 메모리(152)에 기입을 한다. 메모리(152)는, 예를 들어 1 라인 분의 화소 데이터를 저장할 수 있는 용량의 라인메모리이며, 기입용 클록으로서 고속클록(CLF)을 이용하고, 판독용 클록으로서 출력클록(CLO)을 이용한다. 확대필터(153)는, 필요로 하는 확대율에 따라 판독 어드레스를 정지시키면서 메모리(152)로부터 데이터판독을 실행하며, 필터처리를 실행하여 메인계 화질보정부(134)로 출력한다.
여기서, 수평방향의 축소를 실행할 경우에, 확대필터(153)는 메모리(152)로부터 데이터를 판독하여 통과만 시키는 것으로 하고, 수평방향의 확대를 실행할 경우에, 축소필터(151)는 입력된 신호를 통과만 시키는 것으로 한다.
수평 치수변환부(33)에는 출력 동기신호(SYNO)가 입력되며, 또 메모리(152)에의 기입은 고속클록(CLF), 판독은 출력클록(CLO)을 이용하여 실행한다. 때문에 수평 치수변환부(33)는 영상신호의 클록을 출력클록(CLO)으로 변환시킬 수 있으며, 또 출력 동기신호(SYNO)에 동기된 영상신호를 출력할 수 있다. 따라서 도 1의 클록변환부(14)가 불필요해진다.
도 10은 도 7의 서브계 신호처리부(140)의 블록도이다. 도 7의 서브계 신호처리부(140)는 수직 치수변환 프레임동기부(42)와, 수평 치수변환부(43)와, 메모리(45)를 구비한다.
메모리(45)는 예를 들어 프레임메모리이다. 수직 치수변환 프레임동기부(42)는, 입력되는 서브계 영상신호(VIS)를, 그 동기신호에 동기시키고 그 클록을 이용하여 메모리(45)에 기입하며, 출력 동기신호(SYNO)에 동기시키고 출력클록(CLO)을 이용하여 메모리(45)로부터 판독한다. 따라서 수직 치수변환 프레임동기부(42)는 영상신호의 클록을 출력클록(CLO)으로 변환하고, 영상신호를 출력 동기신호(SYNO)에 동기시켜 수평 치수변환부(43)로 출력할 수 있다.
수직 치수변환 프레임동기부(42)는 수직 치수변환도 실행한다. 화면을 수직방향으로 축소할 경우, 수직 치수변환 프레임동기부(42)는 서브계 영상신호(VIS)에 대하여 필터처리를 실시한 후, 이를 필요 축소율에 따라 라인을 간축하면서 메모리(45)에 기입하고, 그 후, 통상 판독을 실행한다. 1 화면의 라인 수가 감소하므로 화상을 수직방향으로 축소할 수 있다. 서브계 영상신호(VIS)의 화면 크기가 출력 영상신호(VO)의 화면 크기보다 큰 경우라도, 메모리(45)는 출력 영상신호(VO)의 화면 크기에 대응한 용량을 구비하면 된다.
한편, 화상을 수직방향으로 확대할 경우, 수직 치수변환 프레임동기부(42)는 메모리(45)에 영상신호(VIS)의 통상 기입을 실행하고, 그 후, 필요한 확대율에 따라 동일 라인을 2 회 또는 그 이상 횟수 판독하도록, 판독 어드레스를 정지시키면서 판독하여 필터처리를 실행한다. 1 화면의 라인 수가 증가하므로 화상을 수직방향으로 확대시킬 수 있다.
마찬가지로 하여 수직 치수변환 프레임동기부(42)는, 필드 내에서의 라인 수를 2 배로 늘림으로써, 비월신호를 순차신호로 변환시키는 IP변환도 실행할 수 있다. 단, 이와 같은 간편한 필드 내 IP변환을 실행하는 것으로 하며, 도 2의 포맷 변환부(31)가 실행하는 것과 같은, 복수의 필드를 이용한 IP변환은 행하지 않는 것으로 한다. 때문에 메모리(45)는 복수의 필드를 저장하기 위한 용량을 구비할 필요가 없다. 또한 순차신호를 비월신호로 변환하는 PI변환이나, II변환, PP변환은 모두 라인 수 변환이므로, IP변환과 마찬가지로 수직 치수변환 프레임동기부(42)가 실행할 수 있다.
수평 치수변환부(43)는, 입력된 영상신호에 대해 1 라인 중의 화소 수를 원하는 수로 변환하는 처리를 실행하여 서브계 화질보정부(144)로 출력한다. 수평 치수변환부(43)의 구성 및 동작은 도 9를 참조하여 설명한 수평 치수변환부(33)와 거의 마찬가지이다. 단 고속클록(CLF) 대신에 출력클록(CLO)을 이용한다.
메인계 화질보정부(134) 및 서브계 화질보정부(144)는 각각에 입력된 영상신호에 대하여, 예를 들어 계조보정, 인핸스먼트처리, 휘도조정, 색처리 등의 화질보정을 실행하며, 출력클록(CLO)을 이용하여 출력 동기신호(SYNO)에 동기시켜 영상MIX 선택기(13)로 각각 출력한다.
영상 MIX 선택기(13)는 타이밍 제어부(12)가 출력하는 출력 선택신호(SELO)에 따라, 메인계 화질보정부(134) 및 서브계 화질보정부(144)가 출력하는 영상신호 중 어느 하나를 선택하여, 출력 영상신호(VO)로서 출력한다. 이 때, 영상 MIX 선택기(13)는 입력되는 2 영상신호를 적절하게 절환하여 출력함으로써, 예를 들어 도 5의 (b)~(e)를 참조하여 설명한 바와 같은 화면합성을 실행할 수 있다.
이상과 같이 도 7의 영상신호 처리장치에 있어서 서브계 신호처리부(140)는 메인계 신호처리부(130)에 비해 간소화되어, 회로규모가 작다. 도 5의 (b)~(e)와 같이 2 화면을 동시에 표시할 경우에는 한쪽 화면이 작은 경우가 많으며, IP변환 등 처리의 간소화에 의해 화질이 다소 떨어져도 문제는 없다. 또 메인계 신호처리부(130)만이 고속클록(CLF)의 주파수로 동작하며, 그 밖의 구성요소는 출력클록(CLO) 등의 비교적 낮은 주파수로 동작한다. 이로써 소비전력을 삭감할 수 있다.
한편 메인계 신호처리부(130)에서는 복수의 필드를 이용한 IP변환 등 고도의 화상처리가 가능하다. 또 메인계 신호처리부(130)는 고속클록(CLF)으로 동작하므로, 화면의 수직방향을 임의의 크기로 치수변환 시킬 수 있다.
도 7의 영상신호 처리장치는, 입력 영상신호 중 1 개를 메인계 신호처리부에서 처리하고 다른 1 개를 서브계 신호처리부에서 처리하는데, 어느 입력 영상신호를 메인계 신호처리부에서 처리하는가, 및 어느 입력 영상신호를 서브계 신호처리부에서 처리하는가를 미리 결정해 둘 필요가 없으며, 각각을 입력 영상신호 중에서 언제든지 자유롭게 선택할 수 있다.
(제 3 실시예)
도 11은 본 발명의 제 3 실시예에 관한 영상신호 처리장치의 블록도이다. 도 11의 영상신호 처리장치는, 도 7의 영상신호 처리장치에 있어서 메인계 영상 선택부로서의 메인계 입력 선택기(21)를 추가로 구비하는 것이다. 번거로움을 피하기 위해 이하의 도면에서는 타이밍 제어부(12), 동기신호, 및 클록의 표시를 생략한다.
메인계 입력 선택기(21)에는 메인계 영상신호(VIM) 및 서브계 신호처리부(140)의 출력신호가 입력된다. 메인계 입력 선택기(21)는 이들 신호를, 타이밍 제어부(12)가 출력하는 메인계 선택신호(SELM)에 따라 선택하여 메인계 신호처리부(130)로 출력한다.
제 3 실시예에서는, 1 계통의 입력 영상신호를 대상으로 하여 서브계 신호처리부(140)에서 1 화면의 화소 수를 줄인 후, 메인계 신호처리부(130)에서 영상신호의 처리를 실행할 경우에 대하여 설명한다.
입력되는 영상신호 1 화면의 화소 수가 출력 영상신호(VO) 1 화면의 화소 수보다 많은 경우, 예를 들어 1125i(1 화면 당 1125 라인의 비월신호)의 하이비젼 신호를 입력으로 하고, 이를 IP변환하여 SVGA(super video graphics array, 수평 800 화소×수직 600 라인) 크기로 출력하는 경우를 생각한다. 이 하이비젼 신호의 유효 영상영역은 1 필드 당 수평 1920 화소, 수직 540 라인이다.
도 7의 영상신호 처리장치에서 1 화면 표시를 행할 경우에는, 입력신호 선택기(11)가 1 계통의 영상 입력신호를 선택하며, 메인계 신호처리부(130)는 이 영상신호에 IP변환, 치수변환 등의 처리를 실행한다. 이 경우, 메인계 신호처리부(130)의 메모리(35)에는 1920×540 화소(1 필드 화소수)를 저장하는 용량이 필요하다. 또 수직 치수변환부(32)에는, 수직방향의 필터처리에 필요한 수직 탭을 생성하기위하여, 1920 화소를 저장할 수 있는 용량의 라인메모리가 필요하다. 한편, 서브계 신호처리부(140)는 특히 동작을 하지 않은 상태에 있다.
그래서 본 실시예에서는, 우선 서브계 신호처리부(140)가, 영상신호 1 화면의 라인 수 및 1 라인의 화소 수를 간축하여, 최종적인 출력이 될 출력 영상신호(VO)의 포맷으로 변환시킨다. 이 때 IP변환은 행하지 않는다. 그 후 메인계 신호처리부(130)에는 데이터가 간축된 영상신호가 입력되므로, 메인계 신호처리부(130)의 메모리용량을 대폭 삭감할 수 있다.
도 11에서 입력신호 선택기(11)는, 입력 선택신호(SELI)에 대응하여 입력 영상신호(VI1, VI2, VI3) 중 1 개를 서브계 영상신호(VIS)로서 선택하여 서브계 신호처리부(140)로 출력한다. 서브계 신호처리부(140)는, 입력된 영상신호에 대하여 수직 및 수평방향의 치수변환을 행하여, 메인계 입력 선택기(21)로 출력한다. 메인계 입력 선택기(21)는 메인계 선택신호(SELM)에 따라 서브계 신호처리부(140)의 출력을 선택하여 메인계 신호처리부(130)로 출력한다.
메인계 신호처리부(130)는, 입력된 영상신호에 IP변환 등의 포맷변환, 수직 및 수평 치수변환을 행하여 출력한다. 메인계 화질보정부(134)는, 메인계 신호처리부(130)의 출력에 화질보정을 행하여 영상 MIX 선택기(13)로 출력한다. 메인계 신호처리부(130) 및 메인계 화질보정부(134)의 동작은 제 2 실시예에서 설명한 것과 마찬가지이므로 상세한 설명은 생략한다. 영상 MIX 선택기(13)는, 출력 선택신호(SELO)에 따라 메인계 화질보정부(134)의 출력을 선택하여 출력 영상신호(VO)로서 출력한다.
이와 같이 1 입력 영상신호만을 처리할 경우에는, 휴지 상태인 서브계 신호처리부(140)를 유효하게 이용하므로, 메인계 신호처리부(130)의 메모리(35)에는 입력 영상신호의 화면 크기에 대응한 용량이 필요 없으며, 출력 영상신호의 화면 크기에 대응한 용량을 구비하면 된다. 따라서 화면 크기가 큰 입력 영상신호를 위해 필요했던 메모리용량을 삭감할 수 있다.
(제 4 실시예)
도 12는 본 발명의 제 4 실시예에 관한 영상신호 처리장치의 블록도이다. 도 12의 영상신호 처리장치는, 도 11의 영상신호 처리장치에 있어서 서브계 신호처리부(140) 대신에 서브계 신호처리부(240)를 구비하며, 메인계 수평 축소회로(23)와, 서브계 수평 축소회로(24)를 추가로 구비하는 것이다. 그 밖의 구성요소는 도 7 및 도 11을 참조하여 설명한 것과 마찬가지이므로 그 설명을 생략한다.
입력신호 선택기(11)는, 선택한 메인계 영상신호(VIM)를 메인계 수평 축소회로(23)로 출력하며, 서브계 영상신호(VIS)를 서브계 수평 축소회로(24)로 출력한다.
도 13은 도 12의 메인계 수평 축소회로(23)의 블록도이다. 메인계 수평 축소회로(23)는 축소필터(251)와 메모리(252)를 구비한다. 축소필터(251)에는 메인계 영상신호(VIM)의 클록(CLM) 및 동기신호(SYNM)가 입력된다. 메모리(252)에는 기입 및 판독용 클록으로서 클록(CLM)이 입력된다. 클록(CLM) 및 동기신호(SYNM)는 도 7에서 동기신호(SCM)로서 함께 표시된 것이다.
축소필터(251)는, 입력된 메인계 영상신호(VIM)에 필터처리를 실시하여, 필요하게 될 축소율에 따라 화소를 간축하여 메모리(252)에 기입을 실행한다. 예를 들어 출력 영상신호(VO) 화면의 1 라인 분 화소 수의 데이터가 기입되도록 간축한다. 메모리(252)는, 예를 들어 출력 영상신호(VO) 1 라인 분의 화소 데이터를 저장할 수 있는 용량의 라인메모리이며, 기입 및 판독용 클록으로서 클록(CLM)을 이용한다. 메모리(252)는, 간축되면서 기입된 화소를 판독하므로, 화면 수평방향의 축소를 실현할 수 있다.
메인계 입력 선택기(21)는 메인계 수평 축소회로(23)의 출력을 선택하여 메인계 신호처리부(130)로 출력한다. 메인계 입력 선택기(21)를 구비하지 않고, 메인계 수평 축소회로(23)가 메인계 신호처리부(130)로 직접 출력하도록 해도 된다.
서브계 수평 축소회로(24)는 서브계 영상신호(VIS)의 클록 및 동기신호를 이용하는 점 이외는 메인계 수평 축소회로(23)와 마찬가지이므로, 그 설명을 생략한다. 서브계 수평 축소회로(24)는, 서브계 영상신호(VIS)에 대해 수평방향의 축소처리를 실행하여 서브계 신호처리부(240)로 출력한다.
도 14는 도 12의 서브계 신호처리부(240)의 블록도이다. 도 14의 서브계 신호처리부(240)는 도 10을 참조하여 설명한 서브계 신호처리부(140)에서 수평 치수변환부(43)를 제외한 것이다. 즉, 수직 치수변환 프레임동기부(42)는 그 출력을 서브계 화질보정부(144)로 출력한다.
제 2 실시예와 마찬가지로 영상 MIX 선택기(13)는, 입력되는 2 영상신호를 적절하게 절환시켜 출력함으로써, 예를 들어 도 5의 (b)~(e)를 참조하여 설명한 바와 같은 화면합성을 실행할 수 있다.
이상과 같이 제 4 실시예에서는, 출력 영상신호(VO) 화면의 수평화소 수를 고려하여 미리 수평화소 수를 줄인 후 각종 신호처리를 실행하므로, 메인계 신호처리부(130) 및 서브계 신호처리부(240)에 필요한 메모리용량을 삭감할 수 있다. 또 서브계 영상은 전화면표시 되는 일이 없을 경우, 예를 들어 수평방향 화소 수가 항상 1 라인의 절반 이하 화소 수로 한정 가능한 경우에, 서브계 신호처리부(240)의 메모리용량은 출력 영상신호(VO) 화면 화소수의 절반 화소를 저장할 수 있는 용량으로 충분하며, 더 적은 메모리용량으로 영상신호 처리를 실현할 수 있다.
여기서, 메인계 수평 축소회로(23)의 메모리(252)로부터는, 입력된 영상신호의 클록(CLM)을 이용하여 데이터를 판독하는 것으로 설명했다. 이 대신, 고속클록(CLF)을 이용하여 데이터를 판독해도 된다. 이 경우, 메인계 신호처리부(130)의 메모리(35)에는 고속클록(CLF)을 이용하여 기입을 행한다.
(제 5 실시예)
제 5 실시예에서는 도 12의 영상신호 처리장치에 있어서, 제 4 실시예와는 달리, 메인계 입력 선택기(21)가 화면합성을 실행하는 경우에 대하여 설명한다.
도 15는 메인계 수평 축소회로(23) 및 서브계 수평 축소회로(24)가 출력하는 영상신호의 타이밍, 그리고 메인계 입력 선택기(21)의 출력에 대한 설명도이다. 메인계 수평 축소회로(23)는, 입력신호 선택기(11)가 선택한 메인계 영상신호(VIM) 화면의 수평방향 크기를 축소하여 메인계 입력 선택기(21)로 출력한다. 한편 서브계 수평 축소회로(24)는, 입력신호 선택기(11)가 선택한 서브계 영상신호(VIS) 화면의 수평방향 크기를 축소하여 서브계 신호처리부(240)로 출력한다. 메인계 수평축소회로(23) 및 서브계 수평 축소회로(24)는, 예를 들어 수평방향 크기를 1/2로 축소하는 것으로 한다.
도 15의 (a)는 메인계 영상신호(VIM)의 수평 동기신호에 대한 메인계 수평 축소회로(23)가 출력하는 영상신호의 타이밍을 나타낸다. 이와 같이 메인계 수평 축소회로(23)는, 화면의 왼쪽 절반에 메인계 영상신호가 표시되도록 메모리로부터의 판독을 실행한다. 도 15의 (b)는 서브계 영상신호(VIS)의 수평 동기신호에 대한 서브계 수평 축소회로(24)가 출력하는 영상신호의 타이밍을 나타낸다. 이와 같이 서브계 수평 축소회로(24)는 화면의 오른쪽 절반에 서브계 영상신호가 표시되도록 메모리로부터의 판독을 실행한다.
서브계 신호처리부(240)는 제 4 실시예와 마찬가지로, 서브계 수평 축소회로(24)의 출력에 대하여 프레임동기 및 수직 치수변환을 실행한다. 단 이 경우, 출력 동기신호가 아니라, 메인계 영상신호(VIM)의 동기신호(SYNM)에 동기되도록 프레임동기를 행한다.
서브계 신호처리부(240)의 출력은 메인계 입력 선택기(21)로 입력된다. 메인계 입력 선택기(21)는, 메인계 선택신호(SELM)에 기초하여 입력을 절환한다. 메인계 입력 선택기(21)로 입력되는 2 계통의 신호는, 양쪽 모두 메인계 영상신호(VIM)에 동기된 신호이므로, 용이하게 화면합성을 행할 수 있다. 도 15의 (c)는 합성된 화면의 예를 나타낸다.
영상 MIX 선택기(13)는 메인계 화질보정부(134)의 출력만을 선택하여 출력하도록 구성된다. 그 밖에 대해서는 도 12의 영상신호 처리장치와 마찬가지이므로 설명을 생략한다.
이와 같이 제 5 실시예에서는 메인계 입력 선택기(21)가 화면합성을 실행한다. 예를 들어 메인계 영상신호(VIM) 및 서브계 영상신호(VIS)가 모두 비울신호인 경우, 서브계 수평 축소회로(24) 및 서브계 신호처리부(240)는 서브계 영상신호(VIS)에 대하여, 비월신호인 채 치수변환 및 프레임동기를 각각 행한다. 그 후, 메인계 입력 선택기(21)가 서브계 신호처리부(240)의 출력과 메인계 영상신호(VIM)와의 화면합성을 행한다.
이로써, 서브계 신호처리부(240)에서는 다른 필드의 정보를 이용한 IP변환이 안돼도, 메인계 영상신호(VIM) 및 서브계 영상신호(VIS) 어느 쪽에 대해서도, 다른 필드의 정보를 이용하여, 화질이 우수한 고도의 IP변환을 실행할 수 있다.
특히 도 15의 (c)의 화면합성과 같이 메인계 영상신호(VIM) 및 서브계 영상신호(VIS)가 같은 크기의 화면으로 표시될 경우에 있어서, IP변환 방식이 2 개 화면에서 다르면 2 화면간의 화질 차가 역력해져 문제가 되지만, 본 실시예에 의하면 2 화면간의 화질차가 생기지 않는다. 더욱이 화면합성 후에 메인계 신호처리부(130)에서 화면 크기를 임의의 크기로 변환시킬 수도 있다.
도 16은 메인계 입력 선택기(21)의 구성 예를 나타내는 블록도이다. 도 16의 선택기(21)는 승산기(491, 492)와, 가산기(493)와, 선택기(494)를 구비한다.
승산기(491)에는 메인계 영상신호(VIM)와 게인(G1)이 입력된다. 게인(G1)은 0에서 1까지의 값을 취하며, 승산기(491)는 메인계 영상신호와 게인(G1)의 곱을 구하여 가산기(493)로 출력한다. 마찬가지로 승산기(492)에는 서브계 영상신호(VIS)와 게인(G2)이 입력된다. 게인(G2)은 0에서 1 까지의 값을 취하며, 승산기(492)는 서브계 영상신호(VIS)와 게인(G2)의 곱을 구하여 가산기(493)로 출력한다.
가산기(493)는 승산기(491 및 492)의 출력을 가산하여 선택기(494)로 출력한다. 여기서, 게인(G1 및 G2)의 합이 1로 되도록 하면, 가산기(493)는 승산기(491 및 492)의 출력을 적당하게 블렌eld한 것으로 된다. 가산기(493)는, 소정 값을 넘는 값을 출력하지 않도록 리미터처리를 실행하도록 해도 된다. 선택기(494)는 메인계 선택신호(SELM)에 대응하여 메인계 영상신호(VIM), 서브계 영상신호(VIS) 및 가산기(493)의 출력 중 어느 하나를 선택하여 메인계 신호처리부(130)로 출력한다.
본 실시예에서 선택기(494)는 메인계 선택신호(SELM)에 대응하여, 메인계 영상신호(VIM) 및 서브계 영상신호(VIS) 중 한쪽을 선택하면 된다. 도 16의 메인계 입력 선택기(21)는, 이 밖에 다음과 같은 동작을 실행할 수도 있다.
예를 들어 선택기(494)가 가산기(493)의 출력을 선택하도록 해두고, 게인(G1 및 G2) 값을 메인계 영상신호(VIM)의 수직 블랭킹별로 서서히 변화시키면, 메인계 영상신호(VIM) 및 서브계 영상신호(VIS)의 비율이 서서히 변화하는 식의 효과가, 메인계 입력 선택기(21)가 출력하는 영상신호에서 얻어진다.
또 선택기(494)는 메인계 영상신호 및 서브계 영상신호 중 한쪽을 선택하는 것으로 한다. 메인계 영상신호의 1 수평 주사기간 내의 소정 위치 및 수평 블랭킹 기간에서 그 선택을 절환시키고, 또 수직 블랭킹별로 그 절환위치를 수평방향으로 서서히 변화시키도록 메인계 선택신호(SELM)를 제어함으로써, 수평방향으로 와이핑되는 식의 화면 절환효과를 얻을 수 있다.
여기서, 도 1, 7, 11, 12 등의 영상 MIX 선택기(13)로서 도 16의 메인계 입력 선택기(21)를 이용해도 되며, 마찬가지의 효과를 얻을 수 있다. 또 입력 영상신호는 2 계통인 것으로서 설명했지만 3 계통 이상이어도 된다.
이상과 같이 제 5 실시예에서는, 서브계 신호처리부의 회로규모가 작은 데도 불구하고, 메인계 영상신호 및 서브계 영상신호 양쪽 모두에 공통 처리를 실행할 수 있다. 특히 IP변환의 경우, 화면합성 후 화면간의 화질 차가 생기지 않도록 할 수 있다.
(제 6 실시예)
도 17은 본 발명의 제 6 실시예에 관한 영상신호 처리장치의 블록도이다. 도 17의 영상신호 처리장치는, 도 12를 참조하여 설명한 제 5 실시예의 영상신호 처리장치에 있어서 메인계 화질보정 선택부로서의 메인계 화질보정 선택기(25)와, 서브계 화질보정 선택부로서의 서브계 화질보정 선택기(26)를 추가로 구비한 것이다. 또 메인계 화질보정부(134) 및 서브계 화질보정부(144) 대신에 메인계 화질보정부(234) 및 서브계 화질보정부(244)를 각각 구비한다. 그 밖의 구성요소는 제 5 실시예에 나타낸 바와 마찬가지이므로 그 설명을 생략한다.
메인계 화질보정 선택기(25)에는 메인계 신호처리부(130) 및 서브계 신호처리부(240)의 출력이 입력된다. 메인계 화질보정 선택기(25)는 이들 출력 중 하나를, 타이밍 제어부가 출력하는 화질보정 선택신호(SEL1)에 따라 선택하여 메인계 화질보정부(234)로 출력한다.
서브계 화질보정 선택기(26)에는 마찬가지로 메인계 신호처리부(130) 및 서브계 신호처리부(240)의 출력이 입력된다. 서브계 화질보정 선택기(26)는 이들 출력 중 어느 하나를, 타이밍 제어부가 출력하는 화질보정 선택신호(SEL2)에 따라 선택하여 서브계 화질보정부(244)로 출력한다.
메인계 화질보정 선택기(25)가 메인계 신호처리부(130)의 출력을 선택하고, 서브계 화질보정 선택기(26)가 서브계 신호처리부(240)의 출력을 선택하면, 제 5 실시예와 마찬가지의 것이 된다. 제 6 실시예에서는, 메인계 화질보정 선택기(25) 및 서브계 화질보정 선택기(26)는 모두 메인계 신호처리부(130)의 출력을 선택하는 것으로 한다. 따라서 메인계 입력 선택기(21)가 화면합성을 실행하고, 다시 메인계 신호처리부(130)가 포맷변환 등의 처리를 실행하여 얻어진 영상신호가, 메인계 화질보정부(234) 및 서브계 화질보정부(244)로 입력된다.
또, 도 17의 영상신호 처리장치는 메인계 화질보정 선택기(25) 및 서브계 화질보정 선택기(26)를 구비하지 않는 것으로 해도 된다. 즉 제 5 실시예의 영상신호 처리장치(도 12)에 있어서, 서브계 화질보정부(244)에는 서브계 신호처리부(240)의 출력 대신에 메인계 신호처리부(130)의 출력이 직접 입력되도록 하면 된다.
도 18은 도 17의 메인계 화질보정부(234)의 블록도이다. 도 18의 메인계 화질보정부(234)는 선택기(281)와 화질보정회로(282)를 구비한다. 선택기(281)에는 메인계 화질보정 선택기(25)가 출력하는 영상신호와, 소정의 고정 값이 입력된다. 선택기(281)는 출력 선택신호(SELO)에 따라, 메인계 영상신호(VIM)에 기초하여 얻어진 영상신호 기간에는 입력된 영상신호를, 그 밖의 기간에는 고정 값을 선택하여 출력한다.
도 19는 도 17의 메인계 화질보정부(234) 및 서브계 화질보정부(244)에 있어서 화질보정의 대상에 대한 설명도이다. 도 19의 (a)는 메인계 신호처리부(130)의 출력을 나타내는 화면이다. 메인계 영상신호(VIM)에 기초하는 화면(메인영역)과, 서브계 영상신호(VIS)에 기초하는 화면(서브영역)이 표시된다. 도 19의 (b)는 선택기(281)의 출력을 나타내는 화면이다. 화질보정회로(282)는 메인영역 이외(사선부)를 고정 값으로 마스킹한 신호에 화질보정을 실행하여 영상MIX 선택기(13)로 출력한다.
서브계 화질보정부(244)의 구성은 메인계 화질보정부(234)와 마찬가지이다. 서브계 화질보정부(244)의 선택기는 서브계 영상신호(VIS)에 기초하여 얻어진 영상신호의 기간에는 입력된 영상신호를, 그 밖의 기간에는 고정 값을 선택하여 출력한다. 도 19의 (c)는 서브계 화질보정부(244) 선택기의 출력을 나타내는 화면이다. 서브계 화질보정부(244)의 화질 보정회로는, 서브영역 이외(사선부)를 고정 값으로 마스킹한 신호에 화질보정을 실행하여 영상 MIX 선택기(13)로 출력한다.
영상 MIX 선택기(13)는 출력 선택신호(SELO)에 따라 메인계 화질보정부(234) 및 서브계 화질보정부(244)의 출력을 선택하고, 화면합성을 행하여 출력한다. 도 19의 (d)는 영상 MIX 선택기(13)의 출력을 나타내는 화면이다.
화질보정회로(282)에서는 HV 인핸서 등에 의한 처리를 실행한다. 이 경우, 화면 주위의 경계에서 그 화면 내의 화소와, 화면 밖에 있는 관련 없는 다른 화면 화소와의 사이에서 연산이 행해지면, 경계 부분의 화질이 저하된다. 본 실시예에 의하면, 화면 바깥쪽 부분을 고정 값으로 하므로, 경계 부근 화질의 저하를 억제할수 있다.
도 20은 도 17의 메인계 화질보정부(234)의 다른 예의 블록도이다. 도 17의 영상신호 처리장치는 메인계 화질보정부(234) 대신에 도 20의 메인계 화질보정부(334)를 구비하는 것으로 해도 된다. 이 경우, 서브계 화질보정부(244) 대신에 메인계 화질보정부(234)와 마찬가지의 것을 구비하는 것으로 한다.
도 20의 메인계 화질보정부(334)는, 경계유지회로(381)와 화질보정회로(382)를 구비한다. 경계유지회로(381)에는 메인계 화질보정 선택기(25)가 출력하는 영상신호가 입력된다. 경계유지회로(381)는 출력 선택신호(SELO)에 따라, 메인계 영상신호(VIM)에 기초하여 얻어진 영상신호 기간에는 입력된 영상신호를 출력한다. 그 밖의 기간에는 이 영상신호 화면의 경계 값을 유지하고, 출력한다. 여기서, 화면의 상단 및 하단의 값으로서는 각각 1 라인 분의 화소 값을 유지하며, 1개의 라인에 있어서 좌단 및 우단의 값으로서는 각각 1 화소의 값을 유지한다.
도 21은 도 20의 메인계 화질보정부(334) 및 이와 마찬가지의 서브계 화질보정부에서의 화질보정 대상에 대한 설명도이다. 도 21의 (a)는 메인계 신호처리부(130)의 출력을 나타내는 화면이다. 도 21의 (b)는 경계유지회로(381)의 출력을 나타내는 화면이다. 화질보정회로(382)는, 메인영역 이외를, 경계유지회로(381)가 유지하는 경계 값으로 마스킹한 신호에 화질보정을 실행하여, 영상 MIX 선택기(13)로 출력한다.
도 21의 (c)는 서브계 화질보정부 경계유지회로의 출력을 나타내는 화면이다. 서브계 화질보정부의 화질보정회로는, 서브영역 이외를, 경계유지회로가 유지하는 경계 값으로 마스킹한 신호에 화질보정을 실행하여, 영상 MIX 선택기(13)로 출력한다.
영상 MIX 선택기(13)는 출력 선택신호(SELO)에 따라 2 입력 중 어느 하나를 선택하고, 화면합성을 행하여 출력한다. 도 21의 (d)는 영상MIX 선택기(13)의 출력을 나타내는 화면이다.
이와 같이 화면 경계의 화소 값을, 그 화면 바깥쪽 부분의 화소 값으로 이용하므로, 경계부근 화질의 저하를 억제할 수 있다. 이 경우, 화질보정에 의한 경계부근 화질의 저하를, 화면의 바깥쪽 부분을 고정 값으로 마스킹하는 경우보다 더욱 효과적으로 억제할 수 있다. 여기서, 화면 밖의 상하좌우 4 영역 모두에 있어서, 경계 화소 값을 이용하는 경우에 대하여 설명했지만, 3 이하의 영역에서 경계의 화소 값을 이용하도록 해도 된다.
도 22는 도 17의 영상신호 처리장치에 있어서 처리 흐름을 나타내는 흐름도이다. 단계(S11)에서는 화면합성의 실행 여부, 즉 입력된 신호를 합성하여 다화면 표시를 하는지의 여부를 선택한다. 합성할 경우는 단계(S12)로 진행하며, 하지 않을 경우는 단계(S21)로 진행한다. 단계(S12)에서는 입력 영상신호로부터, 예를 들어 2 계통의 영상신호를 선택한다.
단계(S13)에서는, 서브계 영상신호도 고 화질이 얻을 수 있도록 IP변환 등의 처리를 하는지의 여부를 판단한다. 고 화질처리를 행할 경우는 단계(S14)로 진행하며, 하지 않을 경우는 단계(S31)로 진행한다. 단계(S14)에서는, 서브계 영상신호의 화면 크기가 소정의 크기보다 큰 지의 여부를 판단한다. 화면 크기가 소정의 크기보다 큰 경우는 단계(S15)로 진행하고, 그 밖의 경우는 단계(S16)로 진행한다.
단계(S15)에서는 서브계 영상신호의 화면 크기를 축소한다. 이 때, 도 11의 영상신호 처리장치에 대하여 설명한 바와 같이, 사용되지 않은 서브계 신호처리부(240)를 유효하게 활용할 수도 있다. 그 후, 메인계 및 서브계 영상신호를 메인계 입력 선택기(21)에서 합성하고(단계(S16)), 메인계 신호처리부(130)에서 IP변환 등의 신호처리를 실행한다(단계(S17)).
단계(S18)에서는, 합성시켜 얻어진 화면 경계부에서의 화질 저하를 허용할지의 여부를 판단한다. 화질의 저하를 허용하지 않을 경우는 단계(S19)로 진행하며, 그 이외의 경우는 단계(S41)로 진행한다. 단계(S19)에서는 메인계, 서브계의 영상신호를 분리한 후 화질보정을 행하여 다시 합성한다.
한편 단계(S21)에서는 입력 영상신호로부터 1 계통의 영상신호를 선택한다. 단계(S22)에서는, 선택한 영상신호에 대하여 메인계 신호처리부(130)에서 IP변환 등의 신호처리를 실행하며, 단계(S23)에서는 화질보정을 행한다.
단계(S31)에서는 메인계 신호처리부(130), 서브계 신호처리부(240)에서 각각 메인계, 서브계의 영상신호에 대하여 IP변환 등의 신호처리를 실행한다. 단계(S32)에서는 신호처리 결과의 각각에 대하여 화질보정을 행하며, 단계(S33)에서는 화질보정 후의 2 신호를 합성한다.
단계(S41)에서는, 합성된 영상신호에 대하여 분리시키는 일없이 화질보정을 행한다.
이와 같이 도 17의 영상신호 처리장치는, 복수의 신호처리부, 즉 메인계 신호처리부(130), 서브계 신호처리부(240), 메인계 화질보정부(234), 서브계 화질보정부(244), 메인계 수평 축소회로(23), 및 서브계 수평 축소회로(24)를 구비하며, 이 중에서, 선택된 영상신호에 대한 처리를 실행할 신호처리부를 선택하고, 선택된 상기 신호처리부간의 처리동작 순서를 결정하는 것이다. 그리고 이 선택 및 결정을, 영상신호를 합성하여 다 화면표시를 할지의 여부, 고 화질처리의 필요 여부 등, 최종적으로 출력으로서 요구하는 영상신호의 형태에 따라 행할 수 있다.
이상과 같이 제 6 실시예에서는, 메인계 영상신호(VIM)에 기초하여 얻어진 영상신호와, 서브계 영상신호(VIS)에 기초하여 얻어진 영상신호를 분리한다. 그 후, 분리하여 얻어진 각각의 영상신호에 대하여, 각각의 영상에 의한 화면 바깥의 영역을 고정 값 또는 경계 화소 값으로 마스킹하고 나서 화질보정을 행하여, 다시 화면합성한다. 따라서 예를 들어 HV 인헨서 등으로, 수평 도는 수직방향으로 나열된 화소를 탭으로서 이용하는 식의 화질보정을 행할 경우에, 화면 경계부근의 화질 저하를 억제할 수 있다.
또, 도 17의 영상신호 처리장치는, 메인계 입력 선택기(21), 메인계 화질보정 선택기(25) 및 서브계 화질보정 선택기(26)의 선택을 적절하게 절환하여 처리 순서를 바꿈으로써, 제 2~제 5 실시예의 영상신호 처리장치와 마찬가지 동작을 실행할 수 있다.
(제 7 실시예)
제 7 실시예에서는, 도 17의 영상신호 처리장치에 있어서 메인계 신호처리부(130) 대신에 도 23의 메인계 신호처리부(330)를 이용한다. 그 밖의 구성요소는 제 6 실시예에서 설명한 바와 마찬가지이므로 그 설명을 생략한다.
도 23은 본 발명의 제 7 실시예에 관한 메인계 신호처리부(330)의 블록도이다. 도 23의 메인계 신호처리부(330)는 포맷 변환부(31)와, 수직 치수변환부(32)와, 수평 치수변환부(33)와, 메모리(35)와 선택기(36, 37, 38)를 구비한다.
선택기(36, 37, 38)에는, 타이밍 제어부(도시 생략)로부터 메인계 신호 처리 선택신호(SELMS)가 입력된다. 선택기(36, 37, 38)는 선택신호(SELMS)에 따라, 각각 2 입력 중 1 개를 선택하여 출력한다.
또, 특별히 도시하지는 않지만, 선택기(36)는 메모리(35)에서 필요하게 될 동기신호 및 클록을 선택신호(SELMS)에 따라 선택하여, 메모리(35)에 공급한다. 마찬가지로 선택기(37, 38)는 각각 수직 치수변환부(32), 수평 치수변환부(33)에서 필요로 될 동기신호 및 클록을 선택하여, 이들 각각에 공급한다. 수직 치수변환부(32), 수평 치수변환부(33), 및 메모리(35)에는 각각의 필요에 따라 고속클록을 공급해도 되며, 이보다 주파수가 낮은 클록을 공급해도 된다. 또 동기신호는 입력 선택기(11)가 선택한 영상신호 중 어느 1 개의 동기신호라도 되며, 외부에서 입력된 동기신호(SCO)로부터 분리된 출력 동기신호(SYNO)라도 된다.
선택기(37)는, 선택신호(SELM)가 "1"일 때는 메인계 신호처리부(330)에 입력되는 영상신호를 선택하며, 선택신호(SELMS)가 "0"일 때는 포맷 변환부(31)의 출력을 선택하여 수직 치수변환부(32)로 출력한다. 선택기(36)는, 선택신호(SELMS)가 "1"일 때는 수직 치수변환부(32)의 출력을 선택하며, 선택신호(SELMS)가 "0"일 때는 메인계 신호처리부(330)에 입력되는 영상신호를 선택하여 메모리(35)로 출력한다. 메모리(35)는, 입력된 영상신호를 저장하여 포맷 변환부(31)로 출력한다. 선택기(38)는, 선택신호(SELMS)가 "1"일 때는 포맷 변환부(31)의 출력을 선택하며, 선택신호(SELMS)가 "0"일 때는 수직 치수변환부(32)의 출력을 선택하여 수평 치수변환부(33)로 출력한다.
선택신호(SELMS)가 "1"일 경우의 메인계 신호처리부(330)의 동작에 대하여 설명한다. 우선 메인계 입력 선택기(21)가 출력하고, 메인계 신호처리부(330)로 입력되는 영상신호는, 선택기(37)를 통해 수직 치수변환부(32)로 입력된다. 수직 치수변환부(32)는, 출력 영상신호(VO) 1 화면의 라인 수에 맞도록, 입력된 영상신호 1 화면의 라인 수 변환을 행한다. 즉 수직 치수변환부(32)는 영상신호에 축소필터를 이용하여 처리를 실시한 후, 선택기(36)를 경유하여 라인을 간축하면서 메모리(35)에 기입한다.
메모리(35)는 영상신호가 비월신호인 경우에는 기입된 데이터를 복수 필드 유지하고, 수직방향이 축소된 복수 필드의 영상신호를 포맷 변환부(31)로 출력한다. 포맷 변환부(31)는 이 복수의 필드정보를 이용하여 IP변환을 실행한다. 영상신호가 비월신호가 아닌 경우에는, IP변환이 필요 없음은 물론이다. 포맷 변환부(31)는, 선택기(38)를 경유하여 수평 치수변환부(33)로 출력을 행한다. 수평 치수변환 동작은 지금까지 설명한 바와 마찬가지이다. 수평 치수변환부(33)는, 메인계 화질보정 선택기(25) 및 서브계 화질보정 선택기(26)로 출력을 행한다.
선택신호(SELMS)가 "1"일 경우, 미리 수직 라인 수를 줄인 상태에서 메모리(35)에 기입이 행해지므로, 메모리용량을 적게 할 수 있다.
선택신호(SELMS)가 "0"일 경우의 메인계 신호처리부(330)의 동작에 대하여 설명한다. 우선 메인계 신호처리부(330)로 입력되는 영상신호는 선택기(37)를 통해 메모리(35)로 입력되며, 메모리(35)는 이를 저장한다. 영상신호가 비월신호인 경우, 메모리(35)는 복수 필드의 데이터를 출력 영상신호(VO)에 동기시킨 고속클록으로 읽어내어, 포맷 변환부(31)로 출력한다. 이 때, 제 1 실시예에서 설명한, 수직 치수변환을 고려한 가출력 수평 동기신호에 동기시켜 읽어내도 된다.
포맷 변환부(31)는 복수의 필드정보를 이용하여 IP변환을 행하고, 그 결과를 선택기(37)를 경유하여 수직 치수변환부(32)로 출력한다. 수직 치수변환부(32)는 입력된 영상신호에 대하여 라인 수 변환을 행하고, 선택기(38)를 경유하여 수평 치수변환부(33)로 출력한다. 수평 치수변환부(33)는 도 9를 참조하여 설명한 바와 같이, 1 라인 화소 수의 변환을 행하면서 출력클록을 이용하여 판독을 실행하고, 메인계 화질보정 선택기(25) 및 서브계 화질보정 선택기(26)로 출력한다. 이와 같이 메인계 신호처리부(330)는 선택신호(SELMS)가 "0"일 경우에는, 도 8을 참조하여 설명한 메인계 신호처리부(130)와 마찬가지의 동작을 한다.
입력된 영상신호의 화면크기가 작은 경우, 즉 IP변환 등의 포맷변환을 행할 때에 필요한 메모리용량이, 메모리(35)의 용량보다 작은 경우, 타이밍 제어부는 메인계 신호 처리 선택신호(SELMS)를 "0"으로 하고, 통상의 동작을 시킨다. 한편, 입력된 영상신호의 화면크기가 큰 경우, 즉 필요한 메모리용량이 메모리(35)의 용량보다 큰 경우, 타이밍 제어부는 선택신호(SELMS)를 "1"로 하고, 입력된 영상신호 1 화면의 라인 수를 미리 출력 영상신호(VO) 1 화면의 라인 수로 되도록 변환시킨후IP변환 등의 처리를 하면 된다.
여기서, 제 2~제 5 실시예의 메인계 신호처리부(130) 대신에 도 23의 메인계 신호처리부(330)를 이용해도 된다.
도 24는 도 23의 메인계 신호처리부(330)의 처리 흐름을 나타내는 흐름도이다. 단계(S51)에서는 입력된 영상신호의 화면크기가 큰 지의 여부, 즉 IP변환 등의 포맷변환을 행할 때에 필요한 메모리용량이, 메모리(35)의 용량보다 큰 지의 여부를 판정한다. 화면크기가 큰 경우는 단계(S52)로 진행하며, 그 이외의 경우는 단계(S62)로 진행한다.
단계(S52)에서는 선택신호(SELMS)를 "1"로 한다. 그 후, 수직 치수변환(단계(S53)), 메모리에의 데이터저장, 판독(단계(S54)), 포맷변환(단계(S55)), 수평 치수변환(단계(S56))의 순으로 처리가 실행된다.
단계(S62)에서는 선택신호(SELMS)를 "0"으로 한다. 그 후, 메모리에의 데이터저장, 판독(단계(S63)), 포맷변환(단계(S64)), 수직 치수변환(단계(S65)), 수평 치수변환(단계(S56))의 순으로 처리가 실행된다.
이와 같이 도 17의 영상신호 처리장치에서 도 23의 메인계 신호처리부(330)를 이용하면, 입력 영상신호의 포맷에 대응하여 신호처리부, 즉 포맷 변환부(31), 수직 치수변환부(32), 수평 치수변환부(33), 및 메모리(35)간의 처리동작 순서의 결정을 행할 수 있다.
이상과 같이 제 7 실시예에 의하면, 입력된 영상신호의 화면크기에 따라, 메인계 신호처리부의 각 신호 처리부에서의 처리 순서를 절환시킬 수 있으므로, 입력된 영상신호 1 화면의 라인 수가 많은 경우는, 미리 라인 수를 줄인 후 메모리에의 기입을 행할 수 있다. 따라서 메모리의 용량을 증가시키는 일없이, 보다 많은 영상신호 포맷에 대응한 시스템을 구축할 수 있다.
(제 8 실시예)
도 25는 본 발명의 제 8 실시예에 관한 영상신호 처리장치의 블록도이다. 도 25의 영상신호 처리장치는 입력신호 선택기(11)와, 메인계 메모리(61)와, 서브계 메모리(62)와, 시분할 다중 선택기(51)와, 포맷 변환부(52)와, 수직 치수변환부(53)와, 수평 치수변환부(54)와, 화질보정부(55)와, 화면합성??클록 변환부(56)를 구비한다. 시분할 다중 선택기(51), 포맷 변환부(52), 수직 치수변환부(53), 수평 치수변환부(54), 및 화질보정부(55)는 시분할 다중 제어신호(CTD)에 따라, 동기하여 동작한다.
입력신호 선택기(11)는 입력된 영상신호로부터 메인계 영상신호 및 서브계 영상신호를 선택하고, 이들을 메인계 메모리(61) 및 서브계 메모리(62)에 각각 기입한다. 메인계 메모리(61) 및 서브계 메모리(62)는 고속클록(CLF)을 이용하여 판독을 행하고, 판독된 영상신호를 시분할 다중 선택기(51)로 출력한다.
도 26은 영상신호의 시분할 다중화에 대한 설명도이다. 메인계 메모리(61) 및 서브계 메모리(62)의 판독동작은 공통 동기신호에 동기되므로, 판독된 메인계 영상신호와 서브계 영상신호는 동기한다. 여기서, 예를 들어 메인계 화면이 왼쪽에, 서브계 화면이 오른쪽에 표시되도록 할 경우는, 도 26과 같이 출력 영상신호(VO)의 수평 동기신호 다음에 메인계 영상신호, 서브계 영상신호 순으로판독이 실행된다. 시분할 다중 선택기(51)는 시분할 다중 제어신호(CTD)에 기초하여, 메인계 메모리(61) 및 서브계 메모리(62)의 출력 중 어느 하나를 선택하여, 메인계 영상신호 및 서브계 영상신호가 시분할 다중화된 영상신호를 포맷 변환부(52)로 출력한다.
이후의 포맷 변환부(52), 수직 치수변환부(53), 수평 치수변환부(54), 화질보정부(55)는 시분할 다중화된 영상신호를 입력으로 하며, 시분할 다중 제어신호(CTD)에 동기시켜, 메인계 영상신호 및 서브계 영상신호 각각에 대하여 소정의 처리를 실행한다. 이들 포맷 변환부(52), 수직 치수변환부(53), 수평 치수변환부(54), 화질보정부(55)가 실행하는 처리는 제 1~제 7 실시예에서 설명한 바와 마찬가지이므로 상세한 설명은 생략한다.
메인계 영상신호 및 서브계 영상신호에 실행되는 처리는 양쪽 같은 것이라도 상관없으며, 파라미터 등을 바꾼 다른 처리라도 상관없다. 화질보정부(55)는 입력된 영상신호에 필터처리 등을 실시하여, 화면합성??클록 변환부(56)로 출력한다.
도 27은 화면합성??클록 변환부(56) 입출력신호의 설명도이다. 화면합성??클록 변환부(56)는 프레임메모리(57)와, 메모리제어??화면합성부(58)를 구비한다. 프레임메모리(57)는 입력된 영상신호를 저장한다. 도 27의 (a)는 프레임메모리(57)에 입력되는 영상신호 화면의 예를 나타낸다. 메모리제어??화면합성부(58)는 화면합성이 가능하도록 판독 어드레스를 제어하면서, 출력클록(CLO)을 이용하여 프레임메모리(57)로부터의 판독을 실행하여 출력 영상신호(VO)로서 출력한다. 도 27의 (b)는 도 27의 (a)의 신호가 프레임메모리(57)에 입력된 경우에,메모리제어??화면합성부(58)가 출력하는 출력 영상신호(VO) 화면의 예를 나타낸다.
이상과 같이 제 8 실시예에 의하면, 출력 영상신호를 생성하기 위해 필요한 메인계 영상신호 및 서브계 영상신호를 미리 시분할 다중화 하고, 얻어진 1 계통의 영상신호에 대하여 소정의 처리를 실행한다. 메인계 영상신호 및 서브계 영상신호 각각을 위해 영상신호 처리를 실행하는 회로를 구비할 필요가 없으므로, 대폭적인 회로 삭감을 도모할 수 있다.
여기서, 본 실시예에서는 수평방향으로 2 화면이 나열되는 식의 시분할 다중화를 실행하는 경우에 대하여 설명했지만, 이에 한정되지 않는다. 또 메인계 영상신호 및 서브계 영상신호의 2 개 신호를 시분할 다중화 하는 경우에 대하여 설명했지만, 3 이상의 신호를 시분할 다중화 해도 된다. 다중화 되는 영상신호의 수가 늘어나면, 회로규모 삭감 효과가 더욱 큼은 물론이다.
또 이상의 실시예에서 입력 영상신호는 3 계통, 메인계 영상신호 및 서브계 영상신호는 각각 1 계통, 출력 영상신호는 1 계통인 것으로서 설명했지만, 입력 영상신호는 4 계통 이상이어도 되며, 서브계 영상신호는 2 계통 이상이어도 된다. 즉 영상신호 처리장치는 n 계통(n은 자연수)의 영상신호를 입력으로 하며, 이 중 1 계통이 메인계 영상신호, m－1 계통(m은 n 이하의 자연수)을 서브계 영상신호로서 선택하고, 이들 선택된 m 계통의 영상신호에 기초하여, 출력 영상신호를 생성하여 출력하도록 해도 된다. 이 경우, 서브계 신호처리부, 서브계 화질보정부 및 서브계 수평 축소회로 등 각각을 m－1 개 구비할 필요가 있다.
또 출력 동기신호는 외부로부터 입력되는 것으로서 설명했지만, 입력 영상신호 중 어느 1 개의 동기신호를 출력 동기신호로 하고, 다른 신호를 이에 동기시키는 구성으로 해도 마찬가지의 효과가 얻어진다. 수직 치수변환부가 수직 치수변환에 이용하는 가출력 동기신호는, 출력 동기신호로부터 생성하는 것으로 설명했지만, 별도 외부로부터 입력해도 되며, 타이밍 제어부로부터 분배하는 것으로 해도 된다.
또한 메인계 신호처리부, 서브계 신호처리부의 내부 구성은, 이상의 실시예에서 설명한 구성에 한정되는 것이 아니며, 마찬가지의 신호처리를 실행할 수 있는 것이라면 다른 구성이라도 된다. 또 처리 순서가 다른 순서라도 상관없다. 또한 화질보정부에서 실행하는 신호처리 내용은, 이상의 실시예에서 설명한 처리내용에 한정되지 않는다.
이상과 같이 본 발명에 의하면, 입력 영상신호의 포맷 및 필요로 하는 출력 영상신호의 형태에 따라, 신호처리를 실행하는 회로의 접속을 절환하여 처리순서를 바꿈으로써, 한정된 회로 및 메모리용량을 최대한으로 유효 활용하여, 보다 많은 종류의 영상신호 포맷에 대응한 영상신호 처리장치를 실현할 수 있다.

Claims (25)

  1. 소정의 신호처리를 실행하는 신호처리부를 복수 구비하며, 2 이상의 디지털화된 영상신호를 병행 처리할 수 있도록 구성된 영상신호 처리장치에 있어서의 영상신호 처리방법이며,
    2 이상의 디지털화된 영상신호로부터 1 이상의 영상신호를 선택하는 단계와,
    구해야 할 영상신호의 형태에 따라, 상기 복수의 신호처리부 중, 선택된 상기 영상신호에 대한 처리를 실행하는 것을 선택하고, 또 선택된 신호처리부에서의 신호처리를 상기 구해야 할 영상신호의 형태에 따른 순서로 실행하여 영상신호를 구하는 단계를 구비하는 영상신호 처리방법.
  2. 제 1 항에 있어서,
    상기 영상신호를 선택하는 단계에서는,
    복수의 영상신호를 선택하며,
    상기 영상신호를 구하는 단계에서는,
    선택된 복수의 영상신호에 관한 화면이 합성되어 표시되도록, 당해 복수의 영상신호를 합성한 영상신호를 구하는 것을 특징으로 하는 영상신호 처리방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 영상신호를 구하는 단계에서는,
    상기 선택된 영상신호 중 어느 1 개의 동기신호에 동기된 영상신호를 구하는 것을 특징으로 하는 영상신호 처리방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 영상신호를 구하는 단계에서는,
    상기 영상신호의 동기신호와 다른 동기신호에 동기된 영상신호를 구하는 것을 특징으로 하는 영상신호 처리방법.
  5. 제 1 항에 있어서,
    상기 영상신호를 구하는 단계는,
    상기 신호처리부 중 1 개에서 처리가 실행되는 복수의 서브단계를 가지며, 당해 신호처리부에 있어서 처리 대상으로 할 영상신호의 포맷에 따른 순서로 상기 복수의 서브단계를 실행하는 것임을 특징으로 하는 영상신호 처리방법.
  6. 제 5 항에 있어서,
    상기 영상신호를 구하는 단계는, 상기 복수의 서브단계로서,
    상기 처리 대상으로 할 영상신호의 포맷을 변경하는 단계와,
    메모리에 데이터를 저장하는 단계를 갖는 것을 특징으로 하는 영상신호 처리방법.
  7. 제 5 항에 있어서,
    상기 영상신호를 구하는 단계는, 상기 복수의 서브단계로서,
    화면을 치수변환하는 단계와,
    메모리에 데이터를 저장하는 단계를 갖는 것을 특징으로 하는 영상신호 처리방법.
  8. 제 1 항에 있어서,
    상기 영상신호 처리장치에서의,
    상기 신호처리부는, 처리대상으로 할 영상신호가 당해 장치로 입력 시의 클록 주파수보다 높은 주파수를 갖는 고속클록에 기초하여 처리를 실행하는 신호처리부로서 구비되는 것을 특징으로 하는 영상신호 처리방법.
  9. 제 8 항에 있어서,
    상기 영상신호 처리장치에서의,
    상기 신호처리부는, 상기 고속클록을 이용하지 않고 처리를 실행하는 신호처리부로서 구비되는 것을 특징으로 하는 영상신호 처리방법.
  10. 2 이상의 디지털화된 영상신호에 관한 화면의 합성을 실행하는 영상신호 처리방법이며,
    복수의 입력 영상신호로부터 2 이상의 영상신호를 선택하여 시분할 다중화하는 단계와,
    얻어진 신호에 소정의 신호처리를 실행한 후, 선택된 영상신호 각각에 기초하여 얻어진 영상신호에 관한 화면이 합성되어 표시되도록, 당해 선택된 영상신호를 합성한 영상신호를 구하는 단계를 구비하는 영상신호 처리방법.
  11. 복수의 디지털화된 영상신호를 입력 영상신호로 하고, 이들 입력 영상신호로부터 선택한 영상신호에 기초하여 생성한 출력 영상신호를 출력하는 영상신호 처리장치이며,
    상기 복수의 입력 영상신호 중, 1 개의 영상신호를 메인계 영상신호로서 선택하고, 다른 영상신호를 서브계 영상신호로서 선택하여 출력하는 입력신호 선택부와,
    상기 메인계 영상신호를 입력으로 하고, 상기 메인계 영상신호의 클록주파수 이상의 주파수를 갖는 클록을 이용하여 소정의 영상신호처리를 실행하며, 그 처리결과를 상기 출력 영상신호의 동기신호에 동기시켜 출력하는 메인계 신호처리부와,
    상기 서브계 영상신호를 입력으로 하고, 당해 서브계 영상신호의 클록 주파수 이상의 주파수를 갖는 클록을 이용하여 소정의 영상신호처리를 실행하고, 그 처리결과를 상기 출력 영상신호의 동기신호에 동기시켜 출력하는 서브계 신호처리부와,
    상기 출력 영상신호의 동기신호를 입력으로 하고, 이에 동기된 출력 선택신호를 출력하는 타이밍 제어부와,
    상기 메인계 신호처리부 및 상기 서브계 신호처리부의 출력을 입력으로 하고, 상기 출력 선택신호에 따라 선택을 실행하여, 화면합성된 영상신호를 출력하는 영상 합성부를 구비하는 영상신호 처리장치.
  12. 복수의 디지털화된 영상신호를 입력 영상신호로 하고, 이들 입력 영상신호로부터 선택한 영상신호에 기초하여 생성한 출력 영상신호를 출력하는 영상신호 처리장치이며,
    상기 복수의 입력 영상신호 중, 1 개의 영상신호를 메인계 영상신호로서 선택하고, 다른 영상신호를 서브계 영상신호로서 선택하여 출력하는 입력신호 선택부와,
    상기 메인계 영상신호를 입력으로 하여, 상기 메인계 영상신호의 클록주파수 이상의 주파수를 갖는 클록을 이용하여 소정의 영상신호처리를 실행하고, 그 처리결과를 출력하는 메인계 신호처리부와,
    상기 메인계 신호처리부 출력의 화질 보정을 행하여 출력하는 메인계 화질보정부와,
    상기 서브계 영상신호를 입력으로 하여, 소정의 영상신호처리를 실행하고, 그 처리결과를 출력하는 서브계 신호처리부와,
    상기 서브계 신호처리부 출력의 화질보정을 행하여 출력하는 서브계 화질보정부와,
    상기 출력 영상신호의 동기신호를 입력으로 하고, 이에 동기된 출력 선택신호를 출력하는 타이밍 제어부와,
    상기 메인계 화질보정부 및 상기 서브계 화질보정부의 출력을 입력으로 하고, 상기 출력 선택신호에 따라 선택을 행하여, 화면합성된 출력 영상신호를 출력하는 영상 합성부를 구비하는 영상신호 처리장치.
  13. 제 12 항에 있어서,
    상기 메인계 영상신호 및 상기 서브계 신호처리부의 출력으로부터 1 개를 선택하여 출력하는 메인계 영상선택부를 추가로 구비하며,
    상기 메인계 신호처리부는, 상기 메인계 영상신호 대신에 상기 메인계 영상선택부의 출력을 입력으로 하는 것을 특징으로 하는 영상신호 처리장치.
  14. 제 13 항에 있어서,
    상기 서브계 신호처리부는,
    그 처리결과를 상기 메인계 영상신호의 동기신호에 동기시켜 출력하는 것이며,
    상기 메인계 영상선택부는,
    당해 동기신호에 동기된 소정의 타이밍별로, 당해 메인계 영상선택부에 입력된 영상신호의 선택을 행하고, 화면합성을 행하여 출력하는 것임을 특징으로 하는 영상신호 처리장치.
  15. 제 13 항에 있어서,
    상기 메인계 영상선택부는,
    당해 메인계 영상선택부에 입력된 각 영상신호와 그 영상신호에 대한 게인과의 곱을 구하여 출력하는 승산기를, 당해 메인계 영상선택부에 입력된 각 영상신호에 대하여 구비함과 동시에,
    상기 승산기의 출력을 가산하여 출력하는 가산기와,
    당해 메인계 영상선택부에 입력된 복수의 영상신호 및 상기 가산기의 출력 중 1 개를 선택하여 출력하는 선택기를 구비하며,
    상기 선택기는,
    상기 선택을 실행하는 타이밍을, 상기 메인계 영상신호의 동기신호에 대하여 변화시키는 것이며,
    상기 게인 각각은,
    각 게인의 합을 거의 일정하게 유지하면서 변화하는 것임을 특징으로 하는 영상신호 처리장치.
  16. 제 13 항 또는 제 14 항에 있어서,
    상기 메인계 영상신호를 입력으로 하고, 그 화면에 있어서 1 라인 중의 화소 수를 1 배 이하로 하여 출력하는 메인계 수평 축소회로와,
    상기 서브계 영상신호를 입력으로 하고, 그 화면에 있어서 1 라인 중의 화소 수를 1 배 이하로 하여 출력하는 서브계 수평 축소회로를 추가로 구비하며,
    상기 메인계 영상선택부는, 상기 메인계 영상신호 대신에 상기 메인계 수평 축소회로의 출력을 입력으로 하고,
    상기 서브계 신호처리부는, 상기 서브계 영상신호 대신에, 상기 서브계 수평 축소회로의 출력을 입력으로 하는 것을 특징으로 하는 영상신호 처리장치.
  17. 제 16 항에 있어서,
    상기 메인계 수평 축소회로 및 상기 서브계 수평 축소회로 중 적어도 1 개는, 이에 입력된 영상신호 화면에 있어서 1 라인 중의 화소 수를 줄여서 출력하는 것임을 특징으로 하는 영상신호 처리장치.
  18. 제 14 항에 있어서,
    상기 메인계 신호처리부의 출력 또는 상기 서브계 신호처리부의 출력 중 어느 한쪽을 선택하여 출력하는 메인계 화질보정 선택부와,
    상기 메인계 신호처리부의 출력 또는 상기 서브계 신호처리부의 출력 중 어느 한쪽을 선택하여 출력하는 서브계 화질보정 선택부를 추가로 구비하며,
    상기 메인계 화질보정부는, 상기 메인계 신호처리부의 출력 대신에 상기 메인계 화질보정 선택부의 출력을 입력으로 하고,
    상기 서브계 화질보정부는, 상기 서브계 신호처리부의 출력 대신에 상기 서브계 화질보정 선택부의 출력을 입력으로 하며,
    상기 메인계 화질보정 선택부 및 상기 서브계 화질보정 선택부가 모두 메인계 신호처리부의 출력을 선택하여 출력할 경우에,
    상기 메인계 화질보정부는,
    이에 입력된 영상신호로부터, 상기 메인계 영상신호에 기초하여 얻어진 신호를 분리하고, 분리된 신호에 따른 화면에 대하여 화질보정을 행하여 출력하는 것이며,
    상기 서브계 화질보정부는,
    이에 입력된 영상신호로부터, 상기 서브계 영상신호에 기초하여 얻어진 신호를 분리하고, 분리된 신호에 따른 화면에 대하여 화질보정을 행하여 출력하는 것임을 특징으로 하는 영상신호 처리장치.
  19. 제 18 항에 있어서,
    상기 메인계 화질보정부는,
    상기 메인계 영상신호에 기초하여 얻어진 신호에 따른 화면 화소 이외의 화소 값을 일정한 값으로 하고, 당해 화면에 대하여 화질보정을 행하는 것이며,
    상기 서브계 화질보정부는,
    상기 서브계 영상신호에 기초하여 얻어진 신호에 따른 화면 화소 이외의 화소 값을 일정한 값으로 하고, 당해 화면에 대하여 화질보정을 행하는 것임을 특징으로 하는 영상신호 처리장치.
  20. 제 18 항에 있어서,
    상기 메인계 화질보정부는,
    상기 메인계 영상신호에 기초하여 얻어진 신호에 따른 화면의 경계가 되는 변의 화소 값을, 그 변에 인접하는 당해 화면 외 영역의 화소 값으로서 이용하여, 당해 화면에 대하여 화질보정을 행하는 것이며,
    상기 서브계 화질보정부는,
    상기 서브계 영상신호에 기초하여 얻어진 신호에 따른 화면의 경계가 되는 변의 화소 값을, 그 변에 인접하는 당해 화면 외 영역의 화소 값으로서 이용하여, 당해 화면에 대하여 화질보정을 행하는 것임을 특징으로 하는 영상신호 처리장치.
  21. 제 12 항에 있어서,
    상기 서브계 신호처리부는,
    이에 입력된 영상신호 화면에서의 라인 수 변환을 행하고, 상기 출력 영상신호의 동기신호에 동기시켜 출력하는 수직 치수변환 프레임동기부를 구비하는 것을 특징으로 하는 영상신호 처리장치.
  22. 제 11 항 또는 제 12 항에 있어서,
    상기 메인계 신호처리부 및 상기 서브계 신호처리부는 각각,
    영상신호를 저장하는 메모리를 구비하며,
    상기 메모리가 판독을 실행하는 타이밍 및 상기 영상합성부가 실행하는 선택의 타이밍을 변화시킴으로써, 영상신호의 화면크기 및 위치를 변화시키는 것임을특징으로 하는 영상신호 처리장치.
  23. 제 11 항 또는 제 12 항에 있어서,
    상기 영상합성부는,
    당해 영상합성부에 입력된 각 영상신호와 그 영상신호에 대한 게인과의 곱을 구하여 출력하는 승산기를, 당해 영상합성부에 입력된 각 영상신호에 대하여 구비함과 동시에,
    상기 승산기의 출력을 가산하여 출력하는 가산기와,
    당해 영상합성부에 입력된 복수의 영상신호 및 상기 가산기의 출력 중 1 개를 선택하여 출력하는 선택기를 구비하며,
    상기 선택기는,
    상기 선택을 실행하는 타이밍을, 상기 메인계 영상신호의 동기신호에 대하여 변화시키는 것이며,
    상기 게인의 각각은,
    각 게인의 합을 거의 일정하게 유지하면서 변화하는 것임을 특징으로 하는 영상신호 처리장치.
  24. 제 11 항 또는 제 12 항에 있어서,
    상기 메인계 신호처리부는,
    포맷 변환부와, 수직 치수변환부와, 수평 치수변환부를 구비하는 것으로,
    상기 포맷 변환부는, 이에 입력되는 영상신호의 포맷을 변환시키는 것이며,
    상기 수직 치수변환부는, 이에 입력되는 영상신호 1 화면의 라인 수 변환을 실행하는 것이고,
    상기 수평 치수변환부는, 이에 입력되는 영상신호 화면의 1 라인 화소 수 변환을 실행하는 것임을 특징으로 하는 영상신호 처리장치.
  25. 제 24 항에 있어서,
    상기 메인계 신호처리부는,
    상기 포맷 변환부, 상기 수직 치수변환부 및 상기 수평 치수변환부 각각을 위하여, 이들 각각에로의 입력을 선택하는 선택기를 구비하며,
    상기 선택기의 입력을 절환함으로써, 상기 포맷 변환부, 상기 수직 치수변환부 및 상기 수평 치수변환부의 처리 순서를 변경하는 것임을 특징으로 하는 영상신호 처리장치.
KR1020020036555A 2001-06-28 2002-06-28 영상신호 처리방법 및 장치 KR100851707B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001197155A JP4646446B2 (ja) 2001-06-28 2001-06-28 映像信号処理装置
JPJP-P-2001-00197155 2001-06-28

Publications (2)

Publication Number Publication Date
KR20030003051A true KR20030003051A (ko) 2003-01-09
KR100851707B1 KR100851707B1 (ko) 2008-08-11

Family

ID=19034811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020036555A KR100851707B1 (ko) 2001-06-28 2002-06-28 영상신호 처리방법 및 장치

Country Status (5)

Country Link
US (1) US7023495B2 (ko)
EP (1) EP1274232A3 (ko)
JP (1) JP4646446B2 (ko)
KR (1) KR100851707B1 (ko)
CN (1) CN1195374C (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006078126A1 (en) * 2005-01-20 2006-07-27 Samsung Electronics Co., Ltd. Display apparatus and data writing device
KR100722448B1 (ko) * 2005-08-09 2007-05-28 주식회사 대우일렉트로닉스 디지털 텔레비전의 영상 처리방법

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4646446B2 (ja) * 2001-06-28 2011-03-09 パナソニック株式会社 映像信号処理装置
US7972206B2 (en) * 2002-11-20 2011-07-05 Wms Gaming Inc. Gaming machine and display device therefor
KR100873437B1 (ko) * 2002-11-28 2008-12-11 삼성전자주식회사 Ｐｉｐ화면을 이용한 듀얼모드 신호처리장치
KR20040071945A (ko) * 2003-02-07 2004-08-16 엘지전자 주식회사 부화면 조정이 가능한 영상표시기기 및 그 방법
JP4292853B2 (ja) * 2003-04-15 2009-07-08 パナソニック株式会社 デジタル放送受信装置
KR100528876B1 (ko) * 2003-12-15 2005-11-16 삼성전자주식회사 멀티 비디오 포맷에 따라 적응적으로 동작하는 선명도향상장치 및 그 방법
JP2006086728A (ja) * 2004-09-15 2006-03-30 Nec Viewtechnology Ltd 画像出力装置
US7911536B2 (en) * 2004-09-23 2011-03-22 Intel Corporation Screen filled display of digital video content
JP3761559B1 (ja) 2004-10-05 2006-03-29 株式会社ソニー・コンピュータエンタテインメント 画像出力方法
JP4779389B2 (ja) * 2005-03-16 2011-09-28 セイコーエプソン株式会社 画像処理回路、画像処理方法、電気光学装置
TWI308308B (en) * 2005-08-12 2009-04-01 Au Optronics Corp Driving circuits and driving modules, display systems and electronic devices using the same
CN101258746B (zh) * 2005-08-24 2011-04-06 汤姆森特许公司 移动电视设备中的液晶显示器的图形缩放方法
TWI292893B (en) * 2005-10-05 2008-01-21 Myson Century Inc Method for prevention of distorted sub-picture display on flat panel display
JP2007325031A (ja) * 2006-06-01 2007-12-13 Matsushita Electric Ind Co Ltd 画像処理装置および画像処理方法
JP2008072279A (ja) * 2006-09-13 2008-03-27 Sony Corp 映像情報処理装置及び映像情報処理方法、並びにコンピュータ・プログラム
US7835988B2 (en) * 2007-06-05 2010-11-16 Mastercard International, Inc. Methods and apparatus for preventing fraud in payment processing transactions
TW200939763A (en) 2008-03-07 2009-09-16 Sunplus Technology Co Ltd Image processing system and method for processing divisional TV pictures
MY147545A (en) * 2009-02-06 2012-12-31 V S Marketing & Engineering Pte Ltd System and method for interfacing multimedia signals
JP5361472B2 (ja) * 2009-03-16 2013-12-04 キヤノン株式会社 映像表示装置及び方法
WO2013021656A1 (ja) * 2011-08-11 2013-02-14 パナソニック株式会社 再生装置、再生方法、集積回路、放送システム、及び放送方法
JP5892755B2 (ja) * 2011-09-26 2016-03-23 株式会社東芝 画像処理装置および画像処理方法
JP6540099B2 (ja) * 2015-03-02 2019-07-10 セイコーエプソン株式会社 画像処理装置、表示装置、及び、画像処理方法
JP6517289B2 (ja) * 2017-08-31 2019-05-22 シャープ株式会社 表示装置、および、テレビジョン受信機
CN110956574B (zh) * 2019-11-22 2024-04-09 华为终端有限公司 Soc芯片、移动终端

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3925501A1 (de) * 1988-07-30 1990-02-01 Samsung Electronics Co Ltd Mehrfachbildschirm-erzeugungsschaltkreis
JP2861213B2 (ja) * 1990-03-13 1999-02-24 ソニー株式会社 画像表示装置
US5351129A (en) * 1992-03-24 1994-09-27 Rgb Technology D/B/A Rgb Spectrum Video multiplexor-encoder and decoder-converter
US5347318A (en) * 1992-06-16 1994-09-13 Canon Kabushiki Kaisha Apparatus for processing video signals having different aspect ratios
JPH0638128A (ja) * 1992-06-19 1994-02-10 Sony Corp 映像表示装置
MY114897A (en) 1994-10-25 2003-02-28 Thomson Consumer Electronics Use of audio processing channel in a television receiver during a multipicture mode of operation
EP1161089B1 (en) * 1995-09-11 2003-12-17 Matsushita Electric Industrial Co., Ltd. Video signal recording and reproducing apparatus
JP3363673B2 (ja) 1995-10-03 2003-01-08 三洋電機株式会社 映像信号処理装置
US5754253A (en) * 1996-01-11 1998-05-19 Lg Electronics Inc. Apparatus for generating a plurality of quasi-moving PIP/POP screens
US6020931A (en) * 1996-04-25 2000-02-01 George S. Sheng Video composition and position system and media signal communication system
KR100225063B1 (ko) * 1996-10-17 1999-10-15 윤종용 다중비디오출력장치(Multiple Video Displayer)
KR100186500B1 (ko) 1996-10-30 1999-04-15 문정환 디스플레이 포맷 변환 장치
KR19990003971A (ko) * 1997-06-27 1999-01-15 배순훈 Pdp-tv의 pip 구동장치
KR20000044752A (ko) * 1998-12-30 2000-07-15 전주범 피디피 텔레비젼의 피아이피 신호 처리 장치
JP2000298466A (ja) * 1999-04-13 2000-10-24 Matsushita Electric Ind Co Ltd 画像調整回路
JP2001092432A (ja) * 1999-09-17 2001-04-06 Sanyo Electric Co Ltd 表示装置
JP4240785B2 (ja) 2000-08-31 2009-03-18 キヤノン株式会社 受信装置、及び受信装置の制御方法
JP4646446B2 (ja) * 2001-06-28 2011-03-09 パナソニック株式会社 映像信号処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006078126A1 (en) * 2005-01-20 2006-07-27 Samsung Electronics Co., Ltd. Display apparatus and data writing device
KR100722448B1 (ko) * 2005-08-09 2007-05-28 주식회사 대우일렉트로닉스 디지털 텔레비전의 영상 처리방법

Also Published As

Publication number Publication date
EP1274232A2 (en) 2003-01-08
EP1274232A3 (en) 2004-09-22
CN1195374C (zh) 2005-03-30
US7023495B2 (en) 2006-04-04
JP4646446B2 (ja) 2011-03-09
KR100851707B1 (ko) 2008-08-11
CN1395418A (zh) 2003-02-05
US20030001972A1 (en) 2003-01-02
JP2003015617A (ja) 2003-01-17

Similar Documents

Publication Publication Date Title
KR100851707B1 (ko) 영상신호 처리방법 및 장치
US6384868B1 (en) Multi-screen display apparatus and video switching processing apparatus
US7030932B2 (en) Apparatus and method for converting multi-source input images
US5459477A (en) Display control device
KR100735783B1 (ko) 표시 장치 및 그 표시 방법
JP2008109687A (ja) テレビジョン装置
US6107984A (en) Processor of video signal and display unit using the same
US6084568A (en) System and methods for both 2-tap and 3-tap flicker filtering of non-interlaced computer graphics to interlaced lines for television display
KR101856177B1 (ko) 다중 신호 처리 시스템
JP3685668B2 (ja) マルチスクリーン用画面合成装置
JP2001218128A (ja) マルチ画面合成装置
JP4332312B2 (ja) 映像信号処理装置、映像表示装置並びに映像信号処理方法
US20060066513A1 (en) Flat display unit and method for converting color signal in the unit
US6989870B2 (en) Video signal processing apparatus and method capable of converting an interlace video signal into a non-interlace video signal
KR100672617B1 (ko) Ｈｄ급 디인터레이싱 구현 장치 및 구현 방법
US6078702A (en) Image display apparatus
JPH01205688A (ja) テレビ受像機
JP2003189261A (ja) 映像信号表示処理装置
KR200283945Y1 (ko) 화질 열화 방지가 가능한 다중 화면 분할기
JPH1115454A (ja) 画像表示装置及びそれを用いた電子機器
KR100311471B1 (ko) 디지털 티브이의 이중 화면 표시 장치
JP2002311927A (ja) 映像切替システム
JP2000341651A (ja) フォーマット変換装置
JP4110363B2 (ja) 画像処理装置、画像処理方法および画像表示装置
JPH07123368A (ja) スキャンコンバータ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110630

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee