KR100311471B1

KR100311471B1 - 디지털 티브이의 이중 화면 표시 장치

Info

Publication number: KR100311471B1
Application number: KR1019990001240A
Authority: KR
Inventors: 송승철
Original assignee: 구자홍; 엘지전자주식회사
Priority date: 1999-01-18
Filing date: 1999-01-18
Publication date: 2001-11-02
Also published as: KR20000051008A

Abstract

디지털 TV에 이중 화면 기능을 적용하는 이중 화면 표시 장치에 관한 것으로서, 특히 저장 영역 중 반은 메인 영상을, 나머지 반은 서브 영상을 저장하는 라인 메모리와, 상기 라인 메모리로부터 출력되는 데이터의 포맷을 수직 방향으로 변환하는 수직 포맷 컨버터와, 상기 수직 포맷 컨버터에서 바이패스되는 데이터를 순차 주사로 변환하는 디인터레이서와, 상기 수직 포맷 컨버터에서 출력되는 데이터의 포맷을 수평 방향으로 변환하는 수평 포맷 컨버터로 구성되어, 수평 동기의 액티브 구간에서 상기 라인 메모리에 저장된 메인 영상과 서브 영상을 처리하고, 상기 수직 포맷 컨버터 내의 다수개의 경로에 대한 클럭 소요수를 일치시키며, 메인과 서브 영상의 처리에 따라 수평 동기의 액티브 영역 중간에서 메인과 서브 영상의 처리 방식을 변경시킴으로써, 디지털 TV에서 이중 화면의 기능을 구현하기 위한 하드웨어가 단일 영상을 처리하는 하드웨어를 그대로 유지하므로 하드웨어 자원의 낭비를 줄일 수 있다.

Description

디지털 티브이의 이중 화면 표시 장치{Apparatus for double window display of digital tv}

본 발명은 디지털 TV에 이중 화면(Double-Window) 기능을 적용하는 이중 화면 표시 장치에 관한 것이다.

상기 이중 화면 기능은 한 화면에 서로 다른 두 개의 영상을 동시에 디스플레이 하는 것으로 현재 아날로그 TV에 일반적으로 적용되고 있는 기술이다. 즉 이중 화면 기능은 다양한 입력 포맷(NTSC,VGA,ATV)중 적어도 2가지 이상을 한 화면에 동시에 보여주게 된다.

도 1a는 종래의 아날로그 TV에서의 이중 화면 개념을 나타내고, 도 1b는 아날로그 TV에서 이중 화면 기능 구현을 위한 대략적인 블록도를 나타내고 있다.

도 1b에서 라인 메모리(101)는 1 라인의 메인 영상 데이터를 저장한 후 메인 영상 처리부(102)를 통해 먹스(103)로 출력하고, 프레임 메모리(104)는 한 화면의 서브 영상 데이터를 저장한 후 서브 영상 처리부(105)를 통해 먹스(103)로 출력한다. 상기 먹스(103)는 입력되는 메인 영상과 서브 영상을 다중화하여 도 1a와 같이 한 화면에 출력한다.

즉, 메인과 서브 영상은 서로 독립적인 블록에서 각각 따로 처리된 후먹스(103)를 거쳐 하나의 화면으로 만들어진다.

도 2는 디지털 TV에서의 메인 영상 처리에 대한 구성 블록도이다. 도 2를 보면, 포맷 변환부(202)의 수직 포맷 컨버터(202-1)는 일종의 데시메이션 필터로서, 상기 프레임 메모리(201)로부터 입력되는 영상을 디스플레이 포맷에 맞추어 수직 방향으로 변환하고, 디인터레이서(202-2)는 디스플레이 모드가 순차 주사이고 입력 모드가 비월 주사일 때 비월 주사 입력 영상을 순차 주사 영상으로 변환해준다.

그리고, 수평 포맷 컨버터(202-3)에서는 상기 디인터레이서(202-2)를 통해 또는 수직 포맷 컨버터(202-1)로부터 직접 입력되는 영상의 포맷을 수평 방향으로 변환한다.

도 3은 상기 수직 포맷 컨버터의 상세 블록도로서, 휘도 신호(Y)와 색신호(C)를 처리하는 부분으로 나누어진다. 즉, 프레임 메모리(201)로부터 리드되는 입력 영상 중 휘도 신호(Y)는 입력 Y 버퍼(302)를 통해 라인 메모리(303)에 매핑되고, 색 신호(C)는 입력 C 버퍼(402)를 통해 라인 메모리(403)에 매핑된다.

이때, 입력 Y,C 버퍼(302,402)에서 라인 메모리(303,403)상으로의 데이터 매핑은 입력 영상의 종류나 다양한 출력 모드에 따라 각각 달라지며 이를 제어해 주는 제어부(즉, 일종의 호스트로서 도시되지 않음)가 존재하게 된다.

상기 라인 메모리(303,403)에 저장된 영상 데이터는 수평 동기 신호에 동기되어 여러 가지 경로를 통해 최종 출력이 나가게 된다. 여기서, Y 신호의 경로를 살펴보면, 즉 Y 신호는 수직 방향으로 화소 수를 줄이는 수직 데시메이션 필터(305)와 버퍼(308)를 순차적으로 거쳐 수평 포맷 컨버터(202-3)로 입력될수 도 있고, 또는 수직 방향으로 화소 수를 늘리는 수직 보간부(306)와 버퍼(308)를 순차적으로 거쳐 수평 포맷 컨버터(202-3)로 입력될 수도 있으며, 또는 비월 주사의 Y 신호를 순차 주사로 변환하기 위해 그대로 디인터레이스 패스(307)와 버퍼(309)를 통해 디인터레이서(202-2)로 바이패스될 수도 있다. 여기서, C 신호도 마찬가지로 수직 데시메이션 필터(405), 수직 보간부(406), 디인터레이스 패스(407) 중의 어느 하나를 거쳐 상기 수평 포맷 컨버터(202-3) 또는 디인터레이서(202-2)로 출력된다.

이때, 각 경로마다 수행하는 기능과 클록 수가 서로 다르다.

즉, 각각의 경로를 거쳐 영상 데이터가 출력될 때 디인터레이서(202-2)를 거치는 경우와 그렇지 않은 경우에 있어서 참조하게 되는 신호와 소요되는 클럭수가 서로 다르다. 예컨대, 영상 데이터가 디인터레이서(202-2)를 거치는 경우에는 디인터레이서(202-2)로부터 한 픽셀(Pixel)의 데이터를 전송하라는 신호(y_rd_clk, c_rd_clk)를 받아 이 신호에 맞추어 영상 데이터를 한 픽셀씩 라인 메모리(303,403)로부터 처리한 후 디인터레이서(202-2)로 전송한다. 반면에 영상 데이터가 수평 포맷 컨버터(Horizontal Format Converter ; HFC)(202-3)로 직접 가게 되는 경우에는 HFC(202-3)로부터 하나의 픽셀을 전송하라는 신호(y_rd_idle, c_rd_idle)를 받아 이에 맞추어 데이터를 HFC(202-3)에 전송한다.

이때, 각각의 경로들은 입력 대 출력의 대기시간(Latency)이 다르다. 즉, Y 신호가 수직 데시메이션 필터(305) 또는, 수직 보간부(306)를 거치는데 소요되는 클록 수와 디인터레이스 패스(307)를 거치는데 소요되는 클록수가 서로 제각기 다르다. 마찬가지로 C 신호의 경우에도 소요되는 클록수가 서로 다르다.

따라서, 디지털 TV에서 이중 화면 기능을 구현하려면, 아날로그 TV의 경우와 같이 메인과 서브 영상을 각각 따로 처리하여 다중화하는 구조를 취하여야 한다. 즉, 도 4와 같이 동일한 블록 구조를 가지고 있는, 메인 영상을 처리하는 메인 영상 처리기와 서브 영상을 처리하는 서브 영상 처리기가 각각 필요함을 의미한다. 따라서, 하드웨어의 크기가 커지고 이로 인해 가격이 상승하며 하드웨어의 낭비를 초래하는 문제가 발생하게 된다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 메인 화면과 서브 화면을 같은 패스를 이용하여 처리함으로써, 하드웨어의 낭비를 줄이는 이중 화면 표시 장치를 제공함에 있다.

도 1a는 일반적인 이중 화면의 개념을 나타낸 도면

도 1b는 일반적인 아날로그 TV에서 이중 화면 표시를 위한 구성 블록도

도 2는 일반적인 디지털 TV에서 메인 화면 처리를 위한 구성 블록도

도 3은 도 2의 수직 포맷 컨버터의 상세 블록도

도 4는 일반적인 디지털 TV에서 이중 화면 표시를 위한 구성 블록도

도 5의 (a),(b)는 본 발명에 따른 이중 화면 표시를 위해 수평 동기의 액티브 구간에서 메인 영상과 서브 영상을 동시에 처리하는 예를 보인 파형도

도 6은 본 발명에 따른 이중 화면 표시 장치에서 메인 영상과 서브 영상의 디스플레이 화면을 조정하는 예를 보인 도면

도 7은 본 발명에 따른 이중 화면 표시 장치의 구성 블록도

도 8의 (a) 내지 (f)는 본 발명에 따른 이중 화면 표시를 위해 수평 동기 구간에서의 데이터 처리 상태를 나타낸 동작 파형도

도 9의 (a) 내지 (f)는 본 발명에 따른 이중 화면 표시에 적용되는 포맷들을 설명하기 위한 동작 파형도

도면의 주요부분에 대한 부호의 설명

200 : 프레임 메모리 202 : 포맷 변환부

202-1 : 수직 포맷 컨버터 202-2 : 디인터레이서

202-3 : 수평 포맷 컨버터

상기와 같은 목적을 달성하기 위한 본 발명에 따른 이중 화면 표시 장치는, 저장 영역 중 반은 메인 영상을, 나머지 반은 서브 영상을 저장하는 라인 메모리와, 상기 라인 메모리로부터 출력되는 데이터의 포맷을 수직 방향으로 변환하는 수직 포맷 컨버터와, 상기 수직 포맷 컨버터에서 바이패스되는 데이터를 순차 주사로 변환하는 디인터레이서와, 상기 수직 포맷 컨버터에서 출력되는 데이터의 포맷을 수평 방향으로 변환하는 수평 포맷 컨버터로 구성되어, 수평 동기의 액티브 구간에서 상기 라인 메모리에 저장된 메인 영상과 서브 영상을 처리하며, 상기 수직 포맷 컨버터 내의 다수개의 경로에 대한 클럭 소요수를 일치시키는 것을 특징으로 한다.

상기 수직 포맷 컨버터는 상기 라인 메모리로부터 출력되는 영상의 화소수를 줄이는 수직 데시메이션 필터와, 상기 라인 메모리로부터 출력되는 영상의 화소수를 늘리는 수직 보간부와, 상기 라인 메모리로부터 출력되는 영상을 디인터레이서로 바이패스하는 디인터레이스 패스로 구성되며, 상기 각 패스에서의 클럭 소요수를 일치시키는 것을 특징으로 한다.

상기 수직 포맷 컨버터는 메인과 서브 영상의 처리에 따라 수평 동기의 액티브 영역 중간에서 메인과 서브 영상의 처리 방식을 변경시키는 것을 특징으로 한다.

상기 수직 포맷 컨버터는 상기 수평 동기의 액티브 영역을 제 1 내지 제 3 구간으로 나눈 후, 상기 제 1 구간에서는 각 경로에 대한 데이터 흐름과 처리 모두 메인 영상에 대하여 수행하고, 제 2 구간에서는 데이터의 흐름은 메인 영상에 대한 제어 신호로 제어하고, 데이터의 처리는 메인 영상 데이터는 메인 영상에 대하여 서브 영상 데이터는 서브 영상에 대하여 각각 수행하며, 제 3 구간에서는 데이터의 흐름과 처리를 모두 서브 영상에 대하여 수행하는 것을 특징으로 한다.

본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명한다.본 발명은 도 2의 디인터레이서와 수평 포맷 컨버터의 내부 구성은 그대로 유지하면서 수직 포맷 컨버터의 내부만을 수정하여 이중 화면 기능을 구현하는데 있다. 이때, 이중 화면의 메인 화면과 서브 화면을 모두 같은 패스를 이용하여 처리하므로 상기 디인터레이서와 수평 포맷 컨버터는 각각 하나씩만 있으면 된다.도 7을 보면, 본 발명에 따른 이중 화면 표시 장치는 제어부(700), 프레임 메모리(701), Y 버퍼(702), C 버퍼(703), 라인 메모리(704), 휘도 신호 처리부(705), 색 신호 처리부(706), 및 신호 발생부(707)를 포함하여 구성된다. 여기서, 상기 Y 버퍼(702), C 버퍼(703), 라인 메모리(704), 휘도 신호 처리부(705), 색 신호 처리부(706), 및 신호 발생부(707)는 본 발명의 수직 포맷 컨버터에 해당되며, 휘도 신호(Y)와 색신호(C)가 서로 독립적으로 처리된다.

그리고, 본 발명에서 메인 영상과 서브 영상은 각각 다양한 ATV 포맷과 NTSC, VGA가 모두 될 수 있으며 ATV의 여러 가지 포맷들과 NTSC, VGA는 각각 처리하는 방식이 서로 다르다. 그러므로, 수직 포맷 컨버터 중 수직 데시메이션 필터는 메인과 서브 영상을 이중 화면의 입력에 따라 다르게 처리할 수 있어야 한다. 그리고, 수직 데시메이션 필터를 거친 데이터는 중간에 라인 메모리나 다른 저장 장치를 거치지 않고 바로 디스플레이되는 구조이므로 수직 데시메이션 필터는 메인과 서브 영상의 처리에 따라 디스플레이의 수평 동기(이하, HSYNC)의 액티브 영역 중간에서 도 5와 같이 처리 방식을 변경시킬 수 있어야 한다.

이때, 이중 화면의 메인 화면과 서브 화면을 모두 같은 패스를 이용하여 처리하기 위해서는 도 7과 같이 각각의 경로에 대한 클록 소요수를 똑같이 맞추어야 한다. 여기서, 클럭 소요수는 가장 큰 클럭 소요수를 갖는 패스의 클럭 소요수에 맞춘다. 이때 Y 신호와 C 신호는 서로 독립적으로 동작되므로 Y와 C 신호 서로 간의 클록 수를 일치시킬 필요는 없다. 즉, Y 신호는 Y 신호 경로 간에, C 신호는 C 신호 경로 간에만 클록 수를 서로 일치시키면 된다. 그리고, 이러한 클록 수 일치는 제어부(700)에서 수행한다.그리고, 상기 제어부(700)의 제어에 의해 프레임 메모리(701)로부터 리드되는 입력 영상 중 휘도 신호(Y)는 입력 Y 버퍼(702)를 통해 라인 메모리(704)에 매핑되고, 색 신호(C)는 입력 C 버퍼(703)를 통해 라인 메모리(704)에 매핑된다. 즉, 상기 제어부(700)는 입력 영상의 종류나 다양한 출력 모드에 따라 상기 입력 Y,C 버퍼(702,703)에서 라인 메모리(704)상으로의 데이터 매핑을 제어한다.

또한, 한 화면에 두 개의 영상 데이터를 디스플레이 하므로 라인 메모리(704)의 반은 메인 영상의 데이터를 저장하고 나머지 반은 서브 영상의 데이터를 저장한다.

그리고, 각각의 데이터 경로를 거치며 영상 데이터가 처리될 때 수평동기(HSYNC)의 왼쪽(메인 영상)과 오른쪽(서브 영상)을 서로 다르게 처리한다. 즉, 메인 영상은 수직 데시메이션 필터 또는 수직 보간부를 거치고 서브 영상은 디인터레이스 패스를 거쳐야만 한다면 수평 동기(HSYNC)의 액티브 영역의 중간에서 영상 데이터의 전송 경로를 수직 데시메이션 필터에서 디인터레이스 패스로 변경시킨다.

또한, 메인과 서브 영상이 같은 경로를 거치게 될 때에도 서로 처리하는 방식이 다르다면 이 또한 수평 동기(HSYNC)의 중간에서 변경시켜 주어야 한다. 예를 들어 메인과 서브 영상 모두 수직 데시메이션 필터를 거칠 때 메인과 서브 영상에 따라 데시메이션의 동작이 다르므로 수평 동기(HSYNC)의 중간에서 수직 데시메이션 필터의 동작을 바꾸어준다.

한편, 이렇게 메인과 서브 영상에 대한 경로나 처리 방식을 변경시킬 때 정확히 메인과 서브 영상을 구별하여 처리하여 주지않으면 이중 화면의 메인과 서브 영상이 바뀌는 부분에서 화질이 열화될 수 있다.

도 8을 이를 처리하기 위한 타이밍도를 도시하고 있다.

즉, 상기 제어부(700)는 도 8의 (b)와 같은 수평 동기 구간에 도 8의 (a)와 같이 영상의 처리 구간을 3개로 나눈 후 각각의 구간에서 영상의 처리를 달리한다. 이를 위해, 상기 제어부(700)는 메인 영상과 서브 영상을 구분하여 각 처리 구간을 구별해주는 First_sub_image_pixel_in(FSIPI)와 First_sub_image_pixel_out(FSIPO)의 신호를 도 8의 (c),(d)와 같이 생성한다.

상기 FSIPI 신호는 도 8의 (c)와 같이 라인 메모리(704)로부터 화면 왼쪽의 메인 영상 데이터가 모두 로드되고 오른쪽 서브 영상의 첫 번째 픽셀이 로드되면 '하이(high)'로 세트되고 수평 동기(HSYNC)가 디액티브(Deactive)되면 '로우(low)'로 된다.

이때, 메인과 서브 영상은 라인 메모리(704)에 정확히 1/2씩 저장되어 있으므로 서브 영상의 첫 번째 픽셀이 로드되는 시점은 라인 메모리(704)의 리드 어드레스(Read address)를 참조하면 된다. 그러므로 메인과 서브영상을 구별하기 위한 추가의 픽셀 카운터를 만들 필요가 없다.

또한, FSIPO는 서브 영상 데이터의 첫 번째 픽셀이 출력 버퍼에 로드되면 '하이'로 세트되고 수평 동기(HSYNC)가 디액티브되면 '로우'로 된다. 이 신호 또한 라인 메모리(704)의 리드 어드레스를 참조하여 만든다.

도 8에서 (1)의 구간은 FSIPI, FSIPO 신호 모두 '로우'로서, 이때는 도 8의 (f)와 같이 메인 영상 데이터의 처리를 수행한다. 즉, 각 경로에 대한 데이터 흐름과 처리 모두 메인 영상에 대하여 진행된다.

그리고, (2) 구간은 메인 영상에서 서브 영상으로 데이터의 처리가 변경되는 구간이다. 이때, 데이터가 처리되는 각각의 경로에 대한 소요 클록 수를 서로 일치 시켰으므로 (2) 구간의 폭은 어떤 데이터가 입력되어 버퍼를 통해 출력되는데 소요되는 클록수와 같고, 따라서 메인 영상의 마지막 데이터가 출력되고 곧바로 서브 영상의 첫 번째 데이터가 출력될 수 있다.

이 (2) 구간은 메인 영상 데이터가 출력되고 서브 영상의 데이터가 입력으로 들어오는 상태로서, 데이터 처리 경로 상에 메인 영상 데이터와 서브 영상 데이터가 도 8의 (f)와 같이 공존하게 된다. 즉 메인 영상 데이터와 서브 영상 데이터가 서로 한 클록의 차이로 인접해 있는 구간이다. 그러므로, 상기 (2) 구간에서는 데이터의 흐름은 도 8의 (e)와 같이 상기 신호 발생부(707)에서 생성되는 메인 영상에 대한 제어 신호(y_rd_clk, y_rd_idle,...)로 제어되며 데이터의 처리는 도 8의 (f)와 같이 메인 영상 데이터는 메인 영상에 대하여 서브 영상 데이터는 서브 영상에 대하여 각각 따로 수행하여야 한다.

예를 들어 메인 영상은 디인터레이스 패스를 거쳐야 하고 서브 영상은 수직 데시메이션 필터를 거처야 한다면, (2)의 구간에서 라인 메모리(704)로부터 서브 영상의 데이터를 읽어 수직 데시메이션을 취하는 데이터의 흐름은 y_rd_clk과 c_rd_clk에 의해 진행하고 이때 수직 데시메이션 패스의 동작은 서브 영상에 맞추어 수행시킨다. 또한, 메인과 서브 영상 모두 수직 데시메이션의 어느 한 패스를 거치게 된다면 구간에 관계 없이 데이터의 진행은 y_rd_idle에 의해서 진행된다. 그리고, (1)구간은 메인 영상에 맞추어 수직 데시메이션 패스의 동작을 수행하고, (2) 구간에서는 메인 영상은 메인 영상에 맞추어, 서브 영상은 서브 영상에 맞추어 수직 데시메이션 패스의 동작을 수행한다. 또한 (3) 구간에서는 데이터의 흐름과 처리를 모두 서브 영상에 대하여 수행한다.

한편, 메인과 서브 영상을 이중 화면의 입력에 따라 다르게 처리하기 위하여 이중 화면의 메인과 서브 영상의 조합을 특정한 방식으로 고정시킨다. 이는 디인터레이서와 수평 포맷 컨버터의 데이터 처리에 소요되는 클록 수가 서로 다르기 때문이다. 즉, 디인터레이서의 처리 클록 수가 더 크기 때문에 디인터레이서는 HFC보다 미리 영상 데이터를 요구한다. 따라서, 디인터레이서를 거쳐야 하는 영상은 도 9와같이 항상 메인 영상이어야 한다.

만약 HFC가 메인 영상을 처리하고 디인터레이서가 서브를 처리하게 된다면 HFC가 메인을 처리하고 있는 도중에 디인터레이서가 서브 데이터의 전송을 요구하는 일이 발생하기 때문이다.

즉, 이중 화면의 메인과 서브 영상의 처리 순서는 HFC -＞HFC, 디인터레이스 -＞ HFC, 디인터레이스 -＞ 디인터레이스의 경우만 가능하게 된다.

그러므로, 메인 영상과 서브 영상의 조합은 하기의 표1에서와 같이 NTSC:ATV, NTSC:VGA, ATV:VGA의 조합으로만 정의한다. 이렇게 함으로써 이중 화면의 메인과 서브 영상이 바뀌는 부분에서 단 한 픽셀의 오류도 발생하지 않고 정확히 디스플레이할 수 있다.

메인	서브	출력포맷	데이터 패스
NTSC	ATV(P)	P	디인터레이스 -> HFC
NTSC	ATV(I)	P	디인터레이스 -> 디인터레이스
NTSC	VGA	P	디인터레이스 -> HFC
ATV(P)	VGA	P	HFC -> HFC
ATV(I)	VGA	P	디인터레이서 -> HFC
NTSC	ATV(P)	I	HFC -> HFC
NTSC	ATV(I)	I	HFC -> HFC
NTSC	VGA	I	HFC -> HFC
ATV(P)	VGA	I	HFC -> HFC
ATV(I)	VGA	I	HFC -> HFC

한편, 이중 화면에서 한 화면에 2개의 영상을 디스플레이하면 영상의 찌그러짐이 발생할 수도 있는데, 본 발명은 이러한 영상의 찌그러짐을 최소화시키기 위해 메인이나 서브의 전 화면을 모두 디스플레이하는 것이 아니라 영상의 좌우를 적당히 잘라 디스플레할 수도 있다. 이를 위해, 수직 포맷 컨버터가 메인과 서브 영상을 프레임 메모리(700)로부터 읽어올 때 디스플레이될 부분의 영상 데이타를 선택적으로 가져올 수 있도록 하면 된다. 즉, 상기 수직 포맷 컨버터의 Y,C 버퍼(702,703)는 제어부(700)로부터 영상의 디스플레이되는 영역의 위치를 입력으로 받고, 이에 맞추어 영상을 프레임 메모리(700)로부터 읽어 들어 라인 메모리(704)에 매핑하면 된다. 이렇게 함으로써, 임의의 위치에 대한 영상 디스플레이가 가능하게 된다. 여기서, 디스플레이될 영상의 선택은 리모콘등을 통해 사용자가 할 수도 있고, 시스템 내에서 자동적으로 할 수도 있으며, 이러한 선택 신호는 제어부(700)로 제공된다.이때, 메인이나 서브 영상을 좌우로 시프트시킬 수 있는 기능을 추가하면 도 6과 같이 전체 영상을 검색할 수도 있다. 여기서, 메인이나 서브 영상을 좌우로 시프트시키는 기술은 통상의 기술 예컨대, 컴퓨터 모니터 등에 적용된 좌우 화면 시프트 기술등을 응용하면 구현할 수 있다.

이상에서와 같이 본 발명에 따른 이중 화면 표시 장치에 의하면, 디지털 TV에서 이중 화면의 기능을 구현하기 위한 하드웨어가 단일 영상을 처리하는 하드웨어를 그대로 유지함으로써, 하드웨어 자원의 낭비를 줄일 수 있는 효과가 있다. 또한, 메인과 서브 영상에 대해 임의 위치의 부분 영상만을 디스플레이할 수 있도록 함으로써, 이중 화면의 메인과 서브 영상의 찌그러짐을 최소화한다.

Claims

한 화면에 메인 영상과 서브 영상을 동시에 출력하는 이중 화면 표시 장치에 있어서,

저장 영역 중 반은 메인 영상을, 나머지 반은 서브 영상을 저장하는 라인 메모리와,

상기 라인 메모리로부터 출력되는 데이터의 포맷을 수직 방향으로 변환하는 수직 포맷 컨버터와,

상기 수직 포맷 컨버터에서 바이패스되는 데이터를 순차 주사로 변환하는 디인터레이서와,

상기 수직 포맷 컨버터에서 출력되는 데이터의 포맷을 수평 방향으로 변환하는 수평 포맷 컨버터로 구성되어,

수평 동기의 액티브 구간에서 상기 라인 메모리에 저장된 메인 영상과 서브 영상을모두처리하며, 상기 수직 포맷 컨버터 내의 다수개의 경로에 대한 클럭 소요수를 일치시키는 것을 특징으로 하는 디지털 티브이의 이중 화면 표시 장치.
제 1 항에 있어서, 상기 수직 포맷 컨버터는

상기 라인 메모리로부터 출력되는 영상의 화소수를 줄이는 수직 데시메이션 필터와,

상기 라인 메모리로부터 출력되는 영상의 화소수를 늘리는 수직 보간부와,

상기 라인 메모리로부터 출력되는 영상을 디인터레이서로 바이패스하는 디인터레이스 패스로 구성되며, 상기 각 패스에서의 클럭 소요수를 일치시키는 것을 특징으로 하는 디지털 티브이의 이중 화면 표시 장치.
제 2 항에 있어서, 상기 클럭 소요수는

휘도 신호와 색 신호에 대해 독립적인 것을 특징으로 하는 디지털 티브이의 이중 화면 표시 장치.
제 2 항에 있어서, 상기 수직 포맷 컨버터는

메인과 서브 영상의 처리에 따라 수평 동기의 액티브 영역 중간에서 메인과 서브 영상의 처리 방식을 변경시키는 것을 특징으로 하는 디지털 티브이의 이중 화면 표시 장치.
제 4 항에 있어서, 상기 수직 포맷 컨버터는

상기 수평 동기의 액티브 영역을 제 1 내지 제 3 구간으로 나눈 후 각각의 구간에서 영상의 처리를 달리하는 것을 특징으로 하는 디지털 티브이의 이중 화면 표시 장치.
제 5 항에 있어서, 상기 제 1 구간은

각 경로에 대한 데이터 흐름과 처리 모두 메인 영상에 대하여 수행하는 것을특징으로 하는 디지털 티브이의 이중 화면 표시 장치.
제 5 항에 있어서, 상기 제 2 구간은

데이터의 흐름은 메인 영상에 대한 제어 신호로 제어하고, 데이터의 처리는 메인 영상 데이터는 메인 영상에 대하여 서브 영상 데이터는 서브 영상에 대하여 각각 수행하는 것을 특징으로 하는 디지털 티브이의 이중 화면 표시 장치.
제 5 항에 있어서, 상기 제 3 구간은

데이터의 흐름과 처리를 모두 서브 영상에 대하여 수행하는 것을 특징으로 하는 디지털 티브이의 이중 화면 표시 장치.