JP4292853B2 - デジタル放送受信装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、インターレース信号をプログレッシブ信号へ変換するインターレース・プログレッシブ変換（以下ＩＰ変換）の機能を搭載したデジタル放送受信装置に関するものである。
【０００２】
【従来の技術】
近年、テレビジョン放送の放送方式に関して、アナログ方式からデジタル方式へと転換が進められており、日本では２０００年１２月からＢＳデジタル放送の本放送が開始され、２００２年の春頃からＣＳ１１０度デジタル放送サービスが開始されている。デジタル方式におけるテレビジョン放送の特徴として、高解像度の映像フォーマットによる放送が中心になる事と、データ放送が開始されることが挙げられる。データ放送に関しては、ＢＳデジタル放送では複数の映像プレーンに分けて送られる事が規格で決まっており、動画プレーン、静止画プレーン、文字図形プレーン、字幕プレーンの４プレーンに分けて放送される。従来のＢＳデジタル受信機の構成は、例えば特許文献１に記載されたものが知られており、図１７を用いて、その構成と動作について説明する。
【０００３】
図１７に示すデジタル放送受信装置は、チューナー部２、ＡＶデコーダ部３、拡大縮小部５、ＯＳＤ生成部６、映像合成部７から構成される。チューナー部２は、アンテナ１で受信された電波から特定の搬送波を選局し、さらに復調等を行い，トランスポートストリームを出力する。
【０００４】
ＡＶデコーダ部３は、チューナー部２で復元されたトランスポートストリームに対して、デコード処理等を行い、デジタル音声信号ＶＤ１とデジタル映像信号ＡＤを出力する。
【０００５】
拡大縮小部５は、ＩＰ変換部の出力映像信号ＶＤ１を入力し、データ放送規格により定義された所定の大きさの映像に拡大または縮小し、映像信号ＶＤ３を出力する。
【０００６】
ＯＳＤ生成部６は、データ放送により定められた、文字、図形データ等のＯＳＤと、重ね合わせ係数αを出力する。
【０００７】
映像合成部７は、拡大縮小部後の映像信号と、ＯＳＤ生成部６で生成されたＯＳＤとをαブレンド（半透明重ね合わせ）して映像信号ＶＤ４を出力する。
【０００８】
【特許文献１】
特開２００２−２０４４０６号公報
【０００９】
【発明が解決しようとする課題】
映像を表示するディスプレイがプログレッシブ信号に対応している場合には、ＩＰ変換を行い、インターレース信号をプログレッシブ信号に変換してから、映像信号の処理、および表示を行うことにより、映像の画質を改善することができる。しかし、従来のデジタル放送受信装置において、映像を表示するディスプレイが、インターレース信号、例えば４８０ｉにしか対応していない場合には、４８０ｉの映像信号が入力されると、そのまま４８０ｉの映像信号に対して拡大、縮小等の映像信号処理が行われていた。このため処理の過程で発生する折り返し成分が、映像のフリッカとして現れ、画質が低下を招いていた。
【００１０】
また映像とＯＳＤとの合成画像をインターレース信号で表示する場合でも、輪郭の際立ったＯＳＤの表示を行う場合にフリッカが発生し、画質の低下が生じた。本発明は上記従来の問題点を解決するもので、デジタル放送受信装置に入力される映像信号がインターレース信号の場合に、画質の劣化を抑えることを目的としたものである。
【００１１】
【課題を解決するための手段および発明の効果】
第１の発明は、デジタル放送の受信装置であって、入力される映像信号がインターレース信号であり、かつ入力される映像信号と出力される映像信号が同じ映像フォーマットである場合に、
入力される映像信号に対してＩＰ変換をおこなうＩＰ変換部と、ＩＰ変換部の出力する映像信号に対して拡大または縮小を行う拡大縮小部と、ＯＳＤを生成するＯＳＤ生成部と、拡大縮小部の出力とＯＳＤ生成部の出力とを合成する映像合成部と、映像合成部が出力した映像信号に対してプログレッシブ信号からインターレース信号への変換をおこなうフォーマット変換部と、ＩＰ変換部と拡大縮小部とＯＳＤ生成部と映像合成部とフォーマット変換部を制御するシステム制御部とを備える。
【００１２】
第１の発明によれば、入力と出力が同じ映像フォーマットであり、かつインターレース信号である場合に、入力されたインターレース信号をＩＰ変換して生成されたプログレッシブ信号に対して拡大、縮小処理が行われる。これにより、インターレース信号に対して拡大、縮小処理を行う場合に生じる映像信号のフリッカを軽減することができる。
【００１３】
第２の発明は、第１の発明において、フォーマット変換部は、プログレッシブ信号からインターレース信号への変換の中でフィルタ処理を行うことを特徴とする。
【００１４】
第２の発明によれば、出力画像の垂直方向の空間周波数の高域成分を除去する。これによりＯＳＤをインターレースで表示する際に発生するフリッカを軽減することができる。
【００１５】
第３の発明は、第１の発明において、フォーマット変換部は、映像とＯＳＤとの合成で用いる重ね合わせ係数に応じて、プログレッシブ信号からインターレース信号への変換の方法をフィルタ処理で行うか、または間引き処理を行うか切り替える事を特徴とする。
【００１６】
第３の発明によれば、
ＯＳＤの重ね合わせ係数が、任意のしきい値よりも小さい場合、フォーマット変換の方法として間引き処理を用いることにより、入力されたインターレース信号をそのまま出力することができる。またＯＳＤが透明でない場合は、フォーマット変換部はＯＳＤに対してフィルタ処理を行うことにより、フリッカの軽減を行うことができる。
【００１７】
第４の発明は、第１の発明において、フォーマット変換部は、合成後のＯＳＤの表示領域の大きさに応じて、プログレッシブ信号からインターレース信号への変換方法をフィルタ処理で行うか、またはＩＰ変換部で生成した補間画素を間引くかを切り替える事を特徴とする。
【００１８】
第４の発明によれば、画面の中でＯＳＤの表示領域が小さい場合には、フォーマット変換の方法として間引き処理を用いる事により、入力のインターレース信号をそのまま出力することができる。また、ＯＳＤの表示領域が大きい場合は、フォーマット変換部はＯＳＤに対してフィルタ処理を行うことによりフリッカの軽減を行うことができる。
【００１９】
第５の発明は、第１の発明において、ＩＰ変換部は、映像とＯＳＤとの合成で用いる重ね合わせ係数αの値に応じて、インターレース・プログレッシブ変換を行うか、または行わないかを切り替える事を特徴とする。
【００２０】
第５の発明によれば、ＯＳＤの重ね合わせ係数が、任意のしきい値よりも小さい場合、ＩＰ変換部ではＩＰ変換を行わずに、インターレース信号をそのまま出力することができる。また、ＯＳＤの重ね合わせ係数が、任意のしきい値よりも大きい場合は、ＩＰ変換部でＩＰ変換部を行い、フォーマット変換部でフィルタ処理を用いて、プログレッシブ信号からインターレース信号へ変換する。これにより、ＯＳＤのフリッカを軽減することができる。
【００２１】
第６の発明は、第１の発明において、ＩＰ変換部は、画面の中のＯＳＤの表示領域に応じて、インターレース・プログレッシブ変換を行うか、または行わないかを切り替える事を特徴とする。
【００２２】
第６の発明によれば、ＯＳＤの領域が一定の大きさよりも小さい場合、ＩＰ変換部ではＩＰ変換を行わずに、インターレース信号をそのまま出力することができる。またＯＳＤの領域が一定の大きさよりも大きい場合は、ＩＰ変換を行い、フォーマット変換部でフィルタ処理を用いて、プログレッシブ信号からインターレース信号へ変換する。これにより、ＯＳＤのフリッカを軽減することができる。
【００２３】
第７の発明は、第１の発明において、ＩＰ変換部は、拡大縮小部の出力をリピート処理する事によりインターレース信号からプログレッシブ信号への変換を行い、かつフォーマット変換部は、２タップのフィルタを用いてフォーマット変換を行うことにより、ＩＰ変換が行われる前のインターレース映像信号を復元する事を特徴とする。
【００２４】
第７の発明によれば、リピート処理によるＩＰ変換と、２タップのフィルタによるフォーマット変換とを組み合わせる事で、映像信号は元のインターレース信号を復元することができる。これにより、映像信号の帯域を落とすことなく、ＯＳＤのフリッカを軽減できる。
【００２５】
【発明の実施の形態】
（実施の形態１）
図１は、本発明の実施の形態１におけるデジタル放送受信装置を示すブロック図である。本実施の形態に示すデジタル放送受信装置は、デコードされた映像信号を入力し、出力画像を得るまでの映像信号処理を行う。
【００２６】
図１のデジタル放送受信装置は、ＩＰ変換部３、拡大縮小部４、ＯＳＤ生成部５、映像合成部６，フォーマット変換部７、システム制御部８を備える。
【００２７】
ＩＰ変換部３は、入力された映像信号がインターレース信号であった場合に、この映像信号をプログレッシブ信号へと変換する。
【００２８】
拡大縮小部４は、入力された映像信号に対して、水平または垂直方向の拡大、縮小をおこなう。
【００２９】
ＯＳＤ生成部５は、データ放送の規定により定められた解像度の画像を生成する。
【００３０】
映像合成部６は、入力された映像信号とＯＳＤとを、重ね合わせ係数αを用いて合成する。
【００３１】
フォーマット変換部７は、入力された映像信号に対して、出力側に接続した表示装置の仕様に合わせて映像フォーマットの変換を行う。
【００３２】
システム制御部８はデジタル放送受信装置全体を制御するＣＰＵである。例えば、拡大縮小部に対する拡大縮小倍率の送信や、映像合成部に対するＯＳＤの大きさ／表示位置情報を 拡大縮小部や映像合成部へ送信する。
【００３３】
以上のように構成されたデジタル放送受信装置について、図２に示した動作例を用いて説明する。図２は、図１の中から本発明に関係する、ＩＰ変換部からフォーマット変換部までを抜き出したものである。カッコの中の数字は映像フォーマットを示す。図２は入力映像信号と出力映像信号の映像フォーマットが共に４８０ｉの場合を示したものである。
【００３４】
入力された４８０ｉの映像信号は、ＩＰ変換部でインターレース信号からプログレッシブ信号へ変換されて、４８０ｐの映像信号として出力される。
【００３５】
拡大縮小部４は、この４８０ｐの映像に対して水平、垂直方向に拡大、または縮小を行う。
【００３６】
ＯＳＤ生成部５は、ＯＳＤと重ね合わせ係数αを生成する。
【００３７】
映像合成部６は、拡大、縮小処理の施された４８０ｐの映像と、ＯＳＤとを重ね合わせ係数αを用いて合成する。
【００３８】
フォーマット変換部７は、画像と合成された映像信号に対して、プログレッシブ信号からインターレース信号への変換を行う。図３はフォーマット変換の一例として間引き処理を行った場合を示したものである。図３の中で縦軸は垂直方向の画素を意味し、例えばＤ１，Ｄ２は、１ライン目、２ライン目の画素を表す。図３において、プログレッシブ信号は２画素に１画素が間引かれて、インターレース信号へ変換される。この場合、プログレッシブ信号からインターレース信号のトップフィールドとボトムフィールドへの変換が交互に行われる事によりフォーマット変換は実現する。
【００３９】
以上に示すように、本実施の形態によれば、入力と出力が共に同じ映像フォーマットのインターレース信号で、かつ拡大縮小部で拡大または縮小倍処理が行われる場合（１倍処理以外）に、拡大縮小処理がプログレッシブの信号に対して行われる。以下に、このときの画質の改善効果について説明する。
【００４０】
インターレース走査された走査線は、時間−垂直面での標本化とみなすことができる。映像信号の拡大、縮小処理は、水平方向の画素数の変換や、垂直方向の画素数の変換であり、１次元の標本化周波数変換と考えられる。このとき問題になることはインタレース信号の折り返し成分の影響である。図４に映像信号の１次元スペクトルを示す。図４の中で、ｆｌはライン周波数、ｆｉはフィールド周波数、ｆｒはフレーム周波数である。図４はテレビ信号が、ライン周波数ｆｌの整数倍、ｍｆｌを持つ事を意味している。インターレース信号の場合、ｍｆｌの上側帯波と、（ｍ＋１）ｆｌの下側帯波は互いにインターリーブの関係で存在し、フレーム周波数ｆｒごとの輝線スペクトルを構成する。プログレッシブ信号の場合、ｍｆｌの側帯波は −ｆｌ／２ 〜 ＋ｆｌ／２ の帯域に収まり、上下側帯波が重なることはなくフレーム周波数ｆｒごとのスペクトル構造となる。標本化周波数の変換を行っても信号の内容が変わらないためには、元の信号に折り返し成分が含まれてはいけない。ところがインターレース信号は、折り返し成分を含んでいる。このような折り返し成分が起こった場合、元信号を完全に再現する事は不可能である。このため、折り返しの起こらない拡大、縮小処理を行う場合は、あらかじめインターレース信号からプログレッシブ信号への変換を行っておく必要がある。この変換は時間軸方向の処理なので、動き適応型のＩＰ変換を行う必要がある。
【００４１】
４８０ｐから４８０ｉへの変換の場合も、拡大、縮小の場合と同様に標本化周波数の変換と考える事が出来る。プログレッシブ信号からインターレース信号への変換の場合は、時間軸と垂直方向の２次元の標本化周波数変換と考えられる。毎秒６０フレーム、５２５ラインのプログレッシブ走査された走査線の時間−垂直スペクトルを図５（ａ）に示す。また毎秒６０フィールド、５２５ラインのインターレース走査した走査線の時間−垂直スペクトルを図５（ｂ）に示す。図５の中で、ナイキスト周波数を破線で示す。この破線で囲まれた範囲は、標本化変換により折り返しの起こらない、最大ベースバンド帯域を意味する。実際のインターレース信号は、図に示した破線の外側まで広がっており、垂直、時間方向に折り返しが起こっている。
【００４２】
前述したように、周波数変換をしても信号の内容が変わらないためには、元の信号に折り返し成分が含まれてはいけない。プログレッシブの信号は、折り返し成分を含んでいないため、４８０ｐから４８０ｉへの変換の際の折り返し成分による画質の劣化は、問題にならない。
【００４３】
以上により、入力と出力の映像信号の解像度が同じ場合に、映像の拡大、縮小がプログレッシブ信号に対して行われることにより、インターレース信号に対して拡大、縮小を行う場合と比較して、拡大、縮小時の信号の折り返し成分が低減される。これにより映像の拡大、縮小処理によって起こる映像信号のフリッカを低減する事が出来る。
【００４４】
（実施の形態２）
実施の形態２におけるデジタル放送受信装置は、実施の形態１と同じ構成を備え、フォーマット変換部以外は実施の形態１と同様に動作する。ただし本実施の形態では、拡大縮小部における拡大縮小倍率は関係しない。実施の形態２については、フォーマット変換部７のみについて説明し、他の構成要素については説明を省略する。
【００４５】
本実施の形態におけるフォーマット変換部７は、プログレッシブ信号からインターレ−ス信号への変換の際にフィルタ処理を行う。これについて図６を用いて説明する。図６は、４８０ｐから４８０ｉへのフォーマット変換を、３タップのフィルタを用いて行った場合の例を示したものである。図６の（ａ）は、プログレッシブ信号からインターレース信号のＴｏｐフィールドへの変換を、（ｂ）はプログレッシブ信号からインターレース信号のＢｏｔｔｏｍフィールドへの変換の様子を示したものである。プログレッシブ信号から、インターレース信号のＴｏｐフィールドとＢｏｔｔｏｍフィールドへの変換を交互に行うことによりフォーマット変換を実現する。
【００４６】
インターレース画面を表示する時に発生するフリッカは、画面の明暗の繰り返しによって起こるもので、画面の特定の位置の輝度が著しく変化する時に顕著に起こる。映像信号は一般に隣接する走査線との相関関係があるため、隣接する走査線の輝点の輝度が相互に補間し合い、フリッカの発生はそれほど目立たない。しかし、水平方向の細い線で構成され、その線の境界では輝度が大きく違う、例えば文字のような画像では、上下に輝点がないためフリッカが発生しやすい。このような文字情報はＯＳＤに多く含まれる。本発明では、出力画像の垂直方向の空間周波数の高域成分を除去し、垂直方向の急激な輝度の変化を抑制することによってフリッカを軽減する。
【００４７】
（実施の形態３）
図７は、本発明の実施の形態３におけるデジタル放送受信装置を示すブロック図である。図７に示すデジタル放送受信装置は、ＯＳＤ生成部５から映像合成部６へ送信される重ね合わせ係数αが、フォーマット変換部へも送信される点が、実施の形態２と異なる。フォーマット変換部７以外の動作は実施の形態１と同様なので説明は省略する。重ね合わせ係数αを受け取ったフォーマット変換部は、この重ね合わせ係数αを用いてフォーマット変換の方法を切り替える。図８は実施の形態３における、映像信号処理の一例を示すフロー図である。
【００４８】
フォーマット変換部７は、システム制御部から重ね合わせ係数αを受け取り、このαを用いてフォーマット変換を、フィルタ処理で行うか、または間引き処理で行うかを選択する。本実施の形態は拡大縮小倍率が１倍、αのしきい値を０としたときの例を示したものであり、αの値が０の場合に間引き処理を選択し、αの値が０でない場合にフィルタ処理を選択する例を示したものである。つまり、合成後のＯＳＤが完全に透明な場合は間引き処理を行い、ＯＳＤが映像に対して半透明に合成される場合、フィルタ処理を行う。このとき間引き処理は、ＩＰ変換部で補間ライン用に生成した画素を間引くように処理を行うことにより、元の４８０ｉの映像信号を復元する。
【００４９】
以上に示すように、本実施の形態によれば、映像とＯＳＤとの重ね合わせ係数αに応じて、フォーマット変換の方法をフィルタ処理で行うか、または間引き処理で行うかを切り替えることが出来る。表示されるＯＳＤが透明の場合は、ＯＳＤのフリッカ除去を行っても意味が無く、フォーマット変換部で行うフィルタ処理により映像信号の帯域が落ちる。そこでαが０の場合は、フォーマット変換の方法として、ＩＰ変換前の元の４８０ｉの信号を取り出すように間引き処理を行い、入力信号をそのまま出力する。αが０でない場合は、フォーマット変換部はＯＳＤに対してフィルタ処理を行うことによりＯＳＤのフリッカを軽減する。
【００５０】
（実施の形態４）
図９は、本発明の実施の形態４におけるデジタル放送受信装置を示すブロック図である。
【００５１】
デジタル放送受信装置でＯＳＤを表示する場合、一般的に装置全体を制御するシステム制御部から映像合成部に対して、ＯＳＤの描画に関する情報等が送信される。本実施の形態では、システム制御部８からＯＳＤ生成部５へ送信されるＯＳＤの表示領域の情報、ＸＳＩＺＥとＹＳＩＺＥが、フォーマット変換部２へも送信される方式を採用する。フォーマット変換部２以外の動作は実施の形態１と同様なので説明は省略する。本実施の形態では、フォーマット変換部が、ＯＳＤの水平方向のサイズを示すＸＳＩＺＥと、垂直方向のサイズを示すＹＳＩＺＥの２つのパラメータを受け取り、この２つのパラメータの積から、ＯＳＤの表示面積ＳＩＺＥを計算する。これを図１０に示す。また、図１１は実施の形態５における、映像信号処理の一例を示すフロー図である。本実施の例では、拡大縮小倍率が１倍の例を示したものであり、ＯＳＤの表示面積が任意の定数Ｘより小さい場合は間引き処理を行い、ＯＳＤの表示面積が任意の定数Ｘと同じか、またはＸよりも大きい場合はフィルタ処理を選択する。このとき間引き処理は、ＩＰ変換部で補間ライン用に生成した画素を間引くように処理を行うことで、元の４８０ｉの映像信号を復元する。
【００５２】
以上に示すように、本実施の形態によれば、ＯＳＤの領域ＳＩＺＥに応じて、フォーマット変換の方法をフィルタ処理で行うか、または間引き処理で行うかを切り替えることが出来る。
【００５３】
これにより、ＯＳＤの表示領域が一定の値よりも小さい場合には、フォーマット変換として間引き処理を選択し、入力された映像信号をそのまま出力する。
【００５４】
（実施の形態５）
図１２は、本発明の実施の形態５におけるデジタル放送受信装置を示すブロック図である。図１２に示すデジタル放送受信装置は、システム制御部８から映像合成部へ送信される重ね合わせ係数αが、ＩＰ変換部の後段のセレクタへも送信される。
【００５５】
本実施の形態では、ＩＰ変換部からフォーマット変換部までの信号処理の方法として、ＩＰ変換を行いフォーマット変換部で、プログレッシブの信号をインターレース信号へ変換するＩＰ変換モードと、ＩＰ変換をおこなわずにインターレース信号で処理を行うスルーモードの２種類の動作モードを持ち、重ね合わせ係数αの値に応じて、これら２つの動作モードをセレクタにより切り替える。これについて図１３を用いて説明する。図１３は実施の形態５における、映像信号処理の一例を示すフロー図である。本実施例では、拡大縮小部における映像の拡大縮小倍率は１倍、ＩＰ変換を行うかまたは行わないかを選択する際のαのしきい値は０としたときの例を示したものである。
【００５６】
本実施の形態では、ＩＰ変換モード時のフォーマット変換としてフィルタ処理を行い、実施の形態２と同様なので説明は省略する。ＩＰ変換モードでは、入力された映像信号に対して、ＩＰ変換部３でＩＰ変換を行い、その後プログレッシブの映像信号として処理が施され、最後にフォーマット変換部７で、フィルタ処理によって、４８０ｉフォーマットの信号へフォーマット変換される。従って、ＩＰ変換モードでのフォーマット変換部の動作は実施の形態２と同じであり、ＯＳＤのフリッカーを取り除く効果がある。
【００５７】
スルーモードでは、入力された映像信号に対して、ＩＰ変換部３でＩＰ変換を行わずに、そのまま４８０ｉの映像フォーマットとして出力する。出力された４８０ｉフォーマットの映像信号は、インターレース信号のまま、拡大縮小部４で、水平、垂直方向の拡大、または縮小処理が施され、４８０ｉフォーマットの映像信号として出力される。
【００５８】
ＯＳＤ生成部５は、４８０ｉフォーマットの画像信号を出力するが、ＯＳＤは、ＢＳデジタル放送において元々７２０画素×４８０ラインの画像信号であるため、ＯＳＤ生成部から出力される画像信号は、垂直方向に間引き処理が施される。
【００５９】
映像合成部６は、拡大縮小後の映像信号とＯＳＤ画像を、インターレース信号で合成し、４８０ｉの映像を出力する。フォーマット変換部は、入力された映像信号に対して、フォーマット変換を行わずに、そのまま４８０ｉの映像信号を出力する。
【００６０】
本実施の形態では、拡大縮小倍率が１倍の例を示したものであり、上記２つの動作モードに対して、重ね合わせ係数αが０であった場合はスルーモードを、重ね合わせ係数αが０以外であった場合はＩＰ変換モードを選択する。
【００６１】
以上に示すように本発明の実施によれば、ＯＳＤが透明であった場合、ＩＰ変換部ではＩＰ変換を行わずに、インターレース信号をそのまま出力する。またＯＳＤが透明でない場合は、ＩＰ変換部でインターレース信号からプログレッシブ信号への変換を行い、フォーマット変換部でフィルタ処理を用いて、プログレッシブ信号からインターレース信号へ変換する。これによりＯＳＤが透明でない場合は、フォーマット変換でフィルタ処理を行うことになり、ＯＳＤのフリッカを軽減する。
【００６２】
（実施の形態６）
本実施の形態では、実施の形態５と同様に、ＩＰ変換を行いフォーマット変換部で、プログレッシブの信号をインターレース信号へ変換するＩＰ変換モードと、ＩＰ変換をおこなわずにインターレース信号で処理を行うスルーモードの２種類の動作モードを持つ。本実施の形態では、映像合成部で用いるＯＳＤの領域情報に応じて、これら２つの動作モードをセレクタにより切り替える。
【００６３】
図１４は、例として入力映像フォーマットと出力映像フォーマットが共に４８０ｉの場合の、信号処理の流れを示したものである。本実施の形態では、システム制御部は、ＯＳＤのＸ方向のサイズを示すＸＳＩＺＥと、Ｙ方向のサイズを示すＹＳＩＺＥの２つのパラメータを用いて、ＯＳＤの領域情報ＳＩＺＥを計算する。ＯＳＤの領域情報については、実施の形態と同様であるので、説明は省略する。
【００６４】
図１５は実施の形態６における、映像信号処理を示すフロー図である。本実施の形態は、拡大縮小倍率が１倍としたときの例を示したものであり、ＯＳＤの表示面積が任意の定数Ｘより小さい場合、間引き処理を行い、任意の定数Ｘより大きい場合フィルタ処理を選択する。
【００６５】
本発明の実施によれば、ＯＳＤの表示領域が一定の大きさよりも小さい場合、ＩＰ変換部ではＩＰ変換を行わずに、入力されたインターレース信号をそのまま出力する。またＯＳＤの表示領域が大きい場合は、ＩＰ変換部でインターレース信号からプログレッシブ信号への変換を行い、フォーマット変換部でフィルタ処理を用いて、プログレッシブ信号からインターレース信号へ変換する。これにより、フォーマット変換でフィルタ処理を行うことにより、ＯＳＤのフリッカを軽減する。
【００６６】
（実施の形態７）
図１６は本発明の実施の形態７におけるデジタル放送受信装置を示すブロック図である。図１６に示すデジタル放送受信装置の構成要素は実施の形態１と同じであり、各構成要素の動作は実施の形態１と同じであるため説明は省略する。
【００６７】
本実施の形態では、ＩＰ変換部４でリピート処理を行い、かつフォーマット変換部７で２タップフィルタ処理を行う。これについて図１６を用いて説明する。図１６は、拡大縮小部４における拡大縮小倍率として、１倍の例を示したものである。
【００６８】
図１６は、縦軸に垂直方向の画素を示したものであり、Ｄ１，Ｄ２はそれぞれ１ライン目、２ライン目の画素である。図１６の中で、ＩＰ変換、フォーマット変換の動作としてインターレース信号のトップフィールドについて示したが、ボトムフィールドに関しても動作原理は同様である。図に示すように、ＩＰ変換部でインターレース信号をプログレッシブ信号へ変換する際に、補間する画素は、元のインターレース信号を補間画素として用いる。フォーマット変換部において、プログレッシブ信号からインターレース信号へ変換する際には、１／２のフィルタ係数をもつ２タップのフィルタ処理を行い、フィルタ後の画素に対して、元のインターレース信号を復元するように間引き処理を行う。このようにＩＰ変換の処理としてはリピート処理を用い、フォーマット変換の処理としては１／２の値をもつ２タップのフィルタを用いる事で、ＩＰ変換、フォーマット変換後の画素は、入力されたインターレース信号となる。
【００６９】
本発明の実施の形態によれば、フォーマット変換部でフィルタ処理によりＯＳＤのフリッカの軽減を行い、かつ映像信号に対しては、入力されたインターレース信号を出力することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるデジタル放送受信装置の構成を示すブロック図
【図２】本発明の実施の形態１におけるデジタル放送受信装置の構成を示すブロック図
【図３】本発明の実施の形態１におけるフォーマット変換部の間引き処理を説明するための図
【図４】プログレッシブ信号とインターレース信号の１次元スペクトルを示す図
【図５】プログレッシブ信号とインターレース信号の時間−垂直面スペクトルを示す図
【図６】本発明の実施の形態２におけるフォーマット変換部のフィルタ処理を説明するための図
【図７】本発明の実施の形態３におけるデジタル放送受信装置の構成を示すブロック図
【図８】本発明の実施の形態３におけるデジタル放送受信装置の映像信号処理を示すフロー図
【図９】本発明の実施の形態４におけるデジタル放送受信装置の構成を示すブロック図
【図１０】本発明の実施の形態４におけるシステム制御部からＯＳＤ生成部へ送信されるＯＳＤ領域情報を説明する図
【図１１】本発明の実施の形態４におけるデジタル放送受信装置の映像信号処理を示すフロー図
【図１２】本発明の実施の形態５におけるデジタル放送受信装置の構成を示すブロック図
【図１３】本発明の実施の形態５におけるデジタル放送受信装置の構成を示すブロック図
【図１４】本発明の実施の形態６におけるデジタル放送受信装置の構成を示すブロック図
【図１５】本発明の実施の形態６におけるデジタル放送受信装置の映像信号処理を示すフロー図
【図１６】本発明の実施の形態７におけるＩＰ変換、フォーマット変換部の動作を説明するための図
【図１７】従来のデジタル放送受信装置の構成を示すブロック図
【符号の説明】
１ チューナー部
２ ＡＶデコーダ部
３ ＩＰ変換部
４ 拡大縮小部
５ ＯＳＤ生成部
６ 映像合成部
７ フォーマット変換部
８ システム制御部

Claims (3)

1. 入力される映像信号がインターレース信号であり、かつ入力される映像信号と出力される映像信号が同じ映像フォーマットである場合に、
   入力される映像信号について補完ライン用に画素を生成することによりインターレース信号からプログレッシブ信号へ変換するインターレース・プログレッシブ変換をおこなうＩＰ変換部と、
   前記ＩＰ変換部の出力する映像信号について拡大縮小倍率が１倍である拡大縮小部と、
   文字図形データ等のＯＳＤを生成するＯＳＤ生成部と、
   前記拡大縮小部の出力と前記ＯＳＤ生成部の出力とを前記ＯＳＤ生成部の出力の合成する割合を示す重ね合わせ係数αに基いて合成する映像合成部と，
   前記映像合成部が出力した映像信号について、映像とＯＳＤとの合成で用いる前記重ね合わせ係数αのしきい値を０としたとき重ね合わせ係数αが０でない場合は垂直方向に隣接する３個のラインの画素を所定の重み付けをして加算するフィルタ処理を２ライン毎に行い、重ね合わせ係数αが０である場合は前記ＩＰ変換部で補完ライン用に生成した前記画素を間引く間引き処理を行うことによりプログレッシブ信号からインターレース信号へ変換するフォーマット変換部と、
   前記ＩＰ変換部と前記拡大縮小部と前記ＯＳＤ生成部と前記映像合成部と前記フォーマット変換部とを制御するシステム制御部と、
   を備えるデジタル放送受信装置。
2. 入力される映像信号がインターレース信号であり、かつ入力される映像信号と出力される映像信号が同じ映像フォーマットである場合に、
   入力される映像信号について補完ライン用に画素を生成することによりインターレース信号からプログレッシブ信号へ変換するインターレース・プログレッシブ変換をおこなうＩＰ変換部と、
   前記ＩＰ変換部の出力する映像信号について拡大縮小倍率が１倍である拡大縮小部と、
   文字図形データ等のＯＳＤを生成するＯＳＤ生成部と、
   前記拡大縮小部の出力と前記ＯＳＤ生成部の出力とを合成する映像合成部と，
   前記映像合成部が出力した映像信号について、ＯＳＤの表示領域の大きさが所定の値Ｘ以上の場合は垂直方向に隣接する３個のラインの画素を所定の重み付けをして加算するフィルタ処理を２ライン毎に行い、所定の値Ｘより小さい場合は前記ＩＰ変換部で補完ライン用に生成した前記画素を間引く間引き処理を行うことによりプログレッシブ信号からインターレース信号へ変換するフォーマット変換部と、
   前記ＩＰ変換部と前記拡大縮小部と前記ＯＳＤ生成部と前記映像合成部と前記フォーマット変換部とを制御するシステム制御部と、
   を備えるデジタル放送受信装置。
3. 入力される映像信号がインターレース信号であり、かつ入力される映像信号と出力される映像信号が同じ映像フォーマットである場合に、
   入力される映像信号についてラインの画素と同一の画素を垂直方向に隣接して補間するリピート処理を行うことによりインターレース信号からプログレッシブ信号への変換を行うＩＰ変換部と、
   前記ＩＰ変換部の出力する映像信号について拡大縮小倍率が１倍である拡大縮小部と、
   文字図形データ等のＯＳＤを生成するＯＳＤ生成部と、
   前記拡大縮小部の出力と前記ＯＳＤ生成部の出力とを合成する映像合成部と，
   前記映像合成部が出力した映像信号について垂直方向に隣接する２個のラインの画素について１／２のフィルタ係数をもつ２タップのフィルタ処理を行い、前記垂直方向に隣接した画素が前記ＩＰ変換部に入力される映像信号について異なるラインに基く場合には前記フィルタ処理により得た画素についてその後間引き処理を行うことによりプログレッシブ信号からインターレース信号への変換を行うフォーマット変換部と、
   前記ＩＰ変換部と前記拡大縮小部と前記ＯＳＤ生成部と前記映像合成部と前記フォーマット変換部とを制御するシステム制御部と、
   を備えるデジタル放送受信装置。

Images