KR20020095048A - 반도체 장치용 복합 부재, 그것을 이용한 절연형 반도체장치, 또는 비절연형 반도체 장치 - Google Patents

반도체 장치용 복합 부재, 그것을 이용한 절연형 반도체장치, 또는 비절연형 반도체 장치 Download PDF

Info

Publication number
KR20020095048A
KR20020095048A KR1020020016793A KR20020016793A KR20020095048A KR 20020095048 A KR20020095048 A KR 20020095048A KR 1020020016793 A KR1020020016793 A KR 1020020016793A KR 20020016793 A KR20020016793 A KR 20020016793A KR 20020095048 A KR20020095048 A KR 20020095048A
Authority
KR
South Korea
Prior art keywords
semiconductor device
layer
composite
copper
metal
Prior art date
Application number
KR1020020016793A
Other languages
English (en)
Inventor
구리하라야스또시
곤도야스오
우에노다꾸미
모리따도시아끼
고야마겐지
스즈무라다까시
나까가와가즈히꼬
후꾸다구니히로
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
히다찌 케이블 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼, 히다찌 케이블 리미티드 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20020095048A publication Critical patent/KR20020095048A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15322—Connection portion the connection portion being formed on the die mounting surface of the substrate being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12014—All metal or with adjacent metals having metal particles
    • Y10T428/12028—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, etc.]
    • Y10T428/12063—Nonparticulate metal component
    • Y10T428/12069—Plural nonparticulate metal components
    • Y10T428/12076—Next to each other
    • Y10T428/12083—Nonmetal in particulate component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12611—Oxide-containing component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12889—Au-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component
    • Y10T428/1291—Next to Co-, Cu-, or Ni-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Manufacture Of Alloys Or Alloy Compounds (AREA)

Abstract

본 발명의 목적은, 제조시 혹은 운전시에 발생하는 열응력 내지 열왜곡을 경감하고, 각 부재의 변형, 변성, 파괴 우려가 없고, 신호성이 높으며, 저비용의 반도체 장치를 얻는 데 유효한 반도체 장치용 복합 부재, 그것을 이용한 절연형 반도체 장치, 또는 비절연형 반도체 장치를 제공하는 것이다. 본 발명의 반도체 장치용 복합 부재는, 구리 매트릭스 내에 아산화구리로 이루어지는 입자를 분산시킨 복합 금속판을 포함하고, 상기 복합 금속판의 표면이 금속층에 의해 피복되며, 상기 복합 금속층과 상기 금속판에 의해 이루어지는 계면에 두께 0.5㎛ 이상의 구리층이 개재되는 것을 특징으로 한다.

Description

반도체 장치용 복합 부재, 그것을 이용한 절연형 반도체 장치, 또는 비절연형 반도체 장치{COMPOSITE MATERIAL MEMBER FOR SEMICONDUCTOR DEVICE AND INSULATED AND NON-INSULATED SEMICONDUCTOR DEVICES USING COMPOSITE MATERIAL MEMBER}
본 발명은 반도체 장치용 복합 부재, 그것을 이용한 절연형 반도체 장치, 또는 비절연형 반도체 장치에 관한 것이다.
종래, 반도체 소자 기체를 지지하는 부재는 비절연형 반도체 장치의 일 전극을 겸하는 경우가 많았다. 예를 들면, 파워 트랜지스터 칩을 구리 베이스 상에 Pb-Sn 땜납재로 일체화시켜서 탑재한 파워 트랜지스터 장치에서는, 구리 베이스(금속 지지 부재)는 트랜지스터의 콜렉터 전극과 지지 부재를 겸한다. 이러한 반도체 장치에서는, 수 암페어 이상의 콜렉터 전류가 흘러 트랜지스터 칩이 발열하게 된다. 이 발열에 기인하는 특성의 불안정성이나 수명의 저화를 피하기 위해, 구리 베이스는 열방산을 위한 부재를 겸한다. 또한, 고내압화 및 고주파화되어, 대전류를 흘리는 것이 가능한 반도체 칩을 구리 베이스에 직접 땜납이 탑재한 경우에는, 열방산 중계 부재로서 뿐만 아니라 땜납 탑재부의 양호한 신뢰성을 확보하는 측면에서도 구리 베이스의 역할은 한층 중요해진다.
또한, 반도체 장치의 모든 전극을 금속 지지 부재로부터 전기적으로 절연하고, 또한 반도체 장치의 회로 적용상의 자유도를 증가시킬 수 있는 절연형 반도체장치에 있어서, 모든 전극은 절연 부재에 의해 금속 지지 부재를 포함하는 모든 패키지 부재로부터, 절연되어 외부로 인출된다. 따라서, 한쌍의 주 전극이 회로 상의 접지 전위로부터 부유되어 있는 사용예에서도, 전극 전위와는 무관하게 패키지를 접지 전위부에 고정시킬 수 있기 때문에, 반도체 장치의 실장이 용이해진다.
절연형 반도체 장치에서도, 반도체 소자를 안전하고 또한 안정적으로 동작시키기 위해서는, 반도체 장치의 동작 시에 발생하는 열을 패키지 밖으로 효율적으로 방산시킬 필요가 있다. 이 열방산은 통상, 발열원인 반도체 소자 기체로부터 이것과 접착된 각 부재를 통해 대기 중으로 열전달시킴으로써 달성된다. 절연형 반도체 장치는 이 열전달 경로 내에, 절연체, 반도체 기체를 접착하는 부분 등에 이용된 접착재층 및 금속 지지 부재를 포함한다.
또한, 반도체 장치를 포함하는 회로가 취급하는 전력이 높을수록, 혹은 요구되는 신뢰성(시간 경과적 안정성, 내습성, 내열성 등)이 높아질수록, 완전한 절연성이 요구된다. 여기서 말하는 내열성에는, 반도체 장치의 주위 온도가 외인에 의해 상승된 경우 외에, 반도체 장치가 취급하는 전력이 크고, 반도체 기체에서 발생하는 열이 커진 경우의 내열성도 포함한다.
한편, 절연형 반도체 장치에는 일반적으로 반도체 소자 기체를 포함하는 임의의 통합된 전기 회로가 내장되기 때문에, 이들 회로 중 적어도 일부와 지지 부재를 전기적으로 절연할 필요가 있다. 예를 들면, 제1 선행 기술로서의 "반도체·통신용 DBC 기판": 전자 재료(vol.44, No.5), 65∼69페이지(1989년)에는 Si칩의 양면에 구리판이 접합된 AlN 세라믹스 기판(이하, 구리판 접합 AlN 기판이라고 함)에탑재한 어셈블리를, 구리 지지 부재에 땜납재로 납땜 일체화시킨 파워 모듈 장치가 설명되어 있다.
상기 제1 선행 기술에서, 구리판 접합 AlN 기판은 AlN이 갖는 높은 열전도성(190W/m·K), 낮은 열팽창율(4.3ppm/℃), 고절연성(1015Ω·㎝) 등의 특장과, 구리가 갖는 높은 열전도성(403W/m·K), 높은 전기 전도성(1.7×10-66Ω·㎝) 등의 특장을 조합한 것으로, 전류 밀도가 높고, 발열이 현저한 전력용 반도체 소자 기체(Si: 3.5ppm/℃)를 직접 납땜 탑재하고, 우수한 방열성과 신뢰성을 구비한 모듈 장치를 얻는 데 유효한 부품이다.
일반적으로, 구리판 접합 AlN 기판은, 이것에 납땜 탑재된 반도체 소자 기체, 또는 이것에 형성된 전기 회로를 구리 지지 부재로부터 전기적으로 절연함과 함께, 반도체 기체로부터 냉각 핀(fin)에 이르는 열류로를 형성하여 방열 효과를 높이는 역할을 담당한다. 또한, 구리판 접합 AlN 기판에 의하면, 열팽창율이 작은 반도체 기체를 특별한 열팽창 완화재(예를 들면, Mo나 W)를 이용하지 않고서 직접 구리판 접합 AlN 기판 상에 탑재할 수 있기 때문에, 파워 모듈 장치의 부품 개수나 조립 공정수를 삭감할 수 있다.
제2 선행 기술로서의 특개평8-111503호 공보에는, Si칩을 구리판 접합 AlN 기판에 탑재한 어셈블리를, Mo로 이루어지는 지지 부재에 땜납재로 납땜 일체화한 반도체 전류 제어 장치가 개시되어 있다. 본 선행 기술에서, 구리판 접합 AlN 기판은 이것과 열팽창율이 거의 비슷한 Mo 지지 부재(5.1ppm/℃)에 납땜 탑재되어 있기 때문에, 이들 부재 사이의 땜납 접속부는 우수한 신뢰성을 갖고, 방열성 열화의 방지에 유효하게 작용한다.
제3 선행 기술로서의 특공평7-26174호 공보에는, 사이리스터(thyristor) 칩을 알루미나 기판에 탑재한 어셈블리를, Al 또는 Al 합금에 SiC 세라믹스 분말을 분산시킨 복합재(이하, Al/SiC 복합재라고 함)로 이루어지는 지지 부재에 탑재한 반도체 모듈 장치가 개시되어 있다. 본 선행 기술에서, 알루미나 기판(7.5ppm/℃)은 이것과 열팽창율이 거의 비슷한 Al/SiC 복합재 지지 부재(2.13ppm/℃)에 탑재되어 있기 때문에, 이들 부재 사이의 접속부는 우수한 신뢰성을 갖고, 방열성 열화의 방지에 유효하게 작용한다.
제4 선행 기술로서의 특개평9-17908호 공보에는, Si칩을 구리판 접합 AlN 기판에 납땜 탑재한 어셈블리를, 판형이며 그 주면에 있어서, Cu층(열전도율: 403W/m·K, 열팽창율: 16.7ppm/℃)과 인바(invar)층(Fe-36wt%Ni, 열전도율: 15W/m·K, 열팽창율: 1.5ppm/℃)이 교대로 스트라이프 형상 패턴을 형성하도록 적층된 복합재(이하, 스트라이프 형상 복합재라고 함)로 이루어지는 지지 부재에 땜납재로 납땜 일체화한 반도체 장치가 개시되어 있다. 본 선행 기술에서, 구리판 접합 AlN 기판은 이것과 열팽창율이 거의 비슷한 스트라이프 형상 복합재 지지 부재(6.1∼9.2ppm/℃)에 땜납재에 의해 납땜 탑재되어 있기 때문에, 이들 부재 사이의 땜납 접속부는 우수한 신뢰성을 갖고, 방열성 열화의 방지에 유효하게 작용한다.
제5 선행 기술로서의 "반도체 기판용 클래드재 CIC": 히타치 전선 주식회사카탈로그(CAT. No.B1-105, 1993년 4월)에는 인바층의 양면에 Cu층을 클래드한 복합재(이하, 클래드재라고 함, 4.0∼10.6ppm/℃)로 이루어지는 반도체 기판용 파워 트랜지스터용 히트 싱크(heat sink)재가 개시되어 있다. 본 선행 기술에서, 클래드재는 Si칩을 땜납재로 납땜 탑재한 구리판 접합 AlN 기판을 지지하는 부재로서 이용하는 것이 가능하다. 이 경우에도, 구리판 접합 AlN 기판과 클래드재 지지 부재의 열팽창율이 정합되어 있기 때문에, 이들 부재 사이의 땜납 접속부는 우수한 신뢰성을 갖고, 방열성 열화의 방지에 유효하게 작용한다.
한편, 상술한 구리판 접합 AlN 기판과 같은 세라믹 절연 기판을 이용하지 않은 형태의 절연형 반도체 장치라도, 지지 부재 상에는 반도체 기체를 포함하는 전기 회로가 설치되기 때문에, 이 회로와 지지 부재 사이는 전기적으로 절연되어 있을 필요가 있다. 예를 들면, 제6 선행 기술로서의 風見明에 의한 "MIST 기판": 공업 재료(vol.30, No.3), 22∼26페이지(1983년)에는, 양면에 알루마이트층(14∼30㎛)을 형성한 알루미늄판(1∼2㎜)의 한쪽의 면 위에, 에폭시계 절연층(28㎛)을 개재시켜서 구리박(35㎛)을 형성한 혼성 집적 회로 장치용 기판이 개시되어 있다. 또한, 상기 구리박을 선택 에칭하여 회로 배선을 실시한 혼성 집적 회로 장치용 기판 상에, 땜납재의 납땜으로 파워 반도체 소자 및 수동 소자가 탑재된 혼성 집적 회로 장치가 개시되어 있다.
제7 선행 기술로서의 N. Sakamoto 등에 의한 "An Improvement on Solder Joint Reliability for Aluminum Based IMST Substrate": IMC 1992 Proceedings, 525∼532페이지(1992년)에는, 상기 혼성 집적 회로 장치용 기판 상에 Pb-60wt%Sn계 땜납재에 의해 파워 트랜지스터 소자나 세라믹제 컨덴서 및 칩 저항을 탑재하고, 이들 탑재 소자를 알루미늄과 동등한 열팽창율(25ppm/℃)을 갖는 에폭시 수지에 의해 몰드 밀봉한 구조의 하이브리드 IC 장치가 개시되어 있다.
상기 제6 및 제7 선행 기술 예에 기초하는 혼성 집적 회로 장치나 하이브리드 IC 장치는, 반도체 소자 기체의 발열량 또는 사이즈가 그다지 크지 않은 경우에는, 혼성 집적 회로 장치용 기판 상에 반도체 소자 기체를 직접 땜납재에 의해 납땜 탑재할 수 있기 때문에, 간소한 실장 구조를 얻을 수 있다.
일반적으로, 반도체 소자 기체는 재치(載置) 부재 상에 융점이 비교적 낮은 땜납재에 의해 접착된다. 예를 들면, 제8 선행 기술로서의 특개평4-49630호 공보에는, Sn-Sb계 합금 땜납재로서, Ni, Cu 및 P를 모두 함유한 반도체 장치 조립용 합금 땜납재가 개시되어 있다. 이 경우, Sn에 Sb를 첨가함으로써 땜납재 자체의 기계적 강도를 높이고, 땜납층과 피접착 부재의 표면과의 계면에 Ni-Sn 혹은 Cu-Sn의 금속간 화합물이 생성되는 것을 억제하기 때문에, 반도체 장치의 신뢰성 향상이 가능해진다.
제9 선행 기술로서의 특공평3-3937호 공보에는, 반도체 소자와 이것을 지지하는 재치 부재를 땜납재로 납땜한 반도체 장치에서, 땜납재의 조성을 중량비 87∼92.4%의 주석과 중량비 7.0∼10.0%의 안티몬과 중량비 0.6∼3.0%의 니켈로 구성하는 반도체 장치가 개시되어 있다. 이 기술에 따르면, 땜납재의 기계적 강도가 높고, 구리와 주석의 합금의 생성이 억제되어, 반도체 장치의 신뢰성이 높아진다.
상기 제8 및 제9 선행 기술에 기초하는 땜납재를 이용하여 회로 소자를 탑재한 절연형 또는 비절연형 반도체 장치는, 최근의 환경 보전에 대한 어프로치, 즉 무연 땜납화의 목적에 따른 장치가 될 수 있다.
반도체 장치에 있어서, 발열량이 적고, 요구되는 신뢰성이 그다지 높지 않은 경우에는, 장치를 구성하는 부재로서 어떠한 재료를 이용해도 문제는 없다. 그러나, 발열량이 크고 높은 신뢰성이 요구되는 경우에는, 적용해야 할 부재가 선택되어야 한다.
일반적으로, 절연형 반도체 장치에서는 제1 선행 기술과 같이, Si칩을 땜납재에 의해 납땜 탑재한 구리판 접합 AlN 기판을, 마찬가지의 납땜에 의해 구리 지지 부재와 일체화시킨다. 여기서, 열전도율이 높은 구리판이 지지 부재로서 이용되는 이유는, 구리판 접합 AlN 기판으로부터 전달되는 열류를 확대시켜 방열 효과를 높이는 역할을 갖게 하기 위해서이다.
이 경우, 구리 지지 부재와 구리판 접합 AlN 기판 간의 열팽창율 차가 큰 것에 기인하여, 땜납층의 파괴, 열류로의 차단, 절연 기판의 파괴에 기초하는 신뢰성 저하를 발생시키기 쉽다. 구체적으로는,
(1) 구리판 접합 AlN 기판과 구리 지지 부재의 열팽창율이 서로 다르기 때문에, 이들 일체화물에는 잔류 열응력 내지 열왜곡이 발생한다. 구리판 접합 AlN 기판과 구리 지지 부재가 Pb-60wt%Sn 땜납재에 의해 납땜될 때, 땜납재의 융점 이상으로 가열한 후 실온까지 냉각하는 열처리를 받는다. 이 경우, 각 부재가 땜납재의 응고점에서 서로 고정된 채로 각 부재 고유의 열팽창율에 따라 수축되어, 접착부에 열응력 내지 열왜곡이 잔류함과 함께 변형을 발생시킨다. 일반적으로, 전력용 반도체 기체는 사이즈가 크고, 또한, 파워 모듈 장치에서는 복수의 반도체 기체나 다른 소자도 탑재되기 때문에, 절연 기판의 면적이나 땜납 면적도 커진다. 이 때문에, 상기 잔류 열응력 내지 열왜곡이 크고, 각 부재의 변형도 촉진되기 쉽다. 모듈 장치에 가동 시의 열 스트레스가 반복하여 제공되어, 상기 잔류 열응력 내지 열왜곡에 중첩되면, 땜납층의 피로 파괴에 의한 열류로의 차단과 기계적으로 취약한 성질을 갖는 절연 기판의 파손을 발생시킨다. 이러한 사정은, 모듈 장치의 정상적인 동작을 저해할 뿐만 아니라, 특히 절연 기판의 파손은 안전상의 문제로도 이어진다.
(2) 구리판 접합 AlN 기판과 구리 지지 부재의 열팽창율이 서로 다르기 때문에, 이들 일체화물에는 휘어짐이 발생한다. 모듈 장치에 휘어짐이 발생하면, 이것을 냉각 핀에 부착할 때 열전도 그리스(grease)의 장전이 균일하게 이루어지지 않는다. 그 결과, 구리 지지 부재와 냉각 핀 간의 열적 결합이 양호하게 이루어지지 않으며, 그 경로의 방열성이 손상되어, 모듈 장치의 정상적인 동작을 곤란하게 한다. 또한, 모듈 장치를 냉각 핀 상에 나사로 고정시켜 탑재한 경우에는, 새로운 외력의 인가에 의해 절연 기판의 파손이 조장된다.
상기 (1) 및 상기 (2)의 과제는 제2∼제5 선행 기술과 같이, 열팽창율을 구리판 접합 AlN 기판의 그것에 정합시킨 지지 부재의 선택에 의해 해결이 가능하다. 그러나, 이들 지지 부재를 적용하는 경우에는, 제1 선행 기술에는 없는 새로운 과제를 발생시킨다. 즉, 부재 제작상의 문제점이나 지지 부재를 반도체 장치에 조립하는 데 있어서의 문제점, 방열상의 문제점, 그리고 비용상의 문제점이다. 구체적으로는,
(a) Mo 지지 부재(제2 선행 기술)
Mo 소재는 희소 금속으로, 원래 비용 부담이 높은 재료이다. 게다가, 고융점에서 기계적 가공이 곤란할 정도로 딱딱한 금속이다. 따라서, Mo 잉곳(ingot)을 얻거나 원하는 형상·치수를 얻기 위해서는 다대한 경제적 불이익을 동반한다.
(b) Al/SiC 복합재 지지 부재(제3 선행 기술)
이 지지 부재는 SiC 세라믹스 분말로 이루어지는 다공질 프리폼(preform)에 Al을 주성분으로 하는 액체 금속을 함침시킴으로써, Al을 주성분으로 하는 매트릭스 금속 내에 SiC 분말을 분산시킨 형태로 한다. 이것을 구리판 접합 AlN 기판에 납땜하기 위해서는, Al/SiC 복합재 표면에 땜납재와의 야금적 결합을 가능하게 하는 메탈라이즈 처리가 이루어져야 한다. 그러나, 파워 모듈 장치의 지지 부재와 같이 사이즈가 큰 부재의 경우에는, 평탄하고 치수 정밀도가 높은 복합재는 잘 얻어지지 않는다. 이 때문에, 복합재는 원하는 형상이나 치수를 얻기 위해, 기계적 표면 가공 후에 Ni 도금 등의 메탈라이즈 처리가 이루어진다. 이 때, 기계 가공 표면에는 Al의 영역과 함께 SiC 입자도 노출된다. Ni 도금층은 SiC 입자 표면에는 잘 석출되지 않고, 혹은 석출되어도 강고하게는 접착되지 않는다. 이 점을 부재 제작상의 문제점으로 들 수 있다.
이 때문에, 후속의 납땜을 비롯한 열공정에서, SiC-Ni 도금 계면에서 박리, 팽창 등의 바람직하지 않은 현상이 생긴다. 이 점은, 반도체 장치의 방열성이나 땜납 접합부의 신뢰성을 확보하는 데 있어서 불리한 결과를 가져온다. 이 점이 반도체 장치에 내장하는 데 있어서의 문제점이다.
따라서, 복합재의 제작이 곤란한 것 외에, 얻어지는 반도체 장치의 성능이나 수율에도 악영향을 주게 되며, 경제적 불이익은 무시할 수 없게 된다.
(c) 스트라이프 형상 복합재 지지 부재(제4 선행 기술)
이 복합재는, 스트라이프 형상 Cu층이 열의 유입측인 구리판 접합 AlN 기판으로부터 방출측인 지지 부재 이면까지 연속적으로 이어져 있는 점에서, 비교적 우수한 방열 효과가 얻어진다. 그러나, 원하는 형상이나 치수를 얻기 위해서, 복합재의 기계 가공(예를 들면, 압연)이 필요하게 된다. 이 때, Cu층과 인바층이 교대로 정연하게 배치된 스트라이프 형상의 구성이 붕괴되어, Cu층과 인바층의 배치상의 규칙성을 상실하여, 불규칙한 패턴이 되기 쉽다. 이 점이 부재 제작상의 문제점이다.
또한, 스트라이프 형상 복합재는 스트라이프 방향과 그 직각 방향에서 물성이 다르다. 특히, 열팽창율의 차이는, 구리판 접합 AlN 기판을 땜납재에 의해 납땜했을 때에 일체화물의 휘어짐을 발생시키는 원인이 된다. 이것에 의한 휘어짐은 AlN 기판에까지도 영향을 미쳐, AlN 기판 그 자체의 파괴 그리고 반도체 장치의 절연성을 손상시킨다. 게다가, 반도체 장치를 냉각 핀에 나사로 조일 때, 더욱 과대한 응력을 발생시킨다. 이것에 의해서도, AlN 기판의 파괴와 절연성의 저하를 동반한다. 이들의 점이 반도체 장치에 내장하는 데 있어서의 문제점이다.
따라서 이 경우에도, 복합재 제작이 곤란한 것 외에, 얻어지는 반도체 장치의 성능이나 수율에도 악영향을 끼치게 되어, 경제적 불이익을 발생시킨다.
(d) 클래드재(제5 선행 기술)
클래드재는 인바층의 양면에 Cu층을 배치하고 있지만, 이 복합재를 평탄하게 유지하기 위해서는 양면의 Cu층이 동일한 두께로 유지되어야 한다. 그러나, 두께의 불균형이 존재하면, 그것이 미묘한 양이라도 평탄한 지지 부재는 얻어지지 않는다. 이 점이 부재 제작상의 문제점이다.
이 결점은 스트라이프 형상 복합재의 경우와 마찬가지로, 구리판 접합 AlN 기판을 납땜했을 때 일체화물에 휘어짐을 발생시키는 원인이 된다. 이것이 AlN 기판의 파괴, 또한 반도체 장치를 냉각체에 나사로 조일 때의 AlN 기판의 파괴와 절연성 저하로 이어진다. 이들의 점이 반도체 장치에 내장하는 데 있어서의 문제점이다.
또한, 클래드재에서는 양측의 Cu층은 중앙의 인바층으로 분리되어 있다. 인바층의 열전도율(15W/m·K)은 작기 때문에, 이 층은 구리판 접합 AlN 기판으로부터 유입되는 열을 지지 부재 이면으로 전달하는 것을 저해하도록 작용한다. 이 점도 반도체 장치에 내장하는 데 있어서의 결점이 된다.
제6 및 제7 선행 기술에 기초하는 혼성 집적 회로 장치나 하이브리드 IC 장치(이하, 절연형 반도체 장치라고 함)의 경우에는, 열팽창율이 작은 탑재 부품, 예를 들면, 반도체 소자 기체: 3.5ppm/℃(Si)가, 열팽창율이 큰 회로 기판(Al: 23ppm/℃) 상에 Pb-Sn계 땜납재의 납땜으로 고착된다. 땜납부는 탑재 부품을 기판 상의 소정 위치에 고정시킴과 함께, 반도체 장치에 있어서의 배선 및 방열로의 역할을 담당한다. 그러나, 상기 반도체 장치에는 가동 시나 중지 시에 따르는 열 스트레스가 반복하여 인가되며, 최종적으로 땜납부의 열 피로 파괴를 발생시킨다. 특히, 수지 몰드 밀봉이 필요한 경우에 이 수지의 열팽창율이 혼성 집적 회로용 기판에 대하여 적절하게 조정되어 있지 않으면, 양자의 접합 계면에 과대한 잔류 응력이 내재하게 된다. 여기에 반도체 장치의 가동 시의 열응력이 중첩되면, 땜납부의 열 피로 파괴가 한층 더 가속된다. 이상의 열 피로 파괴가 진행되면, 단선, 열방산로의 차단 등의 악영향을 발생시킨다. 그 결과, 반도체 장치는 회로 기능을 상실한다. 따라서 제6 및 제7 선행 기술에 기초하는 장치의 제1 과제는, 반도체 소자 기체와 회로 기판 간의 열팽창율 차에 기초하는 과대한 응력을 완화하는 수단이 필요해지는 점이다.
반도체 장치에서의 열 발생량이 적고, 요구되는 신뢰성이 그다지 높지 않은 경우에는, 반도체 기체를 어떠한 회로 기판에 탑재해도 문제는 없다. 그러나, 발열량이 크고 높은 신뢰성이 요구되는 경우에는, 반도체 기체가 탑재되는 부분의 구조는 적절하게 선택되어야 한다. 제6 및 제7 선행 기술에 기초하는 회로 기판은, 알루미늄판 상에 에폭시 절연층을 개재하여 구리박 배선을 형성한 단면 구조를 갖고 있다. 발열원으로서의 반도체 기체가 상기 회로 기판에 직접 납땜 탑재된 경우에는, 반도체 기체로부터 방출되는 열은 땜납층, 구리박 배선층, 에폭시 절연층 및 알루미늄판을 순차적으로 경유하여 외부로 방출된다. 이러한 탑재 구조를 채용한 경우의 방열성은 일반적으로는 그다지 높지 않다. 이것은, 열전도율이 작은 에폭시 절연층이 방열 경로에 개재되어 있기 때문이다. 방열성이 충분하지 않은 경우에는, 가동 시에 있어서의 반도체 기체는 보다 고온으로 되어 열 폭주를 발생시키고, 반도체 장치로서의 회로 기능 상실, 반도체 기체 자체의 파괴, 회로의 단선이나 단락, 에폭시 절연층의 절연 열화 등의 바람직하지 못한 현상을 발생시킨다. 따라서 제6 및 제7 선행 기술에 기초하는 장치의 제2 과제는, 반도체 소자 기체와 회로 기판 사이의 방열 경로에 전열을 돕는 수단이 필요해지는 점이다.
본 발명의 목적은, 상술한 문제점을 해결하여, 제조 시 혹은 운전 시에 생기는 열응력 내지 열왜곡을 경감하고, 각 부재의 변형, 변성, 파괴의 우려가 없고, 신뢰성이 높으며, 저비용의 반도체 장치를 얻는 데 유효한 반도체 장치용 복합 부재, 그것을 이용한 절연형 반도체 장치, 또는 비절연형 반도체 장치를 제공하는 것이다.
상기 목적을 달성하는 본 발명의 반도체 장치용 복합 부재는, 구리 매트릭스 내에 아산화구리로 이루어지는 입자를 분산시킨 복합 금속판을 포함하고, 상기복합 금속판의 표면이 금속층으로 피복되며, 상기 복합 금속판과 상기 금속층으로 이루어지는 계면에 두께 0.5㎛ 이상의 구리층을 개재하는 것을 특징으로 한다.
상기 목적을 달성하는 본 발명의 절연형 반도체 장치는, 반도체 기체가 지지 부재 상에 절연 부재를 개재하여 탑재된 반도체 장치 또는 반도체 기체가 지지 부재 상에 절연 부재와 중간 금속 부재를 순차적으로 개재하여 탑재된 반도체 장치에 있어서, 상기 지지 부재와 상기 중간 금속 부재 중 적어도 한쪽이 구리 매트릭스 내에 아산화구리로 이루어지는 입자를 분산시킨 복합 금속판을 포함하고, 상기 복합 금속판의 표면이 금속층에 의해 피복되며, 상기 복합 금속판과 상기 금속층으로이루어지는 계면에 두께 0.5㎛ 이상의 구리층이 개재된 반도체 장치용 복합 부재로 구성되는 것을 특징으로 한다.
상기 목적을 달성하는 본 발명의 비절연형 반도체 장치는, 반도체 기체가 지지 부재 상에 직접 또는 지지 부재 상에 중간 금속 부재를 개재하여 탑재된 반도체 장치에 있어서, 상기 지지 부재와 상기 중간 금속 부재 중 적어도 한쪽이 구리 매트릭스 내에 산화 구리로 이루어지는 입자를 분산시킨 복합 금속판을 포함하고, 상기 복합 금속판의 표면이 금속층에 의해 피복되며, 상기 복합 금속판과 상기 금속층으로 이루어지는 계면에 두께 0.5㎛ 이상의 구리층이 개재된 반도체 장치용 복합 부재로 구성되는 것을 특징으로 한다.
반도체 장치용 복합 부재에서의 주요한 특징은, 구리 매트릭스 내에 아산화구리로 이루어지는 입자를 분산시킨 복합 금속판의 표면이 금속층으로 피복되고, 상기 복합 금속판과 상기 금속층으로 이루어지는 계면에 두께 0.5㎛ 이상의 구리층이 개재되어 있는 점이다. 또한, 이러한 복합 부재를 이용한 절연형 반도체 장치 또는 비절연형 반도체 장치에서의 주요한 특징은, 상기 지지 부재와 상기 중간 금속 부재 중 적어도 한쪽이, 구리 매트릭스 내에 아산화구리로 이루어지는 입자를 분산시킨 복합 금속판의 표면이 금속층에 의해 피복되며, 상기 복합 금속판과 상기 금속층으로 이루어지는 계면에 두께 0.5㎛ 이상의 구리층이 개재된 복합 부재로 구성되어 있는 점이다.
이러한 특징이 부여되어 있는 것에 기초하여, 후술하는 절연형 또는 비절연형 반도체 장치의 강고한 접합성의 확보, 방열성의 유지, 신뢰성의 유지 등이 도모된다.
본 발명에 따르면, 제조시 혹은 운전 시에 생기는 열응력 내지 열왜곡을 경감하고, 각 부재의 변형, 변성, 파괴의 우려가 없고, 신뢰성이 높으며, 저비용의 반도체 장치를 얻는 데 유효한 반도체 장치용 복합 부재, 그것을 이용한 절연형 반도체 장치, 또는 비절연형 반도체 장치를 제공할 수 있다.
도 1은 본 발명의 반도체 장치용 복합 부재의 단면 모식도.
도 2는 복합 부재의 조성과 열전도율의 관계를 나타내는 그래프.
도 3은 복합 부재의 조성과 열팽창율의 관계를 나타내는 그래프.
도 4a는 복합 부재의 모재(母材)와 Ni 도금층 사이에서의 열처리 전의 SEM 분석 프로파일을 나타내는 그래프.
도 4b는 복합 부재의 모재(母材)와 Ni 도금층 사이에서의 열처리 후의 SEM 분석 프로파일을 나타내는 그래프.
도 5는 환원법에 의해 생성된 구리층 두께의 Ni 도금층 두께 의존성을 나타내는 그래프.
도 6은 생성된 구리층의 두께와 접합 강도의 관계를 나타내는 그래프.
도 7은 Ni 도금층 두께와 접합 강도의 관계를 나타내는 그래프.
도 8은 본 발명의 절연형 반도체 장치의 주요부를 설명하는 조감 모식도.
도 9a∼도 9c는 세라믹 절연 기판의 상세를 설명하는 평면도 및 단면도.
도 10a∼도 10c는 절연형 반도체 장치의 구조를 상세하게 설명하는 평면 및 단면 모식도.
도 11은 절연형 반도체 장치의 회로를 설명하는 도면.
도 12는 절연형 반도체 장치를 내장한 인버터 장치의 회로를 설명하는 도면.
도 13은 절연형 반도체 장치의 열저항의 지지 부재의 열전도율 의존성을 나타내는 그래프.
도 14는 온도 사이클 시험에서의 절연형 반도체 장치의 열저항의 추이를 나타내는 그래프.
도 15는 온도 사이클 수명에 미치는 지지 부재의 열팽창율의 영향을 설명하는 그래프.
도 16은 세라믹 절연 기판 탑재용 땜납층에 생기는 왜곡의 열팽창율 의존성을 설명하는 그래프.
도 17은 간헐 통전 시험에 의한 열저항의 추이를 나타내는 그래프.
도 18은 간헐 통전 시험에 의한 전극-지지 부재 간의 코로나 방전 개시 전압의 추이를 나타내는 그래프.
도 19a∼도 19c는 본 발명 일 실시예의 절연형 반도체 장치를 설명하는 평면도, 단면도 및 회로도.
도 20은 절연형 반도체 장치의 과도 열저항 특성을 나타내는 그래프.
도 21은 절연형 반도체 장치의 온도 사이클 시험에 의한 열저항의 추이를 나타내는 그래프.
도 22는 MOSFET 소자 기체가 고착된 땜납층에서의 열왜곡을 나타내는 그래프.
도 23은 MOSFET 소자 기체 땜납부의 온도 사이클 시험에 의한 땜납층 파괴 수명의 와이블 분포(weibull distribution)를 나타내는 그래프.
도 24는 MOSFET 소자 기체 땜납부의 온도 사이클 시험에 의한 -3σ 수준 수명을 나타내는 그래프.
도 25는 절연형 반도체 장치에 전력을 인가했을 때의 반도체 소자 기체의 온도 상승을 나타내는 그래프.
도 26은 절연형 반도체 장치가 내장된 전원 회로 장치를 설명하는 블록도.
도 27a, 도 27b는 일 실시예의 절연형 반도체 장치를 설명하는 조감도 및 단면도.
도 28은 반도체 장치의 온도 사이클 시험에 의한 열저항의 추이를 나타내는 그래프.
도 29는 절연형 반도체 장치의 회로 장치를 설명하는 도면.
도 30은 절연형 반도체 장치를 설명하는 단면 모식도.
도 31은 절연형 반도체 장치의 열저항의 온도 사이클 시험에 의한 추이를 나타내는 그래프.
도 32는 절연형 반도체 장치의 회로를 설명하는 도면.
도 33은 절연형 반도체 장치가 내장된 DC/DC 컨버터로서의 전자 장치를 설명하는 블록도.
도 34a, 도 34b는 지지 부재 상에 반도체 소자 기체가 직접 탑재된 비절연형 반도체 장치의 조감 모식도 및 단면 모식도.
도 35는 반도체 소자 기체가 복합 부재 전극에 의해 압접(壓接)된 비절연형 반도체 장치의 단면 모식도.
도 36은 절연형 반도체 장치의 단면 모식도.
도 37은 절연형 반도체 장치의 기본적인 증폭 회로 블록의 구성을 나타내는 도면.
도 38은 절연형 반도체 장치의 회로 블록을 나타내는 도면.
도 39는 절연형 반도체 장치를 적용한 휴대 전화의 회로 블록도.
도 40은 전력용 비절연형 반도체 장치의 단면 모식도.
도 41은 미니 몰드형 비절연형 반도체 장치의 단면 모식도.
도 42는 레이저 다이오드를 탑재한 비절연형 반도체 장치의 단면 모식도.
도 43a∼도 43c는 비절연형 반도체 장치를 탑재한 전파(全波) 정류 장치를 설명하는 도면.
도 44는 수지 몰드를 실시한 절연형 반도체 장치의 단면 모식도.
도 45는 수지 몰드를 실시한 비절연형 반도체 장치의 단면 모식도.
도 46은 핀 그리드 어레이 패키지에 IC칩 기체를 수납한 비절연형 반도체 장치의 단면 모식도.
<도면의 주요 부분에 대한 부호의 설명>
2 : Al 절연 회로 기판, 지지 부재, 유리 세라믹 기판
2A, 2B : 방열판
5 : 알루미나 기판
7 : 리드
9 : 실리콘 수지 접착제
10, 10A : 제어 회로
12 : AlN 소결체
13a ： 구리판, 드레인 전극
13b ： 구리판, 소스 전극
13c ： 구리판, 게이트 전극
13d : 구리판
15 : 후막 저항
16 : IC칩 기체
17 : 컨덴서 칩
18 : 유리 슬리브형 제너 다이오드 칩
20 : 에폭시계 수지 케이스
21 : 에폭시계 수지 덮개
22, 22a : 실리콘겔 수지, 에폭시 수지
25 : 오목부
30 : 주단자
30' : 구멍
30in : 입력 주단자
30out : 출력 주단자
30a : 게이트 단자, 베이스 단자
30b : 드레인 단자, 콜렉터 단자
30c : 소스 단자, 에미터 단자
30A : 입력 단자
30B : 출력 단자
31 : 보조 단자
34 : 온도 검출용 서미스터 소자
35 : 실리콘 접착 수지
40 : 중간 금속 부재, 중간 지지 부재
40' : 리드 프레임
40A : 링형 애노드 전극용 열완충판
40B : 캐소드 전극용 열완충판
40a : 애노드용 포스트 전극,
40b : 캐소드용 포스트 전극
60 : 게이트 리드
61 : 게이트 리드용 절연통
70 : 절연성 폴리이미드 테이프
71 : 단자
72 : 캡
81 : 변압기
82 : 정류 회로
83 : 평활 및 제어 회로
84 : 입력 전원
85 : 전지
85 : 부하 회로
101 : MOSFET 소자 기체, 반도체 소자 기체, IGBT 소자 기체, 제너 다이오드 기체, 사이리스터 소자 기체
112 : 칩 저항
113, 113' : 땜납층
117, 117' : 금속 세선, Al선
122 : 세라믹 절연 기판, 금속 접합 회로 기판
124 : 땜납층
125 : 반도체 장치용 복합 부재, 지지 부재, 전극
125' : 모재
125A : 구리 매트릭스
125B : 아산화구리 입자
125C : 금속층, Ni 도금층
125D : 계면층, 구리층
125E : 부착 구멍
130a, 130b, 130c, 130d : 땜납층
201 : 금속판, Al판
202 : 에폭시 수지 절연층
203 : Cu 배선층, 전송 선로
203' : 후막 외부 전극층
215 : 금속 단자
216 : 땜납
217 : 단자대
218 : 부착 부재
222 : 유리 슬리브
502 : 안테나 공용기
600 : 게이트 전극
601 : 게이트 전극용 압박 기구
650 : 절연통
660A : 애노드측 플랜지
660B : 캐소드측 플랜지
770 : 땜납
771 : 접착층
900 : 절연형 반도체 장치, 비절연형 반도체 장치
901 : 기본적 증폭 회로 블록
950 : 전파 정류 장치
960 : 전동기
이하, 실시예에 따라 본 발명을 상세하게 설명한다.
〔실시예 1〕
본 실시예에서는 반도체 장치용 복합 부재에 대하여 설명한다.
본 발명의 반도체 장치용 복합 부재(125)에서의 매트릭스재(125A)는, 열전도율이 높은 점에서 구리(Cu, 열전도율: 403W/m·K, 열팽창율: 16.7ppm/℃)가 선택된다. 이 점은 반도체 기체로부터 방출된 열류가 우선적으로 매트릭스 영역을 경유하여 효율적으로 외부로 방출되는 데 중요한 의미를 갖는다. 그러나, 구리의 열팽창율이 큰 점은 열팽창율이 작은 주변 부재와의 신뢰성이 높은 일체화를 도모하는 데 있어서의 결점이 된다.
한편, 매트릭스재(125A) 내에 분산되는 입자(125B)에는 열팽창율이 낮은 관점에서 아산화구리(Cu2O, 열전도율: 6.6W/m·K, 열팽창율: 2.7ppm/℃)가 선택된다. 아산화구리 입자(125B)는 상기 복합 부재(125)의 외관의 열팽창율이 커지는 것을 억제하는 기능을 갖지만, 복합 부재(125)의 외관의 열전도율을 낮게 하는 결점도더불어 갖는다.
이상의 구리 매트릭스(125A)와 아산화구리 입자(125B)가 혼재된 복합 부재(125)는, 각각의 소재가 갖는 결점을 상호 보완한다. 본 발명에서의 반도체 장치용 복합 부재(125)의 모재(125')는, 도 1에 도시한 단면 모식도와 같이, 구리 매트릭스(125A) 내에 아산화구리 입자(125B)를 분산시킨 것을 기본 구성으로 하고 있다. 이 경우, 반도체 장치용 복합 부재(125)의 물성치(열팽창율 및 열전도율)는, 구리 매트릭스(125A)와 아산화구리(125B)의 중간 값(열전도율: 150W/m·K, 열팽창율: 10.5ppm/℃, 조성: Cu-50volCu2O)을 갖고 있다. 도 2는 복합 부재의 조성과 열팽창율의 관계를 나타내는 그래프, 도 3은 복합 부재의 조성과 열전도율의 관계를 나타내는 그래프를 나타낸다. 복합 부재(125)의 열전도율과 열팽창율은 아산화구리(125B)의 함유 비율을 증가시킴에 따라 저하되는 경향을 나타내고 있다. 이들 도면을 참조하면, 예를 들면 조성: Cu-50vol%Cu2O로 되는 복합 부재(125)는, 열전도율: 140 W/m·K로 우수한 방열성을 유지한 상태에서, 열팽창율: 약 10.0ppm/℃로 반도체 기체(Si: 3.5ppm/℃)나 구리판 접합 AlN 기판(4.3ppm/℃)의 열팽창율에 근접시킬 수 있다. 본 실시예에서의 복합 부재는 반도체 소자 기체나 세라믹 기판과 같이 열팽창율이 낮은 재료뿐만 아니라, Cu재나 Al재와 같이 열팽창율이 높은 재료와도 강고하고 또한 신뢰성 높게 접합시킬 수 있는 것이 필요하다. 이러한 관점에서 선택되는 복합 부재의 열팽창율은 7 내지 12.5ppm/℃이다. 또한, 본 실시예에서의 복합 부재는 반도체 소자 기체로부터 방출되는 열의 방산로에 배치되어효율적으로 열을 전달하는 역할을 갖는다. 이 관점에서는, 복합 부재의 열전도율은 가능한 한 높은 것이 바람직하지만, 실용상 70W/m·K 이상이면 된다. 도 2 및 도 3을 참조하면, 열팽창율: 7 내지 12.5ppm/℃와 열전도율: 70W/m·K 이상이 얻어지는 복합 부재의 조성은 Cu-(24∼70)vol%Cu2O이다.
분산된 아산화구리 입자(125B)는 랜덤하게 배치되어 있고, 복합 부재의 모재(125')의 전체를 매크로하게 관찰하는 측면에서는 어느 부분을 샘플링해도 아산화구리 입자(125B)의 농도 혹은 점유 체적율은 동일하다. 이 점으로부터, 복합 부재(125)의 물성 특히 열팽창율이나 열전도율은 기본적으로 등방성이 될 것이 이해된다. 그러나, 후술하는 바와 같이, 구리 매트릭스(125A) 내에 아산화구리 입자(125B)를 분산시킨 복합 부재(125)는 압연법이나 단조법에 의한 가공이 용이한 재료이다. 이러한 수법에 의해 얻어진 복합 부재(125)는, 구리 매트릭스(125A)나 아산화구리 입자(125B)는 예를 들면 압연 방향을 따라 규칙적으로 배열되기 때문에, 열팽창율이나 열전도율에는 방향성이 생긴다.
복합 부재(125)는 최종적으로는 이종 부재(예를 들면 반도체 기체나 절연 부재 등)와 납땜되어 사용된다. 이 때, 높은 신뢰성이 요구되지 않은 경우에는, 이들 이종 부재는 복합 부재(125A) 그 자체에 직접 납땜함으로써 일체화되어도 된다. 이 경우의 복합 부재(125)의 납땜 표면에는, 구리 매트릭스(125A)와 아산화구리 입자(125B)의 양자가 노출된 상태에서 존재한다. 그 결과, 구리 매트릭스(125A)의 노출 표면에서는 강고하게 납땜되지만, 아산화구리 입자(125B)의 노출부에서는 강고하게 납땜되지 않는다. 그 이유는, 아산화구리 입자(125B)의 부분에서는, 후술하는 땜납재에 대한 습윤성이 낮기 때문이다. 따라서, 강고한 땜납을 부여하기 위해서는, 복합 부재의 모재(125')의 표면에는 땜납재에 대한 양호한 습윤성을 부여하기 위한 수단을 실시할 필요가 있다.
이러한 이유로부터, 본 실시예의 복합 부재의 모재(125')의 표면에는, 금속층(125C)으로서의 Ni층이 도금법에 의해 형성되어 있다. Ni 도금층(125C)의 두께는 바람직하게는 0.4㎛ 이상인 것이 바람직하다. 또한, Ni 도금층(125C)의 두께는 필요에 따라 임의의 두께를 선택할 수 있지만, 너무 두꺼우면 Ni 도금층(125C) 및 그 근방의 내장 응력이나 왜곡이 커져 박리 등의 문제점을 발생시키기 쉽다. 이러한 문제점의 발생을 피하기 위해서는, Ni 도금층(125C)의 두께는 100㎛ 이하로 조정되는 것이 바람직하다. Ni 도금층(125C)은 비용적으로 유리한 도금법에 의해 형성할 수 있음과 함께, 모재(125')의 품질을 양호하게 유지하는 데 적합하다. 또, Ni층(125C)의 대체로서, Sn, Ag, Au, Pt, Pd, Zn의 군으로부터 선택된 금속층을 이용하거나, Ni층으로 이루어지는 금속층의 표면에 Sn, Ag, Au, Pt, Pd, Zn의 군으로부터 선택된 금속층을 설치하는 것이 가능하다.
이 금속층(125C)은 습윤성 부여 외에, 모재(125')의 표면의 품질을 유지하는 역할을 갖고 있다. 그러나, (a) 도금 형성된 금속층(125C)은 모재(125')의 표면에 석출되어 있는 구리 매트릭스(125A)나 아산화구리 입자(125B)와 그다지 강고하게는 접합되어 있지 않다. 또한, (b) 도금 생성된 금속층(125C)과 모재(125')의 계면에는 내부 응력이 잔류함과 함께, (c) 금속층(125C)의 표면에는 도금 공정에서 도입된 오염 물질을 갖고 있다. (a)는 금속층(125C)의 모재(125')로부터의 박리를 유발하는 원인이 되며, 반도체 장치의 방열 신뢰성에 직접 악영향을 끼치는 문제가 된다. 그 때문에, 금속층(125C)과 모재(125')의 계면은 강고하게 접합되어 있을 필요가 있다. (b)의 문제도 금속층(125C)의 모재(125')로부터의 박리를 조장하기 때문에, 계면 응력의 잔류는 극력 배제되어야 한다. 또한, (c)에 의한 오염 물질은 땜납재에 대한 습윤성 부여를 곤란하게 하기 때문에, 금속층(125C)의 표면은 청정하게 유지되어야 한다. 본 실시예의 복합 부재(125)는 구리 매트릭스(125A)와 아산화구리 입자(125B)로 구성되는 재료에 맞추어 상기 (a)∼(c)의 과제를 해결할 수 있는 구성으로 되어 있다.
본 실시예의 복합 부재(125)의 특별히 특징적인 점은, 모재(125')와 금속층(125C)으로 이루어지는 계면 영역에 구리로 이루어지는 계면층(125D)이 개재되어 있는 것이다. 구리 계면층(125D)은 계면 영역에서 모재(125')와 금속층(125C)의 접합을 강고하게 유지하는 접착제의 역할을 갖는 것으로, 모재(125')의 고온 하에서의 환원 반응에 의해 생성된 것이다. 이 점이 또 하나의 특징이며, 후술하는 바와 같이 상기 (a)∼(c)의 과제 해결에 기여하고 있다. 이들 점에 대하여 이하에 상술한다.
구리 매트릭스(125A)와 아산화구리 입자(125B)가 혼재된 본 발명의 복합 부재(125)는 다음의 (A) 혹은 (B)의 프로세스에 의해 제작된다.
(A) 분말 소결법
소정량의 Cu 분말과 CuO 분말로 이루어지는 혼합 분말을 일반적인 방법(예를들면 V형 믹서 또는 볼밀(ball mill)에 의한 혼합)에 의해 제작하고, 이에 따라 얻은 소정량의 혼합 분말을 소정 형상 및 치수로 조정된 금형에 충전한 후 392 내지 980㎫(4000∼10000㎏/㎠)의 압력을 인가하여 혼합 분말로 이루어지는 프리폼을 형성한다. 이 때, Cu 분말이나 CuO 분말의 입자는 압력 인가에 의해 변형되고, 분말 입자 상호간은 변형에 의한 기계적 결합을 발생시킨다. 이 때문에, 세라믹스 분말의 프리폼을 얻는 경우와 같이 입자간 결합성을 유지시키기 위한 유기 바인더를 이용할 필요가 없다. 계속해서, 프리폼은 불활성 분위기, 특히 바람직하게는 질소 또는 아르곤 내에서 975℃로 가열(시간: 3h, 승온 속도: 5℃/min)함으로써 소결된다. 이 때, 소결체는 프리폼 단계의 사이즈보다 약 30% 수축된다. 또한, 소결의 진행에 따라, 출발 재료로서의 CuO는 주변의 Cu에 산소를 공급하거나, 혹은 주변의 Cu가 CuO의 산소를 빼앗는다. 그 결과, 출발 재료로서의 CuO는 수학식 1의 반응에 의해 Cu2O로 된다. CuO는 고온 상태에서 Cu와 공존하는 경우에는 Cu2O로 변형되는 쪽이 열적으로 안정된다.
계속해서, 소결체는 직접적으로 또는 필요에 따라 열간(熱間) 또는 냉간(冷間) 압연, 절단, 연삭 등의 기계적 가공을 거쳐, 금속층(예를 들면 Ni층; 125C)의 형성(예를 들면 도금) 공정으로 이동한다. 금속층(125C)은 상술한 바와 같이 반도체 장치용으로서 필수인 소정의 성질을 복합 부재(125)에 부여하는 데 중요한 역할을 갖는다.
(B) 주조법
소정량의 Cu 잉곳을 재결정성 알루미나제 탐맨(tamman)을 피복한 흑연 도가니 내에 담고, 이것을 대기 내에서 유도 가열(1250∼1350℃)에 의해 Cu를 용융시킨다. 계속해서, 이 용융된 Cu 멜트에 소정량의 Cu2O 분말(평균 입경: 1.2㎛)을 첨가하여 교반(攪拌)한 후, 소정 형상의 금형으로 주조한다. 이 과정을 거쳐 얻어지는 잉곳은, 구리 매트릭스(125A)에 아산화구리 입자(125B)가 분산된 금속 조직을 갖는 복합재 모재(125')가 된다. 계속해서, 주조하여 얻은 복합재 잉곳을 열간 압연에 의해 소정 두께로 조정함과 함께, 소정 형상 및 치수가 되도록 기계 연삭한 후, 분말 소결법의 경우와 마찬가지의 금속층(예를 들면 Ni층; 125C)의 형성(예를 들면 도금) 공정으로 이동한다. 이 경우에도, 금속층(125C)은 반도체 장치용으로서 필수인 소정의 성질을 복합 부재(125)에 부여하는 데 있어서 중요한 역할을 갖는다.
상술한 방법에 의해 얻어진 복합 부재(125)는 후속의 반도체 장치 제조 과정에서 납땜이 실시되어, 다른 부재(예를 들면 반도체 소자 기체(基體)나 세라믹 절연 기판 등)와 접합된다. 따라서, 예를 들면 Ni 도금층(125C)은 우수한 땜납 습윤성을 가질 것이 필요하다. 또한, Ni 도금층(125C)은 복합 부재의 모재(125')와의 사이에서 우수한 접합성을 갖고 있어야 한다. 이것은 Ni 도금층(125C)이 반도체 소자 기체로부터 방출되는 열류의 방산 경로의 일부를 담당하고 있기 때문이며, Ni 도금층(125C)이 모재(125')로부터 박리되어 있는 경우에는 그 부분에서 열방산 경로가 차단되기 때문이다. 또한, Ni 도금층(125C)이 모재(125')에 이르는 영역에는, 복합 부재(125)의 제작 과정에서 축적된 내부 응력이나 왜곡이 제거되어야 한다. 이것은, 외부 요인(내재 응력 내지 왜곡에 예를 들면 온도 변화에 의해 새로운 응력이나 왜곡이 중첩됨)에 의한 과대한 응력 내지 왜곡이 작용하는 것을 방지하는 것에 기여한다. 그 결과, Ni 도금층(125C)과 그 주변 영역에 작용하는 것은 외부 요인에 의해 중첩되는 새로운 응력이나 왜곡뿐이므로, Ni 도금층(125C)으로부터 모재(125')에 이르는 영역은 강고한 정합성이 유지된다.
상술한 우수한 땜납 습윤성, 강고한 접합성, 그리고 표면 영역의 내부 응력이나 왜곡의 해방성을 부여하기 때문에, 본 발명에서는 Ni 도금층(125C)을 설치한 소결체(125')를 환원성 분위기 하에서 열처리한다. 이 열처리에 의해, Ni 도금층(125C)에 부착된 오염 물질(예를 들면, 도금 잔사나 유기물)이 제거되어 표면이 청정하게 유지되어, 모재(125')와 Ni 도금층(125C) 간의 접합력이 높아지고, 그리고 Ni 도금층(125C)으로부터 모재(125')에 이르는 영역의 내부 응력이나 왜곡이 저감된다.
모재(125')와 Ni 도금층(125C) 사이의 접합력이 높아지는 것은, 다음의 메카니즘에 기초한다.
(a) 계면에서의 구리층의 생성
모재(125')의 표면에 Ni 도금층(125C)을 설치한 복합 부재를 수소 분위기 중에서 열처리(400℃, 5분)하면, 원자 간격이 작은(0.741Å, 환언하면 원자 직경이 작은) 수소 분자는, 원자간 거리가 2.5Å로 큰 Ni 도금층(125C)을 용이하게 통과하여 모재(125')의 표면에 도달한다. 모재(125')의 표면에 도달한 수소는, 원자간 거리가 2.56Å로 큰 구리 매트릭스(125A) 영역을 경유하여 아산화구리 입자(125B)가 존재하고 있는 영역에 도달한다. 그 동안에, 분위기 가스로서의 수소와 아산화구리는 수학식 2의 환원 반응을 발생시켜 구리와 물을 생성한다.
따라서, 모재(125')와 Ni 도금층(125C) 사이의 계면에는 환원 반응에 기초하는 구리층(125D)이 생성된다. 구리층(125D)은 모재(125')와 야금적으로 강고하게 결합됨과 함께, 후술하는 Ni 도금층(125C)과의 강고한 접합에 대해서도 중요한 역할을 갖는다.
본 발명에서의 Ni층(125C)은 환원성 가스를 적절하게 통과시키는 데 유효한 역할을 행하고 있다. Ni층(125C)의 대체재로서 Sn(원자간 거리: 3.16Å), Ag(원자간 거리: 2.88Å), Au(원자간 거리: 2.88Å), Pt(원자간 거리: 2.78Å), Pd(원자간 거리: 2.78Å), Zn(원자간 거리: 2.74Å)의 군으로부터 선택된 적어도 1종을 포함하는 금속층을 이용하는 것이 가능하다. 또한, 환원성 가스는 수소를 이용하는 것을 필수로 하지 않는다. 예를 들면, 수소와 질소를 필요에 따라 원하는 비율로 혼합한 포밍 가스(forming gas), 일산화탄소 가스 또는 일산화탄소 가스와 질소를 필요에 따라 원하는 비율로 혼합한 포밍 가스라도 된다. 또한, 질소 가스의 대체로서 헬륨, 아르곤, 크립톤, 네온, 크세논, 이산화탄소 등의 가스를 이용하는 것도가능하다. 이들의 질소 및 대체 가스도 금속층(125C)을 확산하지만, 환원성을 갖지 않기 때문에 아산화구리의 환원 반응에는 관여하지 않는다.
(b) 생성된 구리층과 Ni층의 상호 확산
구리층(125D)에서의 Cu와 Ni 도금층(125C)에서의 Ni는 상술한 열처리 과정에서 서로 확산되어, Ni와 Cu가 혼재되는 확산 영역을 생성한다. 이 확산 영역은 Ni 원자와 Cu 원자가 야금적으로 결합되어 있어, 구리층(125D)과 Ni 도금층(125C)을 강고하게 접합시키는 역할을 담당한다.
(c) 표면 영역의 내부 응력이나 왜곡의 해방
모재(125')와 Ni 도금층(125C) 사이의 접합력이 높아지는 것에 대하여, 다음에 진술하는 내부 응력이나 왜곡의 저감도 기여하고 있다. 열처리(400℃) 과정에서는 금속 원자의 격자가 재배열된다. 그 결과, 모재(125')나 Ni 도금층(125C)이 내장하고 있는 응력이나 왜곡은 해방된다. 따라서, 모재(125')로부터 구리층(125D)을 경유하여 Ni 도금층(125C)에 이르는 표면 영역은 응력이나 왜곡이 제거된 상태로 된다. 이 점은, 외부 요인에 의해 새로운 응력이나 왜곡이 중첩된 경우에 표면 영역의 기계적 파손을 방지하는 요인이 된다.
도 4a, 도 4b는 복합 부재의 모재와 Ni 도금층 사이의 계면에서의 SEM(Scanning Electron Microscope) 분석 프로파일을 나타내는 그래프이다. 프로파일은 복합재(125)를 단면 연마하고, 이 단면을 두께 방향으로 라인 분석하여 얻은 것이다. 도 4a는 모재(125')에 Ni 도금층(125C)을 형성한 후의 열처리 전의 상태이다. 도금층(125C)에 있어서의 Ni 프로파일과 모재(125')에 있어서의 Cu 프로파일은 양자의 경계 영역에서 급격한 변화를 나타내고 있다. 도 4b는 열처리 후의 것으로, 모재(125')측에는 환원에 의해 새롭게 생성된 구리층(125D)이 존재함과 함께, Ni 프로파일과 Cu 프로파일의 경계 영역에는 Ni와 Cu가 혼재되는 확산 영역이 생성되어 있다. 이 확산 영역의 형성이 Ni 도금층(125C)과 모재(125')를 강고하게 접합하기 위한 가장 중요한 요건이 된다.
도 5는 환원법에 의해 생성된 구리층 두께의 Ni 도금층 두께 의존성을 나타내는 그래프이다. 열처리는 수소 가스 분위기 중에서 실시하고 있다. 곡선 A는 열처리 온도 500℃, 곡선 B는 400℃, 그리고 곡선 C는 300℃의 경우를 나타낸다. 그래프를 개관하면, 열처리 온도가 높고, Ni 도금층(125C)이 얇을 수록 생성되는 구리층(125D)은 두꺼워지는 경향이 이해된다. 본 발명에서, 새롭게 환원 생성되는 구리층(125D)은, 복합 부재(125)로서의 성질이 모재(125')의 성질에 지배되는 범위에 한해서, 가능한 한 두껍게 생성되는 것이 바람직하다. 그러나, 구리층(125D)이 두꺼워지면 복합 부재(125)의 열전도율은 증가되지만 열팽창율이 커지므로, 반도체 장치용 지지 부재나 중간 금속 부재로서의 요구 특성에 따라 필요한 두께를 선택하는 것이 필요하다.
두꺼운 구리층(125D)을 생성시키는 데 있어서 중요한 점은, 급속한 환원 반응이 발생하지 않도록 열처리 조건을 조정하는 것이다. 환원 반응은 수학식 2에 따라 발생하고, 발생한 H2O는 기상 상태 그대로 Ni 도금층(125C)의 핀 홀을 통해 외측으로 방출된다. 이 때 반응이 너무 급속하면, 기상의 H2O는 Ni 도금층(125C)과구리층(125D)의 계면에 체류하여 과대한 압력을 발생시킨다. 그 결과, Ni 도금층(125C)과 구리층(125D)의 접합성이 저해되고, 최악의 경우에는 Ni 도금층(125C)은 크랙이나 계면 박리를 발생시킨다. 이러한 크랙이나 계면 박리를 방지하기 위해서는, 열처리 온도를 필요 이상으로 높이지 않도록 조정하거나, Ni 도금층(125C)을 필요 이상으로 두껍게 하지 않는 것이 중요하다. 또한, 강성이 높은 Ni 도금층(125C)을 필요 이상으로 두껍게 하면, Ni 도금층(125C)과 구리층(125D) 사이의 계면 응력이 증가되어, 그 사이의 접합 강도를 저하시키기 때문이다.
도 6은 생성된 구리층의 두께와 접합 강도의 관계를 나타내는 그래프이다. 접합 강도는 구리층(125D)이 0.3㎛까지의 얇은 영역에서는 14.7∼29.4㎫(1.5∼3㎏/㎟)로 낮다. 이것은, (1) 구리층(125D)이 얇기 때문에 Ni 도금층(125C)과의 상호 확산이 불충분하고, (2) 접합을 강화하기 위해서는 Ni의 구리 매트릭스(125A)로의 확산이 필요하지만, Ni의 구리 매트릭스(125A)로의 확산은 아산화구리 입자(125B)의 존재에 의해 저지되기 때문이다. 구리층(125D)이 0.3∼0.5㎛의 범위에서 접합 강도는 급속하게 증가하고, 0.7∼1.0㎛에서 약 78.5㎫(8㎏/㎟)로 포화 값에 도달한다. 이것은 구리층(125D)의 생성 두께가, Ni 도금층(125C)과 구리층(125D) 사이가 확산 접합 상태를 만드는 데 충분한 두께에 근접하기 때문이다. 이러한 상태 하에서는, Ni의 확산이 아산화구리 입자(125B)에 의해 저해되지 않는다. 구리층(125D)의 두께가 1.0㎛ 이상에서는, 접합 강도는 78.5∼88.3㎫(8∼9㎏/㎟) 정도의 범위에서 점증된다. 이것은 Ni 도금층(125C)과 구리층(125D) 사이의 접합 강도에 관한한, 지나친 두께의 구리층(125D)을 생성시킬 필요가 없는 것을 시사한다. 한편, 반도체 장치용으로서의 복합 부재(125)는 대부분의 경우 땜납 접합에 의해 다른 부재와 일체화되는데, 이러한 구조체에서는 49.0㎫(5㎏/㎟) 이상의 접합 강도를 갖고 있으면 충분하다. 이 관점에서 선택되는 구리층(125D)의 두께는 0.5㎛ 이상이다.
도 7은 Ni 도금층 두께와 접합 강도의 관계를 나타내는 그래프이다. 접합 강도는 Ni 도금층(125C)이 0.3㎛의 얇은 영역에서는 12.7∼24.5㎫(1.3∼2.5㎏/㎟)로 낮다. 이것은 수학식 2의 반응이 급속하게 진행되어 Ni 도금층(125C)과 구리층(125D) 사이의 계면 박리를 발생시키기 때문이다. Ni 도금층(125C)이 0.3∼0.5㎛의 범위에서 접합 강도는 급속하게 증가됨과 함께, 0.7∼1.0㎛에서 약 78.5㎫(8㎏/㎟)로 포화 값에 도달한다. 이것은 수학식 2의 반응이 적절한 속도로 진행됨과 동시에, 생성된 구리층(125D)과 Ni 도금층(125C) 사이의 상호 확산이 저해되지 않고서 진행되기 때문이다. Ni 도금층(125C)의 두께가 50㎛ 이상에서는 접합 강도는 저하된다. 이것은 Ni 도금층(125C)의 강성이 높아져 Ni 도금층(125C)과 구리층(125D) 사이의 계면 응력이 증가되기 때문이다. 이것은 지나친 두께의 Ni 도금층(125C)의 형성은 접합 강도에 관한 한 유리하지 않다는 것을 시사한다. 한편, 반도체 장치용으로서의 복합 부재(125)는 대부분의 경우 땜납 접합에 의해 다른 부재와 일체화되는데, 이러한 구조체에서는 49.0㎫(5㎏/㎟) 이상의 접합 강도를 갖고 있으면 충분하다. 이 관점에서 선택되는 Ni 도금층(125C)의 두께는 0.4㎛ 내지 100㎛이다.
이상의 수순을 거쳐 얻어진 복합 부재(열팽창율: 10.0ppm/℃, 열전도율:140W/m·K)(125)에 -55∼150℃의 온도 사이클 시험(1000회)을 실시한 바, 열팽창율, 열전도율 모두 초기 값과 거의 동일한 값이 유지되었다. 또한, 복합 부재(초기 치수: 74.0㎜×42.4㎜×3㎜, 길이 방향의 초기 휘어짐량: 52㎛)(125)의 치수 변화나 변형은 전혀 관측되지 않았다. 또한, Ni 도금층(125C)의 접합 강도는 약 78.5㎫(8㎏/㎟)로, 초기 단계의 접합 강도와 거의 동일한 값을 나타내었다.
또, 후술하는 실시예 2에 도시한 바와 같이, 복합 부재(125)의 열전도율은 50W/m·K 이상이 바람직하다. 50W/m·K 이상의 열전도율을 얻기 위해서는 도 2에 도시한 바와 같이 복합 부재(125) 내의 Cu2O 함유량은 77vol% 이하인 것이 바람직하다. 또한, 복합 부재(125)의 열팽창율은 14ppm/℃ 이하인 것이 바람직하다. 14ppm/℃ 이하의 열팽창율을 얻기 위해서는 도 3에 도시한 바와 같이 복합 부재(125) 내의 Cu2O 함유량은 17vol% 이상인 것이 바람직하다.
지금까지는, 본 발명의 복합 부재(125)로서 금속층(125C)이 Ni 도금층인 경우를 중심으로 기술하였다. 상술한 바와 같이, 금속층(125C)은 Ni인 것 외에, Sn, Ag, Au, Pt, Pd, Zn의 군으로부터 선택된 어느 하나의 금속을 이용할 수 있다. 이들 금속을 이용하는 경우라도, 금속층(125C)과 모재(125') 사이의 계면에 수학식 2에 기초하는 구리층(125D)을 생성시키고, 구리층(125D)과 금속층(125C) 사이의 접합을 강고하게 하기 위한 상호 확산이 이루어질 필요가 있다.
이상에 의해 얻어지는 반도체 장치용 복합 부재(125)는 이하에 진술한 바와 같이, 제조 시 혹은 운전 시에 생기는 열응력 내지 열왜곡을 경감하고, 각 부재의변형, 변성, 파괴의 우려가 없고, 신뢰성이 높으며, 저비용의 절연형 반도체 장치, 또는 비절연형 반도체 장치를 제공하는 데 유효하다.
복합 부재(125)를 이하에 진술하는 절연형 또는 비절연형 반도체 장치에 적용한 경우에는 다음의 장점이나 이점을 향수할 수 있다.
첫번째, 지지 부재(125)의 열팽창율이 작고, 절연 부재(질화 알루미늄, 질화 실리콘, 알루미나, 베릴리아(beryllia))의 그것에 근사하기 때문에, 지지 부재(125)와 절연 부재 사이의 땜납층에 열응력 내지 열왜곡이 잔류하지 않는다는 점이다. 이에 따라 지지 부재(125)와 절연 부재 사이의 일체화물은 휘어짐 등의 변형을 발생시키지 않는다. 일체화물에는 잔류 응력이나 열왜곡이 없기 때문에, 반도체 장치의 가동 시의 열 스트레스의 중첩을 받아도, 땜납층의 열 피로 파괴에 의한 열류로의 차단이나 절연 부재의 기계적 파괴가 잘 발생하지 않는다. 이것은, 반도체 장치의 정상 동작의 유지와 안전성의 확보에 기여한다.
두번째, 일체화물에는 휘어짐이 발생하지 않기 때문에, 반도체 장치로부터 냉각 핀에 이르는 경로의 열 중계가 확실하게 행해진다는 점이다. 또한, 반도체 장치를 냉각 핀 상에 나사로 조여 탑재함으로써, 절연 부재의 파괴도 발생하지 않는다. 이것도 반도체 장치의 정상 동작의 유지와 안전성의 확보에 기여한다.
세번째, 땜납재에 대한 습윤성 부여를 위한 Ni 도금층(125C)이, 지지 부재(125)의 구리층(125D)과 강고하게 접합된다는 점이다. 이것은, 예를 들면 제3 선행 기술 예에서의 Al/SiC 복합재의 경우와는 전혀 다르다. Al/SiC 복합재의 표면에 SiC 분말이 노출된 경우에는, Ni 도금층은 SiC 입자 표면에는 잘 석출되지 않고, 혹은, 석출되어도 강고하게는 접착되지 않는다. 본 발명에 따른 지지 부재(125)의 경우에는, 후속의 납땜을 비롯한 열공정에서, Ni 도금층(125C)의 박리, 팽창 등의 바람직하지 않은 현상을 발생시키지 않는다. 이 점은 반도체 장치의 방열성이나 땜납 접합부의 신뢰성의 면에서 바람직한 결과를 가져온다.
네번째, 지지 부재(125)의 모재(125')는 압연, 연삭, 굽힘 등의 기계 가공이 용이한 점이다. 이 점을 제2 선행 기술 예에서의 Mo재, 제3 선행 기술 예에서의 Al/SiC 복합재와 비교하면, 매우 명확한 차이를 확인할 수 있다. Mo재는 상기한 기계 가공이 불가능한 것은 아니지만 곤란하다. 또한, Al/SiC 복합재의 SiC 분말과 Al 매트릭스 금속은 그다지 강고하게는 접합되지 않다. 이것에 예를 들면 압연 가공을 실시하면, SiC 입자는 매트릭스 금속으로부터 박리되거나, 탈립(脫粒)된다. 이 부분은, 열전도에 대해서는 그것을 저해하도록 작용한다. 또한, 사이즈가 대형화된 반도체 장치에 적용되는 지지 부재에는, 다른 부재와의 결합을 강고하게 할 목적 때문에, 부착 구멍이나 나사를 조이는 구멍을 형성할 필요가 있다. 이러한 연삭 가공의 경우에도, SiC 입자는 매트릭스 금속으로부터 박리되거나, 탈립된다. 이에 대하여, 본 발명에 따른 지지 부재(125)에서는 이러한 기계 가공을 실시해도, 열전도를 저해하는 결함은 발생하지 않는다.
또, 상술한 열처리 온도는 먼저 모재(125')의 환원 반응(수학식 2)이 발생하여, 새로운 구리층(125D)이 생성되는 온도이어야 한다. 그러나, 지나친 환원 반응이 발생하면, 수증기에 의한 표면 영역의 기계적 파괴를 동반한다. 다음으로 Ni 도금층(125C)과 구리층(125D) 사이의 확산이 생기는 온도이어야 한다. 이러한 사항을 고려하여 선택되는 열처리 온도는 150∼500℃이고, 그 시간은 1분∼2시간이다. 이것은 당연한 것이지만, 원하는 구리층(125D)이나 Ni 도금층(125C)의 두께에 의해 최적의 조건을 선택해야 한다.
〔실시예 2〕
본 실시예에서는, 세라믹 절연 구조 절연형 반도체 장치의 지지 부재로서 반도체 장치용 복합 부재를 적용한 예에 대하여 설명한다.
도 8은 본 발명의 절연형 반도체 장치의 주요부를 설명하는 조감 모식도로, 세라믹 절연 기판과 반도체 소자 기체를 지지 부재로서의 복합 부재(125)에 납땜 일체화한 상태를 나타낸다. 지지 부재(125)는 Ni 도금층(두께: 5㎛)(125C)을 설치한 복합 금속 부재로, 열팽창율: 10.0ppm/℃, 열전도율: 140W/m·K로 되는 물성을 갖고 있다. 이상의 성질을 얻기 위해, 지지 부재(125)는 도 1에 도시한 바와 같이, 구리 매트릭스(125A) 내에 아산화구리 입자(125B)를 분산시킨 모재(125') 상에, 수학식 2의 환원 반응에 의해 생성된 구리층(두께: 5㎛)(125D)을 개재하여 금속층으로서의 Ni 도금층(두께: 5㎛)(125C)이 형성된 복합 부재를 구성하고 있다. 지지 부재(125)의 치수는 74.0㎜×42.4㎜×3㎜이고, 그 주연부에 부착 구멍(직경: 5.6㎜)(125E)이 설치되어 있다. 지지 부재(125) 상에는 Sn-5wt%Sb 땜납재에 의해 세라믹 절연 기판(122)이, 그리고 세라믹 절연 기판(122) 상에는 Sn-5wt%Sb 땜납재에 의해 MOSFET 소자 기체(101)가 각각 탑재되어 있다. 이 절연형 반도체 장치(900)는 100V, 400A급이다.
도 9a∼도 9c는 세라믹 절연 기판의 상세를 설명하는 평면도 및 단면도이다.세라믹 절연 기판(122)은, 치수 50㎜×30㎜×0.63㎜를 갖는 AlN 소결체(열팽창율: 4.3ppm/℃, 열전도율: 160W/m·K)(12)의 양면에, 두께 300㎛의 구리판(13a; 드레인 전극을 겸함, 13b; 소스 전극을 겸함, 13c; 서미스터 탑재용)과, 두께 250㎛의 구리판(13d)을, 활성 금속으로서의 Ti를 2wt% 첨가한 Ag-28wt%Cu 땜납(도시를 생략, 두께: 20㎛)(130a, 130b, 130c, 130d)에 의해 각각 접합된 것이다. 구리판(13a, 13b, 13c, 13d)의 표면에는, 무전해 도금에 의해 두께 5㎛의 Ni층(도시를 생략)이 형성되어 있다. 활성 금속으로서의 대체물로서, Cr, Zr, Hf 등을 들 수 있다. 이들 활성 금속은, AlN 소결체(12)와 반응하여 질화물을 형성하고, 땜납층(130a, 130b, 130c, 130d)과 AlN 소결체(12) 간의 접합 매체의 역할을 한다. 활성 금속은 Ti, Cr, Zr, Hf의 군으로부터 선택된 적어도 1종을 포함하고 있으면 된다. AlN 소결체(12)의 대체물로서 질화 실리콘 소결체(열팽창율: 3.1ppm/℃, 열전도율: 120W/m·K)를 이용할 수 있다. 이 때, 구리판(13a, 13b, 13c, 13d)을 납땜하고, 도금층을 형성하여 세라믹 절연 기판(122)으로서 사용한다.
도 10a∼도 10c는 절연형 반도체 장치(900)의 구조를 상세하게 설명하는 평면 및 단면 모식도로, 세라믹 절연 기판(122)과 반도체 소자 기체(101)를 지지 부재(125) 상에 납땜 일체화한 후, 에폭시계 수지 케이스(20), 금속 세선(117), 에폭시계 수지 덮개(21)를 설치함과 함께 동일 케이스 내에 실리콘겔 수지(22)를 충전한 상태를 나타낸다. 도 10a는 평면도, 도 10b는 도 10a에서의 A-A' 단면, 도 10c는 도 10a에서의 B-B' 단면을 각각 나타낸다. 여기서, 지지 부재(125) 상의 세라믹 절연 기판(122)은 Sn-5wt%Sb 땜납(124)(두께: 200㎛)으로 납땜되고, 세라믹 절연 기판(122)의 구리판(13a) 상에는 8개의 Si로 이루어지는 MOSFET 소자 기체(치수: 7㎜×7㎜×0.3㎜)(101)가 Sn-5wt%Sb 땜납(113)(두께: 200㎛)에 의해 납땜되어 있다. Sn-5wt%Sb 땜납(113, 124)에 의한 납땜은 플럭스 함유의 페이스트 땜납재를 이용하여, 저진공 분위기 하에서 동시에 실시된다. 각 소자 기체(101)에는 Al선(직경: 400㎛)(117)에 의한 와이어 본딩이 실시되어 소스 전극(13b), 드레인 전극(13a), 에폭시계 수지 케이스(20)에 사전에 부착되어 있는 주단자(30)나 보조 단자(31)에 접속되어 있다. 또한, 세라믹 절연 기판(122) 상의 구리판(13c) 상에는, 온도 검출용 서미스터 소자(34)가 Sn-5wt%Sb 땜납(113)(도시를 생략)에 의해 납땜되고, 구리판(13c)과 보조 단자(31) 사이를 금속 세선(117)에 의한 와이어 본딩하여, 외부로 연결되어 있다. 또, 도면에서는 생략하지만, 에폭시계 수지 케이스(20)와 지지 부재(125) 사이는 실리콘 접착 수지(35)를 이용하여 고정되어 있다. 에폭시계 수지 덮개(21)의 두꺼운 부분에는 오목부(25), 주단자(30)에는 구멍(30')이 각각 설치되고, 절연형 반도체 장치(900)를 외부 회로 배선에 연결하기 위한 나사(도시를 생략)가 수납되어 있다. 주단자(30)나 보조 단자(31)는 사전에 소정 형상으로 펀칭, 성형된 구리판에 Ni 도금을 실시한 것으로, 트랜스퍼 몰드법에 의해 에폭시계 수지 케이스(20)에 부착되어 있다.
도 11은 절연형 반도체 장치의 회로를 설명하는 도면이다. MOSFET 소자(4개)(101)가 병렬로 배치된 블록(910)을 2계통 갖고, 각 블록(910)은 직렬로 접속되며, 입력 주단자(30in), 출력 주단자(30out), 보조 단자(30)가 소정부로부터 인출되어 절연형 반도체 장치(900)의 주요부를 구성하고 있다. 또, 이 회로의 가동 시에 있어서의 온도를 검출하기 위한 서미스터(34)가 절연형 반도체 장치(900) 내에 독립적으로 배치되어 있다. 본 실시예의 절연형 반도체 장치(900)는 최종적으로, 도 12에 도시한 전동기(950)의 회전수 제어용 인버터 장치에 내장되었다.
또, 본 실시예에서는 비교용으로서 제1 선행 기술 예와 동일한 부재 구성을 취하는 절연형 반도체 장치(본 실시예와 동일 치수의 AlN 세라믹 절연 기판 및 구리 지지 부재를 조합하였음)도 제작하였다.
본 실시예의 절연형 반도체 장치(900)의 MOSFET 소자 기체(101)와 지지 부재(125) 사이의 열저항은 0.028℃/W이었다. 이 값은 비교 시료의 열저항 0.024℃/W보다 높지만, 목표 사양의 0.042℃/W(열저항이 초기 값의 1.5배에 도달하는 값) 이하는 만족시킨다. 또, 본 실시예의 절연형 반도체 장치에서는, 열저항이 초기 값의 1.5배에 달하는 온도 사이클 수를 수명으로 정의하고 있다. 목표 사양을 만족시키는 열저항이 얻어진 제1 요인은, 열류로에 개재하는 세라믹 절연 기판(122)이나 지지 부재(125) 등을 높은 열전도성 부재로 구성한 점이다. 또한, 지지 부재(125)에는 열전도율이 높은 구리층(125D)이 형성되고, 이 구리층(125D)과 금속층으로서의 Ni 도금층(125C)이 확산에 의해 치밀하게 접합되어 있어 열류가 원활하게 전달된다. 이 점이 제2 요인이다. 또한, Sn-5wt%Sb 땜납(113, 124)에 의한 납땜을 플럭스 함유 페이스트 땜납재를 이용하여 저진공 분위기 하에서 동시에 실시하고 있기 때문에, 땜납층(113, 124)에서의 보이드가 저감된 것도 제3 요인으로서 들 수 있다.
〔MOSFET 소자 기체(101)〕-〔세라믹 절연 기판(122)〕-〔지지 부재(125)〕의 적층 일체화물을 형성한 단계에서의 휘어짐량(불룩한 부분의 높이)은 최대 30㎛이었다. 한편, 비교 시료의 반도체 기체-세라믹 절연 기판-구리 지지 부재의 적층 일체화물은 약 200㎛이고, 본 실시예의 구조에서는 휘어짐량의 대폭적인 저감이 가능하다. 이것은 지지 부재(125)의 열팽창율이 세라믹 절연 기판(122)의 그것과 정합되어 있는 것에 기초한다.
도 13은 절연형 반도체 장치의 열저항의 지지 부재의 열전도율 의존성을 나타내는 그래프이다. 열저항은 지지 부재(125)의 열전도율이 높을수록 낮은 값을 나타낸다. 열전도율이 높은 영역에서는 열저항의 열전도율 의존성은 비교적 작지만, 낮은 영역에서는 열전도율 의존성은 크다. 이것은 열류의 가로 방향으로의 확대가 억제되기 때문이며, 특히 열전도율이 낮은 측에서 열 확대의 억제가 현저해진다. 반도체 장치의 안정 동작을 유지하는 데 있어서 방열성은 가급적으로 높은 것이 바람직하고, 이와 함께 제조 프로세스의 변동에 의해서도 안정적으로 우수한 방열성을 확보할 수 있는 것이 바람직하다. 이러한 관점에서 도 13을 보면, 지지 부재(125)의 열전도율은 70W/m·K 이상이 바람직한 열전도율 범위라고 할 수 있다. 따라서, 도 3을 참조하면 70W/m·K 이상의 열전도율을 얻기 위해서는 복합 부재(125) 내의 Cu2O 함유량은 70vol% 이하로 조정할 필요가 있다.
도 14는 온도 사이클 시험에서의 절연형 반도체 장치의 열저항의 추이를 나타내는 그래프이다. 이 시험에서는 -55∼150℃의 온도 변화를 반복하여 제공하였다. 본 실시예의 절연형 반도체 장치(900)의 경우에는 초기 값이 0.028℃/W인 데대하여, 1000회 후에도 동일한 값이 유지된다. 1000회 이후에 열저항은 점증하고 있지만, 6000회까지는 허용되는 0.042℃/W(수명) 이하의 값을 나타내고 있다. 한편, 비교 시료의 열저항은 초기 값은 0.024℃/W로 낮지만, 100회 이후부터 증가하며, 수명(0.036℃/W)에는 약 250회에서 도달한다. 비교 시료의 열저항 증가의 원인은, 구리 지지 부재와 세라믹 절연 기판 사이의 땜납층에서의 크랙 때문이다. 본 실시예의 절연형 반도체 장치(900)가 우수한 온도 사이클 내량을 나타낸 이유는, 세라믹 절연 기판(122)과 지지 부재(125)의 열팽창율이 정합되어 있고, -55∼150℃의 온도 변화를 반복하여 제공해도 땜납층(124)에 작용하는 왜곡이 아주 작게 억제되기 때문이다. 또한, 지지 부재(125)의 Ni 도금층(125C)과 구리층(125D)의 접합이 강고하게 유지되기 때문에, 열방산로의 차단이 발생하지 않은 것도 우수한 온도 사이클 내량을 나타낸 이유이다.
도 15는 온도 사이클 수명에 미치는 지지 부재의 열팽창율의 영향을 설명하는 그래프이다. 수명은 지지 부재(125)의 열팽창율이 커짐에 따라 감소하는 경향을 나타내고 있다. 여기서, 본 실시예의 절연형 반도체 장치(900)는 최종적으로 자동차에 탑재되는 것으로, 3000회 이상의 온도 사이클 수명을 갖고 있는 것이 바람직하다. 이러한 관점에서 도 14를 보면, 지지 부재(125)의 열팽창율은 12.5ppm/℃ 이하인 것이 필요하다. 이러한 열팽창율을 얻기 위해서는, 도 3에 도시한 바와 같이 지지 부재(125) 내의 Cu2O 함유량은 24vol% 이상일 필요가 있다.
도 16은 세라믹 절연 기판 탑재용 땜납층에 생기는 왜곡의 지지 부재의 열팽창율 의존성을 설명하는 그래프이다. 땜납층에 생기는 왜곡은 지지 부재(125)의 열팽창율을 증가시킴에 따라서 증가한다. 이 그래프와 도 15를 대조하면, 3000회 이상의 온도 사이클 수명을 확보하기 위해서는 지지 부재(125)의 열팽창율은 14ppm/℃ 이하이고, 그리고 3000회 이상의 온도 사이클 수명을 확보하기 위해서는 땜납층(124)에 생기는 왜곡을 2.5% 이하로 억제할 필요성을 이해할 수 있다.
다음으로, 절연형 반도체 장치(900)에 간헐 통전하고, 지지 부재(125)의 온도를 30∼100℃ 사이에서 반복하여 변화시키는 시험을 실시하였다. 도 17은 간헐 통전 시험에 의한 열저항의 추이를 나타낸다. 이 시험에서는, 지지 부재의 온도가 30∼100℃의 온도 변화를 발생시키도록 MOSFET 소자 기체(101)에 반복 통전하여 열저항을 추적하였다. 본 실시예의 절연형 반도체 장치(900)의 경우에는 초기 값이 0.028℃/W인 데 대하여, 30000회 후에도 동일한 값이 유지된다. 30000회 이후에 열저항은 점증하고 있지만, 130000회까지는 허용되는 0.042℃/W(수명) 이하의 값을 나타내고 있다. 한편, 비교 시료의 열저항은 초기 값은 0.024℃/W로 낮지만, 5000회 이후부터 증가하며, 수명(0.036℃/W)에는 약 10000회에 도달한다. 비교 시료의 열저항 증가의 원인은, 구리 지지 부재와 세라믹 절연 기판 사이의 땜납층에서의 크랙과, 세라믹 절연 기판과 MOSFET 소자 기체 사이의 땜납층에서의 크랙 때문이다. 본 실시예의 절연형 반도체 장치(900)가 우수한 온도 사이클 내량을 나타낸 이유는, 세라믹 절연 기판(122)과 지지 부재(125)의 열팽창율이 정합되어 있고, 간헐 통전에 의한 온도 변화를 반복하여 제공하여도 땜납층(124)에 작용하는 왜곡이 아주 작게 억제되기 때문이다. 또한, 세라믹 절연 기판(122)과 지지 부재(125)의일체화물의 외관의 열팽창율이 비교 시료의 열팽창율보다 작아져 있기 때문에, MOSFET 소자 기체(101)와 세라믹 절연 기판(122) 사이의 땜납층(113)에 작용하는 왜곡도 작게 억제된다. 이들 사항이 상승 효과를 생성함으로써 우수한 간헐 통전 내량을 나타낸 것으로 이해된다.
상술한 간헐 통전 시험에서는, 구리판(13a, 13b, 13c)으로부터 지지 부재(125)에 이르는 적층 구조의 절연 내력도 추적하였다. 도 18은 그 결과로, 간헐 통전 시험에 의한 전극-지지 부재 간의 코로나 방전 개시 전압의 추이를 나타낸다. 코로나 방전 개시 전압은 전하량 100pC에서의 값이다. 본 실시예의 절연형 반도체 장치(900)는 약 8㎸의 초기 값에 대하여, 130000회 후에도 약 8㎸로 거의 변동되지 않는다. 이에 반하여, 비교 시료의 방전 개시 전압은 초기에는 본 실시예의 절연형 반도체 장치(900)와 동등하지만, 시험 횟수를 증가시킴에 따라서 순차적으로 저하되고, 30000회 이후에는 약 1㎸로 거의 일정한 값을 나타내고 있다. 이상으로부터, 본 실시예의 절연형 반도체 장치(900)는 비교 시료에 비해, 안정적으로 우수한 절연성이 유지되어 있다. 비교 시료의 절연성이 열화된 주된 이유는, 세라믹 절연 기판(122)에서의 절연체로서의 AlN 소결체(12)가 전극(13a, 13b, 13c)에 대응하는 부분에서 기계적으로 파괴되었기 때문이다. 절연물이 기계적으로 파괴되면, 파괴 부분에서 전계가 극도로 높아진 결과 방전이 발생한다. 소결체의 기계적 파손은, 구리 지지 부재와 세라믹 절연 기판의 열팽창율 차에 기인하는 과도한 응력 내지 왜곡이 작용하는 결과로서 발생한다. 이에 대하여, 본 실시예의 절연형 반도체 장치(900)의 지지 부재(125)와 세라믹 절연 기판(122)의 일체화부에는과도한 응력 내지 왜곡이 작용하지 않기 때문에, AlN 소결체(12)의 기계적 파손을 발생시키지 않는다. 따라서, 절연체 내부에서 전계가 불연속적으로 큰 값을 나타내지 않는다. 본 실시예의 절연형 반도체 장치(900)가 안정적으로 우수한 절연성을 나타낸 것은, 이상의 이유에 기초한다.
본 실시예의 절연형 반도체 장치(900)는 도 12의 인버터 장치에 내장되어, 전동기(960)의 회전수 제어에 이용되었다. 또한, 인버터 장치 및 전동기는 전기 자동차에 그 동력원으로서 내장되었다. 이 자동차에서는, 동력원으로부터 차 바퀴에 이르는 구동 기구를 간소화할 수 있기 때문에 기어의 기어비의 차이에 의해 변속되는 종래의 자동차에 비해, 변속 시의 쇼크가 경감되었다. 또한, 이 자동차는, 0.259㎞/h의 범위에서 원활한 주행이 가능한 것 외에, 동력원을 근원으로 하는 진동이나 소음 면에서도 종래의 기통형 엔진을 탑재한 자동차의 약 1/2로 경감할 수 있었다.
또한, 본 실시예의 절연형 반도체 장치(900)를 내장한 인버터 장치, 무브러시 직류 전동기와 함께 냉난방기(냉방 시의 소비 전력: 5㎾, 난방 시의 소비 전력: 3㎾, 전원 전압: 200V)에 내장되었다. 전동기의 효율은 종래의 교류 전동기를 이용한 경우보다 10% 이상 높은 효율을 나타냈다. 이 점은, 냉난방기 사용 시의 전력 소비를 저감하는 데 도움이 된다. 또한, 실내의 온도가 운전 개시로부터 설정 온도에 도달하기까지의 시간은, 본 실시예의 경우에는 종래의 교류 전동기를 이용한 경우보다 약 1/2로 단축되었다.
본 실시예와 마찬가지의 효과는, 반도체 장치(900)가 다른 유체를 교반 또는유동시키는 장치, 예를 들면 세탁기, 유체 순환 장치 등에 내장된 경우에도 향수할 수 있다.
〔실시예 3〕
본 실시예에서는, 수지 절연 구조 절연형 반도체 장치의 중간 금속 부재로서 반도체 장치용 복합 부재를 적용한 예에 대하여 설명한다.
도 19a∼도 19c는 본 발명의 일 실시예의 절연형 반도체 장치를 설명하는 평면도, 단면도 및 회로도이다. 절연형 반도체 장치(900)는 이하의 구성으로 이루어져 있다. Si로 이루어지는 MOSFET 소자 기체(101)(4개, 칩 사이즈: 7×7×0.28㎜)는, 사이즈 8×8×0.6㎜의 중간 금속 부재(40)를 재재하여, 지지 부재를 겸하는 Al 절연 회로 기판(2) 상에 땜납(113, 124)에 의해 탑재되어 있다. 중간 금속판(40)은, 본 발명의 복합 부재로 이루어진다. 중간 금속 부재(40)는 구리 매트릭스(125A) 내에 아산화구리 입자(125B)를 분산시킨 모재(125') 상에, 수학식 2의 환원 반응에 의해 생성된 구리층(두께: 10㎛)(125D)을 개재하여 금속층(Ni 도금층, 두께: 10㎛)(125C)이 형성된 복합 부재를 구성하고 있다. 열팽창율: 10.0ppm/℃, 열전도율: 14W/m·K로 되는 물성을 갖고 있다. Al 절연 회로 기판(2)은 금속판으로서의 Al판(사이즈: 40.7×29.4×1.5㎜)(201)의 한쪽의 주면에 에폭시 수지 절연층(두께: 150㎛)(202)을 개재하여 Cu 배선층(두께: 70㎛)(203)이 선택 형성되어 있다. MOSFET 칩(101)과 중간 금속 부재(40)는 조성 Sn-5wt%Sb로 되는 땜납재(두께: 70㎛, 온도: 270±10℃)(113)에 의해, 그리고 중간 금속 부재(40)와 Al 절연 회로 기판(2)은 조성 Sn-3wt%Ag-0.8wt%Cu로 되는 땜납재(두께: 70㎛, 온도:240±10℃)(124)에 의해 각각 납땜되어 있다. 또한 Cu 배선층(203) 사이에는, 칩 저항(112)이 땜납재(124)에 의해 고착되어 있다. 이들 땜납은, 페이스트 형상 땜납재를 소정부에 도포하고, 이 도포부에 소요 부재를 탑재한 후, 공기 중에서 가열하는 공정에서 실시된다. 계속해서, 사전에 Cu로 이루어지는 단자(30)를 일체화한 에폭시 수지로 이루어지는 케이스(20)를, Al 절연 회로 기판(2)에 실리콘 수지 접착제(도시를 생략)(35)로 부착하였다. MOSFET 소자 기체(101)의 게이트, 소스 및 드레인에는 각각 Al선(직경: 300㎛)(117)의 와이어 본딩을 실시하였다. 게이트 단자(30a)는 각 MOSFET 소자 기체(101)에서 공용되고, 소스 단자(30c)와 드레인 단자(30b)는 각 MOSFET 소자 기체(101)에서 전용되도록 배선되어 있다. 도시는 생략하지만, 칩 저항(112)의 탑재부에는 에폭시 수지(22)를, 그리고 MOSFET 소자 기체(101)의 탑재부에는 실리콘겔 수지(22a)를 포팅 도포하고, 각각 150℃×2h의 열처리를 실시하여 경화하였다. 최종적으로 에폭시 수지로 이루어지는 케이스 덮개(도시를 생략)(21)를 부착하여, 반도체 장치(900)를 완성하였다. 이에 따라, 탑재 소자(101, 112)나 회로 기판(2) 등은 몰드 수지(22, 22a)에 의해 기밀적으로 밀봉되어 있다.
이상에 의해 제작된 본 실시예의 반도체 장치(900)는, 도 19c에 도시한 회로를 구성한다.
도 20은 본 실시예의 절연형 반도체 장치의 과도 열저항 특성을 나타내는 그래프이다. 열저항은 통전 시간을 증가시킴에 따라서 높은 값을 취하지만, 통전 시간 약 3s 이후에는 정상 값(약 2.7℃/W)을 나타내고 있다. 이 값은, 예를 들면 주위 온도: 98℃의 조건 하에서 MOSFET 소자 기체(101)가 10W의 전력을 소비한 경우라도, 기체(101)는 안정적으로 동작할 수 있는 것을 의미한다. 이와 같이 우수한 방열성을 나타낸 이유는, 열전도성이 우수한 중간 금속 부재(40)를 이용하고 있거나, 중간 금속 부재(40)의 Ni 도금층(125C)과 구리층(125D)의 접합이 강고하게 유지되어 있어, 열류의 이동이 원활하게 이루어지기 때문이다.
도 21은 본 실시예의 절연형 반도체 장치의 온도 사이클 시험에 의한 열저항의 추이를 나타낸다. 온도 사이클 수: 2000회까지는 초기 값과 동등한 열저항(약 2.7℃/W)이 유지되어 있다. 열저항의 증대는 온도 사이클 수: 2000회 이후에서 발생한다. 초기 값의 1.5배에 도달했을 때의 온도 사이클 수를 수명으로 정의하면, 본 실시예의 절연형 반도체 장치(900)의 수명은 약 5000회가 된다. 이상과 같이 하여 얻어진 본 실시예의 절연형 반도체 장치(900)의 수명은, 통계적으로는 후술하는 도 23의 직선 C로 나타내는 분포를 갖고 있다. 직선 C로부터 얻어지는 -3σ 수준 수명은 1300회(-55∼150℃)로, 본 실시예의 절연형 반도체 장치(900)는 양산 제품으로서 충분한 신뢰성을 갖고 있는 것을 나타내고 있다. 또한, 본 실시예의 절연형 반도체 장치(900)에서는, 중간 금속 부재(40)의 열팽창율이 10.0ppm/℃로 바람직한 열팽창율로 조정되어 있다. 이것은, 땜납층(113)이나 땜납층(124) 중 어느 하나가 선행 파괴되는 것을 억제하여, 반도체 장치 전체로서의 수명을 길게 하는 데 기여한다.
여기서, 본 실시예의 절연형 반도체 장치(900)에서 가장 중요한 점은, MOSFET 소자 기체(101)와 회로 기판(2) 사이에 배치하여 고착되는 중간 금속부재(40)의 열팽창율이 7∼12.5ppm/℃로 조정되어 있는 것이다. 도 22는 MOSFET 소자 기체가 고착된 땜납층에서의 열왜곡을 나타내는 그래프이다. MOSFET 소자 기체(101)는 중간 금속 부재(40)를 개재하여 회로 기판(2) 상에 땜납층(113, 124)에 의해 고착되어 있다. 여기서, 그래프는 시뮬레이션에 의한 결과로, 150℃에서의 왜곡이 0%이다라고 가정하고, 이 상태로부터 -55℃까지 냉각되었을 때에 땜납층 단부에 발생하는 대응 왜곡을 나타내고 있다. 또한, 땜납층(113)은 조성 Sn-5wt%Sb재(두께: 70㎛), 그리고 땜납층(124)은 조성 Sn-3wt%Ag-0.8wt%Cu재(두께: 70㎛)로 이루어져 있다. 도 22에서의 곡선 A는 땜납층(113)의 단부, 곡선 B는 땜납층(124)의 단부에 생기는 왜곡을 각각 나타낸다. A부의 왜곡은 중간 금속 부재(40)의 열팽창율이 커짐에 따라서 증대한다. A부의 왜곡을 작게 하기 위해서는, 중간 금속 부재(40)의 열팽창율이 작은 쪽이 유리하다. 한편, B부의 왜곡은 중간 금속 부재(40)의 열팽창율이 커짐에 따라서 감소한다. 이 왜곡을 작게 하기 위해서는, 중간 금속 부재(40)의 열팽창율이 큰 쪽이 유리하다. 이와 같이, A부와 B부의 왜곡은 상호 트레이드 오프의 관계에 있으며, 양자가 균형을 이루는 것은 열팽창율이 약 10ppm/℃인 경우이다. 여기서, 후술하는 바와 같이(도 23, 도 24) 중간 금속 부재(40)의 열팽창율이 약 10ppm/℃인 경우에 가장 우수한 온도 사이클 수명이 얻어진다. 이 경우의 왜곡은 A부 및 B부 모두 약 1.5%이다. 또한, 후술하는 바와 같이(도 24) A부와 B부의 왜곡이 약 2.2% 이하이면 -3σ 수준의 온도 사이클 수명은 1000회 이상으로 된다. A부 및 B부가 모두 2.2% 이하로 되는 것은, 중간 금속 부재(40)의 열팽창율이 7∼12.5ppm/℃인 경우이다(도 22). 따라서, 이 열팽창율범위가 바람직한 범위라고 할 수 있다.
도 23은 MOSFET 소자 기체 땜납부의 온도 사이클 시험에 의한 땜납층 파괴 수명의 와이블 분포를 나타내는 그래프이다. 열팽창율 16.7ppm/℃의 Cu를 중간 금속 부재로서 이용한 경우에는, 형상 파라미터 m=3.0, 평균 수명 μ=1120회의 수명 분포를 나타내고 있다. 이 경우에 수명을 지배하는 것은, 땜납층(113)의 클럭에 의한 파괴이다. 양산품을 고려한 -3σ 수준(누적 불량률=약 0.1%)의 수명은 120회로 매우 짧다. 또한, 열팽창율 5.1ppm/℃의 Mo를 중간 금속 부재로서 이용한 경우에는, 형상 파라미터 m=5.5, 평균 수명 μ=800회의 수명 분포를 나타내고 있다. 이 경우의 수명을 지배하는 요인은 땜납층(124)의 크랙 파괴로, -3σ 수준 수명은 240회로 Cu의 경우보다 향상되어 있다. 그러나, Cu 및 Mo의 경우에는 어느 것이나, 충분한 신뢰성 마진을 구비하고 있다고는 할 수 없다. 중간 금속 부재의 열팽창율이 너무 작은 경우에 땜납층(113)의 크랙이, 그리고, 열팽창율이 너무 큰 경우에 땜납층(124)의 크랙이 가속적으로 진행되는 점은, 도 22의 왜곡의 경향과 부합된다. 이것은, 긴 수명을 확보하기 위해서는, 땜납층(113) 또는 땜납층(124)의 한쪽의 파괴가 선행하여 진행하지 않도록 해야 하는 점을 시사한다. 한편, 열팽창율 10.0ppm/℃의 본 발명의 복합 부재로 이루어지는 중간 금속 부재(40)를 이용한 본 실시예의 절연형 반도체 장치(900)에서는, 형상 파라미터 m=5.3, 평균 수명 μ=4300회, 그리고 -3σ 수준 수명 1300회로 비약적으로 향상된 수명 분포를 나타내고 있다.
도 24는 MOSFET 소자 기체 땜납부의 온도 사이클 시험에 의한 -3σ 수준 수명을 나타내는 그래프이다. 열팽창율이 작은 측에서는 땜납층(124)의 크랙에 의한 파괴가 선행하여 진행되기 때문에, 반도체 장치로서의 수명은 짧아진다. 약 5∼10ppm/℃의 범위에서는 열팽창율이 커짐에 따라서 수명은 연장되고, 약 10∼16.7ppm/℃의 범위에서는 열팽창율이 커짐에 따라서 수명은 저하된다. 특히, 열팽창율이 큰 측에서는 땜납층(113)의 크랙에 의한 파괴가 선행하여 진행되기 때문에, 반도체 장치로서의 수명은 짧아진다. 본 실시예의 절연형 반도체 장치(900)의 일반적인 가동 조건 하에서는, 온도 사이클 수명은 1000회 이상(조건: -55∼150℃)을 갖는 것이 바람직하다. 이러한 관점에서 선택되는 중간 금속 부재(40)의 열팽창율은 7∼12.5ppm/℃의 범위이다. 7∼12.5ppm/℃의 범위의 열팽창율이 얻어지는 것은 Cu2O 함유량이 24∼70vol%인 경우이다(도 2).
본 발명에서는, 발열이 현저한 MOSFET 소자 기체(101)는, Al과 같은 금속판(201)의 한쪽의 주면에 에폭시 수지로 이루어지는 절연층(202)을 개재하여 Cu로 이루어지는 배선층(203)이 선택 형성된 회로 기판(2) 상에 납땜 탑재된다. MOSFET 소자 기체(101)로부터 금속판(201)에 이르는 방열 경로 내에서, 방열을 가장 저해하는 것은 에폭시 절연층(202)이다. 이 경우, 반도체 장치로서의 방열성의 양부(良否)는, MOSFET 소자 기체(101)로부터 에폭시 절연층(202)에 이르는 경로로서 열류를 얼마나 확대시키는지에 달려있다. 도 25는 절연형 반도체 장치에 전력을 인가했을 때의 반도체 소자 기체의 온도 상승을 나타내는 그래프이다. 이 그래프는 시뮬레이션의 결과로, MOSFET 소자 기체(101)의 소비 전력은 10W , MOSFET 소자 기체(101)의 표면은 단열 상태, 그리고 방열면으로서의 Al판(201)의 표면은 0℃로 유지되어 있는 것으로 가정하고 있다. MOSFET 소자 기체(101)의 상승 온도는, 중간 금속 부재(40)의 열전도율이 클수록 낮아지는 경향을 나타내고 있다. MOSFET 소자 기체(101)의 안정적 동작을 유지하기 위한 온도는 125℃ 정도로 생각된다. 또한, 반도체 장치는 가능한 한 높은 주위 온도(Al판(201)의 온도) 하에서 안정적 동작을 유지할 수 있는 것이 바람직하다. 주위 온도 90℃ 하에서 안정적으로 동작시키기 위해서는, 그래프를 참조하면, 중간 금속 부재(40)의 열전도율이 70W/m·K 이상으로 조정될 필요가 있다. 이러한 관점에서 선택되는 중간 금속 부재(40)의 열전도율은 70W/m·K 이상이다. 따라서, 방열성의 관점에서 선택되는 Cu2O 함유량은 70vol% 이하이다(도 3).
또, 상술한 회로 기판(2)은, Al로 이루어지는 금속판(201)의 한쪽의 주면에 에폭시 수지로 이루어지는 절연층(202)을 개재하여 Cu로 이루어지는 배선층(203)이 선택 형성된 것이다. 그러나, 본 발명에서의 회로 기판(2)은 Al판(201) 상에 절연층(202)을 개재하여 배선층(203)이 설치된 형태로 한정되는 것은 아니다. 이 이유의 제1은, 절연층(202)이나 배선층(203)이 없는 Al판(201) 상에 반도체 소자 기체(1)를 직접 납땜 탑재한 경우라도, 제1 및 제2 선행 기술 예와 마찬가지로 열팽창율이 작은 탑재 부품이 열팽창율이 큰 회로 기판에 납땜되는 점에서는 동일하며, 따라서 동일한 과제를 갖는 것에 의한다. 또한 제2 이유는, Al판(201) 상에 중간 금속 부재(40)를 통해 MOSFET 소자 기체(101)를 납땜 탑재한 경우라도, 절연층(202)이나 배선층(203)을 설치한 회로 기판(2)의 경우와 마찬가지의 신뢰성 향상을 도모할 수 있기 때문이다. 따라서, 본 발명에서는, 후술하는 실시예 3과 같이 회로가 형성되어 있지 않은 베이스판(2)도 회로 기판(2)의 범위에 포함된다.
상술한 바와 같이 본 실시예에서 중요한 점은, MOSFET 소자 기체(101)와 회로 기판(2) 사이에 고착되는 중간 금속 부재(40)의 열팽창율이 7∼12.5ppm/℃ 그리고 열전도율이 70W/m·K 이상으로 조정되어 있는 것이다. 이러한 조건을 충족시키는 중간 금속 부재(40)의 Cu2O 함유량은 24∼70vol%이다.
본 실시예에 따른 반도체 장치(900)는, 금속판(201)의 한쪽의 주면에 절연층(202)을 통해 배선층(203)이 선택 형성된 회로 기판(2) 상에, MOSFET 소자 기체(101)가 중간 금속 부재(40)를 개재하여 탑재되어 있다. 이 때, MOSFET 소자 기체(101)와 중간 금속 부재(40) 사이는 조성 Sn-5wt%Sb로 되는 땜납층(두께: 70㎛)(113)에 의해, 그리고 중간 금속 부재(40)와 Al 절연 회로 기판(2)은 조성 Sn-3wt%Ag-0.8wt%Cu로 되는 땜납층(두께: 70㎛)(124)에 의해 각각 납땜되어 있다. 이들 땜납층(113, 124)은 Sn, Sb, Ag, Cu, Ni, P, Bi, Zn, Au 그리고 In의 군으로부터 선택된 적어도 1종의 물질과 Sn으로 이루어지는 다른 땜납재에 의해 대체되어도 된다. 구체적인 땜납재(113, 124)로서는, Sn 단체 금속, Sn-5wt%Sb-0.6wt%Ni-0.05wt%P나 Sn-5wt%Sb로 대표되는 Sn-Sb계, Sn-3.5wt%Ag, Sn-3wt%Ag-0.8wt%Cu로 대표되는 Sn-Ag계, Sn-58wt%Bi로 대표되는 Sn-Bi계, Sn-0.7wt%Cu로 대표되는 Sn-Cu계, Sn-52wt%In으로 대표되는 Sn-In계, Sn-9wt%Zn으로 대표되는 Sn-Zn계, In-10wt%Ag로 대표되는 In-Ag계, 그리고, Au-20wt%Sn으로 대표되는 Au-Sn계의 재료를 적용하는 것이 가능하다.
파워 반도체 소자 기체(1)는 IGBT, 트랜지스터, 사이리스터, 다이오드, MOSFET 트랜지스터 등, 다른 전기적 기능을 갖는 것이면 된다. 또한, 반도체 소자 기체(1)는 Si(4.2ppm/℃), 또는 Si 이외의 재료(Ge: 5.8ppm/℃, GaAs: 6.5ppm/℃, GaP: 5.3ppm/℃, SiC: 3.5ppm/℃ 등)로 이루어지는 경우에도 마찬가지의 효과가 얻어진다.
도 26은 본 실시예의 절연형 반도체 장치(900)가 내장된 전원 회로 장치를 설명하는 블록도이다. 이 전원 회로 장치는, 교류 전력을 정류하고, 전압 제어된 전력을 부하 회로에 공급하는 것이다. 여기서, 본 실시예에서의 부하 회로는 컴퓨터의 연산 회로이다.
〔실시예 4〕
본 실시예에서는, 파워 반도체 소자 기체와 그 전기적 동작을 제어하는 제어 회로를 탑재한 절연형 반도체 장치 및 이 반도체 장치를 이용한 자동차용 점화 장치에 대하여 설명한다.
도 27a, 도 27b는 본 실시예의 절연형 반도체 장치를 설명하는 조감도 및 단면도이다. 절연형 반도체 장치(900)는 파워 반도체 소자 기체로서의 Si로 이루어지는 IGBT 소자 기체(101)와 그 전기적 동작을 제어하는 제어 회로(10)를 지지 부재(2) 상에 탑재하고 있다. IGBT 소자 기체(101)(칩 사이즈: 5×5×0.25㎜)는, 두께 1㎜, 면적 약 25×20㎜의 Al 지지 부재(2) 상에 중간 금속 부재(사이즈:6×6×0.6㎜)(40)를 개재하여, 조성 Sn-5wt%Sb-0.6wt%Ni-0.05wt%P의 땜납재(두께: 200㎛, 온도: 270±10℃)(113) 및 조성 Sn-3wt%Ag-0.8wt%Cu의 땜납재(두께: 200㎛, 온도: 240±10℃)(124)에 의해 고착되어 있다. 중간 금속 부재(40)는 구리 매트릭스(125A) 내에 아산화구리 입자(125B)를 분산시킨 모재(125') 상에, 수학식 2의 환원 반응에 의해 생성된 구리층(두께: 50㎛)(125D)을 개재하여 금속층(Ni 도금층, 두께: 10㎛)(125C)이 형성된 복합 부재를 구성하고 있다. 열팽창율: 7.5ppm/℃, 열전도율: 100W/m·K로 되는 물성을 갖고 있다. 또한, Al 지지 부재(2)의 표면에는, Ni 도금(두께: 3∼7㎛)(43)이 실시되어 있다. 모재(125') 내의 아산화구리 입자(125B)의 농도는 60vol%이다.
한편, 두께 약 15㎛의 후막 Cu 배선(도시 생략)(203), 후막 저항(15) 및 오버코트 유리층(도시 생략)을 설치한, 사이즈: 19×10×0.8㎜의 알루미나 세라믹스 기판(5)을 준비하였다. 계속해서, 알루미나 기판(5)의 원하는 영역에, 최종적으로 땜납재(113')가 되는 조성 Sn-3wt%Ag-0.8wt%Cu의 땜납재 분말을 함유한 페이스트를 인쇄하고, 이 인쇄부에 IC칩 기체(16), 컨덴서 칩(17), 그리고 유리 슬리브형 제너 다이오드 칩(18) 등의 칩 부품을 탑재하고, 공기 중에서 250±10℃로 가열하였다. 이에 따라, 각 칩 부품(16, 17, 18)이나 후막 저항(15)은 땜납재(113')에 의해 후막 Cu 배선(203)과 전기적으로 접속되고, 알루미나 기판(5) 상에는 IGBT 소자 기체(101)의 동작을 제어하는 제어 회로(10)가 형성되었다. 이 알루미나 기판(5)은 실리콘 수지 접착제(도시 생략)(9)에 의해, Al 지지 부재(2) 상에 부착되어 있다. IGBT 소자 기체(101)의 에미터 전극 및 게이트 전극은 직경 300㎛의 Al세선(117)에 의해 제어 회로(10)와 전기적으로 연결되어 있다. IGBT 소자 기체(101)의 콜렉터 전극은, Al 지지 부재(2)와 Al 세선(117)을 경유하여 단자(30)와 전기적으로 연결되어 있다. 제어 회로(10)도 Al 세선(117')에 의해 단자(30)와 전기적으로 연결되어 있다. 단자(30)는 Al 지지 부재(2)와 동질의 재료로 이루어지고, 그 표면에는 Ni 도금(도시 생략, 두께: 3∼7㎛)이 실시되어 있다.
이상의 개략 구조를 갖는 어셈블리는, 도 27b에 도시한 단면도의 파선으로 도시한 바와 같이, IGBT 소자 기체(101)의 탑재부, 칩 부품이 부착된 알루미나 기판(5)의 탑재부, Al 세선(117, 117')이 완전하게 밀봉될 듯이, Al 지지 부재(2) 및 단자(30)의 일부를 포함해서 에폭시 수지(22)에 의한 트랜스퍼 몰드가 실시되어 있다. 에폭시 수지(22)는 열팽창율: 16ppm/℃, 유리 전이점: 155℃, 체적 저항율: 9×1015Ω·m(RT), 굽힘 탄성률: 15.7㎬(1600㎏f/㎟)로 되는 특성을 갖고 있다. 트랜스퍼 몰드는 180℃ 하에서 실시하고, 계속해서 150℃ 하에서 2h의 열처리를 실시하여 수지의 경화를 촉진시켰다.
도 28은 반도체 장치의 온도 사이클 시험에 의한 열저항의 추이를 나타낸다. 도 28에서의 곡선 A는 본 실시예의 절연형 반도체 장치(900), 그리고, 곡선 B는 비교용 반도체 장치(Mo로 이루어지는 중간 금속 부재를 적용)에 관한 것이다. 본 실시예의 절연형 반도체 장치(900)의 열저항은, 온도 사이클 수: 5000회까지의 시험에서 초기 값(약 1.1℃/W)이 유지된다. 이상과 같이, 본 실시예의 절연형 반도체 장치(900)는 우수한 신뢰성이 확보되어 있는 것이 확인된다. 5000회까지의 시험 후에 IGBT 소자 기체(101)의 땜납부를 조사하였지만, 파괴는 땜납층(113, 124) 중어디에서도 발생하지 않은 것이 확인되었다. 이것은, 중간 금속 부재(40)의 열팽창율이 10.0ppm/℃로 바람직한 열팽창율 범위(7∼12.5ppm/℃)로 조정되어 있기 때문에, 땜납층(113)이나 땜납층(124) 중 어느 한쪽의 파괴가 선행되는 것을 억제하여, 반도체 장치 전체로서의 수명을 길게 하는 데 기여하고 있는 것에 기초한다. 한편, 비교용 반도체 장치의 경우에는, 온도 사이클 수: 100회를 초과하면 열저항의 상승이 발생한다. 이것은, IGBT 소자 기체의 땜납부에 열전도성을 저해하는 파괴가 발생하는 것을 의미한다. 시험 후의 비교용 반도체 장치를 분해하여, IGBT 소자 기체의 땜납부를 조사한 결과, 파괴는 땜납층(124)에 대응하는 부분에서 발생하고 있는 것이 확인되었다.
또, 본 실시예의 절연형 반도체 장치(900)의 열저항 초기값은 약 1.1℃/W이다. 이 값은, 주위 온도: 114℃의 조건 하에서 IGBT 소자 기체(101)가 10W의 전력을 소비한 경우라도, 기체(101)는 안정적으로 동작할 수 있는 것을 의미한다. 이와 같이 우수한 방열성은, 엔진 룸 등의 온도 조건이 가혹한 장소에 반도체 장치(900)를 실장해도 안정된 성능을 유지할 수 있는 것을 의미하여, 자동차용 반도체 장치로서 특히 바람직한 점이다. 본 실시예의 절연형 반도체 장치(900)의 경우에는, 중간 금속 부재(40)는 아산화구리 입자(125B)가 60vol% 함유된 모재(125')로 이루어져 있어 열전도율이 100W/m·K로 낮음에도 불구하고, 열전도율이 약 150W/m·K인 Mo 중간 금속 부재를 적용한 비교용 반도체 장치와 동등한 초기 열저항을 나타내고 있다. 이것은, 수학식 2의 환원 반응에 의해 생성된 구리층(125D)이 50㎛로 두껍고, 이 층에 의해 열류가 효과적으로 가로 방향으로 확대되기 때문이다. 이 점이 본 발명의 복합 부재를 적용한 반도체 장치에서 얻어지는 중요한 이점이다.
도 29는 본 실시예의 절연형 반도체 장치(900)의 회로를 설명하는 도면이다. IGBT 소자 기체(101)의 에미터 및 게이트는 제어 회로(10)와 전기적으로 접속되며, 소자(101)의 동작은 이 회로(10)에 의해 제어된다. 제어 회로(10)에는 저항(15), IC칩 기체(16), 컨덴서 칩(17), 그리고 제너 다이오드 칩(18)이 탑재되고, 이들 소자는 후막 Cu 배선(203)으로 접속된다. IGBT 소자(101)와 제어 회로(10)로부터는 각각 단자(30)가 인출된다. 절연형 반도체 장치(900)는 IGBT 소자(101)와 그것을 제어하는 회로(10)로 구성되며, 자동차용 엔진 점화 장치의 코일에 급전하는 데 이용된다. 이들 회로로 구성된 절연형 반도체 장치(900)는, 최고 주위 온도 110℃의 환경 하에서 자동차용 엔진을 점화하는 데 사용되었다. 자동차의 주행 거리 10만킬로미터에 상당하는 가동에서도, 본 실시예의 절연형 반도체 장치(900)는 이러한 회로 기능을 유지하는 것이 확인되었다.
〔실시예 5〕
본 실시예에서는, 파워 반도체 소자 기체와 그 전기적 동작을 제어하는 제어 회로를 탑재한 절연형 반도체 장치 및 이 반도체 장치를 이용한 자동차용 점화 장치에 대하여 설명한다.
도 30은 본 실시예의 절연형 반도체 장치를 설명하는 단면 모식도이다. 절연형 반도체 장치(900)는 기본적으로 상기 실시예 4에 기재된 절연형 반도체 장치와 마찬가지의 구성을 갖고 있기 때문에, 중복되는 점의 설명을 피하고 변경된 요점만을 이하에 기술한다.
상기 실시예 4와 다른 점의 제1은 중간 금속 부재를 생략한 것이다. 다른 점의 제2는 지지 부재(2)로서 본 발명의 복합 부재를 이용하고 있는 것이다. 이 복합 부재는 구리 매트릭스(125A) 내에 아산화구리 입자(125B)를 분산시킨 모재(125') 상에, 수학식 2의 환원 반응에 의해 생성된 구리층(두께: 150㎛)(125D)을 개재하여 금속층(Ni 도금층, 두께: 10㎛)(125C)이 형성되며, 열팽창율: 12ppm/℃, 열전도율: 220W/m·K로 되는 물성을 갖고 있다. 또한, 지지 부재(2)의 표면에는, Ni 도금(두께: 3∼7㎛)(43)이 실시되어 있다. 모재(125') 내의 아산화구리 입자(125B)의 농도는 60vol%이다. 다른 점의 제3은 IGBT 소자 기체(101)(칩 사이즈: 5×5×0.25㎜)는 조성 Sn-3wt%Ag-0.8wt%Cu의 땜납층(두께: 200㎛, 온도: 240±10℃)(113)에 의해 고착되어 있는 것이다. 따라서, 땜납층(124)은 생략되어 있다.
도 31은 본 실시예의 절연형 반도체 장치의 열저항의 온도 사이클 시험에 의한 추이를 나타내는 그래프이다. 우선, 열저항의 초기 값은 0.95℃/W인 점에 주목한다. 절연형 반도체 장치(900)와 상기 실시예의 절연형 반도체 장치(지지 부재(2)와 IGBT 소자 기체(101) 사이에 중간 금속 부재(40)를 개재, 약 1.1℃/W)를 비교하면, 본 실시예의 절연형 반도체 장치(900)의 방열성이 약 15% 우수하다. 이와 같이 우수한 방열성이 얻어진 이유는, (1) 지지 부재(2)의 수학식 2의 환원 반응에 기초하는 구리층(125D)이 150㎛로 두껍게 형성되어 있고, 이 층에 의해 열류가 대폭 확대되는 것, (2) 모재(125')가 220W/m·K로 고열전도화되어 있는 것, (3) 방열로로부터 중간 금속 부재(40)와 땜납층(124)이 생략되어 있는 것이다. 또한,(4) 구리층(125D)과 금속층(Ni 도금층)(125C)이 확산 접합에 의해 치밀하게 접합되어 있고, 이 계면에서의 열전달이 저해되지 않은 점도 양호한 방열성을 얻는 것에 기여하고 있다.
다음으로, 열저항의 추이에 주목하면, 본 실시예의 절연형 반도체 장치(900)는 우수한 신뢰성이 확보되어 있는 것이 확인된다. 5000회까지의 시험 후에 IGBT 소자 기체(101)의 땜납부를 조사하였다. 땜납층(113)에는 그 주연부에 약간이지만 크랙이 관찰되었다. 그러나, 이 크랙은 열저항의 변화(증가)에 반영될 만큼으로는 진전되지 않는다. 이것은, 지지 부재(2)의 열팽창율이 12ppm/℃로 바람직한 열팽창율 범위(7∼12.5 ppm/℃)로 조정되어 있기 때문에, 땜납층(113)의 파괴가 억제되어 있는 것에 기초한다. 또한, 구리층(125D)과 금속층(Ni 도금층)(125C)이 확산 접합에 의해 치밀하게 접합되어 있고, 이 계면에서의 박리 파괴가 억제된 것에도 기초한다.
본 실시예의 절연형 반도체 장치(900)는 IGBT 소자(1)와 그것을 제어하는 회로(10)로 이루어지고, 도 29에 도시한 회로를 가지며, 자동차용 엔진 점화 장치의 코일에 급전하는 데 이용된다. 이 반도체 장치(900)는, 최고 주위 온도 110℃의 환경 하에서 자동차용 엔진을 점화하는 데 사용되었다. 자동차의 주행 거리 10만킬로미터에 상당하는 가동에서도, 본 실시예의 절연형 반도체 장치(900)는 이러한 회로 기능을 유지하는 것이 확인되었다.
〔실시예 6〕
본 실시예에서는, MOSFET 파워 반도체 소자 기체가 삽입된 DC/DC 컨버터용절연형 반도체 장치 및 이 반도체 장치를 이용한 DC/DC 컨버터 장치에 대하여 설명한다.
본 실시예의 절연형 반도체 장치(900)는 기본적으로 상기 실시예 3에 기재된 절연형 반도체 장치와 마찬가지의 구성을 갖고 있기 때문에, 중복되는 점의 설명을 피하고 변경된 요점만을 이하에 기술한다.
상기 실시예 3과 다른 점의 제1은, 지지 부재를 겸하는 절연 회로 기판(2)의 금속판(사이즈: 68×46×1.5㎜)(201)에 본 발명의 복합 부재를 이용하고 있는 것이다. 이 복합 부재는 구리 매트릭스(125A) 내에 아산화구리 입자(125B)를 분산시킨 모재(125') 상에, 수학식 2의 환원 반응에 의해 생성된 구리층(두께: 50㎛)(125D)을 개재하여 금속층(Ni 도금층, 두께: 10㎛)(125C)이 형성되고, 열팽창율: 10ppm/℃, 열전도율: 140W/m·K로 되는 물성을 갖고 있다. 모재(125') 내의 아산화구리 입자(125B)의 농도는 50vol%이다. 또한, 절연 회로 기판(2)에는, 금속판으로서의 복합 부재판(201)의 한쪽의 주면에 에폭시 수지 절연층(두께: 150㎛)(202)을 개재하여 Cu 배선층(두께: 70㎛)(203)이 선택 형성되어 있다. 상기 실시예 3과 다른 점의 제2는, 파워 반도체 소자 기체로서의 Si로 이루어지는 MOSFET 소자 기체(101)(8개, 칩 사이즈: 9×9×0.28㎜)는, Al 절연 회로 기판(2)의 Cu 배선층(203) 상에 땜납층(조성: Sn-3wt%Ag-0.8wt%Cu)(113)에 의해 직접 탑재되어 있는 것이다. 즉, 중간 금속 부재(40)과 땜납층(124)이 생략되어 있다.
이상에 의해 제작된 본 실시예의 절연형 반도체 장치(900)는, 도 32에 도시한 회로를 구성하고 있다. 게이트 단자(30a)는 병렬로 결선된 MOSFET 소자(101)의쌍마다 전용의 것을 배치하고, 소스 단자(30c)나 입력 단자(30A), 출력 단자(30B)는 각 MOSFET 소자(101) 간에 공용하도록 배선되어 있다.
본 실시예의 절연형 반도체 장치(900)의 1개의 MOSFET 소자(101)당 정상 열저항은 약 1.5℃/W이었다. 이 값은 주위 온도: 110℃의 조건 하에서 MOSFET 소자(101)가 10W의 전력을 소비한 경우라도, 소자(101)는 안정적으로 동작(소자(101)의 온도는 125℃를 초과하지 않음)할 수 있는 것을 의미한다. 이와 같이 우수한 방열성이 얻어진 것은, 열전도율이 140W/m·K로 높은 본 발명의 복합 부재가 절연 회로 기판(2)의 금속판(201)에 이용되기 때문이다. 또한, 복합 부재의 열전도율을 높이기 위해, 두께 50㎛로 조정된 구리층(125D)을 이용한다.
본 실시예의 절연형 반도체 장치(900)의 온도 사이클 시험(-55∼150℃)에 의한 열저항의 추이를 추적하였다. 온도 사이클 수: 5000회까지는 초기 값과 동등한 열저항(약 1.5℃/W)이 유지되었다. 본 실시예에서는, 본 발명의 복합 부재가 절연 회로 기판(2)의 금속판(201)에 이용되고, 금속판(201)의 열팽창율이 10ppm/℃로 바람직한 열팽창율 범위(7∼12.5ppm/℃)로 조정되어 있기 때문에, 땜납층(113)의 크랙 파괴가 억제되어, 반도체 장치 전체로서의 수명이 신장되어 있다. 또한, 구리층(125D)과 금속층(Ni 도금층)(125C) 사이가 상호 확산에 의해 강고하게 접합되어 있는 것도 안정적으로 우수한 방열성이 확보되는 한 가지 원인이다.
도 33은 본 실시예의 절연형 반도체 장치가 삽입된 DC/DC 컨버터로서의 전자 장치를 설명하는 블록도이다. DC/DC 컨버터(90)는 절연형 반도체 장치(900), 절연형 반도체 장치(900)를 구동시키기 위한 제어 회로(10A), 변압기(81), 정류회로(82), 그리고 평활 및 제어 회로(83)가 내장되고, 입력 전원(84)의 전압을 승강압한 전력을 전지(85)에 공급하며, 이 전력은 최종적으로 부하 회로(86)로 전송된다. 여기서, 부하 회로란 예를 들면 자동차용의 조명 기기, 와이퍼, 창, 에어컨 등의 동력원으로서의 모터류, 엔진용 점화 장치, 센서류 등을 말한다. 이상의 DC/DC 컨버터 장치(90)는 자동차에 부착되며, 주행 거리 10만킬로미터에 상당하는 가동 조건 하에서 성능이 확인되었다. 그 결과, 본 실시예의 반도체 장치(30) 및 컨버터 장치(90)는 10만킬로미터 주행 후에도 소기의 회로 기능이 유지되는 것이 확인되었다.
〔실시예 7〕
본 실시예에서는, 반도체 소자 기체가 절연 부재를 개재하지 않고서 복합 지지 부재 상에 직접 탑재된 비절연형 반도체 장치에 대하여 설명한다.
도 34a, 도 34b는 지지 부재 상에 반도체 소자 기체가 직접 탑재된 비절연형 반도체 장치의 조감 모식도 및 단면 모식도이다. 반도체 소자 기체를 탑재하는 지지 부재(125)는 리드 프레임으로서 가공된 것으로, 본 발명의 복합 부재를 이용하고 있다. 이 복합 부재는 구리 매트릭스(125A) 내에 아산화구리 입자(125B)를 분산시킨 모재(125') 상에, 수학식 2의 환원 반응에 의해 생성된 구리층(두께: 50㎛)(125D)을 개재하여 금속층(Ni 도금층, 두께: 10㎛)(125C)이 형성되고, 열팽창율: 10ppm/℃, 열전도율: 140W/m·K로 되는 물성을 갖고 있다. 모재(125') 내의 아산화구리 입자(125B)의 농도는 50vol%이다. 또한, 단자(30)도 지지 부재(125)와 함께 동질의 재료로 리드 프레임 가공되어 있고, 구리 매트릭스(125A) 내에 아산화구리 입자(125B)를 분산시킨 모재(125') 상에 수학식 2의 환원 반응에 의해 생성된 구리층(두께: 50㎛)(125D)을 개재하여 금속층(Ni 도금층, 두께: 10㎛)(125C)이 형성되며, 열팽창율: 10ppm/℃, 열전도율: 140W/m·K로 되는 물성을 갖고 있다. 지지 부재(125) 상에는, 트랜지스터 소자 기체(사이즈: 6×6×0.3㎜)(101)가 땜납층(조성: Sn-5wt%Sb-0.6wt%Ni-0.05wt%P, 두께: 70㎛)(113)에 의해 직접 탑재되어 있다. 트랜지스터 소자 기체(101)의 에미터 전극이나 베이스 전극은 각각 에미터 단자(30c)와 베이스 단자(30a)에 Al 세선(직경: 300㎛)(117)으로 결선되어 있다. 또한, 트랜지스터 소자 기체(101)의 콜렉터 전극은 땜납층(113)과 지지 부재(125)를 경유하여 콜렉터 단자(30b)에 접속되어 있다. 트랜지스터 소자 기체(101), 지지 부재(125), 단자(30a, 30b, 30c), Al 세선(117)은, 최종적으로 에폭시 수지(조감 모식도에서는 생략되어 있음)(22)에 의한 트랜스퍼 몰드에 의해 기밀 밀봉되어 있다. 여기서, 지지 부재(125)는 완전하게는 에폭시 수지(22)에 의해 피복되지 않는다. 본 실시예의 비절연형 반도체 장치(900)는, 개략적으로 이상의 구성을 갖고 있다.
상기 비절연형 반도체 장치(900)의 열저항은 0.14℃/W로, 지지 부재가 Cu재로 구성되어 있는 비교용 비절연형 반도체 장치의 0.11℃/W보다 약간 방열성은 떨어진다. 그러나, 예를 들면 트랜지스터 소자 기체(101)가 100W의 전력을 소비한 경우라도, 트랜지스터 소자 기체(101)의 온도는 비교용 비절연형 반도체 장치의 경우보다 3℃ 높아질 뿐이다. 본 실시예의 비절연형 반도체 장치(900)가 이와 같이 우수한 방열성을 나타낸 것은, 열전도율이 140W/m·K로 높은 본 발명의 복합 부재가 지지 부재(125)에 이용되는 것에 의한다. 또한, 복합 부재의 열전도율을 높이기 위해, 두께 50㎛로 조정된 구리층(125D)을 이용한다.
본 실시예의 비절연형 반도체 장치(900)의 온도 사이클 시험(-55∼150℃)에 의한 열저항의 추이를 추적하였다. 온도 사이클 수: 5000회까지는 초기 값과 동등한 열저항(0.14℃/W)이 유지되었다. 한편, 비교용 비절연형 반도체 장치는 1000회 이후부터 열저항의 증대가 관측되었다. 비교용 비절연형 반도체 장치의 열저항 증대는 땜납층의 크랙에 기초하는 것이다. 이에 대하여 본 실시예의 비절연형 반도체 장치(900)에서는, 본 발명의 복합 부재가 지지 부재(125)에 이용되고 있고, 열팽창율이 10ppm/℃로 바람직한 열팽창율 범위(7∼12.5ppm/℃) 내로 조정되어 있기 때문에, 땜납층(113)의 크랙 파괴가 억제되어, 반도체 장치 전체로서의 수명이 신장되어 있다. 또한, 구리층(125D)과 금속층(Ni 도금층; 125C) 사이가 상호 확산에 의해 강고하게 접합되어 있는 것도 안정적으로 우수한 방열성이 유지되는 요인이다.
〔실시예 8〕
본 실시예에서는, 반도체 소자 기체가 복합 부재 전극에 의해 압접된 유리 슬리브 밀봉형·비절연형 반도체 장치에 대하여 설명한다.
도 35는 반도체 소자 기체가 복합 부재 전극에 의해 압접된 비절연형 반도체 장치의 단면 모식도이다. 반도체 소자 기체(101)로서의 Si로 이루어지는 제너 다이오드 기체(사이즈: 0.8×0.8×0.28㎜)는, 본 발명의 복합 부재로 이루어지는 전극(125)에 의해 압접되어 있다. 이 복합 부재는 구리 매트릭스(125A) 내에 아산화구리 입자(125B)를 분산시킨 모재(125') 상에 수학식 2의 환원 반응에 의해 생성된 구리층(두께: 10㎛)(125D)을 개재하여 금속층(Ni 도금층, 두께: 7㎛)(125C)이 형성되어 있고, 열팽창율: 7.5ppm/℃, 열전도율: 100W/m·K로 되는 물성을 갖고 있다. 모재(125') 내의 아산화구리 입자(125B)의 농도는 60vol%이다. 제너 다이오드 기체(101)의 전극(125)에 접하는 표면에는 Ni층이 형성되어 있다. 이들 부재(101, 125)는 내부 직경 1.2㎜, 외부 직경 1.5㎜의 유리 슬리브(222)에 세트되고, 질소 분위기 중에서 가열(540℃)됨으로써 밀봉됨과 함께, 일체화된다. 여기서, 유리 슬리브(222)는 붕규산 납계 유리로 열팽창율: 8.3ppm/℃, 밀도: 3.06g/㎤이다. 유리 슬리브(222)는 상기한 가열에 의해 용융하여 전극(125)과 접합되고, 그 후의 강온 과정에서 수축된다. 이 수축력에 의해 제너 다이오드 기체(101)는 전극(125)과 압접된다. 이와 같이 하여 얻어진 본 실시예의 비절연형 반도체 장치(900)는 길이: 3.5㎜, 외부 직경: 1.5㎜의 원통형의 것으로, 예를 들면 도 27에서의 유리 슬리브형 제너 다이오드 칩 부품(18)으로서 다른 형태의 반도체 장치에 적용된다.
본 실시예의 비절연형 반도체 장치(900)는 온도 사이클 시험(-55∼150℃, 2000회)에 제공되었지만, 제너 전압은 7.1V(at 10㎃)로 초기 값과 동일한 값을 나타내었다. 또한, 이 시험에 의해서는 유리 슬리브(222)의 크랙 파괴, 제너 다이오드 기체(101)와 전극(125) 사이의 박리는 관측되지 않았다. 이것은, 본 발명의 복합 부재가 전극(125)에 이용되고, 그 열팽창율이 8.3ppm/℃로 바람직한 열팽창율 범위(7∼12.5ppm/℃)로 조정되어, 제너 다이오드 기체(101) 및 유리 슬리브(222)의 그것과의 정합이 도모되어 있는 것에 의한다.
상기 온도 사이클 시험을 실시한 시료는, 계속해서 85℃, 85%RH의 조건 하에서 고온고습 시험(1000h)을 실시하였다. 시험 후의 역 방향 누설 전류를 측정한 바, 0.1㎂(at 6.5V)로 초기값과 거의 동등한 값을 나타내었다. 이것은, 고온고습 시험에 앞서서 실시된 온도 사이클 시험에서도, 유리 슬리브(222)와 전극(125) 사이의 기밀성은 양호하게 유지되는 것을 의미한다. 이와 같이 양호한 기밀성이 유지되는 것은, 전극(125)에서의 구리층(125D)과 금속층(Ni 도금층; 125C) 사이가 확산에 의해 강고하게 접합되어 있어, 이들 계면에서 박리를 발생시키지 않는 점에 의한다.
〔실시예 9〕
본 실시예에서는 셀룰러 전화기 등의 송신부에 이용하는 고주파 전력 증폭 장치로서의 절연형 반도체 장치에 대하여 설명한다.
본 실시예의 절연형 반도체 장치(사이즈: 10.5×4×1.3㎜)(900)는 이하의 구성으로 이루어진다. 도 36은 본 실시예의 절연형 반도체 장치의 단면 모식도이다. 여기서는, 지지 부재(2)로서의 다층 유리 세라믹 기판〔사이즈: 10.5×4×0.5㎜, 3층 배선, 열팽창율: 6.2ppm/℃, 열전도율: 2.5W/m·K, 굽힘 강도: 0.25㎬, 영율: 110㎬, 유전률5.6(1㎒)〕 상에, MOSFET 소자 기체(사이즈: 2.4×1.8×0.24㎜)(101), 칩 저항(약 7ppm/℃)(15), 칩 컨덴서(약 11.5ppm/℃)(17)를 포함하는 칩 부품이 탑재되어 있다. MOSFET 소자 기체(101)와 다층 유리 세라믹 기판(2) 사이에는, 본 발명의 복합 부재로 이루어지는 중간 금속 부재(40)가 개재되어 있다. 이 중간 금속 부재(40)는 구리 매트릭스(125A) 내에 아산화구리 입자(125B)를 분산시킨 모재(125') 상에, 수학식 2의 환원 반응에 의해 생성된 구리층(두께: 10㎛)(125D)을 통해 금속층(Ni 도금층, 두께: 5㎛)(125C)이 형성되고, 열팽창율: 10ppm/℃, 열전도율: 140W/m·K로 되는 물성을 갖고 있다. 모재(125') 내의 아산화구리 입자(125B)의 농도는 50vol%이다. 도시는 생략하지만, 다층 유리 세라믹 기판(2)의 내부에는 후막 내층 배선층(Ag-1wt%Pt, 두께: 15㎛), 다층 배선 간의 전기적 연결을 위한 후막 관통홀 도체(Ag-1wt%Pt, 직경: 140㎛), 방열로를 위한 후막 서멀 비아(Ag-1wt%Pt, 직경: 140㎛)가 설치되어 있다. 또한, 다층 유리 세라믹 기판(2)의 한쪽의 주면 상에 후막 배선 패턴(Ag-1wt%Pt, 두께: 15㎛)(203)이 설치되고, 이 후막 배선 패턴(203) 상에는 칩 저항(15), 칩 컨덴서(17)를 포함하는 칩 부품이 조성 Sn-5wt%Ag-0.8wt%Cu로 이루어지는 땜납층(113)에 의해 도전적으로 고착되어 있다. MOSFET 소자 기체(Si, 3.5ppm/℃)(101)는, 다층 유리 세라믹 기판(2)의 한쪽의 주면에 설치한 오목 부분에 중간 금속 부재(40)를 개재하여 탑재되어 있다. 중간 금속 부재(40)의 사이즈는 2.8×2.2×0.2㎜이다. 여기서, MOSFET 소자 기체(101)와 중간 금속 부재(40)를 접속하는 땜납재(113)나, 중간 금속 부재(40)와 다층 유리 세라믹 기판(2)을 접속하는 땜납재(124)는, 어느 것이나 조성 Sn-5wt%Ag-0.8wt%Cu로 이루어지는 땜납재이다. MOSFET 소자 기체(101)와 후막 배선 패턴(203)의 소정부 사이에는, Au로 이루어지는 금속 세선(117)이 본딩(직경: 50㎛)되어 있다. 다층 유리 세라믹 기판(2)의 다른쪽의 주면에는, 후막 외부 전극층(203')(Ag-1wt%Pt, 두께: 15㎛)이 설치되어 있다. 후막 외부 전극층(203')은 다층 유리 세라믹 기판(2)의 내부에 설치된 내층 배선층이나 관통홀 배선을 중계하여 후막 배선 패턴(203)과 전기적으로 접속되어 있다. 다층 세라믹스 기판(2)의 한쪽의 주면측에는 에폭시 수지층(22)이 설치되고, 이에 따라 탑재 칩 부품 등은 밀봉되어 있다.
도 37은 본 실시예의 절연형 반도체 장치의 기본적인 증폭 회로 블록의 구성을 나타내는 도면이다. 고주파대에서는 저항(15), 용량(컨덴서(17)) 외에 전송 선로(다층 유리 세라믹 기판(2) 상의 후막 배선 패턴)(203)에 의한 분포 상수 회로를 이용하는 것이 일반적이다. 증폭기의 입력 정합이나 출력 회로의 부하 정합에는, 전송 선로(203)와 2개의 용량(컨덴서(17))으로 이루어지는 π형 회로를 이용하고 있다. 입력 임피던스 정합은 병렬 용량의 값과 그 접속 위치에 의해 행하고 있다. 기본적 증폭 회로 블록(901)은 이상의 구성으로 이루어진다.
도 38은 본 실시예의 절연형 반도체 장치의 회로 블록도를 나타낸다. 절연형 반도체 장치(900)는 기본적 증폭 회로 블록(901)이 3단 접속되어 모듈화되어 있다. 여기서, 기본적 증폭 회로 블록(901)의 전원 단자나 전원 단자가 3단 모두 공통화되어 있기 때문에, 회로의 구성이 간단화된다. 이상의 절연형 반도체 장치(900)는 MOSFET 소자(101)의 특장이 그대로 활용되어, (1) 이득이 크게 1∼4㎽의 입력 전력으로 동작하고, (2) 이득 제어가 수볼트의 전압으로 가능하며, GaAs FET 소자에서 필요한 음의 전압 인가가 불필요하고, 제어 전압 0.5V 이하에서 주 전류가 차단되어, 전원용 및 제어용 단자가 각 단 모두 공통화되어 있기 때문에, 주변 회로를 포함시킨 전력 증폭의 구성이 간소해지며, (3) 파괴 내량이 크고, (4) 열적 안정성이 높은 등의 이점을 갖고 있다. 특히, 상기 (3) 및 (4)에는 방열성이높은 본 발명의 복합 부재로 이루어지는 중간 금속 부재(40)를 적용하고 있는 것에 의한다.
도 39는 본 실시예의 절연형 반도체 장치를 적용한 휴대 전화의 회로 블록도이다. 입력 음성 신호는 혼합기(500)에서 발신기(501)로부터의 고주파 신호로 변환되고, 전력 증폭기인 절연형 반도체 장치(900), 안테나 공용기(502)를 통해 안테나로부터 전파로서 발사된다. 송신 전력은 결합기에 의해 모니터되며, 전력 증폭기인 절연형 반도체 장치(900)로의 제어 신호에 의해 일정하게 유지된다. 여기서, 안테나 공용기(502)나 안테나는 본 발명에서 말하는 부하이다. 이 휴대 전화에는 800∼1000㎒대의 전파가 사용된다.
〔실시예10〕
본 실시예에서는 전력용 대구경 사이리스터 소자 기체의 전극용 열완충판으로서 복합 부재를 적용한 비절연형 반도체 장치에 대하여 설명한다.
도 40은 본 실시예의 전력용 비절연형 반도체 장치의 단면 모식도이다. 비절연형 반도체 장치(900)는 이하의 구성으로 이루어진다. 참조 부호(101)는 게이트 턴 오프(GTO) 사이리스터 소자 기체(Si, 직경: 100㎜), 참조 부호(40A)는 링형 애노드 전극용 열완충판, 참조 부호(40B)는 캐소드 전극용 열완충판, 참조 부호(40a)는 Cu로 이루어지는 애노드용 포스트 전극, 참조 부호(40b)는 Cu로 이루어지는 캐소드용 포스트 전극, 참조 부호(60)는 게이트 리드, 참조 부호(61)는 게이트 리드용 절연통, 참조 부호(600)는 게이트 전극, 참조 부호(601)는 게이트 전극용 압박 기구, 참조 부호(650)는 알루미나 세라믹으로 이루어지는 절연통, 참조부호(660A)는 애노드측 플랜지, 참조 부호(660B)는 캐소드측 플랜지이다. 도시는 생략하지만, 사이리스터 소자 기체(101)의 내부에는 pn 접합부를 갖고, 사이리스터 소자 기체(101)의 애노드 영역, 캐소드 영역, 게이트 영역에는 소정의 패턴으로 형성된 Al로 이루어지는 금속층이 형성되어 있다. 사이리스터 소자 기체(101)의 주연 단부에는 실리콘 수지로 이루어지는 패시베이션 부재가 도포되어 있다. 여기서, 애노드 전극용 열완충판(40A), 캐소드 전극용 열완충판(40B), 게이트 전극(600)은 어느 것이나 본 발명에 따른 복합 부재로 이루어지고, 구리 매트릭스(125A) 내에 아산화구리 입자(125B)를 분산시킨 모재(125') 상에 수학식 2의 환원 반응에 의해 생성된 구리층(두께: 10㎛)(125D)을 개재하여 금속층(Ni 도금층, 두께: 5㎛)(125C)이 형성되며, 열팽창율: 10ppm/℃, 전도율: 140W/m·K로 되는 물성을 갖고 있다. 모재(125') 내의 아산화구리 입자(125B)의 농도는 50vol%이다. 또한, 애노드 전극용 열완충판(40A)은 애노드 영역에 설치된 Al 금속층과 애노드용 포스트 전극(40a) 사이에 개재하고, 캐소드 전극용 열완충판(40B)은 캐소드 영역에 설치된 Al 금속층과 캐소드용 포스트 전극(40b) 사이에 개재하고 있다. 게이트 전극(600)은 게이트 영역에 설치된 Al 금속층과 접촉함과 함께 게이트 리드용 절연통(61)으로 포위된 게이트 리드(60)와 전기 접속되고, 게이트 전극 압박 기구(601)에 의해 Al 금속층과의 압접력이 제공된다. 이상의 사이리스터 소자 기체(101), 애노드 전극용 열완충판(40A), 애노드용 포스트 전극(40a), 캐소드 전극용 열완충판(40B), 캐소드용 포스트 전극(40b), 게이트 전극(600) 등의 주요 부재는 절연통(650)의 내부에 삽입되어 있다. 애노드측 플랜지(660A)는 애노드용 포스트 전극(40a)과 절연통(650)에 접합되고, 캐소드측 플랜지(660B)는 캐소드용 포스트 전극(40b)과 절연통(650)에 접합되며, 절연통(650)의 내부에 삽입된 주요 부재(101, 40A, 40a, 40B, 40b, 600) 등을 외기(外氣)로부터 차단하는 역할을 담당하고 있다. 본 실시예의 비절연형 반도체 장치(900)의 사이리스터 소자 기체(101)와 애노드용 포스트 전극(40a) 및 캐소드용 포스트 전극(40b)은 압접에 의해 전기 접속되기 때문에, 애노드용 포스트 전극(40a)과 캐소드용 포스트 전극(40b) 사이에는 3000㎏의 가압력이 주어진다.
이상의 구성으로 이루어지는 본 실시예의 비절연형 반도체 장치(900)는 0.006℃/W로 낮은 값의 열저항을 나타내었다. 이것에는 애노드 전극용 열완충판(40A)이나 캐소드 전극용 열완충판(40B)이 방열성이 높은 본 발명의 복합 부재로 구성되어 있는 것에 의한다. 또한, 비절연형 반도체 장치(900)에 -55∼150℃의 온도 사이클을 3000회, 그리고, 사이리스터 소자 기체(101)에 간헐 통전하여 캐소드 전극용 열완충판(40B)의 온도를 30∼100℃로 변화시키는 시험을 90000회 제공하였지만, 열저항의 증대나 전기적 기능의 저하는 관측되지 않았다. 이것은 애노드 전극용 열완충판(40A)이나 캐소드 전극용 열완충판(40B)이, 사이리스터 소자 기체(101)와 애노드용 포스트 전극(40a), 캐소드용 포스트 전극(40b) 사이의 열팽창율 차이를 완화하는 효과를 갖기 때문이다. 또한, 애노드 전극용 열완충판(40A)이나 캐소드 전극용 열완충판(40B)에 수학식 2의 환원 반응에 의해 열전도성이 좋은 구리층(125D)이 형성되고, 구리층(125D)과 금속층(Ni 도금층: 125C) 사이의 접합이 상호 확산에 의해 강고하게 이루어져 있기 때문에, 열방산로가 확실하게 확보되어 있는 것에 기인한 바도 있다.
본 실시예에서는 애노드 전극용 열완충판(40A)이나 캐소드 전극용 열완충판(40B)에 본 발명의 복합 부재를 이용한 예를 나타냈지만, 필요에 따라 애노드용 포스트 전극(40a)이나 캐소드용 포스트 전극(40b)에 본 발명의 복합 부재를 이용한 구조, 애노드 전극용 열완충판(40A)과 애노드용 포스트 전극(40a)을 일체로 한 구조, 캐소드 전극용 열완충판(40B)과 캐소드용 포스트 전극(40b)을 일체로 한 구조로 하는 것도 가능하다.
〔실시예 11〕
본 실시예에서는 미니 몰드형 트랜지스터용의 리드 프레임으로서 복합 부재를 적용한 비절연형 반도체 장치에 대하여 설명한다.
도 41은 본 실시예의 미니 몰드형 비절연형 반도체 장치의 단면 모식도이다. 반도체 소자 기체(101)로서의 Si로 이루어지는 트랜지스터 기체(사이즈: 1×1×0.3㎜)는, 본 발명의 복합 부재로 이루어지는 리드 프레임(두께: 0.3㎜)(40)에 Sn-7wt%Sb 합금으로 이루어지는 땜납재(113)에 의해 탑재되어 있다. 이 복합 부재는 구리 매트릭스(125A) 내에 아산화구리 입자(125B)를 분산시킨 모재(125') 상에 수학식 2의 환원 반응에 의해 생성된 구리층(두께: 10㎛)(125D)을 개재하여 금속층(Ni 도금층, 두께: 7㎛)(125C)이 형성되고, 열팽창율: 7.5ppm/℃, 열전도율: 100W/m·K로 되는 물성을 갖고 있다. 모재(125') 내의 아산화구리 입자(125B)의 농도는 60vol%이다. 리드 프레임(40, 40')은 전극 및 단자의 역할을 겸하는 것으로, 각 전극 또는 단자가 독립된 기능을 완수할 때까지의 초기 단계에서는 일체적으로 성형되어 있다. 트랜지스터 기체(101)의 콜렉터는 땜납재(113)에 의해 탑재된 측에 배치되어 있다. 에미터 및 베이스는 납땜된 측과 반대측에 설치되며, 트랜지스터 기체(101)로부터 인출된 Al 세선(117)으로 리드 프레임(40')에 연결되어 있다. 또한, 트랜지스터 기체(101)의 탑재와 Al 세선(117)의 배선이 실시된 주요부는, 트랜스퍼 몰드에 의해 에폭시 수지(22)로 피복되어 있다. 리드 프레임(40, 40')은 에폭시 수지(22)에 의한 몰드가 완료된 단계에서 서로 분리되어, 각각 독립된 단자로서의 기능이 부여된다. 이상의 구성을 갖는 본 실시예의 비절연형 반도체 장치(900)는 3×4×3㎜로 되는 치수를 갖고, 예를 들면 도 27에서의 알루미나 기판(5)이나 도 36에서의 유리 세라믹 기판(2) 상에 탑재되는 칩 부품으로서 다른 형태의 반도체 장치에 적용된다.
본 실시예의 비절연형 반도체 장치(900)는 온도 사이클 시험(-55∼150℃, 2000회) 후에 전류 증폭율: 30을 나타내었다. 이 값은 시험 전의 초기 전류 증폭율과 거의 동등하다. 또한, 이 시험에 의해서는 트랜지스터 기체(101)와 리드 프레임(40) 사이의 박리나 땜납층(113)의 크랙은 관측되지 않았다. 이것에는, 본 발명의 복합 부재가 리드 프레임(40)에 이용되고, 그 열팽창율이 8.3ppm/℃로 바람직한 열팽창율 범위(7∼12.5ppm/℃)로 조정되어, 트랜지스터 기체(101)와의 열팽창율의 정합이 도모되어 있는 것에 의한다.
상기 온도 사이클 시험을 실시한 시료는, 계속해서 85℃, 85%RH의 조건 하에서 고온고습 시험(1000h)을 실시하였다. 시험 후의 에미터 콜렉터 사이의 누설 전류를 측정한 바, 0.1㎂(at 30V)로 초기 값과 거의 동등한 값을 나타내었다. 이 것은, 고온고습 시험에 앞서서 실시된 온도 사이클 시험에서도, 에폭시 수지(22)와 리드 프레임(40, 40') 사이의 기밀성은 양호하게 유지되어 있는 것을 의미한다. 이와 같이 양호한 기밀성이 유지되는 것은, 리드 프레임(40, 40')에서의 구리층(125D)과 금속층(Ni 도금층)(125C) 사이가 확산에 의해 강고하게 접합되어, 이들 계면에서 박리를 발생시키지 않는 점에 의한다.
〔실시예 12〕
본 실시예에서는 레이저 다이오드 탑재용 열팽창 완화재로서 복합 부재를 적용한 비절연형 반도체 장치에 대하여 설명한다.
도 42는 본 실시예의 레이저 다이오드를 탑재한 비절연형 반도체 장치의 단면 모식도이다. 반도체 소자 기체(101)로서의 레이저 다이오드 기체(사이즈: 0.8×0.5×0.2㎜)는, 본 발명의 복합 부재로 이루어지는 중간 금속 부재(두께: 0.3㎜)(40)에 Au-20wt%Sn 합금으로 이루어지는 땜납재(113)에 의해 접합되어 있다. 레이저 다이오드 기체(101)는 GaAs 기판 상에 에피택셜 성장된 GaAlAs 영역을 포함하는 것으로, 레이저 다이오드 기체(101)의 접합면에 형성된 Ti(두께: 0.1㎛)-Pt(0.3㎛)-Au(0.1㎛)로 이루어지는 적층 금속층에 의해 땜납재(113)에 대한 습윤성이 부여되어 있다. 이 복합 부재는 구리 매트릭스(125A) 내에 아산화구리 입자(125B)를 분산시킨 모재(125') 상에 수학식 2의 환원 반응에 의해 생성된 구리층(두께: 10㎛)(25D)을 통해 금속층(두께: 7㎛의 Ni 도금층 상에, 두께: 1㎛의 Au 도금층을 순차적으로 형성한 적층 금속층)(125C)이 형성되고, 열팽창율: 7.5ppm/℃, 열전도율: 100W/m·K로 되는 물성을 갖고 있다. 모재(125') 내의 아산화구리입자(125B)의 농도는 60vol%이다. 중간 금속 부재(40)는 구리로 이루어지는 지지 부재(2) 상에 Sn-3wt%Ag-0.7wt%Cu 합금으로 이루어지는 땜납재(124)에 의해 탑재되어 있다. 도시는 생략하지만, 레이저 다이오드 기체(101)의 비접합측 상면에는 상술한 바와 마찬가지의 Ti(두께: 0.1㎛)-Pt(0.3㎛)-Au(0.1㎛)로 이루어지는 적층 금속층이 설치되고, 이 적층 금속층 상에 Au 와이어가 본딩되어 있다. 이상의 구성으로 이루어지는 본 실시예의 비절연형 반도체 장치(900)는 수광 소자와 조합되어 실용화된다.
본 실시예의 비절연형 반도체 장치(900)는 초기 열저항 0.31℃/W에 대하여, -55∼150℃의 온도 사이클 시험 2000회를 제공한 후의 열저항은 0.32℃/W로 거의 동등한 방열성이 유지되었다. 이것은, 본 발명의 복합 부재가 중간 금속 부재(40)에 이용되고, 그 열팽창율이 8.3ppm/℃로 바람직한 열팽창율 범위(7∼12.5ppm/℃)로 조정되어, 트랜지스터 기체(101)와의 열팽창율의 정합이 도모되어 있는 것에 의한다.
〔실시예 13〕
본 실시예에서는 정류 다이오드 탑재용 열팽창 완화재로서 복합 부재를 적용한 비절연형 반도체 장치에 대하여 설명한다.
도 43은 비절연형 반도체 장치를 탑재한 전파 정류 장치를 설명하는 도면이다.
도 43a는 전파 정류 장치의 평면도, 도 43b는 A-B 단면도, 그리고 도 43c는 전파 정류 장치의 회로도이다. 우선, 도 43b에 주목한다. 여기서 나타내는 비절연형 반도체 장치(900)는 자동차 앨터네이터용이다. 참조 부호(125)는 Ni 도금을 실시한 구리로 이루어지는 용기(두께: 0.8㎜)로, 용기(125)의 저부에 Sn-3wt%Ag-0.7wt%Cu 합금으로 이루어지는 땜납재(두께: 100㎛)(124)에 의해 본 발명의 복합 부재로 이루어지는 중간 금속 부재(직경: 5 ㎜, 두께 0.6㎜)(40)가 부착되어 있다. 중간 금속 부재(40) 상에는 다이오드 소자 기체(직경: 4㎜, 두께 0.3㎜)(101)가 Sn-5wt%Sb 합금으로 이루어지는 땜납재(두께: 100㎛)(113)에 의해 탑재되고, 다이오드 소자 기체(101) 상에는 Ni 도금을 실시한 Cu로 이루어지는 리드(7)가 Sn-3wt%Ag-0.7wt%Cu 합금으로 이루어지는 땜납재(770)로 고착되어 있다. 중간 금속 부재(40), 리드(7) 및 다이오드 소자 기체(101)는 실리콘 수지(22)로 피복되어 있다. 중간 금속 부재(40)로서의 복합 부재(상세한 도시는 생략)는, 구리 매트릭스(125A) 내에 아산화구리 입자(125B)를 분산시킨 모재(125') 상에 수학식 2의 환원 반응에 의해 생성된 구리층(두께: 10㎛)(125D)을 개재하여 금속층(두께: 7㎛의 Ni 도금층)(125C)이 형성되어 있고, 열팽창율: 7.5ppm/℃, 열전도율: 100W/m·K로 되는 물성을 갖고 있다. 모재(125') 내의 아산화구리 입자(125B)의 농도는 60vol%이다. 본 실시예에서의 중간 금속 부재(40)의 역할은, 용기(125)와 다이오드 소자 기체(101)의 열팽창율 차를 완화하여 땜납재(124)에 우수한 내열 피로성을 부여하는 것, 다이오드 소자 기체(101)가 발생하는 열을 효율적으로 후술하는 방열판(2)으로 전달하여, 반도체 장치(900) 혹은 전파 정류 장치(950)의 전기적 기능을 장기간에 걸쳐 유지하는 것이다. 이상에 설명한 비절연형 반도체 장치(900)는, 구리로 이루어지고 지지 부재를 겸하는 방열판(2) 상에 Sn-3wt%Ag-4.5wt%Bi 합금으로이루어지는 땜납재(771)에 의해 고착되어 있다. 방열판(2)에는 에폭시 수지 등으로 이루어지는 단자대(217)가 부착 부재(218)에 의해 고정되고, 리드(7)는 땜납재(216)를 통해 사전에 단자대(217)에 부착되어 있는 Cu로 이루어지는 금속 단자(215)에 접합되어 있다.
다음으로, 도 43a를 이용하여 전파 정류 장치(950)를 설명한다. 3개의 비절연형 반도체 장치(900)가, 접착층(771)을 개재하여 제1 방열판(2A)에 접착된다. 마찬가지로, 제2 방열판(2B) 상에도 3개의 비절연형 반도체 장치(900)가 부착되어 있다. 즉, 복수개의 비절연형 반도체 장치(900)가 서로 쌍을 이루는 제1 방열판(2A) 및 제2 방열판(2B) 상에 탑재되며, 각 방열판 내에서는 정류 방향이 일치되고, 방열판 상호간에서는 정류 방향이 달라지도록 부착되어 있다. 여기서, 제1 방열판(2A) 및 제2 방열판(2B)의 역할은, 비절연형 반도체 장치(900)가 방출하는 열을 효율적으로 외부로 전달하는 것 및 전력을 효율적으로 전달하는 것이다. 이 관점에서, 제1 방열판(2A) 및 제2 방열판(2B)에는 Al재를 이용하는 것이 가능하다. 이상에 의해 얻어진 전파 정류 장치(950)는 도 43c에 도시한 회로를 구성하고 있다.
본 실시예의 비절연형 반도체 장치(900)의 열저항은 0.7℃/W이다. 주요한 방열 경로에 열전도율이 높은 중간 금속 부재(40)가 배치되어 있는 것이, 이와 같이 양호한 방열성이 부여된 요인이 된다. 양호한 방열성이 부여된 또 하나의 요인으로서, 중간 금속 부재(40)의 피납땜 표면이 사전에 실시된 열처리에 의해 청정화되어, 보이드가 적은 땜납이 이루어진 것을 들 수 있다. 또한, 비절연형 반도체장치(900)에 간헐 통전을 제공하여 용기(125)가 30∼125℃의 온도 변화를 발생시키도록 한 파워 사이클 시험에서는, 약 5만회까지는 초기와 동등한 열저항이 유지되었다. 이것은, 용기(125)와 다이오드 소자 기체(101) 사이에 중간의 열팽창율을 갖는 중간 금속 부재(40)가 배치되어 있기 때문이다. 그러나 이 이외에, 구리 매트릭스(125A) 내에 아산화구리 입자(125B)가 분산된 모재(125')와 수학식 2의 환원 반응에 의해 생성된 구리층(125D)이 강고하게 접합되어 있으며, 구리층(125D)과 금속층(125C)이 상호 확산에 의해 강고하게 접합되어 있기 때문이다.
이상에 설명한 전파 정류 장치(950)는 차량용 삼상 교류 발진기에 부착되었다. 차량 엔진에 의한 회전 이동력이 로터(rotor)에 전달되고, 이 로터에 부착된 로터 코일이 여기 코일이 발생시키는 자계와 직교 운동함으로써, 로터 코일에 교류가 발생한다. 전파 정류 장치(950)의 U, V, W 단자는 상기 로터 코일과 접속되어 있다. 따라서, U, V, W 단자를 경유한 교류는 각 반도체 장치(900)에 의해 직류로 변환되고, 단자 A 및 B를 통해 부하에 직류 전력으로서 공급된다.
전파 정류 장치(950)는, 이것이 부착된 삼상 교류 발진기와 함께 자동차의 엔진 룸 내에 탑재되었다. 이 자동차에는 32만km의 주행 시험이 실시되었다. 삼상 교류 발진기 및 전파 정류 장치(950)는, 이 주행 시험 중에는 항상 가동 상태로 있지만, 전기적 기능은 초기 상태와 동등하게 유지되었다. 이와 같이 우수한 내구성이 얻어진 것은, 상술한 바와 같이 양호한 방열성 및 우수한 접속 신뢰성이 부여된 것에 기초한다.
지금까지, 본 발명의 실시예에 대하여 설명하였다. 본 발명에서의 반도체장치(900)는 실시예에 기재된 범위에 한정되는 것은 아니다.
도 44∼도 46은 본 발명의 반도체 장치의 변형예를 설명하는 단면 모식도이다. 이들 형태에 기초하는 절연형 또는 비절연형 반도체 장치 모두, 제조 시 혹은 운전 시에 생기는 열응력 내지 열왜곡을 경감하고, 각 부재의 변형, 변성, 파괴의 우려가 없고, 신뢰성이 높으며, 저비용의 반도체 장치를 제공하는 데 유효하다.
도 44는 수지 몰드를 실시한 절연형 반도체 장치의 단면 모식도이다. 이 절연형 반도체 장치(900)에서는, 절연성 폴리이미드 테이프(70)를 통해 리드 프레임(40)을 접착한 본 발명의 복합 부재로 이루어지는 지지 부재(125) 상에, 땜납재(113)에 의해 IC칩 기체(101)가 탑재되어 있다. IC칩 기체(101)와 리드 프레임(40) 사이는 금속 세선(117)으로 접속되어 있다. 이들 일체화물은 최종적으로 단자가 되는 리드 프레임(40)의 일부를 남기고, 모두가 에폭시 수지(22)로 피복되어 있다.
도 45는 수지 몰드를 실시한 비절연형 반도체 장치의 단면 모식도이다. 이 절연형 반도체 장치(900)에서는, 절연성 폴리이미드 테이프(70)를 통해 리드 프레임(40)을 접착한 본 발명의 복합 부재로 이루어지는 지지 부재(125) 상에, 땜납재(113)에 의해 IC칩 기체(101)가 탑재되어 있다. IC칩 기체(101)와 리드 프레임(40) 사이는 금속 세선(117)으로 접속되어 있다. 이들 일체화물은 지지 부재(125)의 일부와 최종적으로 단자가 되는 리드 프레임(40)의 일부를 남기고, 모두가 에폭시 수지(22)로 피복되어 있다. 도시하지 않지만, 지지 부재(125)에는 Al 핀 등의 냉각용의 기구물을 부착하여 한층 더 방열 효과를 높이는 것이 가능하다.
도 46은 핀 그리드 어레이 패키지에 IC칩 기체를 수납한 비절연형 반도체 장치의 단면 모식도이다. 패키지(5)는 Ag-Pt 후막 도체층을 설치한 다층 배선 알루미나 기판으로, 사전에 은 땜납재에 의해 본 발명의 복합 부재로 이루어지는 지지 부재(125)와 금속 핀(71)이 부착되어 있다. IC칩 기체(101)는 지지 부재(125) 상에 땜납재(113)에 의해 탑재됨과 함께, Au선의 와이어 본딩에 의해 패키지(5)의 배선과 연결되어 있다. 또한, IC칩 기체(101)가 수납된 공간은, 패키지(5)와 코발트 제판(72)을 Au-Sn계 땜납재로 접합함으로써 밀봉되어 있다.
또한, 예를 들면, 본 발명의 반도체 장치(900)를 내장한 인버터 장치(도 12 참조)는, 무브러시 직류 전동기와 함께 냉난방기(냉방 시의 소비 전력: 5㎾, 난방 시의 소비 전력: 3㎾, 전원 전압: 200V)에 내장되어도 된다. 이 경우에는, 높은 에너지 효율을 얻는 수 있고, 냉난방기 사용 시의 전력 소비를 저감하는 데 도움이 된다. 또한, 실내의 온도가 운전 개시로부터 설정 온도에 도달할 때까지의 시간을, 교류 전동기를 이용한 경우보다 약 1/2로 단축할 수 있다.
동일한 효과는, 반도체 장치(900)가 다른 유체를 교반 또는 유동시키는 장치, 예를 들면 세탁기, 유체 순환 장치 등에 내장되는 경우에도 향수할 수 있다.
본 발명에서, 반도체 장치는 부하에 급전하는 전기 회로에 내장되어 사용된다. 이 때, (1) 반도체 장치가, 회전 장치에 급전하는 전기 회로에 내장되어, 상기 회전 장치의 회전 속도를 제어하거나, 혹은, 그 자체가 이동하는 시스템(예를 들면, 전차, 엘리베이터, 에스컬레이터, 벨트 컨베어)에 회전 장치와 함께 내장되어 상기 이동 시스템의 이동 속도를 제어하는 경우, (2) 상기 회전 장치에 급전하는 전기 회로가 인버터 회로인 경우, (3) 반도체 장치가 유체를 교반 또는 유동시키는 장치에 내장되어, 피교반물 또는 피유동물의 이동 속도를 제어하는 경우, (4) 반도체 장치가 물체를 가공하는 장치에 내장되어, 피가공물의 연삭 속도를 제어하는 경우, (5) 반도체 장치가 발광체에 내장되어, 상기 발광체의 방출 광량을 제어하는 경우, 그리고, (6) 반도체 장치가 출력 주파수 50㎐ 내지 30㎑에서 작동하는 경우에도, 상기 실시예의 경우와 마찬가지의 효과, 이점을 향수할 수 있다.
본 발명에서는, 복합 부재(125)에 설치되는 도금층(125A)은 Ni에 한정되는 것은 아니다. 땜납이나 땜납재에 대한 습윤성을 향상시키기 위해, 표면에 Cu, Ni, Ag, Au, Pt, Pd, Sn, Sb, Al, Zn, 혹은, 이들의 합금을 피복하는 것은 바람직하다. 이 때, 도금법에 한하지 않고, 증착법 혹은 스퍼터링법에 의해 행해도 된다.
본 발명에서, 땜납재(113, 124) 등은 실시예에 개시한 재료만으로 한정되지 않는다. 반도체 장치가 제작되는 프로세스, 반도체 장치에 요구되는 특성, 특히 내열 피로 신뢰성에 따라 다양한 성분 및 조성의 것을 선택할 수 있다. 예를 들면, Pb-5wt%Sb, Pb-52wt%Sn-8wt%Bi, Au-12wt%Ge, Au-6wt%Si, Au-20wt%Si, Al-11.7wt%Si, Ag-4.5Si, Au-85wt%Pb, Au-26wt%Sb, Cu-69.3wt%Mg, Cu-35wt%Mn, Cu-36wt%Pb, Cu-76.5wt%Sb, Cu-16.5wt%Si, Cu-28wt%Ti, Cu-10wt%Zr, 또는, 이들을 임의로 조합한 땜납재를 적용할 수 있다.
본 발명에서, 반도체 기체(101)가 될 수 있는 소재는 Si: 4.2ppm/℃, Ge: 5.8ppm/℃, GaAs: 6.5ppm/℃, GaP: 5.3ppm/℃, SiC: 3.5ppm/℃ 등이다. 이들 소재로 이루어지는 반도체 소자를 탑재하는 것에 어떠한 제약도 없다. 이 때, 반도체기체는 사이리스터, 트랜지스터 등 실시예에 기재되어 있지 않은 전기적 기능을 갖고 있어도 된다. 또한, 금속 접합 회로 기판(122)에 탑재되는 소자는 반도체 기체에 한정되지 않고, 예를 들면 컨덴서, 저항체, 코일 등의 수동 소자이어도 된다.
명세서에서 이하를 개시한다.
(1) 구리 매트릭스 내에 아산화구리로 이루어지는 입자를 분산시킨 복합 금속판을 포함하고, 상기 복합 금속판의 표면이 금속층에 의해 피복되며, 상기 복합 금속판과 상기 금속층으로 이루어지는 계면에 두께 0.5㎛ 이상의 구리층이 개재되는 것을 특징으로 하는 반도체 장치용 복합 부재.
(2) (1)항에 있어서, 상기 복합 금속판의 열팽창율이 7 내지 12.5ppm/℃인 것을 특징으로 하는 반도체 장치용 복합 부재.
(3) (1)항에 있어서, 상기 복합 금속판의 열전도율이 70W/m·K 이상인 것을 특징으로 하는 반도체 장치용 복합 부재.
(4) (1)항에 있어서, 상기 구리 매트릭스 내에 분산된 아산화구리로 이루어지는 입자의 농도가 24 내지 70vol%인 것을 특징으로 하는 반도체 장치용 복합 부재.
(5) (1)항에 있어서, 상기 금속층이 Ni, Sn, Ag, Au, Pt, Pd, Zn의 군으로부터 선택된 적어도 한종의 금속으로 이루어지고, 상기 금속층의 두께가 0.4 내지 100㎛인 것을 특징으로 하는 반도체 장치용 복합 부재.
(6) (1)항에 있어서, 상기 금속층과 상기 구리층이 확산에 의한 접합 계면을 구성하고 있는 것을 특징으로 하는 반도체 장치용 복합 부재.
(7) 반도체 기체가 지지 부재 상에 절연 부재를 개재하여 탑재된 반도체 장치 또는 반도체 기체가 지지 부재 상에 절연 부재와 중간 금속 부재를 순차적으로 개재하여 탑재된 반도체 장치로, 상기 지지 부재와 상기 중간 금속 부재 중 적어도 한쪽이 구리 매트릭스 내에 아산화구리로 이루어지는 입자를 분산시킨 복합 금속판을 포함하고, 상기 복합 금속판의 표면이 금속층에 의해 피복되며, 상기 복합 금속판과 상기 금속층으로 이루어지는 계면에 두께 0.5㎛ 이상의 구리층이 개재된 반도체 장치용 복합 부재로 구성되는 것을 특징으로 하는 절연형 반도체 장치.
(8) (7)항에 있어서, 상기 지지 부재가 세라믹으로 이루어지고, 상기 반도체 소자 기체가 중간 금속 부재를 개재하여 상기 세라믹 상에 탑재되는 것을 특징으로 하는 절연형 반도체 장치.
(9) 반도체 기체가 지지 부재 상에 탑재된 반도체 장치 또는 상기 반도체 기체가 상기 지지 부재 상에 중간 금속 부재를 개재하여 탑재된 반도체 장치로, 상기 지지 부재 또는 상기 중간 금속 부재 중 적어도 한쪽이 구리 매트릭스 내에 아산화구리로 이루어지는 입자를 분산시킨 복합 금속판을 포함하고, 상기 복합 금속판의 표면이 금속층에 의해 피복되며, 상기 복합 금속판과 상기 금속층으로 이루어지는 계면에 두께 0.5㎛ 이상의 구리층이 개재된 반도체 장치용 복합 부재로 구성되는 것을 특징으로 하는 비절연형 반도체 장치.
(10) (9)항에 있어서, 상기 지지 부재가 상기 반도체 소자 기체를 탑재하기 위한 부재와 단자를 겸하는 것을 특징으로 하는 비절연형 반도체 장치.
(11) 반도체 기체가 서로 대향하여 배치된 한쌍의 전극 부재 사이에 끼워져형성된 반도체 장치, 또는 상기 반도체 기체가 적어도 한쪽의 주면측에서 중간 금속 부재와 접촉함과 함께 상기 한쌍의 전극 부재 사이에 끼워진 형성된 반도체 장치로, 상기 전극 부재 또는 상기 중간 금속 부재 중 적어도 한쪽이 구리 매트릭스 내에 아산화구리로 이루어지는 입자를 분산시킨 복합 금속을 포함하고, 상기 복합 금속의 표면이 금속층에 의해 피복되며, 상기 복합 금속과 상기 금속층으로 이루어지는 계면에 두께 0.5㎛ 이상의 구리층이 개재되는 것을 특징으로 하는 비절연형 반도체 장치.
(12) (7)항 내지 (11)항 중 어느 한 항에 있어서, 상기 지지 부재 또는 상기 중간 금속 부재 중 적어도 한쪽의 열팽창율이 7 내지 12.5ppm/℃인 것을 특징으로 하는 절연형 반도체 장치 또는 비절연형 반도체 장치.
(13) (7)항 내지 (11)항 중 어느 한 항에 있어서, 상기 지지 부재 또는 상기 중간 금속 부재 중 적어도 한쪽의 열전도율이 70W/m·K 이상인 것을 특징으로 하는 절연형 반도체 장치 또는 비절연형 반도체 장치.
(14) (7)항 내지 (11)항 중 어느 한 항에 있어서, 상기 구리 매트릭스 내에 분산된 아산화구리로 이루어지는 입자의 농도가 24 내지 70vol%인 것을 특징으로 하는 절연형 반도체 장치 또는 비절연형 반도체 장치.
(15) (7)항 내지 (11)항 중 어느 한 항에 있어서, 상기 금속층이 Ni, Sn, Ag, Au, Pt, Pd, Zn의 군으로부터 선택된 적어도 한종의 금속으로 이루어지고, 상기 금속층의 두께가 0.4 내지 100㎛인 것을 특징으로 하는 절연형 반도체 장치 또는 비절연형 반도체 장치.
(16) (7)항 내지 (11)항 중 어느 한 항에 있어서, 상기 금속층과 구리층이 확산에 의한 접합 계면을 구성하고 있는 것을 특징으로 하는 절연형 반도체 장치 또는 비절연형 반도체 장치.
본 발명에 따르면, 제조시 혹은 운전 시에 생기는 열응력 내지 열왜곡을 경감하고, 각 부재의 변형, 변성, 파괴의 우려가 없고, 신뢰성이 높으며, 저비용의 반도체 장치를 얻는 데 유효한 반도체 장치용 복합 부재, 그것을 이용한 절연형 반도체 장치, 또는 비절연형 반도체 장치를 제공할 수 있다.

Claims (16)

  1. 복합 금속 부재에 있어서,
    구리 매트릭스 내에 아산화구리로 이루어지는 입자를 분산시킨 복합 금속판을 포함하고,
    상기 복합 금속판의 표면은 금속층에 의해 피복되며,
    상기 복합 금속판과 상기 금속층으로 이루어지는 계면에 두께 0.5㎛ 이상의 구리층이 개재되는 것을 특징으로 하는 반도체 장치용 복합 부재.
  2. 제1항에 있어서,
    상기 복합 금속판의 열팽창율이 7 내지 12.5ppm/℃인 것을 특징으로 하는 반도체 장치용 복합 부재.
  3. 제1항에 있어서,
    상기 복합 금속판의 열전도율이 70W/m·K 이상인 것을 특징으로 하는 반도체 장치용 복합 부재.
  4. 제1항에 있어서,
    상기 구리 매트릭스 내에 분산된 아산화구리로 이루어지는 입자의 농도가 24 내지 70vol%인 것을 특징으로 하는 반도체 장치용 복합 부재.
  5. 제1항에 있어서,
    상기 금속층이 Ni, Sn, Ag, Au, Pt, Pd, Zn의 군으로부터 선택된 적어도 한종의 금속으로 이루어지고, 상기 금속층의 두께가 0.4 내지 100㎛인 것을 특징으로 하는 반도체 장치용 복합 부재.
  6. 제1항에 있어서,
    상기 금속층과 상기 구리층이 확산에 의한 접합 계면을 구성하고 있는 것을 특징으로 하는 반도체 장치용 복합 부재.
  7. 반도체 기체가 지지 부재 상에 절연 부재를 개재하여 탑재된 반도체 장치 또는 반도체 기체가 지지 부재 상에 절연 부재와 중간 금속 부재를 순차적으로 개재하여 탑재된 반도체 장치에 있어서,
    상기 지지 부재와 상기 중간 금속 부재 중 적어도 한쪽이 구리 매트릭스 내에 아산화구리로 이루어지는 입자를 분산시킨 복합 금속판을 포함하고, 상기 복합 금속판의 표면은 금속층에 의해 피복되며, 상기 복합 금속판과 상기 금속층으로 이루어지는 계면에, 두께 0.5㎛ 이상의 구리층이 개재된 반도체 장치용 복합 부재
    를 포함하는 것을 특징으로 하는 절연형 반도체 장치.
  8. 제7항에 있어서,
    상기 지지 부재가 세라믹으로 이루어지고,
    상기 반도체 소자 기체는 중간 금속 부재를 개재하여 상기 세라믹 상에 탑재되는 것을 특징으로 하는 절연형 반도체 장치.
  9. 반도체 기체가 지지 부재 상에 탑재된 반도체 장치 또는 상기 반도체 기체가 상기 지지 부재 상에 중간 금속 부재를 통해 탑재된 반도체 장치에 있어서,
    상기 지지 부재 또는 상기 중간 금속 부재 중 적어도 한쪽이 구리 매트릭스 내에 아산화구리로 이루어지는 입자를 분산시킨 복합 금속판을 포함하고, 상기 복합 금속판의 표면은 금속층에 의해 피복되며, 상기 복합 금속판과 상기 금속층으로 이루어지는 계면에, 두께 0.5㎛ 이상의 구리층이 개재된 반도체 장치용 복합 부재
    를 포함하는 것을 특징으로 하는 비절연형 반도체 장치.
  10. 제9항에 있어서,
    상기 지지 부재가 상기 반도체 소자 기체를 탑재하기 위한 부재와 단자를 겸하는 것을 특징으로 하는 비절연형 반도체 장치.
  11. 반도체 기체가 서로 대향하여 배치된 한쌍의 전극 부재 사이에 끼워져 형성된 반도체 장치, 또는 상기 반도체 기체가 적어도 한쪽의 주면측에서 중간 금속 부재와 접촉함과 함께 상기 한 쌍의 전극 부재 사이에 끼워져 형성된 반도체 장치에 있어서,
    상기 전극 부재 또는 상기 중간 금속 부재 중 적어도 한쪽이 구리 매트릭스 내에 아산화구리로 이루어지는 입자를 분산시킨 복합 금속을 포함하고, 상기 복합 금속의 표면이 금속층에 의해 피복되며, 상기 복합 금속과 상기 금속층으로 이루어지는 계면에 두께 0.5㎛ 이상의 구리층이 개재되는 것을 특징으로 하는 비절연형 반도체 장치.
  12. 제7항에 있어서,
    상기 지지 부재 또는 상기 중간 금속 부재 중 적어도 한쪽의 열팽창율이 7 내지 12.5ppm/℃인 것을 특징으로 하는 절연형 반도체 장치.
  13. 제7항에 있어서,
    상기 지지 부재 또는 상기 중간 금속 부재 중 적어도 한쪽의 열전도율이 70W/m·K 이상인 것을 특징으로 하는 절연형 반도체 장치.
  14. 제7항에 있어서,
    상기 구리 매트릭스 내에 분산된 아산화구리로 이루어지는 입자의 농도가 24 내지 70vol%인 것을 특징으로 하는 절연형 반도체 장치.
  15. 제7항에 있어서,
    상기 금속층이 Ni, Sn, Ag, Au, Pt, Pd, Zn의 군으로부터 선택된 적어도 한종의 금속으로 이루어지고, 상기 금속층의 두께가 0.4 내지 100㎛인 것을 특징으로 하는 절연형 반도체 장치.
  16. 제7항에 있어서,
    상기 금속층과 구리층이 확산에 의한 접합 계면을 구성하고 있는 것을 특징으로 하는 절연형 반도체 장치.
KR1020020016793A 2001-06-13 2002-03-27 반도체 장치용 복합 부재, 그것을 이용한 절연형 반도체장치, 또는 비절연형 반도체 장치 KR20020095048A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00177883 2001-06-13
JP2001177883A JP2002368168A (ja) 2001-06-13 2001-06-13 半導体装置用複合部材、それを用いた絶縁型半導体装置、又は非絶縁型半導体装置

Publications (1)

Publication Number Publication Date
KR20020095048A true KR20020095048A (ko) 2002-12-20

Family

ID=19018660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020016793A KR20020095048A (ko) 2001-06-13 2002-03-27 반도체 장치용 복합 부재, 그것을 이용한 절연형 반도체장치, 또는 비절연형 반도체 장치

Country Status (5)

Country Link
US (2) US6579623B2 (ko)
EP (1) EP1267400A3 (ko)
JP (1) JP2002368168A (ko)
KR (1) KR20020095048A (ko)
TW (1) TW569412B (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6869007B2 (en) * 2001-01-26 2005-03-22 Lucent Technologies Inc. Oxidation-resistant reactive solders and brazes
JP4107643B2 (ja) * 2002-07-23 2008-06-25 日本碍子株式会社 接合体の製造方法
JP3867639B2 (ja) * 2002-07-31 2007-01-10 株式会社デンソー 混成集積回路装置
EP1389802A1 (de) * 2002-08-16 2004-02-18 ABB Schweiz AG Schutzschicht für Leistungshalbleitermodul-Kontaktplättchen
US7298046B2 (en) * 2003-01-10 2007-11-20 Kyocera America, Inc. Semiconductor package having non-ceramic based window frame
JP3938067B2 (ja) * 2003-02-18 2007-06-27 株式会社日立製作所 電子回路装置
JP4014528B2 (ja) * 2003-03-28 2007-11-28 日本碍子株式会社 ヒートスプレッダモジュールの製造方法及びヒートスプレッダモジュール
JP2005211946A (ja) * 2004-01-30 2005-08-11 Renesas Technology Corp 半田合金および半導体装置
KR101038491B1 (ko) * 2004-04-16 2011-06-01 삼성테크윈 주식회사 리드프레임 및 그 제조 방법
JP2006196853A (ja) * 2004-12-13 2006-07-27 Daikin Ind Ltd ヒートポンプ装置
KR100674848B1 (ko) * 2005-04-01 2007-01-26 삼성전기주식회사 고유전율 금속-세라믹-폴리머 복합 유전체 및 이를 이용한임베디드 커패시터의 제조 방법
US7400042B2 (en) * 2005-05-03 2008-07-15 Rosemount Aerospace Inc. Substrate with adhesive bonding metallization with diffusion barrier
US7538401B2 (en) 2005-05-03 2009-05-26 Rosemount Aerospace Inc. Transducer for use in harsh environments
US7628309B1 (en) * 2005-05-03 2009-12-08 Rosemount Aerospace Inc. Transient liquid phase eutectic bonding
US20070013014A1 (en) * 2005-05-03 2007-01-18 Shuwen Guo High temperature resistant solid state pressure sensor
US7670951B2 (en) 2005-06-27 2010-03-02 Intel Corporation Grid array connection device and method
JP4378334B2 (ja) * 2005-09-09 2009-12-02 日本碍子株式会社 ヒートスプレッダモジュール及びその製造方法
US7695808B2 (en) * 2005-11-07 2010-04-13 3M Innovative Properties Company Thermal transfer coating
US7360581B2 (en) * 2005-11-07 2008-04-22 3M Innovative Properties Company Structured thermal transfer article
US8680666B2 (en) 2006-05-24 2014-03-25 International Rectifier Corporation Bond wireless power module with double-sided single device cooling and immersion bath cooling
JP5273922B2 (ja) * 2006-12-28 2013-08-28 株式会社アライドマテリアル 放熱部材および半導体装置
JP5284681B2 (ja) * 2007-05-16 2013-09-11 住友電気工業株式会社 放熱部材、放熱部材の製造方法、及び半導体デバイス
US20080290378A1 (en) * 2007-05-21 2008-11-27 Myers Bruce A Transistor package with wafer level dielectric isolation
US8334592B2 (en) * 2007-09-11 2012-12-18 Dow Corning Corporation Thermal interface material, electronic device containing the thermal interface material, and methods for their preparation and use
US20100328895A1 (en) * 2007-09-11 2010-12-30 Dorab Bhagwagar Composite, Thermal Interface Material Containing the Composite, and Methods for Their Preparation and Use
US8273603B2 (en) * 2008-04-04 2012-09-25 The Charles Stark Draper Laboratory, Inc. Interposers, electronic modules, and methods for forming the same
US8017451B2 (en) 2008-04-04 2011-09-13 The Charles Stark Draper Laboratory, Inc. Electronic modules and methods for forming the same
JP2010087072A (ja) * 2008-09-30 2010-04-15 Hitachi Automotive Systems Ltd パワー半導体モジュールおよびこれを用いたインバータシステム
US8345720B2 (en) 2009-07-28 2013-01-01 Northrop Grumman Systems Corp. Laser diode ceramic cooler having circuitry for control and feedback of laser diode performance
JP5296638B2 (ja) * 2009-08-28 2013-09-25 電気化学工業株式会社 Ｌｅｄ搭載構造体、その製造方法、及びｌｅｄ搭載用基板
JP5463845B2 (ja) * 2009-10-15 2014-04-09 三菱電機株式会社 電力半導体装置とその製造方法
US8498127B2 (en) * 2010-09-10 2013-07-30 Ge Intelligent Platforms, Inc. Thermal interface material for reducing thermal resistance and method of making the same
JP2013016629A (ja) * 2011-07-04 2013-01-24 Mitsubishi Electric Corp 半導体モジュール
TWI433615B (zh) * 2012-04-12 2014-04-01 Subtron Technology Co Ltd 散熱基板及其製作方法
US8937976B2 (en) 2012-08-15 2015-01-20 Northrop Grumman Systems Corp. Tunable system for generating an optical pulse based on a double-pass semiconductor optical amplifier
TWI476883B (zh) * 2012-11-15 2015-03-11 Ind Tech Res Inst 焊料、接點結構及接點結構的製作方法
CN103887183B (zh) * 2012-12-21 2017-09-12 华为技术有限公司 金/硅共晶芯片焊接方法及晶体管
KR101675138B1 (ko) * 2015-02-04 2016-11-10 현대모비스 주식회사 전력반도체 모듈 및 이의 제조방법
DE102016106681A1 (de) * 2016-04-12 2017-10-12 First Sensor Lewicki GmbH Elektronische Baugruppe
JP6848802B2 (ja) * 2017-10-11 2021-03-24 三菱電機株式会社 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0097306B1 (en) * 1982-06-18 1990-05-23 Scm Corporation Method of making dispersion strengthened metal bodies and product
US4999336A (en) * 1983-12-13 1991-03-12 Scm Metal Products, Inc. Dispersion strengthened metal composites
US4961106A (en) * 1987-03-27 1990-10-02 Olin Corporation Metal packages having improved thermal dissipation
US5004498A (en) * 1988-10-13 1991-04-02 Kabushiki Kaisha Toshiba Dispersion strengthened copper alloy and a method of manufacturing the same
US5526867A (en) * 1988-11-10 1996-06-18 Lanxide Technology Company, Lp Methods of forming electronic packages
US5292478A (en) * 1991-06-24 1994-03-08 Ametek, Specialty Metal Products Division Copper-molybdenum composite strip
DE4132947C2 (de) * 1991-10-04 1998-11-26 Export Contor Ausenhandelsgese Elektronische Schaltungsanordnung
US6264882B1 (en) * 1994-05-20 2001-07-24 The Regents Of The University Of California Process for fabricating composite material having high thermal conductivity
US5872696A (en) * 1997-04-09 1999-02-16 Fujitsu Limited Sputtered and anodized capacitors capable of withstanding exposure to high temperatures
DE19817388A1 (de) * 1998-04-20 1999-10-28 Atotech Deutschland Gmbh Verfahren zum Herstellen von metallisierten Substratmaterialien
JP3690171B2 (ja) * 1999-03-16 2005-08-31 株式会社日立製作所 複合材料とその製造方法及び用途
JP3552587B2 (ja) * 1999-04-28 2004-08-11 株式会社日立製作所 複合材料及び半導体装置
JP2000311972A (ja) * 1999-04-28 2000-11-07 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
JP2002368168A (ja) 2002-12-20
US6579623B2 (en) 2003-06-17
US20030201530A1 (en) 2003-10-30
US20020192488A1 (en) 2002-12-19
EP1267400A2 (en) 2002-12-18
EP1267400A3 (en) 2005-10-05
TW569412B (en) 2004-01-01

Similar Documents

Publication Publication Date Title
KR20020095048A (ko) 반도체 장치용 복합 부재, 그것을 이용한 절연형 반도체장치, 또는 비절연형 반도체 장치
EP1403922B1 (en) Combined member of aluminum-ceramics
RU2198949C2 (ru) Композитный материал, способ его получения, излучающая тепло панель для полупроводникового прибора, полупроводниковый прибор (варианты), диэлектрическая панель и электростатическое поглощающее устройство
CN107534034B (zh) 接合体、自带散热器的功率模块用基板、散热器及接合体的制造方法、自带散热器的功率模块用基板的制造方法、散热器的制造方法
US20050258550A1 (en) Circuit board and semiconductor device using the same
EP2234155A2 (en) Method of fabricating a semiconductor device
JP2007152385A (ja) 高温半田及び高温半田ペースト材、及びそれを用いたパワー半導体装置
KR20150049265A (ko) 반도체소자 패키지 및 그 제조방법
EP4350763A1 (en) Power module, power supply circuit, and chip
CN110648983A (zh) 散热器件、半导体封装系统及其制造方法
JPH10135377A (ja) モールド型半導体装置
JP2003031732A (ja) 絶縁型半導体装置
JPH11354687A (ja) 半導体装置
JPH1079453A (ja) モールド型電子部品及びその製法
JP2003258150A (ja) 絶縁型半導体装置
JP3033378B2 (ja) 半導体装置及び半導体装置の製造方法
JP2001110959A (ja) 半導体装置及びそれを用いた電子装置
WO2016147252A1 (ja) 半導体装置およびその製造方法
JPH06140446A (ja) 半導体装置及びそれを用いた電子装置
JP2000353709A (ja) 半導体装置及びそれを用いた電子装置
WO2019207996A1 (ja) 半導体装置およびその製造方法
JP2001237252A (ja) 半導体装置とそれを用いた電子装置
JP2000183234A (ja) 半導体装置及びこれに用いられる複合金属材料
JP2002299532A (ja) Ａｌ−ＳｉＣ系複合体および放熱部品
JP3306613B2 (ja) 半導体装置およびそれを用いた電子装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid