KR20020088062A

KR20020088062A - 난수 발생장치

Info

Publication number: KR20020088062A
Application number: KR1020027005725A
Authority: KR
Inventors: 이카케가츠노리
Original assignee: 가부시키가이샤 에이치.에무.아이
Priority date: 2000-10-24
Filing date: 2001-10-24
Publication date: 2002-11-25
Also published as: KR100845928B1; JPWO2002037260A1; AU2002212570A1; WO2002037260A1; US20020184273A1; CN1440526A; CA2392878A1; US7124157B2; EP1331551A1; CN1278221C

Abstract

암호화 등으로 필요한 물리난수를 간소한 구성으로 제공한다．

노이즈 발생원(101)으로부터 발생된 노이즈 신호를 증폭하는 증폭기(103)와 ，증폭된 노이즈 신호를 2진화하기 위한 2진화 장치(105)를 갖추고，상기 2진화 장치(105)는，직렬 레지스터에 의해 구성되어 있다．

Description

난수 발생장치{RANDOM NUMBER GENERATOR}

데이터의 암호화 등에는，난수가 필요하게 된다．난수에는 프로그램에 의하여 생성되는 이른바 의사난수가 있으며, 이 의사난수가 일반적으로 사용되고 있다.

그러나，의사난수는 생성규칙이 용이하게 추정될 수 있고，암호화에는 적합하지 않다． 안전성을 고려하면 생성규칙이 없는 진성난수가 바람직하다.

여기서 자연계의 랜덤 현상을 물리난수로서 이용하는 것이 고려되는데, 기밀문장 암호화 프로그램이나 게임기계 더욱이 전자 인증，수치 시뮬레이션(몬테카를로법）등의 여러가지 사용을 고려하면, 퍼스널 컴퓨터나 휴대 단말기기 등이 난수를 얻을 수 있도록 간소한 구성의 물리난수 발생장치가 필요하게 된다．

본 발명은, 이러한 문제를 감안하여 이루어진 것으로, 암호화 등에서 필요한 물리난수를 간소한 구성으로 제공하는 것을 과제로 한다．

본 발명은 난수 발생장치에 관한 것이다．

도 １은 본 발명에 관한 난수 발생장치(원칩(IC)장치)를 퍼스널 컴퓨터와 접속한 상태를 도시하는 개념도,

도 2는 난수 발생장치의 기능 블록도,

도 3은 물리난수 발생부의 구성도,

도 4는 노이즈 신호와 샘플링 클록의 설명도,

도 5는 노이즈 신호를 샘플링 클록으로 2진화하는 타이밍도,　

도 6은 구리지의 발생을 도시하는 설명도,

도 7은 비트 마스크부의 회로도 및 마스크 레지스터의 데이터 내용을 도시하는 도면,

도 8은 카운터 장치의 개략 구성도,

도 9는 카운터 장치의 제 1단째의 체인구조 회로도,

도 10은 카운터 장치의 제 ２단째의 체인구조 회로도,

도 11은 외부 인터페이스부의 출력기능 설명도, 및

도 12는 외부 인터페이스부의 입력기능 설명도.

상기 과제를 해결하기 위해，본 발명은，다음의 기술적 수단을 채용했다．즉，본 발명의 특징은，노이즈 발생원으로부터 발생된 노이즈 신호를 증폭하는 증폭기와，증폭된 노이즈 신호를 2진화하기 위한 ２진화 장치를 갖추고，상기 2진화 장치는，직렬 레지스터에 의하여 구성되어 있는 것을 특징으로 한다． 노이즈 발생원으로부터 발생된 노이즈 신호를 이용하여 난수를 생성함으로써 랜덤 물리난수를 얻을 수 있다．그리고 증폭기에 의해 증폭된 노이즈 신호를 2진화하는 2진화 장치로서，직렬 레지스터를 채용하고 있으므로，간이 구성으로 용이하게 2진화가 안정되게 행해진다．

또，상기 직렬 레지스터로부터 출력된 직렬 디지털 물리난수를，소정 비트의 병렬 신호로 변환하는 직병렬 변환기를 갖추고 있으면，난수 데이터를 병렬 신호로서 얻을 수 있다．

또，난수의 확률을 조정하기 위해，생성된 난수 데이터의 비트 안에서 몇개인지를 마스킹하여 출력할 수 있는 비트 마스크부를 갖추고 있는 것이 바람직하다.

그리고，상기 비트 마스크부는 장치 외부에서 지정된 비트에 대하여 마스킹하는 것이라면，자유롭게 확률을 변경할 수 있고, 슬롯머신등의 확률이 변경되는 난수를 필요로 하는 기기에 유용하다．

또，생성된 난수 데이터를 장치 내부에 기억하는 기억부를 갖추고 있으면，후에 난수 데이터의 확인 등을 행하는데 도움이 된다．

특히，상기 기억부는，장치 외부로부터의 난수 데이터 출력의 요구에 따라서 장치 외부에 출력된 난데이터수를 기억 유지하는 것이 적합하다．

혹은，본인 인증을 위한 ID를 등록 가능한 기억부를 갖추고 있는 것이 적합하다．

또，상기 노이즈 발생원의 노이즈는，반도체의 열잡음으로 할 수 있다．

또한，상기 난수 발생장치는，장치외의 컴퓨터로부터의 요구에 맞게 난수데이터를 출력하는 외부 인터페이스부를 갖추고 있는 것이 바람직하고，나아가서는，난수 발생장치는 원칩(IC)장치로서 구성되어 있는 것이 바람직하다．

(발명을 실시하기 위한 최량의 형태)

이하，본 발명의 실시형태를 도면에 근거하여 설명한다．

본 발명에 관한 난수 발생장치(1)는 난수를 장치외부에 출력 가능한 것이다． 도 1에 도시하는 바와 같이，난수 발생장치(1)는 원칩(IC)으로서 구성되고, 외부장치인 퍼스널 컴퓨터(PC) 등의 데이터버스 등에 접속되어 난수등을 퍼스널 컴퓨터측에 출력 가능한 인터페이스를 갖추고 있다. 또한 난수 발생장치(1)인 원칩(IC)은 전자기판상에 배치되고, 당해 기판은 퍼스널 컴퓨터(PC)와 접속하기 위한 케이블 등을 갖춘 케이스틀체에 내장해서 제품으로 할 수 있다.

도 2에 도시하는 바와 같이, 이 난수 발생장치(1)는, ３계통의 출력이 가능하고，또 ２계통의 입력이 가능하게 되어 있다. 또한, 어느 쪽의 입출력도 동일한 데이터 버스를 통해서 외부장치(ＰC)와 데이터의 교환이 행해진다．

난수 발생장치(1)의 출력중, 제 １계 출력은，물리난수 데이터의 출력이고，장치(IC）내부에서 발생하는 열잡음(백색 잡음)을 아날로그적으로 증폭하고，그 신호를 샘플링하여 2진화하여 디지털 수치로 함으로써 물리난수를 출력하는 것이다.

이 제 1계 출력을 위해，난수 발생장치(1)는，노이즈 신호를 출력하는 노이즈 발생원(101)과, 노이즈 발생원(101)으로부터 출력된 노이즈 신호를 증폭하는 증폭기(103)와，증폭된 노이즈 신호를 2진화하는 2진화 장치(105)와, 2진화된 직렬 신호를 병렬 신호로 변환하는 직병렬 변환기(107)를 갖추고 있다．

상기 노이즈 발생원(101)은，반도체의 열잡음을 노이즈로 하는 것이고, 반도체의 열잡음을 이용하면，의사난수에 비교해서，주기성이 없고 랜덤 신호를 얻을 수 있다． 또，노이즈 발생원(101)으로 되는 반도체는 장치(IC）내부에 갖추어지고，외부부착 부품은 불필요하다．

도 ３에 도시하는 바와 같이，상기 증폭기(103)는，노이즈 신호를 2진화할 수 있는 레벨까지 노이즈 진폭을 높이기 위한 것이다． 이 증폭기(103)는 상보 증폭기에 의해 구성되어 있다. 또 이 증폭기(103)는 ２단 구성이고，１단째(103a)에서 40dＢ 증폭되고，２단째(103b)에서 20dB 증폭되고 있다．

증폭된 노이즈 신호는 ，슈미트 트리거 게이트(106)에 입력되고，노이즈 신호의 크기에 맞는 펄스폭의 방형파가 출력된다． 슈미트 트리거는，입력전압(노이즈 신호)이 있는 일정치 이상으로 되면 출력펄스를 올리고(또는 내리고)，입력전압이 다른 일정치 이하로 되면 출력펄스를 내리는(또는 올리는) 회로이다.

따라서 슈미트 트리거 게이트(106)에 의해，아날로그의 노이즈 신호가 그 크기에 맞는 펄스폭의 디지털 노이즈 신호(TTL 레벨)로 변환된다． 이와 같이 슈미트 트리거 게이트(106)는，노이즈 신호를 디지털 노이즈 신호(TTL 레벨)로 변환하는 변환기로서 기능하고 있다.

상기 2진화 장치(105)는 샘플링 클록을 사용한 직렬 레지스터(105)(이하 「직렬 시프트 레지스터」라고도 한다)로 구성되어 있다． 직렬 레지스터(105)의 입력은 노이즈 신호이고，상기 슈미트 트리거 게이트(106)의 1이나 ０의 출력이，직렬 레지스터(105)에 입력된다． 이 직렬 레지스터(105)는 직렬 입력, 직렬 출력의 시프트 레지스터로서 구성되어 있고，클록(CＬＫ０，CＬＫ１)으로 동작된다. 또한 클록(CLKO, CLK1)장치의 메인 클록을 1/256로 둘레를 나눈 것을 사용하고 있고，클록(CLKO)과 클록(CLK1)은 위상이 반주기 어긋난 동일 주파수의 클록이다.

직렬 레지스터(105)는，Ｄ 플립플롭(105a, 105b, 105c)을 직렬에 3단 (복수단) 접속해서 구성되어 있고, 제 1단째(105a) 및 제 3단째(105c)에는，클록(CLKO)이 부여되고，제 ２단째(105b)에는 클록(CLK1)이 부여된다.

도 4에 도시하는 바와 같이，2진화 장치(105)는，노이즈 신호를 클록(CLKO)(샘플링 클록)의 타이밍으로 2진화하는 것이다． 이것을 상세히 설명하면，도 ５에 도시하는 바와 같이，슈미트 트리거 게이트(106)로부터 출력된 펄스상의 노이즈 신호는, 제 １단째의 Ｄ 플립플롭(105a)에 의해，클록(CLKO) 신호의 첫시작 타이밍으로 샘플링 되고，제 １단째의 D 플립플롭(105a)의 출력(Ｑ)은 １이나 ０을 출력하고, 샘플링 클록인 클록(CLKO)의 타이밍으로 정량적(샘플링된）수치로 된다．

그리고，반 주기 어긋난 클록(CLK1)의 첫시작 타이밍에서 제 １단째의 Ｄ플립플롭(105a)의 출력은，제 ２단째(105b)로 시프팅된다．

또한，CLKO의 다음의 첫시작 타이밍에서，제 １단째(105a)의 Ｄ플립플롭은，재차 노이즈 신호의 샘플링을 함과 동시에，제 ２단째의 Ｄ플립플롭(105b)의 출력은，제 ３단째(105c)로 시프팅된다． 즉, 직렬 레지스터(105)로부터 출력된다.

이상이 반복되고，제 １단째(105)에 의한 샘플링 결과는，클록(CLKO)의 1주기분 지연되어 직렬 레지스터(105)의 출력으로서 나타난다． 상기 노이즈 신호는，랜덤 신호이므로，이것을 2진화함으로써 샘플링(CLK)에 동기한 디지털 난수가 얻어진다.

또, 샘플링 결과를 시프트 레지스터(105)로 시프팅하게 하여 출력함으로써, 다음과 같은 효과가 발생한다． 즉，샘플링(CＬＫ)의 타이밍이 도 6에 도시하는 바와 같이 노이즈 신호의 올라감(또는 내려감)과 대략 일치했을 경우, 플립플롭(105a)의 출력에는 그리그(ｇrig)가 발생하는 일이 있는데(세트업 불량), 제 ２단째(105b)，제 3단째(105c)와 시프팅하게 함으로써, 그리그를 소거할 수 있고, 직렬 시프트 레지스터(105)의 출력으로서는 그리그를 방지할 수 있어, 안정된 출력을 얻을 수 있다.

게다가，이상의 2진화 장치(160)에 의하면，간이한 구성에서 2진화를 행할 수가 있고，장치의 간소화가 도모되고，원칩(IC)화도 용이하게 된다．

도 ２에 도시하는 바와 같이，2진화된 직렬 난수신호는，직병렬 변환기(107)에 의해 병렬신호로 변환된다． 이 병렬신호는 ８비트이고，난수의 수치로서는 256 종류(0∼255의 수치)로 된다．

８비트의 병렬신호로 된 난수신호(물리난수 데이터)는，비트 마스크부(108)를 통해서 제 1계 출력으로 된다．

비트 마스크부(108)는，필요에 따라 ８비트 난수데이터의 몇개인지의 비트를 마스킹(1 또는 0에 고정)하기 위한 것이다． 도７에 도시하는 실시형태에서는，비트 마스크부(108)는，난수 데이터의 비트수(８개)분의 OR회로 구성되고，난수 데이터의 각 비트와 마스크 레지스터(122)의 각 비트의 값과의 논리합을 취함으로써, 난수데이터의 소정 비트가 마스킹된다． 즉，도 ７의 마스크 레지스터(122)와 같이 마스크 데이터의 상위 ３비트(5，6, 7 비트째)가 1에 세팅되고, 다른 비트가 0에 세팅되어 있는 경우, 마스크 비트부(108)의 출력은, 상위 3비트(5, 6, 7 비트째)가 1에 고정되고, 다른 비트는 난수데이터가 그대로 출력된다．

이 경우，비트 마스크부(108)로부터 출력된 난수데이터의 유효비트는 ８비트중 하위 ５비트로 되고，난수의 수치는 32종류로 된다． 이와 같이 비트 마스크부(108)에 의해，난수의 발생확률을 조정할 수 있고，슬롯머신 등과 같이 발생확률이 변화하는 난수가 요구되는 경우에 적합하다.

또한, 마스크 레지스터(122)로의 데이터 세팅은 장치 외부에서 행할 수 있는데，이 점에 관해서는 후술한다．

난수 발생장치(1)의 출력중, 제 ２계 출력은，복수개의 카운터 출력을，연속적 배타적 논리합 체인구조회로에 입력하고，그 회로중에서 임의의 ８비트를 카운터출력으로서 취출하는 것이다．이 제 2계 출력으로 얻을 수 있는 신호는，기본적으로는 카운터에 근거하고 있는데，복수의 카운터출력을 배타적 논리합 회로로 구성되는 알고리즘에 근거하여 랜덤 수치로 되도록 데이터를 믹싱하고 있으므로，난수로서 사용할 수 있다．

이 제 2계 출력을 위해，장치(1)는，３개의 카운터(109, 110, 111)와, 각 카운터의 출력을 믹싱하기 위한 데이터 믹스부(115)를 갖추고 있다．

도 ８에도 도시하는 바와 같이，상기 카운터는，１개의 그레이 카운터(109)와 2개의 2진 카운터(110, 111)로 구성되고，각 카운터(109, 110, 111)는 8비트 출력이다． 또，각 카운터는，제 １계 출력으로 사용된 클록(CLK0)과 동일한 클록으로 동작(카운팅）한다.

또한, 그레이 카운터(109)의 출력단자(ａ1∼ａ8)는，신호선(ｅ0∼ｅ7)에 의해 데이터 믹싱부(115)의 입력단자(ａ0∼a７)에 접속되고，제１2진 카운터(110)의출력단자(y1∼ｙ8)는，신호선(ｃ0∼c7)에 의해 데이터 믹싱부(115)의 입력단자(c0∼c7)에 접속되고, 제 2 2진 카운터(111)의 출력단자(y1∼y8)는, 신호선(d0∼d7)에 의해 데이터 믹싱부(115)의 입력단자(d0∼d7)에 접속되어 있다.

데이터 믹싱부(115)는 각 카운터(109, 110, 111)로부터의 출력계(24) 비트를 배타적 논리합 회로(EOR)에 의해 8비트출력을 생성한다. 이 데이터 믹싱부(115)는, 제 1 단째의 체인 구조회로(115a, 115b)와 제 2단째의 체인 구조회로(115c)로 구성된다(도 9 및 도 10 참조).

제 1 단째의 체인 구조회로는, 제 1 열 체인 구조회로(115a)와 제 2 열 체인 구조회로(115b)를 더 가지고 있다. 제 1 열 체인 구조회로(115a)는 15개의 2입력(EOR)회로를 체인상(직렬)으로 접속된 것이고, 체인의 최초의 EOR회로의 2입력과, 그 밖의 EOR회로의 1입력(체인상으로 접속되어 있지 않은 쪽의 입력)에 의해 제 1 열 체인 구조회로(115a) 전체로, 16개(8비트×2)의 입력을 가지고 있다.

제 1 열 체인 구조회로(115a)의 입력에는, 그레이 카운터(109)의 출력(a1∼a8) 및 제 1 2진 카운터(110)의 출력(y1∼y8)이 부여된다. 즉, 데이터 믹싱부(115)의 입력(a0∼a7) 및 입력(c0∼c7)이 부여된다. 제 1 열 체인 구조회로(115a)의 출력은, 임의의 EOR회로의 출력으로부터 얻을 수 있고, 제 2 단째의 체인 구조회로(115c)에 부여된다. 도 9에서는 체인의 최초, 4번째, 7번째, 체인의 최후의 각 EOR의 출력을 제 1열 체인 구조회로(115a)의 출력으로 하고 있다. 또한 체인의 최초의 출력은 ×6, 4번째의 출력은 ×4, 7번째의 출력은 ×2, 체인의 최후의 출력은 ×0으로 하여, 제 2단째의 체인 구조회로(115c)에 부여 받게된다.

제 2열 체인 구조회로(115b)도 제 1열 체인 구조회로와 동일한 구성이고, 제 2열 체인 구조회로(115b)의 입력에는, 제 1 2진 카운터(110)의 출력(y1∼y8) 및 제 2 2진 카운터(111)의 출력(y1∼y8)이 부여된다. 즉 데이터 믹싱부(115)의 입력(c0∼c7) 및 입력(d0∼d7)이 부여된다. 제 2열 체인 구조회로(115)의 출력도, 체인의 최초, 4번째, 7번째, 체인의 최후의 각 EOR의 출력이 사용되고 있다. 또한 체인의 최초의 출력은 ×7, 4번째의 출력은 ×5, 7번째의 출력은 ×３，체인의 최후의 출력은 ｘ１로서 제 ２단째의 체인 구조회로(115c)에 부여된다．

도 10에 도시하는 바와 같이, 제 １열 체인 구조회로(115a) 및 제 ２열 체인 구조회로(115b)의 출력 ｘ０∼ｘ７이 입력되는 제 ２단째의 체인 구조회로(115c)는 ８개의 ２입력(EOR)회로를 체인상(직렬)에 접속한 것이고, 체인의 최초의 EOR회로의 입력의 일방측은，그라운드(GND)에 접속되어서，전체로서 ８개의 입력을 갖고 있다．

제 ２단째의 체인 구조회로(115c)의 출력(o0∼o7)은 각 EOR회로의 출력이 사용되고, 8비트이다. 이 제 2 단째의 체인 구조회로(115c)의 출력이, 데이터 믹싱부(115)의 출력(o０으로부터 o７)，즉 제 ２계 출력(카운터 데이터)로 된다． 또한，이 카운터 데이터도 샘플링(CLK)에 근거한 것이므로，샘플링(CLK)에 동기한 신호로 되어 있다．

제 ２계 출력은，제 １계 출력과 동일하게 비트 마스크가 가능하고，이 때문에 비트 마스크부(116)를 갖추고 있다． 이 비트 마스크부(116)의 구성은 비트 마스크부(108)의 구성과 동일하고，마스크 레지스터(122)의 마스크 데이터에 따라서 출력을 마스킹할 수 있고，제 ２계 출력의 유효비트수를 조정할 수 있다.

도 ２에 도시하는 바와 같이, 난수 발생장치(1)의 출력중, 제 ３계 출력은 ，병렬 레지스터열(기억부)(118)에 세팅된 데이터를 출력하는 것이다． 이 병렬 레지스터열(118)은，８비트의 레지스터이고，장치 외부에서 부여된 데이터(제 ２계 입력）외에，제 １계 출력(난수 데이터）또는 제２계 출력(카운터 데이터)의 데이터를 기입할 수 있도록 접속되어 있다．

이 병렬 레지스터열(118)은，사용자(IＤ)를 장치 외부에서 기입하고，기억유지하게 하고，IＤ가 필요할 때에 제３계 출력으로서 출력할 수 있다． 이 경우，병렬 레지스터열(118)에 등록된 IＤ는，본인 인증에 이용될 수 있다．병렬 레지스터열(118)에는，IＤ 등의 기입이 자유로운데，기입금지로 할 수도 있다．

또，병렬 레지스터열(기억부)(118)은，장치 외부에 출력된 난수 데이터 또는 카운터 데이터를 기입해 놓고, 기억유지하게 하는데 이용할 수도 있어, 필요한 때에 제 3계 출력으로서 장치 외부에 출력함으로써, 후의 데이터확인 등에 사용할 수 있다.

또한, 장치 외부로부터 기입되는 데이터의 기억부와, 제 1 계 출력 또는 제 2 계 출력의 데이터가 기입되는 기억부를 따로따로 구성해도 좋다. 나아가서는, 제 1 계 출력용의 기억부와 제 2 계 출력용의 기업부를 따로따로 설치해도 좋다.

또 제 3 계 출력도, 제 1 계 및 제 2계 출력과 동일하게 비트 마스크가 가능하며, 이 때문에 비트 마스크부(120)를 갖추고 있다. 이 비트 마스크부(120)의 구성은 비트 마스크부(108)의 구성과 동일하고, 마스크 레지스터(122)의 마스크 데이터에 따라서 출력을 마스킹할 수 있고, 제 3 계 출력의 유효 비트수를 조정할 수 있다.

이상의 제 1계∼제 3 계의 출력은, 외부 인터페이스부(125)를 통하여 장치(IC)외부에 선택적으로 출력된다. 제 1 계 출력(난수 데이터) 및 제 2 계 출력(카운터 데이터)은 끊임없이 생성되고, 또 제 3 계 출력도 병렬 레지스터열(118)의 데이터가 항상 출력 가능하게 되어 있다. 외부 인터페이스부(125)에서는, 장치 외부로부터의 출력의 요구(REQ)에 따라서 어느것인지의 출력을 장치 외부, 즉 데이터 버스(DATA)에 출력한다. 또한 제 1 계∼제 3 계의 어느 출력을 장치 외부에 출력할 것인지는 장치 외부로부터의 요구에 따라서 행해진다.

장치 외부, 예를 들면 도 1의 퍼스널 컴퓨터(PC)로부터의 출력요구가 있게 되면, 제 1 계∼제 3계의 어느것인지의 출력의 병렬 데이터를 데이터 출력 레지스터(도시 생략)에 기입하고, 데이터 판독기간중 유지한다. 데이터 판독기간을 보호하기 위하여 요구(REQ)에 대한 변환중(BUSY)의 플래그를 동시에 출력한다.

또한 난수 데이터는, 병렬출력과는 별도로, 직렬 신호로서 장치 외부에 출력할 수도 있다.

또 도 12에 도시하는 바와 같이, 외부 인터페이스(125)는 장치 외부로부터의 입력도 선택적으로 접수한다. 입력에는 2계통있고, 제 1 계 입력은 마스크 데이터를 접수하기 위한 것이고, 제 2계 입력은 병렬 레지스터열(118)에 기입되는 고정데이터를 접수하는 것이다. 또한 어느 입력도 출력과 동일하게 8비트이다.

장치 외부, 예를 들면, 도 1의 퍼스널 컴퓨터(PC)로부터 데이터 버스(DATA)에 입력이 부여되고, 장치에 대하여 기입 신호(WR)가 부여되면, 데이터 버스(DATA)의 데이터는 병렬 레지스터열(118) 또는 마스크 레지스터(122)에 기입된다. 또한 제 1계, 제 2계의 어느쪽의 입력인지는 장치 외부로부터 지시된다.

이상과 같이 외부 인터페이스부(125)는, 퍼스널 컴퓨터(PC) 등의 외부장치와의 접속을 목적으로하여 구성되어 있고, 이 외부 인터페이스(125)에 의하여, 본 장치를 난수가 필요한 여러가지 기기에 편입하여 범용적인 이용이 가능하게 된다.

특히, 본 장치(1)에서 진성 난수를 발생하게 하고, 암호화를 위한 열쇠를 작성하고, 비밀열쇠 암호방식 또는 공개 암호방식 등의 암호방식에 의해 평등한 분할을 압호화하는 암호화 시스템으로서 구성할 수 있다. 또한 당해 암호화 시스템은 컴퓨터와 접속 가능한 장치로서 구성하는 것이 바람직하다. 암호화 시스템을 퍼스널 컴퓨터 등과 접속함으로써, 여러가지 형식의 파일을 암호화하는 것이 가능하게 된다.

본 발명에 의하면，노이즈 발생원으로부터 발생된 노이즈 신호를 증폭기와 증폭된 노이즈 신호를 2진화하기 위한 2진화 장치를 갖추고，2진화 장치가 직렬 레지스터에 의해 구성되어 있으므로，암호화 등으로 필요한 물리난수를 간소한 구성으로 얻을 수 있다．

Claims

노이즈 발생원(101)으로부터 발생된 노이즈 신호를 증폭하는 증폭기(103)와，증폭된 노이즈 신호를 2진화하기 위한 2진화 장치(105)를 갖추고,

상기 2진화 장치(105)는，직렬 레지스터에 의하여 구성되어 있는 것을 특징으로 하는 난수 발생장치．
제 1 항에 있어서, 상기 직렬 레지스터(105)로부터 출력된 직렬 디지털 물리난수를，소정 비트의 병렬 신호로 변환하는 직병렬 변환기(107)를 갖추고 있는 것을 특징으로 하는 난수 발생장치．
제 1 항 또는 제 2 항에 있어서, 생성된 난수 데이터의 비트중 몇개인지를 마스킹하여 출력할 수 있는 비트 마스크부(108)를 갖추고 있는 것을 특징으로 하는 난수 발생장치．
제 3 항에 있어서, 상기 비트 마스크부(108)는 장치 외부로부터 지정된 비트에 대하여 마스킹하는 것을 특징으로 하는 난수 발생장치．
제 1 항 내지 제 4 항중 어느 한 항에 있어서, 생성된 난수 데이터를 장치내부에 기억하는 기억부(118)를 갖추고 있는 것을 특징으로 하는 난수 발생장치．
제 5 항에 있어서, 상기 기억부(108)는，장치 외부로부터의 난수 데이터 출력의 요구에 따라서 장치 외부에 출력된 난수 데이터수를 기억유지하는 것을 특징으로 하는 난수 발생장치．
제 1 항 내지 제 6 항중 어느 한 항에 있어서, 본인 인증을 위한 IＤ를 등록 가능한 기억부(118)를 갖추고 있는 것을 특징으로 하는 난수 발생장치．
제 1 항 내지 제 7 항중 어느 한 항에 있어서, 상기 노이즈 발생원(101)의 노이즈는，반도체의 열잡음인 것을 특징으로 하는 난수 발생장치．
제 1 항 내지 제 8 항중 어느 한 항에 기재된 난수 발생장치는，장치외의 컴퓨터로부터의 요구에 따라 난수 데이터를 출력하는 외부 인터페이스부(125)를 갖추고 있는 것을 특징으로 하는 난수 발생장치．
제 1 항 내지 제 9 항중 어느 한 항에 기재된 난수 발생장치는, 원칩(IC)장치로서 구성되어 있는 것을 특징으로 하는 난수 발생장치．