CN1440526A

CN1440526A - 随机数发生装置

Info

Publication number: CN1440526A
Application number: CN01802846A
Authority: CN
Inventors: 井挂胜则
Original assignee: JAPAN COMPUTER GARRISON CO Ltd
Current assignee: JAPAN COMPUTER GARRISON CO Ltd
Priority date: 2000-10-24
Filing date: 2001-10-24
Publication date: 2003-09-03
Anticipated expiration: 2021-10-24
Also published as: AU2002212570A1; EP1331551A1; US20020184273A1; CA2392878A1; CN1278221C; JPWO2002037260A1; KR100845928B1; WO2002037260A1; KR20020088062A; US7124157B2

Abstract

本发明用简单的构成提供密码化等中必需的物理随机数。本发明的随机数发生装置备有放大由噪声发生源101产生的噪声信号的放大器103和用于使放大的噪声信号二值化的二值化装置105，上述二值化装置105由串行寄存器构成。

Description

随机数发生装置

技术领域

本发明涉及随机数发生装置。

背景技术

在数据密码化等中，随机数是必需的。对于随机数，存在由程序生成的所谓的伪随机数，一般都用这种伪随机数。

但是，伪随机数，由于容易推定生成规则，不适合于密码化。当考虑安全性时，最好用没有生成规则的真随机数。

这里，我们考虑将自然界的随机现象用作物理随机数，但是当考虑机密文章密码化程序和博弈机器，进一步电子认证，数值模拟(蒙特卡罗法)等的各种使用时，需要能够由个人用计算机和便携式机器等得到随机数那样地简单的构成的物理随机数发生装置。

本发明就是鉴于这种问题，将用简单的构成提供密码化等中必需的物理随机数作为课题。

发明内容

为了解决上述课题，本发明采用下面的技术装置。即，本发明的特征是备有放大由噪声发生源产生的噪声信号的放大器和用于使放大的噪声信号二值化的二值化装置，上述二值化装置的特征是由串行寄存器构成的。利用由噪声发生源产生的噪声信号生成随机数，得到随机的物理随机数。而且，因为采用串行寄存器作为使由放大器放大的噪声信号二值化的二值化装置，所以能够用简易的构成容易地使二值化稳定。

又，如果备有将从上述串行寄存器输出的串行的数字物理随机数变换成所定位的并行信号的串行并行变换器，则能够得到随机数数据作为并行信号。

又，为了调整随机数的概率，最好备有能够将生成的随机数数据的位中几个位作为屏蔽输出的位屏蔽装置。

而且，如果上述位屏蔽装置对从装置外部指定的位进行屏蔽，则能够自由地改变概率，这对于弹球盘游戏机等的需要概率变化的随机数的机器是有用的。

又，如果备有将生成的随机数数据存储在装置内部的存储装置，则对以后进行随机数数据的确认等是有益的。

特别是，最好，上述存储装置能够与来自装置外部的随机数数据的输出要求相对应地存储保持输出到装置外部的随机数数据。

或者，最好备有可以登记用于认证本人的ID的存储装置。

又，上述噪声源的噪声能够是半导体的热噪声。

进一步，最好，上述随机数发生装置备有与来自装置外的计算机的要求相对应地输出随机数数据的外部接口装置，进一步最好，随机数发生装置是作为单片IC装置构成的。

附图说明

图1是表示将与本发明有关的随机数发生装置(单片IC装置)与个人用计算机连接起来的状态的概念图。

图2是随机数发生装置的功能方框图。

图3是物理随机数发生装置的构成图。

图4是噪声信号和取样时钟的说明图。

图5是用取样时钟使噪声信号二值化的定时图。

图6是表示发生grig的说明图。

图7是位屏蔽装置的电路图和表示屏蔽寄存器的数据内容的图。

图8是计数器装置的概略构成图。

图9是计数器装置的第1段的链式构造电路图。

图10是计数器装置的第2段的链式构造电路图。

图11是外部接口装置的输出功能说明图。

图12是外部接口装置的输入功能说明图。

具体实施形态

下面，我们根据附图说明本发明的实施形态。

与本发明有关的随机数发生装置1是可以向装置外部输出随机数的装置。如图1所示，随机数发生装置1是作为单片IC构成的，备有可以将与作为外部装置的个人用计算机PC等的数据总线等连接的随机数等输出到个人用计算机PC一侧的接口。此外，能够将作为随机数发生装置1的单片IC配置在电子基片上，将该基片内藏在备有用于与个人用计算机PC连接的电缆等的框体中，生产出制成品。

如图2所示，这个随机数发生装置1可以具有3个系统的输出，和2个系统的输入。此外，无论哪一个输入输出也都通过同一条数据总线与外部装置PC进行数据交换。

在随机数发生装置1的输出中，第1系输出是物理随机数数据的输出，通过模拟地放大在装置(IC)内部发生的热噪声(白噪声)，对这个信号进行取样得到二值化数字数值，输出物理随机数。

为了这个第1系输出，装置1备有输出噪声信号的噪声源101，放大从噪声源101输出的噪声信号的放大器103，对放大了的噪声信号进行二值化的二值化装置105，和将经过二值化的串行信号变换成并行信号的串行并行变换器107。

上述噪声源101是将半导体的热噪声作为噪声的噪声源，利用半导体的热噪声并与伪随机数比较，能够得到没有周期性的随机信号。又不需要在成为噪声源101的半导体备置(IC)内部备有的外附部件。

如图3所示，上述放大器103将噪声振幅提高到能够对噪声信号进行二值化的电平。这个放大器103是由互补放大器构成的。又，这个放大器103具有2段构成，由第1段103a放大40db，由第2段103b放大20db。

将放大后的噪声信号输入到施密特触发器门电路106，输出与脉冲信号的大小相对应的脉冲幅度的方形波。施密特触发器是当输入电压(噪声信号)达到某个一定值以上时使输出脉冲上升(或下降)，当输入电压达到另一个一定值以下时使输出脉冲下降(或上升)的电路。

所以，通过施密特触发器门电路106，能够将模拟噪声信号变换成与它的的大小相对应的脉冲幅度的数字噪声信号(TTL电平)。这样一来，施密特触发器门电路106起着将噪声信号变换成数字噪声信号(TTL电平)的变换器的作用。

上述二值化装置105由用取样时钟的串行寄存器105(以下也称为串行移位寄存器)构成。串行寄存器105的输入是噪声信号，将上述施密特触发器门电路106的1或0的输出输入到串行寄存器105。这个串行寄存器105是作为串行输入，串行输出的移位寄存器构成的，在时钟CLK0，CLK1上工作。此外，将时钟CLK0，CLK1，装置的主时钟分频成1/256进行使用，时钟CLK0和时钟CLK1是相位错开半周期的同频率的时钟。

串行寄存器105是通过将D双稳态多谐振荡器105a，105b，105c串行地3段(多段)连接起来构成的，将时钟CLK0给予第1段105a和第3段105c，将时钟CLK1给予第2段105b。

如第4图所示，二值化装置105是在时钟CLK0(取样时钟)的定时对噪声信号进行二值化的装置。当对它进行详细说明时，如图5所示，由第1段的D双稳态多谐振荡器105a，在时钟CLK0信号的上升定时，对从施密特触发器门电路106输出的脉冲状噪声信号进行取样，第1段的D双稳态多谐振荡器105a的输出Q输出1或0，在是取样时钟的时钟CLK0的定时成为定量的(被取样的)数值。

而且，在错开半周期的时钟CLK1的上升定时，第1段的D双稳态多谐振荡器105a的输出移位到第2段105b。

进一步，在CLK0的下一个上升定时，第1段的105a的D双稳态多谐振荡器再次对噪声信号进行取样，并且第2段的D双稳态多谐振荡器105b的输出移位到第3段105c。即，从移位寄存器105输出。

重复进行以上的工作，由第1段105a取样的结果被延迟时钟CLK0的1个周期作为移位寄存器105的输出出现。因为上述噪声信号是随机信号，所以通过对它进行二值化得到与取样时钟CLK同步的数字物理随机数。

又，通过在移位寄存器105中进行移位输出取样结果，产生下列那样的效果。即，当取样时钟CLK的定时如图6所示几乎与噪声信号的上升时间(或下降时间)一致时，在双稳态多谐振荡器105a的输出发生不良设置(grig)，但是通过使第2段105b，第3段105c移位，能够消去不良设置，作为串行移位寄存器105的输出能够防止不良设置，得到稳定的输出。

而且，当用上述二值化装置106时，能够用简易的构成进行二值化，达到使装置简单化的目的，也容易实现单片IC化。

如图2所示，用串行并行变换器107将经过二值化的串行随机数信号变换成并行信号。这个并行信号是8位的，作为随机数的数值具有256种(数值为0～255)。

成为8位并行信号的随机数信号(物理随机数数据)通过位屏蔽装置108成为第1系输出。

位屏蔽装置108是用于在必要时屏蔽8位随机数数据中的几位(固定在1或0)的装置。在图7所示的实施形态中，位屏蔽装置108由与随机数数据的位数(8个)相等的OR电路构成，通过取随机数数据的各位与屏蔽寄存器122的各位的值的逻辑和，对随机数数据的所定位进行屏蔽。即，如在图7的屏蔽寄存器122所示，当将屏蔽数据的上面3个位(第5，6，7位)设置在1，其它的位设置在0时，位屏蔽装置108的输出是上面3个位(第5，6，7位)固定在1，其它的位原封不动地输出随机数数据。

这时，从位屏蔽装置108输出的随机数数据的有效位是8个位中的下面的5个位，随机数的数值成为32种。这样，就能够通过位屏蔽装置108调整随机数的发生概率，适用于弹球盘游戏机等那种要求发生概率变化的随机数的情形。

此外，可以从装置外部进行对屏蔽寄存器122的数据设置，但是我们将在后面述说这个问题。

在随机数发生装置1的输出中，第2系输出是将多个计数器输出输入到连续的“按位加”链式构造电路，从这个电路中取出任意8个位作为计数器输出的输出。在这个第2系输出中得到的信号基本上以计数器为基础，但是因为根据由“按位加”电路构成的算法，使多个计数器输出成为随机数值那样地进行数据混合，所以能够用作随机数。

为了这个第2系输出，装置1备有3个计数器109，110，111和用于将各计数器的输出混合起来的数据混合装置115。

如图8所示，上述计数器也由1个葛莱计数器109和2个二进制计数器110，111构成，各计数器109，110，111都是8位输出。又，各计数器用与第1系输出中使用的时钟CLK0相同的时钟进行工作(计数)。

此外，葛莱计数器109的输出端子(a1～a8)通过信号线(e0～e7)与数据混合装置115的输入端子(a0～a7)连接，第1二进制计数器110的输出端子(y1～y8)通过信号线(c0～c7)与数据混合装置115的输入端子(c0～c7)连接，第2二进制计数器111的输入端子(y1～y8)通过信号线(d0～d7)与数据混合装置115的输入端子(d0～d7)连接。

数据混合装置115通过“按位加”电路(EOR)从来自各计数器109，110，111输出的共计24位，生成8位的输出。这个数据混合装置115由第1段的链式构造电路115a，115b和第2段的链式构造电路115c构成(请参照图9和图10)。

第1段的链式构造电路进一步具有第1列链式构造电路115a和第2列链式构造电路115b。第1列链式构造电路115a是将15个二输入EOR电路连接成链状(串联)的电路，由于链式的最初的EOR电路的2个输入和其它的EOR电路的1个输入(不连接成链式状的电路的输入)，第1列链式构造电路115a全体具有16个(8位×2)的输入。

将葛莱计数器109的输出(a1～a8)和第1二进制计数器110的输出(y1～y8)给予第1列链式构造电路115a的输入。即，给予数据混合装置115的输入(a0～a7)和输入(c0～c7)。第1列链式构造电路115a的输出能够从任意的EOR电路的输出得到，并给予第2段的链式构造电路115c。在图9中，将链式最初的和第4，第7个EOR的输出，和链式最后的EOR的输出作为第1列链式构造电路115a的输出。此外，令链式最初的EOR的输出为x6，第4个输出为x4，第7个输出为x2，链式的最后的输出为x0，并给予第2段的链式构造电路115c。

第2列链式构造电路115b也具有与第1列链式构造电路相同的构成，将第1二进制计数器110的输出(y1～y8)和第2二进制计数器111的输出(y1～y8)给予第2列链式构造电路115b的输入。即，将数据混合装置115的输入(c0～c7)和输入(d0～d7)给予第2列链式构造电路115b的输入。第2列链式构造电路115b的输出也能够用链式最初的和第4，第7个EOR的输出，和链式最后的EOR的输出。此外，令链式最初的输出为x7，第4个输出为x5，第7个输出为x3，链式的最后输出为x1，并给予第2段的链式构造电路115c。

如图10所示，被输入第1列链式构造电路115a和第2列链式构造电路115b的输出x0～x7的第2段链式构造电路115c是将8个二输入EOR电路连接成链状(串联)的电路，链式最初的EOR电路的一个输入与地GND连接，全体共有8个输入。

将各EOR电路的输出用作第2段链式构造电路115c的输出(o0～o7)，这些输出都是8位的。这个第2段链式构造电路115c的输出成为数据混合装置115的输出(o0到o7)，即成为第2系输出(计数器数据)。此外，因为这个计数数据也是以取样时钟CLK为基础的，所以成为与取样时钟CLK同步的信号。

第2系输出与第1系输出同样可能是位屏蔽的，因此，备有位屏蔽装置116。这个位屏蔽装置116的构成与位屏蔽装置108的构成相同，能够与屏蔽寄存器122的屏蔽数据相应地对输出进行屏蔽，并能够调整第2系输出的有效位数。

如图2所示，在随机数发生装置1的输出中，第3系输出是输出设置在并行寄存器列(存储装置)118中数据。这个并行寄存器列118是8位寄存器，除了从装置外部给予的数据(第2系输入)外，还能够写入第1系输出(随机数数据)或第2系输出(计算器数据)的数据那样地进行连接。

这个并行寄存器列118能够从装置外部写入用户ID，并保持在存储中，需要时作为第3系输出，输出ID。这时，登记在并行寄存器列118中的ID能够用于本人的认证。能够自由地将ID等写入并行寄存器列118，但是也能够禁止写入。

又，并行寄存器列(存储装置)118也能够用于写入输出到装置外部的随机数数据或计数器数据，并保持在存储中，需要时作为第3系输出输出到装置外部，能够用于以后的数据确认等。

此外，也可以分别构成从装置外部写入的数据的存储装置和写入第1系输出或第2系输出的数据的存储装置。进一步，也可以分别设置用于第1系输出的存储装置和用于第2系输出的存储装置。

又，第3系输出也可以与第1系和第2系输出相同是位屏蔽的，为此备有位屏蔽装置120。这个位屏蔽装置120的构成与位屏蔽装置108的构成相同，能够与屏蔽寄存器122的屏蔽数据相应地对输出进行屏蔽，并能够调整第3系输出的有效位数。

通过外部接口装置125将以上的第1系～第3系的输出选择地输出到装置(IC)的外部。不间断地生成第1系输出(随机数数据)或第2系输出(计算器数据)的数据，又第3系输出也总是可以成为并行寄存器列118的数据输出。在外部接口装置125中，与来自外部的输出要求REQ相应地将任何一个输出输出到装置外部，即数据库DATA。此外，是否将第1系～第3系中的任何一个输出输出到装置外部是与来自装置外部的要求相应地进行的。

当出现来自装置外部，例如，图1的个人用计算机PC的输出要求时，将第1系～第3系中的任何一个输出的并行数据写入数据输出寄存器(图中被省略)，并在数据读出期间中保持该数据。为了保护数据读出期间，同时输出与要求(REQ)对应的正在进行变换(BUSY)的标志。

此外，除了并行输出外，也能够将随机数数据作为串行信号输出到装置外部。

又，如图12所示，外部接口装置125也选择地接受来自装置外部的输入。关于输入具有2个系统，第1系输入是用于接受屏蔽数据的，第2系输入是用于接受写入并行寄存器列118的固定数据的。此外，任何一个输入都与输出相同是8位的。

当将来自装置外部，例如，图1的个人用计算机PC的输入给予数据库DATA，并将写入信号WR给予装置时，将数据库DATA的数据写入并行寄存器列118或屏蔽寄存器122。此外，从装置外部指示是否存在第1系，第2系的任何一个输入。

如上所述，以与个人用计算机PC等外部装置连接为目的地构成外部接口装置125，通过这个外部接口装置125，将本装置组入需要随机数的各种设备，可以广泛地利用本装置。

特别是，能够构成在本装置1中产生真随机数，作成用于密码化的键，根据秘密键密码方式或公开密码方式等的密码方式，使平分密码化的密码化系统。此外，最好，该密码化系统作为可以与计算机连接的装置那样地进行构成。通过使密码化系统与个人用计算机等连接，可以使各种形式的文件密码化。

如果根据本发明，则因为备有放大由噪声源产生的噪声信号的放大器和用于使放大后的噪声信号二值化的二值化装置，二值化装置是由串行寄存器构成的，所以能够用简单的构成得到密码化等需要的物理随机数。

Claims

1.随机数发生装置，它的特征是备有放大由噪声发生源(101)产生的噪声信号的放大器(103)和用于使放大的噪声信号二值化的二值化装置(105)，

上述二值化装置(105)由串行寄存器构成。

2.权利要求1记载的随机数发生装置，它的特征是它备有将从上述串行寄存器(105)输出的串行数字物理随机数变换成所定位并行信号的串行并行变换器(107)。

3.权利要求1或2记载的随机数发生装置，它的特征是它备有能够对生成的随机数数据的位中几个位进行屏蔽然后输出的位屏蔽装置(108)。

4.权利要求3记载的随机数发生装置，它的特征是上述位屏蔽装置(108)对从装置外部指定的位进行屏蔽。

5.权利要求1～4中任何一项记载的随机数发生装置，它的特征是它备有将生成的随机数数据存储在装置内部的存储装置(118)。

6.权利要求5记载的随机数发生装置，它的特征是上述存储装置(118)能够与来自装置外部的随机数数据输出的要求相应地存储保持输出到装置外部的随机数数据数。

7.权利要求1～6中任何一项记载的随机数发生装置，它的特征是它备有可以登记用于认证本人的ID的存储装置(118)。

8.权利要求1～7中任何一项记载的随机数发生装置，它的特征是上述噪声源(101)的噪声是半导体的热噪声。

9.权利要求1～8中任何一项记载的随机数发生装置备有与来自装置外的计算机的要求相对应地输出随机数数数据的外部接口装置(125)。

10.权利要求1～9中任何一项记载的随机数发生装置是作为单片IC装置构成的。