CN103946909B - 器件固有信息生成装置以及器件固有信息生成方法 - Google Patents

器件固有信息生成装置以及器件固有信息生成方法 Download PDF

Info

Publication number
CN103946909B
CN103946909B CN201180074942.9A CN201180074942A CN103946909B CN 103946909 B CN103946909 B CN 103946909B CN 201180074942 A CN201180074942 A CN 201180074942A CN 103946909 B CN103946909 B CN 103946909B
Authority
CN
China
Prior art keywords
circuit
short
time pulse
bit
pulse waveform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180074942.9A
Other languages
English (en)
Other versions
CN103946909A (zh
Inventor
清水孝一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN103946909A publication Critical patent/CN103946909A/zh
Application granted granted Critical
Publication of CN103946909B publication Critical patent/CN103946909B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明获得不受器件制造时的影响、或不受器件的经年劣化的影响，而输出满足所期望的性能的短时脉冲波形干扰的装置。该装置具有比特生成部(310)，该比特生成部(310)具备：短时脉冲波形干扰产生电路(330)，以及比特变换电路(340)，将短时脉冲波形干扰的形状变换为信息比特；短时脉冲波形干扰产生电路通过搭载多个组合电路(331)，而输出多个不同的短时脉冲波形干扰；比特生成部还具有：选择器(332)，根据选择信号从多个不同的短时脉冲波形干扰中选择一个短时脉冲波形干扰，对比特变换电路进行输出，该装置还具备：性能评价/控制部(350)，通过输出选择信号来取得与多个不同的短时脉冲波形干扰的各自所对应的比特信息，并基于各个比特信息来确定满足所期望的性能的短时脉冲波形干扰。

Description

器件固有信息生成装置以及器件固有信息生成方法
技术领域
本发明涉及认证及加密等安全性(security)，具体而言，涉及以生成认证所需的器件固有的识别符、加密所需的秘密秘钥等为目的的器件固有信息生成装置及器件固有信息生成方法。
背景技术
在ASIC及FPGA等半导体器件中，即使在同一种类的器件上安装同一电路，由于门(gate)延迟等器件特性针对每个器件个体而不同，也会存在针对每个器件个体而得到不同输出的现象。产生这样的现象的电路或这样的技术被称为物理不可克隆功能(PhysicalUnclonableFunction)或物理不克隆(PhysicalUncloning)技术(在下述说明中，将该技术称为PUF)，期待着对于所谓认证及加密的用途的应用。
作为PUF的例子，有利用了在组合电路的输出信号中所产生的短时脉冲波形干扰(glitch)的现有技术(例如，参考专利文献1)。图13为专利文献1所示的PUF(以下称为短时脉冲波形干扰PUF)的基本构成图、以及具体的信号处理的说明图。图13(a)所示的短时脉冲波形干扰PUF130l构成为具备：数据寄存器群1320、短时脉冲波形干扰产生电路1330、以及比特变换电路1340。
在此，所谓短时脉冲波形干扰为，在信号的数值变化时的过渡状态中可看到的数值以0和1重复进行激烈变化的现象。此时，在信号波形所产生的波峰在此也称为短时脉冲波形干扰。
就图13(a)而言，使对于由组合电路所构成的短时脉冲波形干扰产生电路1330的输入信号1311的数值变化时，与之相应地使输出信号1312的值变化。在至该变化结束为止的过渡状态中，产生短时脉冲波形干扰。以后，将包含有短时脉冲波形干扰的信号称为短时脉冲波形干扰信号。
短时脉冲波形干扰根据安装有短时脉冲波形干扰产生电路1330的器件个体的特性而变化。换言之，即使为相同的短时脉冲波形干扰产生电路1330，也针对各器件的每一个而产生不同的短时脉冲波形干扰。因此，根据短时脉冲波形干扰的形状，决定0或1的值，从而能够针对各器件的每一个产生不同的短时脉冲波形干扰。作为值的决定方式，例如有如下方法：如果短时脉冲波形干扰所包含的波峰的个数为偶数则设为0，如果为奇数则设为1。
以上的由短时脉冲波形干扰PUF1301实施的比特生成处理的流程如图13(b)所示。此外，将短时脉冲波形干扰形状变换为比特的比特变换电路1340的处理的实装例如图13(c)所示。在图13(c)中，示出了利用反转触发器(toggleflip-flop)(以下简称为反转FF)的比特变换电路1340，以及其动作的时序图。
反转FF是对于1次上升沿信号的输入，所输出的值反转(如果为0则变为1，如果为1则变为0)的电路。依据此原理，包含在短时脉冲波形干扰的波峰的数量为偶数和奇数中的哪一个将会一一对应于输出的反转次数的偶数、奇数，结果，一一对应于0、1的比特值。
通过图13所示的一系列处理，成为对应于输入信号1311而生成1比特。通过改变输入信号1311变化的方法而进行多次这样的处理，从而能够生成由多个比特所构成的比特列。换言之，将对于短时脉冲波形干扰生成电路1330的输入信号设为n比特时，通过进行例如0→1、0→2、...、0→2n-1这样的2n-1个变化的方法，能够生成2n-1比特的比特列。
现有技术文献
专利文献
专利文献1：国际公开第11/086688号小册子
发明内容
发明所要解决的技术问题
然而，专利文献1所示的短时脉冲波形干扰PUF1301的构成中，存在下述的技术问题。在将短时脉冲波形干扰PUF1301安装于FPGA及ASIC等器件时的性能，在实际制造器件为止并不明确。因此，有可能在实际制造器件时并未满足所期望的性能。在此，性能是指例如信息量、错误率。
此外，即使在器件的制造当初满足了所期望的性能，也有可能因器件的经年劣化而变得不满足所期望的性能。那么，以下说明因器件的经年劣化而导致信息量减少的理由。短时脉冲波形干扰基于构成短时脉冲波形干扰产生电路1330的门的延迟特性而产生。因为该延迟特性根据器件的经年劣化而变化，所以短时脉冲波形干扰的方式也根据装置的经年劣化而变化。
图14为示出以往的短时脉冲波形干扰PUF的短时脉冲波形干扰产生电路的经年变化的状态的说明图。如图14所示，如果短时脉冲波形干扰产生电路1430经年变化，则产生难以发生短时脉冲波形干扰、或不会发生短时脉冲波形干扰的状况。其结果，所生成的信息量减少。原因在于，例如在如上述那样的根据短时脉冲波形干扰的波峰的数量是偶数还是奇数来决定比特的方法中，如果短时脉冲波形干扰在最初时未发生(波峰的个数为0)，则比特必定会变为0。
作为不满足所期望的信息量或错误率的结果，无法生成所期望的比特长的识别符或秘密秘钥，产生产品设备不发挥功能的不良状况。
本发明为了解决前述的问题而作出的，目的在于获得一种器件固有信息生成装置以及器件固有信息生成方法，其不受器件制造时的影响，或不受装置经年劣化的影响，而能够输出满足所期望的性能的短时脉冲波形干扰。
解决技术问题的技术方案
本发明的器件固有信息生成装置通过具备比特生成部而在半导体器件内生成半导体器件的固有信息，该比特生成部具有短时脉冲波形干扰产生电路以及比特变换电路，其中该短时脉冲波形干扰产生电路输出组合电路的输出信号中产生的短时脉冲波形干扰，该比特变换电路将短时脉冲波形干扰的形状变换为信息比特，其中，短时脉冲波形干扰产生电路通过搭载多个组合电路，而构成为输出多个不同的短时脉冲波形干扰的上位短时脉冲波形干扰产生电路；比特生成部还具有：选择器，通过从外部接收选择信号，而从由短时脉冲波形干扰产生电路所输出的多个不同的短时脉冲波形干扰中选择一个短时脉冲波形干扰，并对比特变换电路输出；该器件固有信息生成装置还具备：性能评价/控制部，以从多个不同的短时脉冲波形干扰中依次选择一个短时脉冲波形干扰的方式输出选择信号，由此取得与多个不同的短时脉冲波形干扰的各自对应地由比特变换电路所变换的各个比特信息，基于各个比特信息，来确定满足所期望的性能的短时脉冲波形干扰，并以输出所确定的短时脉冲波形干扰作为半导体器件的固有信息的方式来指定选择信号。
此外，本发明的器件固有信息生成方法适用于器件固有信息生成装置，而用于在半导体器件内生成半导体器件的固有信息，该固有信息生成装置具有短时脉冲波形干扰产生电路以及比特变换电路，其中该短时脉冲波形干扰产生电路输出组合电路的输出信号中产生的短时脉冲波形干扰，该比特变换电路将短时脉冲波形干扰的形状变换为信息比特，该器件固有信息生成方法包括：输出选择信号的步骤，该选择信号使得从经由短时脉冲波形干扰产生电路中搭载的多个组合电路所输出的多个不同的短时脉冲波形干扰中，选择一个短时脉冲波形干扰而对比特变换电路输出；以从多个不同的短时脉冲波形干扰中依次选择一个的方式输出选择信号，由此取得与多个不同的短时脉冲波形干扰的各自对应地由比特变换电路所变换的各个比特信息，且基于各个比特信息来确定满足所期望的性能的短时脉冲波形干扰的步骤；以及以将所确定的短时脉冲波形干扰作为半导体器件的固有信息而输出的方式，来确定选择信号的步骤。
发明效果
依据本发明的器件固有信息生成装置以及器件固有信息生成方法，通过设为搭载多个短时脉冲波形干扰产生电路，能够从其中选择接近所期望性能的短时脉冲波形干扰产生电路，从而能够不受器件制造时的影响，或不受器件的经年劣化的影响，而得到能够输出满足所期望的性能的短时脉冲波形干扰的器件固有信息生成装置以及器件固有信息生成方法。
附图说明
图1为用以说明本发明实施方式1的器件固有信息生成装置内的短时脉冲波形干扰产生电路的基本概念的图示。
图2为关于本发明实施方式1的短时脉冲波形干扰的稳定性的说明图。
图3为示出本发明实施方式1的器件固有信息生成装置的第1结构例的图。
图4为示出本发明实施方式1的器件固有信息生成装置的第2结构例的图。
图5为示出本发明实施方式1的性能评价/控制部所包含的错误率评价电路的结构例的图。
图6为示出本发明实施方式1的用于评价信息量的器件固有信息生成装置的结构例、以及性能评价/控制部所包含的信息量评价电路的结构例的图。
图7为示出本发明实施方式1的包含有器件固有信息生成装置的系统结构例的图。
图8为本发明实施方式1的图7所示的短时脉冲波形干扰PUF的初始设定的流程图。
图9为本发明实施方式1的图7所示的短时脉冲波形干扰PUF的再设定的流程图。
图10为本发明实施方式2的进行秘钥生成时的性能评价/控制部的构成图。
图11为本发明实施方式2的图10所示的短时脉冲波形干扰PUF的初始设定的流程图。
图12为本发明实施方式2的图10所示的短时脉冲波形干扰PUF的再设定的流程图。
图13为专利文献1所示的PUF的基本构成图、以及具体的信号处理的说明图。
图14为示出以往的短时脉冲波形干扰PUF的短时脉冲波形干扰产生电路的经年变化的状态的说明图。
具体实施方式
以下使用附图说明本发明的器件固有信息生成装置以及器件固有信息生成方法的最佳实施方式。
实施方式1.
本发明的基本概念为搭载多个特性不同的短时脉冲波形干扰产生电路。作为特性，注目于短时脉冲波形干扰的产生个数，搭载大量的、从几乎不产生短时脉冲波形干扰的短时脉冲波形干扰产生电路、至产生大量短时脉冲波形干扰的短时脉冲波形干扰产生电路的电路。依据其目的，尤其以通过将单纯且较小的逻辑电路串联连接，阶段性地增加逻辑的复杂度，逐渐增加短时脉冲波形干扰的产生的结构作为基本。
图1为用以说明本发明实施方式1的器件固有信息生成装置内的短时脉冲波形干扰产生电路的基本概念的图。图1所示的短时脉冲波形干扰产生电路130是将相同的4个逻辑电路A(相当于逻辑电路131(1)至131(4))串联连接而构成的。在比，逻辑电路A可以是线性电路，也可以是非线性电路。
在使对于短时脉冲波形干扰产生电路130的输入信号变化时，在各逻辑电路131(1)至131(4)的输出中产生短时脉冲波形干扰。这些输出是将相同逻辑电路A串联连接的第1级、第2级、第3级、第4级的输出，并且随着级数增进，产生更多的短时脉冲波形干扰。
由此，例如在图1的例子中，第1级的逻辑电路131(1)的输出中，短时脉冲波形干扰较少而信息量较少。另一方面，第3级的逻辑电路131(3)以及第4级的逻辑电路131(4)的输出中，短时脉冲波形干扰较多而不稳定。相对于此，第2级的逻辑电路131(2)的输出中，出现短时脉冲波形干扰与稳定性的平衡度较好的状况。
在此，针对稳定性，使用图2进行说明。图2为关于本发明实施方式1的短时脉冲波形干扰的稳定性的说明图，具体而言，示出对于相同的输入信号，对每个动作产生不同式样(pattern)的短时脉冲波形干扰，而每次所生成的比特不同的状况。这样的状态称为不稳定。在不稳定的状态下，由于每个动作的比特没有再现性，故无法将所生成的比特作为信息使用。换言之，意味着能够作为PUF使用的信息量减少。
在之前的图1中，产生较多短时脉冲波形干扰(相当于第3级逻辑电路131(3)的输出，或第4级逻辑电路(4)的输出)的输出，其信息量变高，但同时产生较多短时脉冲波形干扰的状态是不稳定的。因此，如果增加逻辑电路A的级数来增加短时脉冲波形干扰，则最初时作为PUF能够使用的信息量增加，但在某个时刻转为减少。其就是第2级及第3级的边界。据此，如果考虑短时脉冲波形干扰数和稳定性的兼顾，则在图1所示的例中，第2级逻辑电路131(2)的输出可谓最适合利用为PUF。
此外，第3级的逻辑电路131(3)的输出在经过经年劣化后也有可能最适合作为PUF。换言之，就现在时间点而言，短时脉冲波形干扰较多而不稳定，但在由于经年劣化而短时脉冲波形干扰不容易出现时，该第3级逻辑电路131(3)的输出能够最适合作为PUF。
此外，第4级的逻辑电路131(4)的输出能够作为随机数产生器而不是PUF来利用。换言之，第4级的逻辑电路131(4)的输出中由于短时脉冲波形干扰非常多而不稳定，所以如图2所示，每次的输出不稳定。因此，该第4级的逻辑电路131(4)的输出虽无法用作PUF，但反而，成为能够作为随机数使用。
根据上述原理，对于本实施方式1的器件固有信息生成装置的内部结构，在图示若干具体例的同时，以下进行说明。图3为示出本发明实施方式1的器件固有信息生成装置的第1结构例的图。相当于图3所示的器件固有信息生成装置的短时脉冲波形干扰PUF301构成为具备比特生成部310以及性能评价/控制部350。
在此，比特生成部310具有进行比特生成的功能，且具备：数据寄存器群320、上位短时脉冲波形干扰产生电路330、以及比特变换电路340。另一方面，性能评价/控制部350具有：进行比特生成部310所生成的比特的性能评价，并控制比特生成部310，使得产生接近所期望的性能的短时脉冲波形干扰的功能。
接着，针对比特生成部310的内部结构进行详细说明。比特生成部310内的数据寄存器群320为保持输入至上位短时脉冲波形干扰产生电路330的数据的寄存器群。
并且，上位短时脉冲波形干扰产生电路330具备：将相同逻辑电路AN级串联连接而成的逻辑电路331(1)～331(N)、以及选择器332。在此，逻辑电路331(1)～331(N)的动作，与之前的图1的具有4级逻辑电路的短时脉冲波形干扰产生电路130相同。
此外，选择器332基于由性能评价/控制部350所输出的选择信号，进行选择切换，以便选择逻辑电路331(1)～331(N)中的哪一级的输出提供给变换电路340。通过具备这样的结构，上位短时脉冲波形干扰产生电路330具备使短时脉冲波形干扰的产生数阶段性地增加的结构，并能够通过由性能评价/控制部350所输出的选择信号，从N个短时脉冲波形干扰信号中选择其中一个。
并且，关于逻辑电路A，如之前的图1所说明的那样，可以是线性电路也可以是非线性电路。作为设计方针的一例，可以举出如下结构：为了抑制安装大小的目的，通过单独的情况下使用简单且小的逻辑电路，增加其级数N，由此增加逻辑的复杂度。
接着，图4为示出本发明实施方式1的器件固有信息生成装置的第2结构例的图，相当于图4所示的器件固有信息生成装置的短时脉冲波形干扰PUF401构成为具备比特生成部410以及性能评价/控制部450。此外，比特生成部410具备：数据寄存器群420、上位短时脉冲波形干扰产生电路430、以及比特变换电路440。
如果比较图4所示的第2结构例与之前的图3所示的第1结构例，则基本的结构相同，但上位短时脉冲波形干扰产生电路的内部结构不同。因此，以该不同点为中心，以下进行说明。在之前的图3所示的第1结构例的上位短时脉冲波形干扰产生电路330中，通过连接N级逻辑电路A，且选择来自其各级的输出，而生成总计N个短时脉冲波形干扰信号。
另一方面，图4所示的第2结构例的上位短时脉冲波形干扰产生电路430具备完全分开的N个短时脉冲波形干扰产生电路431(1)～431(N)、以及选择器432。换言之，通过安装N个完全分开的短时脉冲波形干扰产生电路，上位短时脉冲波形干扰产生电路430生成N个短时脉冲波形干扰信号。
作为此图4的结构的短时脉冲波形干扰产生电路431(1)～431(N)的例子，举出例如密码算法的S-box。通过利用DES、AES、MISTY、Camellia这样的各种密码算法的S-box，能够安装不同的短时脉冲波形干扰产生电路。
接着，针对图3的性能评价/控制部350、以及图4的性能评价/控制部450进行说明。两者的功能相同，在此使用图3，针对性能评价/控制部350的功能具体进行说明。
性能评价/控制部350控制选择器332，而对N个短时脉冲波形干扰信号一个一个地进行选择。由此，比特变换电路340通过将与各级所对应的短时脉冲波形干扰信号变换为比特，能够生成与各级所对应的比特。在此，性能评价/控制部350控制选择器332以使得重复(例如100次)进行对于某级的比特生成，此时，将作为比特变换器340的输出而首次所得的值与第2次以后所得的值进行比较，由此能够进行错误率的评价。
图5为示出本发明实施方式1的性能评价/控制部所包含的错误率评价电路的结构例的图。错误率评价电路560具备：寄存器561，保持首次的比特值；比较器562，比较首次的比特值与第2次以后的比特值；以及寄存器563，计算并保持其比较结果不一致的次数。
比较器562在比较结果不一致时，生成寄存器563的启动信号。并且，寄存器563根据启动信号而将寄存器的值增加1，由此能够计算不一致的次数。例如，如果在进行100次的比较之后的寄存器563的值为10，则错误率评价电路560判定错误率为10％。
这样，能够重复进行例如100次相同器件内的比特生成，使用该100个比特值来评价错误率。另一方面，为了评价信息量，则需要对于多个、例如100个不同的器件而生成的100个比特值。因此，需要建立在相同装置内模拟地存在多个器件的状况。
图6为示出本发明实施方式1的用于评价信息量的器件固有信息生成装置的结构例、以及性能评价/控制部所包含的信息量评价电路的结构例的图。相当于第6图(a)所示的器件固有信息生成装置的短时脉冲波形干扰PUF601构成为具备：数据寄存器群620、M个上位短时脉冲波形干扰产生电路630(1)～630(M)、选择器632、比特变换电路640以及性能评价/控制部650。
在此，数据寄存器群620、选择器632、比特变换电路640、以及性能评价/控制部650分别与之前的图3的数据寄存器群320、选择器332、比特变换电路340、以及性能评价/控制部350具有相同功能。
此外，M个上位短时脉冲波形干扰产生电路630(1)～(M)为将与之前的图3的上位短时脉冲波形干扰产生电路330、或之前的图4的上位短时脉冲波形干扰产生电路430相当的上位短时脉冲波形干扰产生电路(换言之，为了生成N个短时脉冲波形干扰信号，而具有N个短时脉冲波形干扰产生电路的电路)，以相同布局安装M个于器件上的电路。
并且，性能评价/控制部650通过控制选择器632而能够选择M个上位短时脉冲波形干扰产生电路630(1)～630(M)中的某一个的输出。由此，短时脉冲波形干扰PUF601模拟地构成相对于M个器件的短时脉冲波形干扰PUF，而模拟地生成相对于M个器件的比特。此外，短时脉冲波形干扰PUF601通过性能评价/控制部650进行相对于模拟地生成的M个比特值的统计处理，而能够评价信息量。
例如可通过香农熵来计测某比特所具有的信息量。香农熵在比特成为0的概率为p(成为1的概率为1-p)时，被定义为
-p×log2(p)-(1-p)×log2(1-p)(1)
并且，log2为底数为2的对数函数。
将对数函数实现为电路时，由于安装大小变大，所以期望仅根据p的值进行关于信息量的评价。在此，由于上式(1)为在p＝0.5时取最大值的左右对称的凸函数，所以信息量大致的大小能够根据p的值进行判定。在此，使用图6(b)，对于性能评价/控制部650所包含的信息量评价电路670的功能进行说明。
图6(b)所示的信息量评价电路670构成为具备：比较器671、以及两个寄存器672、673。比较器671判定比特变换电路640所生成的比特值是否为0，并基于其结果生成寄存器672以及寄存器673的启动信号。
两个寄存器672、673的启动信号互相为相反，寄存器672作为在比特值为0时值增加的计数器而发挥功能，而寄存器673作为在比特值为1时值增加的计数器而发挥功能。如上述那样，对于短时脉冲波形干扰PUF601所生成的M个比特值，作为性能评价/控制部650，使用该信息量评价电路670，从而能够计算M个中的0和1的个数，其结果能够评价信息量。
该电路也可使用于美国NISTSP800-22所决定的随机数检测的比特的0/1等频率性评价的目的中。
接下来，对于将以上说明的比特生成部、以及性能评价/控制部作为还包含CPU和存储器的系统来构成的例子进行说明。图7为示出包含本发明实施方式1的器件固有信息生成装置的系统结构例的图。相当于图7所示的器件固有信息生成装置的短时脉冲波形干扰PUF701构成为具备：比特生成部710以及性能评价/控制部750。
比特生成部710具备：数据寄存器群720、M个上位短时脉冲波形干扰产生电路730(1)～730(M)、选择器732、以及比特变换电路740，且与之前的图6(a)同样地具有以相同布局安装M个于器件上的上位短时脉冲波形干扰产生电路730(1)～730(M)。并且，比特生成部710所生成的比特列输入至性能评价/控制部750。
性能评价/控制部750具备：错误订正电路751、OWHF电路752、比较/判定电路753、性能评价电路754、以及控制电路755。错误订正电路751是用于订正输入至性能评价/控制部750的比特列所包含的错误的电路。OWHF电路752是取得错误订正后的比特列的散列(hash)值的电路。
比较/判定电路753是将所生成的散列值与以前所生成的散列值进行比较的电路。性能评价电路754是评价输入至性能评价/控制部750的比特列的性能的电路。此外，控制电路755是基于比较/判定电路753的判定结果、以及性能评价电路754的判定结果，来控制比特生成部710的电路。
此外，图7所示的短时脉冲波形干扰PUF701经由系统总线780而与CPU781、存储器782、I/O783连接。
接下来，使用流程图，对于具备有图7所示的结构的短时脉冲波形干扰PUF701的动作进行详细说明。图8为本发明实施方式1的图7所示的短时脉冲波形干扰PUF701的初始设定的流程图。此外，图9为本发明实施方式1的图7所示的短时脉冲波形干扰PUF701的再设定的流程图。
首先，使用图8，对于初始设定的一系列处理，分别按每个步骤进行说明。
步骤S801：是控制电路755取得比特b(1，1，1)至比特b(N,M,2n-1)的步骤。在此，b(i，j，k)的第1个下标i为短时脉冲波形干扰产生电路的编号(i＝1，...，N)。换言之，在之前的图3中，相当于选择逻辑电路331(1)～331(N)中的某一个的编号，而在之前的图4中，相当于选择短时脉冲波形干扰产生电路431(1)～431(N)中的某一个的编号。
此外，第2个下标j相当于选择以相同布局安装了M个的上位短时脉冲波形干扰产生电路730(1)～730(M)的中的某一个的编号(j＝1，...，M)。此外，第3个下标k表示向短时脉冲波形干扰产生电路的输入变化式样的编号，且在将输入信号设为n比特时，相当于2n-1比特的比特列。
步骤S802：是性能评价电路754评价比特b(1，1，1)、......、比特b(N，M，2n-1)的性能的步骤。性能评价电路754根据其评价结果选择满足所期望的性能的下标i(i＝1，...，N)，并将下标i保持于存储器782。
此外，关于下标j，由于是表示为了评价信息量而模拟地安装了M个器件的下标，所以在评价后，实际使用的只要为其中之一即可。以下，以使用j＝1来进行说明。
步骤S803：是错误订正电路751对于与在j＝1时的满足所期望的性能的下标所对应的比特列w(i)＝(b(i，1，1)，...，b(i，1，2n-1))，生成订正错误所需的校验子s，将其保存于存储器782的步骤。
步骤S804：是OWHF电路752计算比特列w(i)的散列值h，并保持于存储器782的步骤。
上述为初始设定的流程图。通过这样的一系列处理，性能评价/控制部750能够对满足所期望的性能的下标i、比特列w(i)的错误订正所需的校验子s、以及比特列w(i)的散列值h进行初始设定。
接下来，使用图9，对于再设定的一系列处理，分别按每个步骤进行说明。
步骤S901：是控制电路755以0对计数值cnt的值进行初始化的步骤。该计数值cnt示出步骤S903的错误订正失败的次数。
步骤S902：是控制电路755通过控制比特生成部710，而生成与在之前的初始设定中所决定的下标i所对应的比特列w(i)’的步骤。控制电路755从存储器782读出下标i。并且，控制电路755生成用于选择短时脉冲波形干扰产生电路i的选择信号，该选择信号被输入至第1台(相当于j＝1)上位短时脉冲波形干扰产生电路730(1)内的选择器。由此，可生成比特列w(i)’。并且，由于比特列w(i)’通常包含有错误，所以成为与在初始设定中所生成的w(i)不同的值，而附带有“’”。
步骤S903：是错误订正电路751对比特列w(i)’进行错误订正处理，而得到比特列w(i)”的步骤。错误订正电路751从存储器782读出在初始设定中所生成的错误订正用校验子s，并对比特列w(i)’进行错误订正处理。期望的是，错误订正处理后的比特列w(i)”与在初始设定中所生成的比特列w(i)一致。
步骤S904：是OWHF752计算比特列w(i)”的散列值h”的步骤。
步骤S905：是比较/判定电路753将散列值h”与在初始设定中所生成的散列值h进行比较，且基于比较结果使处理分支的步骤。在h＝h”时，意味着步骤S903的错误订正成功，而成功再生成了在初始设定中所生成的比特列w(i)。反之，在h≠h”时，意味着步骤S903的错误订正失败，而未能成功再生成在初始设定中所生成的比特列w(i)。
步骤S906：是控制电路755在步骤S905中成为h≠h”时，将表示错误订正失败的次数的计数值cnt的值增加1，并推进至下一步骤S907的步骤。
步骤S907：是控制电路755判定计数值cnt的值是否超过某预定的阈值U的步骤。在计数值cnt未超过U时，则回到步骤S902，控制电路755再度进行比特列生成与错误订正。
步骤S908：是在步骤S907中，在cnt>U时，控制电路755进行失败通知的步骤。这意味着已判定为即使控制电路755再持续进行比特列生成及错误订正，也无法再生成比特列w(i)。
步骤S909：是在步骤S905中，散列值成为h＝h”而成功地完成再生成比特列w(i)时，控制电路755对计数值cnt的值是否超过某阈值V进行判定的步骤。控制电路755在cnt未超过V时，结束再设定处理。并且，U与V的关系为U>V。
步骤S910：是在步骤S909中，在成为cnt>V时，性能评价/控制部750进行初始设定的处理并选择新的下标i’的步骤。这意味着由于比特列w(i)的再生成已失败数次，所以性能评价/控制部750判断为电路特性已大幅改变，在无法再生成比特列w(i)之前，通过重新进行初始设定来重新选择新的i’。
上述是再设定的流程图。通过这样的一系列处理，性能评价/控制部750不受器件制造的影响，或不受器件的经年劣化的影响，而能够保证输出满足所期望的性能(信息量、错误率)的短时脉冲波形干扰，且可根据需要而重新进行初始设定。
如上述那样，根据实施方式1，搭载多个短时脉冲波形干扰产生电路，能够进行对这些的信息量评价。因此，能够从多个短时脉冲波形干扰产生电路中选择使用的短时脉冲波形干扰产生电路，由此能够提高满足所期望的性能的可能性。并且，通过具备性能评价/控制部，在实际上能够选择满足所期望的性能的短时脉冲波形干扰产生电路。
此外，通过具有这些特征，在器件制造时、器件经年劣化后，也能够保证短时脉冲波形干扰PUF满足所期望的信息量。其结果，能够保证利用短时脉冲波形干扰PUF的产品设备的功能正常运作，或者能够更加延长功能的保证期间等。
此外，搭载多个短时脉冲波形干扰产生电路，尤其，搭载容易生成短时脉冲波形干扰并且每次的比特生成的再现性较低的短时脉冲波形干扰产生电路，能够进行所生成的比特的0/1等频率性评价，由此也可作为短时脉冲波形干扰PUF的随机数产生器而使用。
实施方式2.
在之前的实施方式1中，说明了进行最适当的短时脉冲波形干扰产生电路的选择的初始设定、以及在短时脉冲波形干扰产生电路的特性发生变化了时的再设定。相对于此，在本实施方式2中，对于使用了短时脉冲波形干扰产生电路的具体的应用例进行说明。
使用基于短时脉冲波形干扰PUF的比特列生成，能够进行使用于加密算法的秘钥生成。图10是本发明实施方式2的进行秘钥生成时的性能评价/控制部的结构图。本实施方式2的性能评价/控制部1050具备：错误订正电路1051、OWHF电路1052、比较/判定电路1053、性能评价电路1054、控制电路1055、以及HF电路1056。此外，在本实施方式2的图10的结构中，包含有加密电路1090。
如果与之前的实施方式1的图7的结构进行比较，则不同点在于本实施方式2的图10的性能评价/控制部1050还具备有以将比特列随机化为目的的散列函数(HF电路1056)。通过该HF电路1056的工作，可将短时脉冲波形干扰PUF1001中所生成的比特列作为加密算法的秘钥来使用。
接下来，使用流程图，对于具备图10所示的结构的短时脉冲波形干扰PUF1001的动作进行详细说明。图11为本发明实施方式2的图10所示的短时脉冲波形干扰PUF1001的初始设定的流程图。此外，图12为本发明实施方式2的图10所示的短时脉冲波形干扰PUF1001的再设定的流程图。
首先，使用图11，对于初始设定的一系列处理分别按每个步骤进行说明。此外，该图11的流程图是在之前的实施方式1的图8的流程图上追加关于秘钥生成的处理的流程图。具体而言，步骤S1102～S1105与步骤S801～S804相同，而步骤S1101、S1105～S1108相当于作为关于秘钥生成的处理而新追加的步骤。
步骤S1101：是加密电路1090从I/O1083输入主秘钥mk，并保持于内部寄存器的步骤。
步骤S1102：是控制电路1055取得比特b(1，1，1)～比特b(N，M，2n-1)的步骤。
步骤S1103：是性能评价电路1054评价比特b(1，1，1)，...，b(N，M，2n-1)的性能的步骤。性能评价电路1054根据该评价结果来选择满足所期望的性能的下标I(i＝1，...，N)，并将下标i保持于存储器1082。
步骤S1104：是错误订正电路1051对于与在j＝1时的满足所期望的性能的下标i所对应的比特列w(i)＝(b(i，1，1)，...，b(i，1，2n-1))生成错误订正所需的校验子s，并保持于存储器的步骤。
步骤S1105：是OWHF电路1052计算比特列w(i)的散列值h，并保持于存储器1082的步骤。
步骤S1106：HF电路1056计算比特列w(i)的散列值k，并保持于加密电路1090内部的寄存器的步骤。该k相当于使用短时脉冲波形干扰PUF1001所生成的加密秘钥。
步骤S1107：是加密电路1090使用在步骤S1106中所生成的加密秘钥k对主秘钥mk进行加密，而取得加密数据x的步骤。加密电路1090将加密数据x保持于存储器1082。
步骤S1108：是加密电路1090将保持于内部的寄存器的主秘钥mk及加密秘钥k删除的步骤。
在上述图11的流程图中，虽存在两个加密秘钥mk及k，但主秘钥mk是实际上用于对数据进行加密的秘钥，而短时脉冲波形干扰PUF中所生成的加密秘钥k是用于对主秘钥mk进行加密的秘钥。在此，不将加密秘钥k使用于数据的加密的理由在于，短时脉冲波形干扰PUF1001的输出由于装置的经年劣化而变化，而变得无法再生成与初始设定相同的加密秘钥k。
以上是初始设定的流程图。通过这样的一系列处理，性能评价/控制部1050能够对满足所期望的性能的下标i、比特列w(i)的错误订正所需的校验子s、以及比特列w(i)的散列值h进行初始设定。并且，性能评价/控制部1050可进行主秘钥mk的取得、加密秘钥k的生成、以及加密数据x的生成。
接下来，使用图12，对于再设定的一系列处理分别按每个步骤进行说明。并且，该图12的流程是在之前的实施方式1中的图9的流程图上追加关于秘钥管理的处理的流程图。具体而言，步骤S1201～S1208与步骤S901～S908相同，而步骤S1211与步骤S909相同，步骤S1209、S1210、S1212相当于作为关于秘钥管理的处理而新追加的步骤。
步骤S1201：是控制电路1055以0对计数值cnt的值进行初始化的步骤。
步骤S1202：是控制电路1055通过对比特生成部1010进行控制，而生成与之前的初始设定中所决定的下标i所对应的比特列w(i)’的步骤。
步骤S1203：是错误订正电路1051对比特列w(i)’进行错误订正，而取得比特列w(i)”的步骤。
步骤S1204：是OWHF电路1052计算比特列w(i)”的散列值h”的步骤。
步骤S1205：是比较/判定电路1053将散列值h”与在初始设定中所生成的散列值h进行比较，且基于比较结果使处理分支的步骤。
步骤S1206：是控制电路1055在步骤S1205中成为h≠h”时，将表示错误订正失败的次数的计数值cnt的值增加1，并推进至下一个步骤S1207的步骤。
步骤S1207：是控制电路1055判定计数值cnt的值是否超过某预定的阈值U的步骤。在计数值cnt未超过U时，则回到步骤S1202，控制电路1055再度进行比特列生成与错误订正。
步骤S1208：是在步骤S1207中，在cnt>U时，控制电路1055进行失败通知的步骤。
步骤S1209：是HP电路1056计算比特列w(i)”的散列值k的步骤。在S1205中，由于h≠h”从而w(i)”＝w(i)，所以在此所求出的散列值k与w(i)的散列值k一致。这意味着成功地完成初始设定中所生成的秘钥的再生成。OWHF电路1052将所计算出的散列值k保持于加密电路1090内部的寄存器作为再生成的秘钥k。
步骤S1210：是加密电路1090使用所再生成的秘钥k对数据x进行解密，而取得主秘钥mk的步骤。加密电路1090将主秘钥mk保持于内部的寄存器。
步骤S1211：是控制电路1055判定计数值cnt的值是否超过某阈值V的步骤。控制电路1055在cnt未超过V时，推进至S1212。
步骤S1212：是加密电路1090使用主秘钥mk进行加密处理的步骤。
步骤S1213：在步骤S1211中，在成为cnt>V时，性能评价/控制部1050进行初始设定的处理而选择新的下标i’，以及对基于与其对应的新的秘钥k’的mk进行加密的步骤。这意味着由于比特列w(i)的再生成已失败数次，性能评价/控制部1050判断为电路特性已大幅改变，而在无法再生成比特列w(i)(因此，k无法再生成)之前，通过重新进行初始设定来重新选择新的i’。
以上是再设定的流程图。通过这样的一系列处理，性能评价/控制部1050不受器件制造的影响，或不受器件的经年劣化的影响，而能够保证输出满足所期望的性能(信息量或错误率)的短时脉冲波形干扰，能够根据需要而重新进行初始设定。此外，也能够应用于关于秘钥管理的处理。
如以上那样，根据实施方式2，使用基于具有之前的实施方式1的效果的短时脉冲波形干扰PUF的比特列生成，而能够进行用于在加密算法中使用的秘钥生成，能够应用于加密处理。

Claims (9)

1.一种器件固有信息生成装置，在半导体器件内生成所述半导体器件的固有信息，其特征在于，具备：
短时脉冲波形干扰产生电路，将逻辑电路串联连接而多级构成，输出在各级的输出信号中产生的多个不同的短时脉冲波形干扰；
选择器，从外部接收选择信号，从由所述短时脉冲波形干扰产生电路所输出的所述多个不同的短时脉冲波形干扰中选择并输出一个短时脉冲波形干扰；
比特变换电路，将由所述选择器所选择的所述短时脉冲波形干扰的形状变换为比特信息；以及
性能评价/控制部，以将所述多个不同的短时脉冲波形干扰一个一个地选择的方式输出所述选择信号，由此取得与所述多个不同的短时脉冲波形干扰的各自对应地由所述比特变换电路所变换的各个比特信息，评价所取得的所述比特信息的性能而确定选择的短时脉冲波形干扰，并以输出所确定的短时脉冲波形干扰作为所述半导体器件的所述固有信息的方式来确定所述选择信号。
2.根据权利要求1所述的器件固有信息生成装置，其特征在于，
具备电路结构不同的多个短时脉冲波形干扰产生电路，将所述多个短时脉冲波形干扰产生电路各自的输出信号作为所述多个不同的短时脉冲波形干扰而输出。
3.根据权利要求1或2所述的器件固有信息生成装置，其特征在于，
所述性能评价/控制部包括：错误率评价电路，重复执行以从所述多个不同的短时脉冲波形干扰中一个一个地选择的方式输出所述选择信号，由此取得与所述多个不同的短时脉冲波形干扰的各自对应地由所述比特变换电路所变换的各个比特信息的操作，并根据所述比特信息对于重复次数的一致度，来进行所述多个不同的短时脉冲波形干扰的各自的错误率评价。
4.根据权利要求1或2所述的器件固有信息生成装置，其特征在于，
将具备电路结构不同的多个短时脉冲波形干扰产生电路的短时脉冲波形干扰产生电路群在一个所述半导体器件上搭载多个而构成，
该装置具有：第二选择器，从外部接收第二选择信号，由此从多个短时脉冲波形干扰产生电路群的各自的输出中选择一个输出，并对所述比特变换电路进行输出，
所述性能评价/控制部还包括：信息量评价电路，执行以从所述多个短时脉冲波形干扰产生电路群的各自的输出中一个一个地选择的方式输出所述第二选择信号，并通过使对于各个短时脉冲波形干扰产生电路群的n比特(n为2以上的整数)的输入信号变化，由此将与所述多个短时脉冲波形干扰产生电路群的各自对应地由所述比特变换电路所变换的各个比特信息作为2n-1比特的比特列而取得的操作，且通过对比特列所包含的比特值为1的比特数进行计数，来进行所述多个短时脉冲波形干扰群的各自的信息量评价。
5.根据权利要求3所述的器件固有信息生成装置，其特征在于，
所述性能评价/控制部具有：
错误订正电路，用于对经由所述比特变换电路而取入的比特列所包含的错误进行订正；
OWHF电路，生成由所述错误订正电路进行错误订正后的比特列的散列值；
比较/判定电路，将由所述OWHF电路所生成的所述散列值与在此以前所生成的散列值进行比较；
性能评价电路，进行所述错误率评价或所述信息量评价作为所述比特列的性能；以及
控制电路，进行控制，使得根据基于所述比较/判定电路的判定结果、以及基于性能评价电路的评价结果，从满足所期望的性能的短时脉冲波形干扰生成由所述比特变换电路所变换的所述比特信息。
6.根据权利要求4所述的器件固有信息生成装置，其特征在于，
所述性能评价/控制部具有：
错误订正电路，用于对经由所述比特变换电路而输入的比特列所包含的错误进行订正；
OWHF电路，生成由所述错误订正电路进行错误订正后的比特列的散列值；
比较/判定电路，将由所述OWHF电路所生成的所述散列值与在此以前所生成的散列值进行比较；
性能评价电路，进行所述错误率评价或所述信息量评价以作为所述比特列的性能；以及
控制电路，进行控制，使得根据基于所述比较/判定电路的判定结果、以及基于性能评价电路的评价结果，从满足所期望的性能的短时脉冲波形干扰生成由所述比特变换电路所变换的所述比特信息。
7.根据权利要求5所述的器件固有信息生成装置，其特征在于，
所述性能评价/控制部还具有：HF电路，对由所述错误订正电路进行错误订正后的比特列进行随机化而求出散列值，由此生成加密秘钥。
8.根据权利要求6所述的器件固有信息生成装置，其特征在于，
所述性能评价/控制部还具有：HF电路，对由所述错误订正电路进行错误订正后的比特列进行随机化而求出散列值，由此生成加密秘钥。
9.一种器件固有信息生成方法，用于在半导体器件内生成所述半导体器件的固有信息，其特征在于包括：
使用将逻辑电路串联连接而多级构成的电路，输出在各级的输出信号中产生的多个不同的短时脉冲波形干扰的短时脉冲波形干扰产生步骤；
从外部接收选择信号，从由所述短时脉冲波形干扰产生步骤所输出的所述多个不同的短时脉冲波形干扰中选择并输出一个短时脉冲波形干扰的短时脉冲波形干扰选择步骤；
将由所述短时脉冲波形干扰选择步骤所选择的所述短时脉冲波形干扰的形状变换为比特信息的比特变换步骤；以及
性能评价控制步骤，以将所述多个不同的短时脉冲波形干扰一个一个地选择的方式输出所述选择信号，由此取得与所述多个不同的短时脉冲波形干扰的各自对应地由所述比特变换步骤所变换的各个比特信息，评价所取得的所述比特信息的性能而确定选择的短时脉冲波形干扰，并以输出所确定的短时脉冲波形干扰作为所述半导体器件的所述固有信息的方式来确定所述选择信号。
CN201180074942.9A 2011-12-22 2011-12-22 器件固有信息生成装置以及器件固有信息生成方法 Active CN103946909B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/079820 WO2013094056A1 (ja) 2011-12-22 2011-12-22 デバイス固有情報生成装置およびデバイス固有情報生成方法

Publications (2)

Publication Number Publication Date
CN103946909A CN103946909A (zh) 2014-07-23
CN103946909B true CN103946909B (zh) 2016-05-11

Family

ID=48667980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180074942.9A Active CN103946909B (zh) 2011-12-22 2011-12-22 器件固有信息生成装置以及器件固有信息生成方法

Country Status (8)

Country Link
US (1) US9361482B2 (zh)
JP (1) JP5646091B2 (zh)
KR (1) KR101576408B1 (zh)
CN (1) CN103946909B (zh)
DE (1) DE112011106024B4 (zh)
IN (1) IN2014CN03264A (zh)
TW (1) TWI505641B (zh)
WO (1) WO2013094056A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2508052A (en) * 2012-11-18 2014-05-21 Nds Ltd Glitch resistant device
JP6213345B2 (ja) * 2014-03-31 2017-10-18 富士通株式会社 転送装置、決定方法、及びデータ処理装置
JP2016046719A (ja) * 2014-08-25 2016-04-04 株式会社東芝 データ生成装置、通信装置、移動体、データ生成方法およびプログラム
JP2016091177A (ja) * 2014-10-31 2016-05-23 株式会社アドバンテスト 認証端末
KR102201642B1 (ko) 2014-11-28 2021-01-13 삼성전자주식회사 Puf 회로 및 그것의 키 등록 방법
US9501664B1 (en) * 2014-12-15 2016-11-22 Sandia Corporation Method, apparatus and system to compensate for drift by physically unclonable function circuitry
US9703989B1 (en) * 2014-12-23 2017-07-11 Altera Corporation Secure physically unclonable function (PUF) error correction
US20170132434A1 (en) * 2015-11-06 2017-05-11 Mentor Graphics Corporation Measure variation tolerant physical unclonable function device
US10579339B2 (en) * 2017-04-05 2020-03-03 Intel Corporation Random number generator that includes physically unclonable circuits
JP6585215B2 (ja) * 2018-03-16 2019-10-02 株式会社東芝 データ生成装置、通信装置、移動体、データ生成方法およびプログラム
US20210119812A1 (en) * 2020-12-23 2021-04-22 Intel Corporation Time-based multi-dimensional key recreation mechanism using puf technologies
CN113268745B (zh) * 2021-04-12 2022-06-21 温州大学 基于Camellia加密算法的软PUF

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1440526A (zh) * 2000-10-24 2003-09-03 日本电脑警备有限公司 随机数发生装置
CN1534454A (zh) * 2003-03-31 2004-10-06 �����ɷ� 伪随机数发生器
WO2008056612A1 (fr) * 2006-11-06 2008-05-15 Panasonic Corporation Appareil de sécurité d'informations
JP2009508430A (ja) * 2005-09-14 2009-02-26 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 品目の真正性を判定するデバイス、システム及び方法
WO2011086688A1 (ja) * 2010-01-15 2011-07-21 三菱電機株式会社 ビット列生成装置及びビット列生成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7840803B2 (en) 2002-04-16 2010-11-23 Massachusetts Institute Of Technology Authentication of integrated circuits
US7233212B2 (en) * 2005-03-31 2007-06-19 International Business Machines Corporation Oscillator array with row and column control
US20090217045A1 (en) * 2005-11-29 2009-08-27 Koninklijke Philps Electronics, N.V. Physical secret sharing and proofs of vicinity using pufs
WO2009156904A1 (en) 2008-06-27 2009-12-30 Koninklijke Philips Electronics N.V. Device, system and method for verifying the authenticity integrity and/or physical condition of an item

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1440526A (zh) * 2000-10-24 2003-09-03 日本电脑警备有限公司 随机数发生装置
CN1534454A (zh) * 2003-03-31 2004-10-06 �����ɷ� 伪随机数发生器
JP2009508430A (ja) * 2005-09-14 2009-02-26 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 品目の真正性を判定するデバイス、システム及び方法
WO2008056612A1 (fr) * 2006-11-06 2008-05-15 Panasonic Corporation Appareil de sécurité d'informations
WO2011086688A1 (ja) * 2010-01-15 2011-07-21 三菱電機株式会社 ビット列生成装置及びビット列生成方法

Also Published As

Publication number Publication date
US20140325241A1 (en) 2014-10-30
WO2013094056A1 (ja) 2013-06-27
JP5646091B2 (ja) 2014-12-24
IN2014CN03264A (zh) 2015-07-03
JPWO2013094056A1 (ja) 2015-04-27
KR101576408B1 (ko) 2015-12-09
DE112011106024B4 (de) 2023-07-06
TWI505641B (zh) 2015-10-21
DE112011106024T5 (de) 2014-09-18
US9361482B2 (en) 2016-06-07
TW201328190A (zh) 2013-07-01
KR20140093276A (ko) 2014-07-25
CN103946909A (zh) 2014-07-23

Similar Documents

Publication Publication Date Title
CN103946909B (zh) 器件固有信息生成装置以及器件固有信息生成方法
KR101860461B1 (ko) 암호화 방법 및 암호화 장치
CN105659207B (zh) 适于生成随机位的电路的构建以及用于生成随机位的电路
CN101553857B (zh) 加密处理装置、加密处理方法以及计算机程序
CN103444124B (zh) 加密处理装置、加密处理方法
CN108768619B (zh) 一种基于环形振荡器的强puf电路的工作方法
CN103684761B (zh) 一种加密解密方法
TWI484368B (zh) Integrated safety devices and signal processing methods for integrating safety devices
CN103299576A (zh) 比特生成装置以及比特生成方法
CN106919860B (zh) 用于实现物理不可克隆函数的电路以及相应的运行方法
CN105354008A (zh) 一种随机数生成器的输出电路及输出方法
JP6423270B2 (ja) 乱数生成装置及び乱数生成方法
US20140369499A1 (en) Cryptographic device, cryptographic processing method, and cryptographic processing program
JP6379032B2 (ja) 乱数生成装置及び乱数生成方法
CN117081751A (zh) 一种高可靠性量化响应仲裁器型puf结构
CN105978889A (zh) 生物特征加密方法及装置
US20120284504A1 (en) Method and system for the Orange family of stream ciphers and method and system for generating stream ciphers based on the ERINDALE-PLUS hashing function
JP2013182097A (ja) 乱数生成装置、および暗号処理装置
JP5488608B2 (ja) ブロック暗号装置、ブロック暗号化方法およびプログラム
CN104158654B (zh) 一种基于交织技术的密钥流生成方法及装置
CN100592254C (zh) 伪随机数据序列的生成
US20070162532A1 (en) Method for generating at least one random number
CN114731271A (zh) 信息处理方法、装置、电子设备和存储介质
WO2009030857A3 (fr) Generateur et procede de generation de fonction pseudo-aleatoire a cle secrete
JP2009303032A (ja) 暗号演算装置、その方法、及びプログラム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant