JP6423270B2 - 乱数生成装置及び乱数生成方法 - Google Patents
乱数生成装置及び乱数生成方法 Download PDFInfo
- Publication number
- JP6423270B2 JP6423270B2 JP2014266706A JP2014266706A JP6423270B2 JP 6423270 B2 JP6423270 B2 JP 6423270B2 JP 2014266706 A JP2014266706 A JP 2014266706A JP 2014266706 A JP2014266706 A JP 2014266706A JP 6423270 B2 JP6423270 B2 JP 6423270B2
- Authority
- JP
- Japan
- Prior art keywords
- random number
- output value
- oscillation circuit
- oscillation
- number generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
また、第1の態様に係る乱数生成装置によれば、第2の設定部は、発振回路の出力値の有効バス幅を可変に設定する。従って、乱数を取得する外部装置の必要バス幅に対して過不足のない有効バス幅の出力値を発振回路が出力し、乱数生成回路が当該出力値をサンプリングすることにより、乱数生成回路において必要バス幅の乱数を効率的に生成できる。その結果、乱数生成回路におけるサンプリング効率を向上することが可能となる。また、必要最小限の有効バス幅の出力値を出力することにより、消費電力を低減できるとともに、クロックのスイッチングノイズ等に起因する誤動作の発生を抑制することが可能となる。
本発明の第2の態様に係る乱数生成装置は、二値論理の「0」と「1」とが交互に繰り返される出力値を出力する発振回路と、前記発振回路の出力値を所定のサンプリングクロックに基づいてサンプリングすることにより、乱数を生成する乱数生成回路と、前記発振回路の発振周波数を可変に設定する第1の設定部と、前記発振回路の出力値に基づいて、各ビットにおいて二値論理の「0」と「1」とが交互に繰り返される複数Nビットのバス幅を有する出力値を生成し、Nビットの出力値の各ビットにおいて前記発振回路からの出力ビット位置を可変に設定する第2の設定部と、を備えることを特徴とするものである。
第2の態様に係る乱数生成装置によれば、第1の設定部は、発振回路の発振周波数を可変に設定する。従って、発振回路の特性に起因して乱数の真性度が低い場合には、真性度の高い乱数が得られる他の周波数に設定し直すことにより、発振回路の特性に拘わらず真性度の高い乱数を生成することが可能となる。また、特定の論理ゲートの故障等に起因して出荷時に設定した発振周波数では乱数が生成されなくなった場合には、他の周波数に設定し直すことにより所望の乱数を生成でき、その結果、装置の信頼性を向上することが可能となる。
また、第2の態様に係る乱数生成装置によれば、第2の設定部は、発振回路の出力値に基づいて複数ビットのバス幅を有する出力値を生成し、乱数生成回路は、第2の設定部の出力値をサンプリングすることにより乱数を生成する。従って、一つの発振回路を用いて複数ビットのバス幅を有する乱数を生成できるため、複数の発振回路を用いる場合と比較して回路規模を削減できる。また、第2の設定部は、Nビットの出力値の各ビットにおいて発振回路からの出力ビット位置を可変に設定する。従って、Nビットの出力値の各ビット間で位相を異ならせることができるため、生成される乱数の真性度を高めることが可能となる。
また、第7の態様に係る乱数生成方法によれば、ステップ(D)において、発振回路の出力値の有効バス幅が可変に設定される。従って、乱数を取得する外部装置の必要バス幅に対して過不足のない有効バス幅の出力値を発振回路が出力し、ステップ(B)において当該出力値をサンプリングすることにより、ステップ(B)において必要バス幅の乱数を効率的に生成できる。その結果、ステップ(B)におけるサンプリング効率を向上することが可能となる。また、必要最小限の有効バス幅の出力値を出力することにより、消費電力を低減できるとともに、クロックのスイッチングノイズ等に起因する誤動作の発生を抑制することが可能となる。
本発明の第8の態様に係る乱数生成方法は、(A)二値論理の「0」と「1」とが交互に繰り返される出力値を発振回路から出力するステップと、(B)前記発振回路の出力値を所定のサンプリングクロックに基づいてサンプリングすることにより、乱数を生成するステップと、(C)前記発振回路の発振周波数を可変に設定するステップと、(D)前記発振回路の出力値に基づいて、各ビットにおいて二値論理の「0」と「1」とが交互に繰り返される複数Nビットのバス幅を有する出力値を生成し、Nビットの出力値の各ビットにおいて前記発振回路からの出力ビット位置を可変に設定するステップと、を備えることを特徴とするものである。
第8の態様に係る乱数生成方法によれば、ステップ(C)において、発振回路の発振周波数が可変に設定される。従って、発振回路の特性に起因して乱数の真性度が低い場合には、真性度の高い乱数が得られる他の周波数に設定し直すことにより、発振回路の特性に拘わらず真性度の高い乱数を生成することが可能となる。また、特定の論理ゲートの故障等に起因して出荷時に設定した発振周波数では乱数が生成されなくなった場合には、他の周波数に設定し直すことにより所望の乱数を生成でき、その結果、装置の信頼性を向上することが可能となる。
また、第8の態様に係る乱数生成方法によれば、ステップ(D)において、発振回路の出力値に基づいて複数ビットのバス幅を有する出力値を生成し、ステップ(B)において、当該出力値をサンプリングすることにより乱数が生成される。従って、一つの発振回路を用いて複数ビットのバス幅を有する乱数を生成できるため、複数の発振回路を用いる場合と比較して回路規模を削減できる。また、ステップ(D)においては、Nビットの出力値の各ビットにおいて発振回路からの出力ビット位置が可変に設定される。従って、Nビットの出力値の各ビット間で位相を異ならせることができるため、生成される乱数の真性度を高めることが可能となる。
図1は、本発明の実施の形態1に係る乱数生成装置1の構成を示す図である。図1に示すように乱数生成装置1は、発振回路2と、発振回路2の後段に接続されたサンプリング回路3とを備えて構成されている。
図4は、本発明の実施の形態2に係る乱数生成装置1の構成を示す図である。図4の接続関係で示すように、乱数生成装置1は、発振回路2、サンプリング回路3、及び設定回路7を備えて構成されている。設定回路7は、サンプリング回路3によって生成された真性乱数S4に基づいて選択信号S5を生成する。設定回路7は、サンプリング回路3から乱数S4が出力される毎に選択信号S5を出力する。
図6は、本発明の実施の形態3に係る乱数生成装置1の構成を示す図である。図6に示すように乱数生成装置1は、発振回路2と、発振回路2の後段に接続されたサンプリング回路3とを備えて構成されている。
図8は、本発明の実施の形態4に係る乱数生成装置1の構成を示す図である。図8に示すように乱数生成装置1は、発振回路2と、発振回路2の後段に接続されたサンプリング回路3とを備えて構成されている。
図10は、第1の変形例に係る乱数生成装置1の構成を示す図である。本変形例に係る乱数生成装置1は、上記実施の形態1(図1)と上記実施の形態3(図6)とを組み合わせて適用したものである。選択信号S2によって発振回路2の発振周波数が可変に設定され、選択信号S6によって出力値S3の有効バス幅が可変に設定される。
2 発振回路
3 サンプリング回路
6,7,81〜88 セレクタ
Claims (8)
- 二値論理の「0」と「1」とが交互に繰り返される出力値を出力する発振回路と、
前記発振回路の出力値を所定のサンプリングクロックに基づいてサンプリングすることにより、乱数を生成する乱数生成回路と、
前記発振回路の発振周波数を可変に設定する第1の設定部と、
前記発振回路の出力値の有効バス幅を可変に設定する第2の設定部と、
を備える、乱数生成装置。 - 二値論理の「0」と「1」とが交互に繰り返される出力値を出力する発振回路と、
前記発振回路の出力値を所定のサンプリングクロックに基づいてサンプリングすることにより、乱数を生成する乱数生成回路と、
前記発振回路の発振周波数を可変に設定する第1の設定部と、
前記発振回路の出力値に基づいて、各ビットにおいて二値論理の「0」と「1」とが交互に繰り返される複数Nビットのバス幅を有する出力値を生成し、Nビットの出力値の各ビットにおいて前記発振回路からの出力ビット位置を可変に設定する第2の設定部と、
を備える、乱数生成装置。 - 前記第1の設定部は、外部入力された選択信号に基づいて、前記発振回路の発振周波数を設定する、請求項1又は2に記載の乱数生成装置。
- 前記第1の設定部は、前記乱数生成回路によって生成された乱数に基づいて、前記発振回路の発振周波数を設定する、請求項1又は2に記載の乱数生成装置。
- 前記第1の設定部は、前記乱数生成回路から乱数が出力される毎に、当該乱数に基づいて前記発振回路の発振周波数を設定する、請求項4に記載の乱数生成装置。
- 前記発振回路は、直列に接続された複数奇数個の論理ゲートを含み、
前記第1の設定部は、複数の入力端子を有するセレクタを含み、
前記セレクタの各々の前記入力端子には、全ての前記論理ゲートのうち異なる前記論理ゲートの出力値が入力される、請求項1〜5のいずれか一つに記載の乱数生成装置。 - (A)二値論理の「0」と「1」とが交互に繰り返される出力値を発振回路から出力するステップと、
(B)前記発振回路の出力値を所定のサンプリングクロックに基づいてサンプリングすることにより、乱数を生成するステップと、
(C)前記発振回路の発振周波数を可変に設定するステップと、
(D)前記発振回路の出力値の有効バス幅を可変に設定するステップと、
を備える、乱数生成方法。 - (A)二値論理の「0」と「1」とが交互に繰り返される出力値を発振回路から出力するステップと、
(B)前記発振回路の出力値を所定のサンプリングクロックに基づいてサンプリングすることにより、乱数を生成するステップと、
(C)前記発振回路の発振周波数を可変に設定するステップと、
(D)前記発振回路の出力値に基づいて、各ビットにおいて二値論理の「0」と「1」とが交互に繰り返される複数Nビットのバス幅を有する出力値を生成し、Nビットの出力値の各ビットにおいて前記発振回路からの出力ビット位置を可変に設定するステップと、
を備える、乱数生成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014266706A JP6423270B2 (ja) | 2014-12-26 | 2014-12-26 | 乱数生成装置及び乱数生成方法 |
US14/974,081 US20160179472A1 (en) | 2014-12-19 | 2015-12-18 | Random number generation device and method for generating random number |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014266706A JP6423270B2 (ja) | 2014-12-26 | 2014-12-26 | 乱数生成装置及び乱数生成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016126517A JP2016126517A (ja) | 2016-07-11 |
JP6423270B2 true JP6423270B2 (ja) | 2018-11-14 |
Family
ID=56357957
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014266706A Active JP6423270B2 (ja) | 2014-12-19 | 2014-12-26 | 乱数生成装置及び乱数生成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6423270B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6379032B2 (ja) * | 2014-12-26 | 2018-08-22 | 株式会社メガチップス | 乱数生成装置及び乱数生成方法 |
JP6886700B2 (ja) * | 2017-07-11 | 2021-06-16 | 吉川工業アールエフセミコン株式会社 | 乱数生成回路 |
US11055065B2 (en) | 2018-04-18 | 2021-07-06 | Ememory Technology Inc. | PUF-based true random number generation system |
JP7389348B2 (ja) | 2020-03-12 | 2023-11-30 | 富士通株式会社 | 擬似乱数生成回路装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5955525A (ja) * | 1982-09-25 | 1984-03-30 | Toshiba Corp | マイクロプロセツサ |
JPS60185173A (ja) * | 1984-03-05 | 1985-09-20 | Hitachi Ltd | 論理回路の接続状態検出方法 |
JP3564855B2 (ja) * | 1996-02-29 | 2004-09-15 | ソニー株式会社 | リングオシレータ及びpll回路 |
JP2003330704A (ja) * | 2002-05-08 | 2003-11-21 | Toshiba Corp | 擬似乱数パターン発生回路 |
JP2005174206A (ja) * | 2003-12-15 | 2005-06-30 | Sony Corp | 真性乱数生成装置または真性乱数生成方法 |
US7890561B2 (en) * | 2005-08-16 | 2011-02-15 | International Business Machines Corporation | Random number generator |
US8131789B2 (en) * | 2008-03-28 | 2012-03-06 | Atmel Corporation | True random number generator |
JP5074359B2 (ja) * | 2008-11-12 | 2012-11-14 | 日本電信電話株式会社 | 乱数生成回路 |
JP5465636B2 (ja) * | 2010-08-30 | 2014-04-09 | 日本電信電話株式会社 | 乱数生成回路 |
US9189201B2 (en) * | 2011-09-20 | 2015-11-17 | Qualcomm Incorporated | Entropy source with magneto-resistive element for random number generator |
-
2014
- 2014-12-26 JP JP2014266706A patent/JP6423270B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016126517A (ja) | 2016-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6423270B2 (ja) | 乱数生成装置及び乱数生成方法 | |
JP5074359B2 (ja) | 乱数生成回路 | |
JP5646091B2 (ja) | デバイス固有情報生成装置およびデバイス固有情報生成方法 | |
WO2012095972A1 (ja) | ビット生成装置及びビット生成方法 | |
JP6379032B2 (ja) | 乱数生成装置及び乱数生成方法 | |
JP2010531018A5 (ja) | ||
JP5670849B2 (ja) | 擬似乱数生成装置、および、擬似乱数生成方法 | |
EP1662375B1 (en) | Random number generator and method for testing the generator | |
JP5119417B2 (ja) | 擬似乱数生成装置 | |
US20100201409A1 (en) | Frequency Divider Circuit | |
US10776079B2 (en) | True random number generation device and generation method thereof | |
JP4869879B2 (ja) | 半導体集積回路 | |
JP4666462B2 (ja) | カウンタ回路と、それを含む半導体装置 | |
US9116764B2 (en) | Balanced pseudo-random binary sequence generator | |
JP6886700B2 (ja) | 乱数生成回路 | |
CN109558111B (zh) | 基于d触发器亚稳态特性的真随机数生成装置 | |
CN110609672B (zh) | 真实随机数产生装置及其产生方法 | |
JP6386904B2 (ja) | 乱数生成装置及び乱数生成方法 | |
US20220166433A1 (en) | Multi-bit gray code generation circuit | |
JP2013182097A (ja) | 乱数生成装置、および暗号処理装置 | |
US11586418B2 (en) | Random number generator, random number generating circuit, and random number generating method | |
JP2010124228A (ja) | 分周回路および電子機器 | |
CN115694832A (zh) | 基于ro puf的密钥生成方法及其系统 | |
JP4195472B2 (ja) | ハフマン木生成回路およびハフマンテーブル生成システム | |
JP6423277B2 (ja) | 乱数生成装置及び乱数生成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180713 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180920 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181018 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6423270 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |