CN201654762U - 一种伪随机码序列发生器 - Google Patents

一种伪随机码序列发生器 Download PDF

Info

Publication number
CN201654762U
CN201654762U CN2009202144971U CN200920214497U CN201654762U CN 201654762 U CN201654762 U CN 201654762U CN 2009202144971 U CN2009202144971 U CN 2009202144971U CN 200920214497 U CN200920214497 U CN 200920214497U CN 201654762 U CN201654762 U CN 201654762U
Authority
CN
China
Prior art keywords
module
shift
pin
exclusive
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009202144971U
Other languages
English (en)
Inventor
冯筱林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Polytechnic University
Original Assignee
Shanghai Polytechnic University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Polytechnic University filed Critical Shanghai Polytechnic University
Priority to CN2009202144971U priority Critical patent/CN201654762U/zh
Application granted granted Critical
Publication of CN201654762U publication Critical patent/CN201654762U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本实用新型涉及一种伪随机码序列发生器，其特点是，包含M序列发生模块、异或模块；上述M序列发生模块的输出引脚与异或模块的输入引脚连接；上述异或模块的输出引脚与M序列发生模块的输入引脚连接。本实用新型由于设有异或模块将输入的两个码长相等、码时钟速率相同的M序列数据进行模二加的异或运算后，通过异或输出引脚D1输出伪随机码序列；通过设有的输入模块给移位寄存模块输入不同的二进制序列，能够实现对伪随机码序列的初相位控制；设置不同数量的移位寄存模块，可以生成不同长度的时钟脉冲序列；将异或模块与依次连接的其中任意两个移位寄存模块的数据输出引脚连接，以实现多种不同编码构成的伪随机码序列组。

Description

一种伪随机码序列发生器 
技术领域
本实用新型涉及一种序列发生器，特别涉及一种基于复杂可编程逻辑器件(CPLD)的伪随机码序列发生器。 
背景技术
目前伪随机码序列具有良好的随机性和接近于白噪声的相关函数，使其易于从信号或干扰中分离出来。伪随机码序列的可确定性和可重复性，使其易于实现相关接收或匹配接收，有良好的抗干扰性能，因此广泛应用于微机的软件加密。现有技术要实现伪随机码序列产生电路主要有以下方式：一种门电路实现，单个电路设计简单，但随着序列位数增加，使移位寄存器级数的增长，电路装调困难，且占用的印制板面积较大；另一种用微处理器编程实现，对编程人员的专业性要求高，还需要额外设置译码电路等外围辅助电路，增加了成本。 
实用新型内容
本实用新型的目的在于提供一种伪随机码序列发生器，能够在单个芯片上实现伪随机码序列、最长线性反馈移位寄存器序列(M序列)的发生，能够对上述序列的时钟脉冲和出相位进行控制。 
为了达到上述目的，本实用新型的技术方案是提供一种伪随机码序列发生器，其特点是，包含M序列发生模块、异或模块；上述M序列发生模块的输出引脚与异或模块的输入引脚连接；上述异或模块的输出引脚与M序列发生模块的输入引脚连接。 
上述M序列发生模块包含多个依次连接的移位寄存模块；上述移位寄存模块设有时钟信号引脚clk、初始输入引脚X、数据输入引脚Y、数据输出引脚Q。 
上述多个移位寄存模块的每一级移位寄存模块的数据输出引脚Q与相邻 一级移位寄存模块的数据输入引脚Y连接。 
上述异或模块设有第一输入引脚C、第二输入引脚C2；上述第一输入引脚C、第二输入引脚C2分别与依次连接的多个移位寄存模块其中的任意两个移位寄存模块的数据输出引脚Q连接。 
上述伪随机码序列发生器还包含时钟信号模块；上述时钟信号模块分别与M序列发生模块连接。 
上述伪随机码序列发生器还包含初始输入模块；上述初始输入模块与M序列发生模块连接。 
本实用新型所述的伪随机码序列发生器与现有技术相比，其优点在于：本实用新型由于设有异或模块将输入的两个码长相等、码时钟速率相同的M序列数据进行模二加的异或运算后，通过异或输出引脚D1输出伪随机码序列； 
本实用新型由于通过设有的输入模块给移位寄存模块输入不同的二进制序列，能够实现对伪随机码序列的初相位控制； 
本实用新型通过设置不同数量的移位寄存模块，可以生成不同长度的时钟脉冲序列； 
本实用新型通过将异或模块与依次连接的其中任意两个移位寄存模块的数据输出引脚连接，以实现多种不同编码构成的伪随机码序列组。 
附图说明
图1是本实用新型伪随机码序列发生器的总体结构逻辑框图。 
具体实施方式
以下结合附图说明本实用新型的具体实施方式。 
本实施例中使用Altera公司的MAX7000S系列中的EPM7128S芯片。 
本实施例中，时钟脉冲周期T与移位寄存模块的级数n，关系为T＝2^n-1。因此能够通过设置多个不同数量的移位寄存模块，来生成不同的时钟脉冲序列。本实施例中设有4级移位寄存模块，能够生成一个长度为15个时钟脉冲周期的二进制伪随机码序列。 
请参见图1所示，本实用新型伪随机码序列发生器包含M序列(最长线 性反馈移位寄存器序列)发生模块10、异或模块20、初始输入模块30、时钟信号模块40。初始输入模块30、时钟信号模块40分别与M序列发生模块10连接。M序列发生模块10与异或模块20循环连接；M序列发生模块10的输入作为异或模块20的输出，异或模块20的输出作为M序列发生模块10的输入。 
M序列发生模块10包含4个移位寄存模块11。移位寄存模块11设有时钟信号引脚clk、初始输入引脚X、数据输入引脚Y、数据输出引脚Q。初始输入模块30分别与4个移位寄存模块11的初始输入引脚X连接，通过输入模块30给移位寄存模块11输入除全零以外的任何二进制序列作为移位寄存模块11的初始值。通过从初始输入模块30输入不同的二进制序列，能够实现对本实用新型伪随机码序列发生器的初相位控制。M序列发生模块10通过第4级移位寄存模块11的数据输出引脚Q4可以输出一组最长线性反馈移位寄存器序列(M序列)。 
4个移位寄存模块11的时钟信号引脚clk分别与时钟信号模块40连接。4个移位寄存模块11依次连接，其中每一级移位寄存模块11的数据输出引脚Q与相邻一级移位寄存模块11的数据输入引脚Y连接，Q1与Y2连接，Q2与Y3连接，Q3与Y4连接。因此当移位时钟脉冲的上升沿到来时，每级移位寄存模块11的输出作为相邻移位寄存模块11的输入，实现数值的右移。 
异或模块20设有第一输入引脚C1、第二输入引脚C2、异或输出引脚D1。异或模块20的第一输入引脚C1与第3级移位寄存模块11的数据输出引脚Q3连接，异或模块20的第二输入引脚C2与第4级移位寄存模块11的数据输出引脚Q4连接。异或模块20将输入的两个码长相等、码时钟速率相同的M序列数据进行模二加的异或运算后，通过异或输出引脚D1输出伪随机码序列。同时输出引脚D1与第1级移位寄存模块11的数据输入引脚Y1连接，进行后续的伪随机码序列编码。 
由于在伪随机码序列的构造中，每改变两个M序列的相对位移就可得到一个新的伪随机码序列，所以将异或模块20的第一输入引脚C1、第二输入引脚C2分别与依次连接的其中任意两个移位寄存模块11的数据输出引脚Q连接，以实现多种不同编码构成的伪随机码序列组。 
尽管本实用新型的内容已经通过上述优选实施例作了详细介绍，但应当 认识到上述的描述不应被认为是对本实用新型的限制。在本领域技术人员阅读了上述内容后，对于本实用新型的多种修改和替代都将是显而易见的。因此，本实用新型的保护范围应由所附的权利要求来限定。 

Claims (6)

1.一种伪随机码序列发生器，其特征在于，包含M序列发生模块(10)、异或模块(20)；所述M序列发生模块(10)的输出引脚与异或模块(20)的输入引脚连接；所述异或模块(20)的输出引脚与M序列发生模块(10)的输入引脚连接。
2.如权利要求1所述的伪随机码序列发生器，其特征在于，所述M序列发生模块(10)包含多个依次连接的移位寄存模块(11)；所述移位寄存模块(11)设有时钟信号引脚clk、初始输入引脚X、数据输入引脚Y、数据输出引脚Q。
3.如权利要求2所述的伪随机码序列发生器，其特征在于，所述多个移位寄存模块(11)的每一级移位寄存模块(11)的数据输出引脚Q与相邻一级移位寄存模块(11)的数据输入引脚Y连接。
4.如权利要求2所述的伪随机码序列发生器，其特征在于，所述异或模块(20)设有第一输入引脚C1、第二输入引脚C2；所述第一输入引脚C1、第二输入引脚C2分别与依次连接的多个移位寄存模块(11)其中的任意两个移位寄存模块(11)的数据输出引脚Q连接。
5.如权利要求1所述的伪随机码序列发生器，其特征在于，还包含时钟信号模块(40)；所述时钟信号模块(40)分别与M序列发生模块(10)连接。
6.如权利要求1所述的伪随机码序列发生器，其特征在于，还包含初始输入模块(30)；所述初始输入模块(30)与M序列发生模块(10)连接。 
CN2009202144971U 2009-11-30 2009-11-30 一种伪随机码序列发生器 Expired - Fee Related CN201654762U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009202144971U CN201654762U (zh) 2009-11-30 2009-11-30 一种伪随机码序列发生器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009202144971U CN201654762U (zh) 2009-11-30 2009-11-30 一种伪随机码序列发生器

Publications (1)

Publication Number Publication Date
CN201654762U true CN201654762U (zh) 2010-11-24

Family

ID=43120005

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009202144971U Expired - Fee Related CN201654762U (zh) 2009-11-30 2009-11-30 一种伪随机码序列发生器

Country Status (1)

Country Link
CN (1) CN201654762U (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103218177A (zh) * 2013-04-19 2013-07-24 杭州电子科技大学 具有数据均衡处理功能的NAND Flash存储系统
CN105302521A (zh) * 2015-11-04 2016-02-03 上海电机学院 基于fpga的伪码产生电路
CN106782650A (zh) * 2017-01-20 2017-05-31 天津大学 基于sram的随机地址数据擦除保护电路
CN108667583A (zh) * 2018-03-08 2018-10-16 清华大学 一种用户特征图样生成方法及装置
CN109479040A (zh) * 2016-06-09 2019-03-15 阿尔卡特朗讯 用于生成至少一个rf信号的方法和装置
WO2022048245A1 (zh) * 2020-09-02 2022-03-10 长鑫存储技术有限公司 随机数产生电路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103218177A (zh) * 2013-04-19 2013-07-24 杭州电子科技大学 具有数据均衡处理功能的NAND Flash存储系统
CN105302521A (zh) * 2015-11-04 2016-02-03 上海电机学院 基于fpga的伪码产生电路
CN109479040A (zh) * 2016-06-09 2019-03-15 阿尔卡特朗讯 用于生成至少一个rf信号的方法和装置
CN109479040B (zh) * 2016-06-09 2020-12-11 阿尔卡特朗讯 用于生成至少一个rf信号的方法和装置
CN106782650A (zh) * 2017-01-20 2017-05-31 天津大学 基于sram的随机地址数据擦除保护电路
CN108667583A (zh) * 2018-03-08 2018-10-16 清华大学 一种用户特征图样生成方法及装置
CN108667583B (zh) * 2018-03-08 2020-09-01 清华大学 一种用户特征图样生成方法及装置
WO2022048245A1 (zh) * 2020-09-02 2022-03-10 长鑫存储技术有限公司 随机数产生电路

Similar Documents

Publication Publication Date Title
CN201654762U (zh) 一种伪随机码序列发生器
CN101567692B (zh) 一种并行的高速动态元件匹配方法
CN102968290B (zh) 一种异构轻量级的真随机数产生器
CN102332924B (zh) 并行至串行转换装置
CN102736891A (zh) 一种并行可调节的伪随机序列发生器设计
CN104113343A (zh) 一种分组伪随机旋转温度计译码电路
Mishra et al. Implementation of configurable linear feedback shift register in VHDL
JP5670849B2 (ja) 擬似乱数生成装置、および、擬似乱数生成方法
CN101556829B (zh) 线性反馈移位寄存器模块及产生输出流的方法
JP5171420B2 (ja) 擬似乱数生成装置
CN101404557B (zh) 一种循环冗余校验码生成装置及方法
CN102226947A (zh) 一种基于线性反馈移位寄存器的可控测试向量发生器
CN102378960A (zh) 半导体集成电路和指数计算方法
Miljković et al. Generation and application of pseudorandom binary sequences using virtual instrumentation
US9116764B2 (en) Balanced pseudo-random binary sequence generator
CN101692117A (zh) 一种低功耗激励产生系统
PV et al. Design and implementation of efficient stochastic number generator
CN113054996A (zh) 用于ct控制板内部低延迟连续穿越时钟域的电路和方法
CN1111961C (zh) 快速纠多位错的编码译码器
CN116166222B (zh) 一种伪随机二进制序列发生装置及校验装置
CN104199635A (zh) 集成crc校验电路的伪随机数发生器
CN109343825B (zh) 一种约翰逊计数器装置
CN220273668U (zh) 并行信号转串行信号的电路
CN112542187B (zh) 一种高速读ID和芯片状态的电路和flash存储器
CN201628952U (zh) 硬件产品随机序列号产生系统

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101124

Termination date: 20111130