CN105302521A

CN105302521A - 基于fpga的伪码产生电路

Info

Publication number: CN105302521A
Application number: CN201510742082.1A
Authority: CN
Inventors: 胡秀娟
Original assignee: Shanghai Dianji University
Current assignee: Shanghai Dianji University
Priority date: 2015-11-04
Filing date: 2015-11-04
Publication date: 2016-02-03

Abstract

本发明提供了一种基于FPGA的伪码产生电路，包括：FPGA芯片模块、配置芯片模块、复位电路模块、JTAG数据端口、数据出口端以及晶振模块；其中，JTAG数据端口用于接收配置数据，并且将配置数据传递至配置芯片模块；配置芯片模块用于以非易失性的方式存储配置数据，并且在系统上电后将配置数据传递至FPGA芯片模块；晶振模块用于向FPGA芯片模块提供操作所需的时钟信息；复位电路模块用于向FPGA芯片模块提供复位信号以使FPGA芯片模块复位；而且，FPGA芯片模块用于根据接收到的配置数据产生伪随机码，并且通过数据出口端输出产生的伪随机码。

Description

基于FPGA的伪码产生电路

技术领域

本发明涉及探测技术领域以及电路设计领域，更具体地说，本发明涉及一种基于FPGA的伪码产生电路。

背景技术

伪随机码在当今信息传输和脉冲探测等领域有着极为重要的作用，它为信息传输的保密性和抗干扰性提供了可靠的保障。尤其是在军事领域，在当今战场强大的电磁干扰环境下，伪随机码的应用越来越广泛。无论是对于无线电信号编码发射系统还是无线电或激光引信，伪随机码在其中的作用都显得极为重要。

伪随机码最早应用于测距,之后,在运动目标跟踪、卫星导航、射电天文、天线方向图测量、扩展频谱通信、卫星多址通信、消除多径效应、同步通信、误码率测定、地下资源测绘以及保密通信等许多领域都得到广泛应用。在这些应用中主要是利用伪随机码来降低系统对信噪比的要求和提高测量精度。

在保密通信方面伪随机码也早已大展身手，敌方要破密就必须准确知道所用伪随机码的长度、种类和初相，但不同长度的伪随机码有无数种,同一长度的伪随机码在级数较高时也有很多种，所以窃密者要破译由伪随机码加密的信息是比较困难的。

以往国内外的伪随机码产生电路几乎都是由分立元件搭建构成。这种电路一旦根据原理图构建完成后，对其进行修改的余地很小。所以通过这种电路产生的伪随机码的序列长度和序列构成基本是固定不可变的。然而随着应用环境的变化发展，对于在信息保密性和抗干扰性方面有着越来越高要求的系统来说，能够根据现场情况的变化而灵活地产生不同序列长度和序列结构的伪随机码是十分必要的。因此人们越来越迫切地需要一种更加灵活的伪随机码产生电路，以便能够根据现场情况方便地修改所产生的伪随机码的长度和结构。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够根据现场情况方便地修改所产生的伪随机码的长度和结构的基于FPGA(FieldProgrammableGateArray，现场可编程门阵列)的伪码产生电路。

为了实现上述技术目的，根据本发明，提供了一种基于FPGA的伪码产生电路，其特征在于包括：FPGA芯片模块、配置芯片模块、复位电路模块、JTAG数据端口、数据出口端以及晶振模块；其中，JTAG数据端口用于接收配置数据，并且将配置数据传递至配置芯片模块；配置芯片模块用于以非易失性的方式存储配置数据，并且在系统上电后将配置数据传递至FPGA芯片模块；晶振模块用于向FPGA芯片模块提供操作所需的时钟信息；复位电路模块用于向FPGA芯片模块提供复位信号以使FPGA芯片模块复位；而且，FPGA芯片模块用于根据接收到的配置数据进行配置并产生伪随机码，并且通过数据出口端输出产生的伪随机码。

优选地，所述基于FPGA的伪码产生电路还包括稳压电源模块，用于为FPGA芯片模块提供稳定电压。

优选地，稳压电源模块用于为FPGA芯片模块提供1.2v、2.5v以及3.3v的稳定电压。

优选地，复位电路模块用于在FPGA芯片模块根据接收到的配置数据进行配置的过程中使FPGA芯片模块保持在复位状态，直至配置过程完成。

优选地，FPGA芯片模块用于实现线性反馈移位寄存器的功能。

优选地，FPGA芯片模块通过修改源代码来更改线性反馈移位寄存器的级数和反馈形式，进而实现对产生的伪随机码的序列长度和序列结构的修改。

优选地，修改源代码包括对代码段中的“寄存器长度”模块和/或“反馈结构”模块和/或“初始化信息”模块进行修改。

优选地，在所述伪码产生电路的印制电路板PCB中，FPGA芯片模块位于印制电路板PCB的中心位置。

优选地，所述伪码产生电路的元器件和线路分布在印制电路板PCB的两面。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1示意性地示出了根据本发明优选实施例的基于FPGA的伪码产生电路的框图。

图2示意性地示出了根据本发明优选实施例采用的5级线性反馈移位寄存器。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。

FPGA是一种功能强大而又使用灵活的可编程逻辑器件。用户可对FPGA内部的逻辑模块和输入/输出(I/O)模块重新配置，以实现需要的逻辑功能。用户对FPGA的编程数据放在配置芯片中，通过上电加载到FPGA中，对其进行初始化。也可在线对其编程，实现系统在线重构。根据这一特性可以利用FPGA构建一个根据计算任务不同而实时定制的逻辑核心，为伪随机码产生电路的实时性提供了有力的保证。因此，本发明采用FPGA作为伪随机码产生电路的核心逻辑器件。

FPGA/CPLD等可编程逻辑器件满足了人们对于逻辑电路功能灵活可变的要求。基于FPGA的现场可编程特性和对逻辑电路强大的构建能力，以FPGA为核心设计的伪码产生电路不仅能够产生符合要求的伪随机码，还能拥有相当强的灵活性。

伪码产生电路的一种基本结构是线性反馈移位寄存器(LinearFeedbackShiftRegister，LFSR)。一方面，通过硬件描述语言(HDL)编程，线性移位寄存器的逻辑功能可以很容易地在FPGA中实现；另一方面，利用FPGA的现场可编程特性，设计者可以灵活改变线性反馈移位寄存器的级数和反馈逻辑，从而方便地改变所产生的伪随机码的序列长度和序列结构，满足了应用系统对伪码产生电路实时性的要求。

具体地，图1示意性地示出了根据本发明优选实施例的基于FPGA的伪码产生电路的框图。

如图1所示，根据本发明优选实施例的基于FPGA的伪码产生电路包括：FPGA芯片模块10、配置芯片模块20、复位电路模块30、JTAG(JointTestActionGroup，联合测试工作组)数据端口40、数据出口端50以及晶振模块60。

其中，如图1所示，JTAG数据端口40用于接收配置数据，并且将配置数据传递至配置芯片模块20；配置芯片模块20用于以非易失性的方式存储配置数据(即，在系统掉电后，配置芯片模块20中的数据不丢失)，并且在系统上电后将配置数据传递至FPGA芯片模块10；晶振模块60用于向FPGA芯片模块10提供操作所需的时钟信息；复位电路模块30用于向FPGA芯片模块10提供复位信号以使FPGA芯片模块10复位；而且，FPGA芯片模块10用于根据接收到的配置数据进行配置并产生伪随机码，并且通过数据出口端50输出产生的伪随机码。

例如，如后文所述的具体电路示例中那样，复位电路模块30用于在FPGA芯片模块10根据接收到的配置数据进行配置的过程中使FPGA芯片模块10保持在复位状态，直至配置过程顺利完成(或者直到完成后一段时间)，此后复位电路模块30再使FPGA芯片模块10从复位状态中恢复进入工作状态。

在某些应用中(例如后文所述的具体电路示例中)，FPGA芯片模块10可能需要一个或多个稳定电压的支持；由此优选地，基于FPGA的伪码产生电路还可以包括稳压电源模块，用于为FPGA芯片模块10提供稳定电压，例如1.2v、2.5v以及3.3v的稳定电压。

其中，FPGA芯片模块10用于实现线性反馈移位寄存器的功能。而且，通过修改FPGA芯片模块10的源代码来更改线性反馈移位寄存器的级数和反馈形式，进而实现对FPGA芯片模块10产生的伪随机码的序列长度和序列结构的修改。

下面具体描述本发明的优选实施示例。

<FPGA芯片模块>

在具体实施时，FPGA芯片模块例如可以选用Xilinx公司的TQ144封装的XC3S50芯片。该芯片共有144个引脚，其中通用输入/输出引脚为51个，另有复用引脚若干，所有引脚按片上位置分为8个数据口(BANK)。在保证满足技术要求的前提下，为了尽量简化印制电路板设计的布线难度，可以只从该芯片的第40、41和43脚引出3根I/O数据线。

在直流电源回路中，负载的变化会引起电源噪声；因为在数字电路中，当电路从一个状态转换为另一种状态时，就会在电源线上产生一个很大的尖峰电流，形成瞬变的噪声电压。

为了抑制这种因负载变化而产生的噪声，可以在电源和地线间的闭环回路，配置去耦电容。具体地说，就是在靠近FPGA芯片电源引脚的位置放置一个去耦电容，这个电容里电源引脚越近效果会越好。例如，采用的系统频率为25MHz，故可以相应地采用0.1F与0.01F的高频陶瓷片电容并联。

<配置芯片模块>

在选用Xilinx公司的XC3S50芯片的情况下，由于Xilinx的FPGA器件是基于SRAM的内部结构，所以在外部须有一块存储配置数据的芯片。如前所述，Xilinx的FPGA芯片配置共有三种模式，分为并行模式、串行模式、和边界扫描模式。根据配置时钟的来源，串行模式有分为主串模式和从串模式。模式的选择由器件的三个控制引脚来完成。

并行配置模式适用于系统有多块FPGA芯片时，只需一块FPGA芯片和一块配置芯片，故优选地采用串行配置模式。另外考虑到系统时钟在电路板上可能的微小延时，稳妥起见，采用主串模式，即配置过程中用于FPGA和配置芯片之间的同步时钟信号由FPGA芯片提供。

主串模式下三个控制引脚应该分别被设为0、0、0(逻辑低电平)，但为了使电路有进一步的灵活性，在本发明的具体实施例中优选地将三个控制引脚的高低电平进行跳线设置，这样可根据情况灵活改变所选择的配置模式。

<复位电路模块>

对于Xilinx公司FPGA芯片的配置，在对FPGA进行配置的过程中，FPGA芯片应保持在复位状态，直至配置过程顺利完成后一段时间，系统再从复位状态中恢复，进入工作状态。但由于不同的配置数据大小不同，导致每次配置过程的时间长短也不同，所以可以设计一个随配置过程自动复位的复位电路。

通过所选FPGA芯片XC3S50的进一步研究发现，其第72个引脚(DONE)在配置过程中一直保持低电平，配置结束一段时间后恢复为高电平。另外，结合数字系统常用的复位芯片MAX811(MAXIM公司)的应用特性――其第3脚接低电平时一直给出复位信号，可以得出：只要把FPGA的DONE引脚接到MAX811的第3脚上，即能保证在对FPGA芯片进行配置的过程中其一直处于复位状态，并在配置结束后一段时间使FPGA芯片从复位状态中恢复进入工作状态。

<稳压电源模块>

由于所选的上述FPGA芯片分别需要1.2v、2.5v和3.3v三种电源电压供电，所以在具体实施例中，电路设计的电源部分主要由三片稳压电源芯片构成。可以分别选用FAIRCHILD公司的FAN1589芯片(1.2v)、BURR-BROWN公司的REG1117-2.5(2.5v)和REG1117-3.3(3.3v)。

根据芯片数据手册，REG1117-2.5和REG1117-3.3的输入电压均为5v，通过外部稳压电源直接供给5v的直流电即可。而FAN1589的输入电压为3.5v左右，为了利用5v电源，减少外部电源连接的复杂程度，可以在5v电源与FAN1589之间串联两个降压二极管，使电源电压通过两个二极管串联后降压1.4v，即将电压降为3.6v，以满足FAN1589对输入端电压的要求。

为防止周边大功率用电器启动和关闭过程对本电路的影响，可以在稳压电源芯片的输入、输出端都对地放置了一对由22F和0.1F电容并联组成的整流滤波电容，进一步保证了系统供电的稳定性。

在印制电路板设计过程中，充分考虑了其可靠性设计准则。首先，设计地线时，若地线很细，接地电位则随电流的变化而变化，致使系统的定时信号电平不稳，抗噪声性能变坏。因此可以尽量加粗地线的宽度，以增强系统的抗噪声能力。另外，由于电路板上包含集成电路元件，且有耗电多的元件，因受地线粗细的限制，会在各接地点上产生较大的电位差，引起抗噪声能力下降。故可以将接地点连接构成环路，并对PCB板作接地敷铜处理，缩小了地电位差值，提高了电路的抗噪声能力。

在电路板实物制成后，对电源电路的带负载测试结果表明，三个稳压电源芯片的输出电压值满足设计要求，且输出幅值稳定。

<印制电路板PCB设计中的元器件布局和布线设计>

根据PCB设计中“相关元件尽量靠近”原则，稳压电源模块中的三个电源芯片集中分布在PCB板右上角；总体电路的核心器件是FPGA芯片，它与电路板上多个器件都有连接，所以将它放在电路板中心位置；其他器件的布局则兼顾了散热和抗干扰等多方面因素。另外，为了使PCB设计走线更灵活，本设计采用了“双面布局”和“双面布线”技术，即元器件和线路可以分布在PCB的两面，由此满足了本设计线路复杂的特点。

<线性反馈移位寄存器>

本发明的伪码产生技术要为多种用途服务，要具有广泛的适用性，因而需要能够方便第修改所产生的伪码的序列长度和序列结构。伪随机码的一种产生电路是以线性反馈移位寄存器(LFSR)为基本结构的。在FPGA平台上，通过硬件描述语言VerilogHDL的逻辑描述，可以实现线性反馈移位寄存器的逻辑结构。另外，通过对源代码的修改，还可以方便地更改线性反馈移位寄存器的级数和反馈形式，进而实现对伪码序列长度和序列结构的修改。

以下以5级线性反馈移位寄存器结构为例，进行一段伪随机码产生电路源代码的编写。优选地，其中对于寄存器a₀、a₁、a₂、a₃、a₄，采用反馈逻辑为的线性反馈移位寄存器，其逻辑结构如图2所示。

举例来说，采用VerilogHDL语言对图2所示线性反馈移位寄存器进行逻辑描述，编程如下：

该程序所对应的激励信号产生程序如下：

可以看出，只需对代码段中的“寄存器长度”、“反馈结构”、“初始化信息”等模块作相应修改即可得到不同长度和反馈逻辑的线性反馈移位寄存器，进而得到不同长度和结构的伪随机码。所以说基于FPGA技术的伪随机码产生电路具有相当大的应用灵活性，这为伪随机码产生电路的实时性提供了保证。

此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。

可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims

1.一种基于FPGA的伪码产生电路，其特征在于包括：FPGA芯片模块、配置芯片模块、复位电路模块、JTAG数据端口、数据出口端以及晶振模块；其中，JTAG数据端口用于接收配置数据，并且将配置数据传递至配置芯片模块；配置芯片模块用于以非易失性的方式存储配置数据，并且在系统上电后将配置数据传递至FPGA芯片模块；晶振模块用于向FPGA芯片模块提供操作所需的时钟信息；复位电路模块用于向FPGA芯片模块提供复位信号以使FPGA芯片模块复位；而且，FPGA芯片模块用于根据接收到的配置数据进行配置并产生伪随机码，并且通过数据出口端输出产生的伪随机码。

2.根据权利要求1所述的基于FPGA的伪码产生电路，其特征在于还包括稳压电源模块，用于为FPGA芯片模块提供稳定电压。

3.根据权利要求1或2所述的基于FPGA的伪码产生电路，其特征在于，稳压电源模块用于为FPGA芯片模块提供1.2v、2.5v以及3.3v的稳定电压。

4.根据权利要求1或2所述的基于FPGA的伪码产生电路，其特征在于，复位电路模块用于在FPGA芯片模块根据接收到的配置数据进行配置的过程中使FPGA芯片模块保持在复位状态，直至配置过程完成。

5.根据权利要求1或2所述的基于FPGA的伪码产生电路，其特征在于，FPGA芯片模块用于实现线性反馈移位寄存器的功能。

6.根据权利要求5所述的基于FPGA的伪码产生电路，其特征在于，FPGA芯片模块通过修改源代码来更改线性反馈移位寄存器的级数和反馈形式，进而实现对产生的伪随机码的序列长度和序列结构的修改。

7.根据权利要求1或2所述的基于FPGA的伪码产生电路，其特征在于，修改源代码包括对代码段中的“寄存器长度”模块和/或“反馈结构”模块和/或“初始化信息”模块进行修改。

8.根据权利要求1或2所述的基于FPGA的伪码产生电路，其特征在于，在所述伪码产生电路的印制电路板PCB中，FPGA芯片模块位于印制电路板PCB的中心位置。

9.根据权利要求8所述的基于FPGA的伪码产生电路，其特征在于，所述伪码产生电路的元器件和线路分布在印制电路板PCB的两面。