KR20050084153A - 진정한 난수 생성 방법 및 시스템 - Google Patents
진정한 난수 생성 방법 및 시스템 Download PDFInfo
- Publication number
- KR20050084153A KR20050084153A KR1020057010124A KR20057010124A KR20050084153A KR 20050084153 A KR20050084153 A KR 20050084153A KR 1020057010124 A KR1020057010124 A KR 1020057010124A KR 20057010124 A KR20057010124 A KR 20057010124A KR 20050084153 A KR20050084153 A KR 20050084153A
- Authority
- KR
- South Korea
- Prior art keywords
- frequency
- counter
- oscillator
- shifter
- random number
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/588—Random number generators, i.e. based on natural stochastic processes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Networks Using Active Elements (AREA)
Abstract
임의의 표준 로직 합성 툴 혹은 비교가능한 기법을 사용한 집적 회로(IC) 상에서의 통합을 위해, 완전히 디지털화되며 디지털 방식으로 합성가능한 진정한 난수 생성기를 제공하는 시스템 및 방법이 제공된다. 상기 시스템 및 방법은 제 1 주파수에서 동작하는 적어도 하나의 마이크로프로세서와, 비트를 생성하기 위한 적어도 하나의 카운터와, 비트를 스크램블링하기 위한 적어도 하나의 시프터와, 상기 적어도 하나의 카운터와 협력하기 위한 적어도 하나의 제 1 발진기와, 상기 적어도 하나의 시프터와 협력하기 위한 적어도 하나의 제 2 발진기를 포함한다. 상기 시스템은 상기 마이크로프로세서를 통해 초기화된 디지털 입력 신호에 기반한 주파수 교란을 제공하도록 구성된다.
Description
본 발명은 진정한 난수 생성기(true random number generator)를 제공하는 방법에 관한 것이다. 특히, 본 발명은 임의의 표준 로직 합성 툴 혹은 비교가능한 기법을 사용한 집적 회로(IC) 상에서의 통합을 위해, 완전히 디지털화되며 디지털 방식으로 합성가능한 진정한 난수 생성기를 제공하는 시스템 및 방법에 관한 것이다.
난수 생성은 가령 컴퓨터 보안, 암호화, 오디오 시스템 테스팅, 비트 에러 테스팅 및 보안 통신을 포함하는 다양한 애프리케이션에서 사용된다. 현재 난수 생성 분야에서의 필요한 것은 전형적으로 주파수 변동을 획득하기 위한 아날로그 발진기, 예측불가능한 패턴을 제공하는 준안정 플립 플롭, 열적 노이즈를 필터링하고 증폭하기 위한 아날로그 회로, 또는 이들 각각의 일부 조합이다. 따라서, 전술한 바와 같은 임의의 아날로그 컴포넌트 및/또는 준안정 구성을 필요로 하지 않는 진정한 난수 생성기(TRNGs)를 설계하기 위한 시스템 및/또는 방법을 제공하는 것이 바람직하다. 또한 상기 시스템 및 방법은 임의의 표준 기법을 사용하여 IC 상의 통합을 위해 TRNGs의 합성을 용이하게 하는 것이 바람직하다.
도 1은 본 발명의 예시적인 실시예에 따른 시스템의 블럭도이다.
도 2는 본 발명의 다른 실시예의 블럭도이다.
도 3은 본 발명의 실시예에 따른 진정한 난수 생성 회로의 개략적인 도면이다.
도 4는 본 발명에 따른 진정한 난수를 제공하기 위한 하나의 방법의 플로우차트이다.
본 발명의 목적은 진정한 난수를 생성하기 위한 시스템 및 방법을 제공하는 것이다. 본 시스템 및 방법은 적어도 카운터, 시프터, 상기 카운터와 협력하기 위한 제 1 발진기, 상기 시프터와 협력하기 위한 제 2 발진기, 및 전술한 각각의 컴포넌트와 협력하기 위한 마이크로프로세서를 제공하는 것을 포함한다.
본 발명의 시스템 및 방법은 아날로그 클럭이나 준안정 구성을 사용하지 않고도 난수를 생성하는데, 그 이유는 본 발명의 클럭을 생성하는 것이 디지털(하이 혹은 로우) 입력 신호에 기반한 주파수 교란을 갖도록 설계된 디지털 제어형 링 발진기로서 이에 의해 진정한 디지털 신호로부터 난수 주파수가 생성될 수 있기 때문이다. 따라서, 난수는 간단한 카운터 및 시프터를 사용하여 생성될 수 있다. 본 발명의 방법 및 시스템을 사용하여 설계된 TRNGs는 임의의 표준 로직 합성 툴 혹은 비교가능한 기법을 사용하여 IC 상의 통합을 위해 합성될 수 있다. 본 발명의 이러한 목적 및 기타 목적, 이점은 본 발명의 시스템 및 방법에 의해 달성될 수 있다.
본 발명은 아래의 도면과 연계한 예시적인 실시예의 상세한 설명을 참조하면서 보다 완전하게 이해된다.
난수를 생성하기 위한 종래의 시스템은 난수를 생성하기 위한 링 발진기와 같은 발진기를 사용한다. 링 발진기는 전형적으로 링을 형성하기 위해 직렬로 연결된 기수개의 게이트를 가지며, 일부의 경우 그러한 링 발진기의 게이트는 입력으로서 그 링 내의 다른 게이트들의 출력들의 조합을 가질 수 있다. 링 발진기는 소정의 지점에서 샘플링되어 난수 혹은 의사 난수를 제공할 수가 있다.
종래의 TRNGs가 난수 및 의사 난수를 제공할 수 있지만, 당업자라면 이러한 TRNGs가 특성상 주기적이어서 원하는 것보다 적은 난수를 생성할 수가 있다. 또한, 칩 혹은 IC 상에 TRNGs를 효율적으로 통합하여 난수를 생성하는 칩 혹은 IC 상에 특정의 컴포넌트를 필요로 하지 않도록 하는 것이 바람직하기 때문에, 비교적 컴팩트하고 비교적 전력 소모량이 적은 시스템이 바람직하다.
본 발명의 시스템 및 방법은 소정의 실시예의 관점에서 기술될 것이다. 그러나, 당업자라면 본 발명의 시스템 및 방법이 다른 대체 컴포넌트 및 다른 비교가능한 구성을 사용하여 효율적으로 동작될 수 있다는 것을 이해할 것이다.
도면을 참조하면 특히 도 1에는 본 발명의 실시예에 따라 참조 부호 10으로 표시되는 진정한 난수 생성 시스템의 블럭도가 도시된다. 바람직하게도, 시스템(10)은 예측불가능하고/결정불가능한 난수 생성을 제공하면서 적어도 2Mbits/sec(62,500개/초) 레이트로 동작되며 선택적으로 시드값(seed value)을 가지고 혹은 가지지 않고도 동작가능하다. 시스템(10)은 바람직하게는 디지털 0과 디지털 1의 롱 런(long run)에 대해 바이어스된다. 시스템(10)은 바람직하게는 필요한 전력 요건을 감소시키기 위해 슬립 모드를 가질 수도 있다.
시스템(10)은 비트를 생성하기 위한 적어도 하나의 카운터(20), 비트를 스크램블링하기 위한 적어도 하나의 시프터(30), 상기 적어도 하나의 카운터(20)와 협력하기 위한 적어도 하나의 제 1 발진기(40), 상기 적어도 하나의 시프터(30)와 협력하기 위한 적어도 하나의 제 2 발진기(50), 및 전술한 각각의 컴포넌트와 협력하여 디지털 입력 신호에 기반한 주파수 교란을 제공하는 마이크로프로세서(60)를 갖는다. 카운터(20)는 바람직하게도 초기화 비트값(5)을 수신하기 위한 초기화 레지스터를 가지며, 상기 비트값은 바람직하게는 마이크로프로세서(60)의 초기화 기록의 트레일링 에지(trailing edge)에 삽입된다. 카운터(20)는 바람직하게는 32 비트의 업 카운터이다. 그러나, 카운터(20)는 또한 16비트의 업 카운터 및 16비트의 다운 카운터일 수 있으며, 그리고 본 발명의 전술한 목적을 달성하기 위해 적당한 임의의 다른 비교가능한 타입의 카운터일 수 있다. 만약 16비트 카운터가 사용된다면, 그 출력은 시프터(30) 내로 인터리빙될 수 있다. 시프터(30)는 바람직하게는 배럴 시프터이며, 특히 32비트의 배럴 시프터이다. 시프터(30)는 본 발명의 전술한 목적을 달성하는데 적당한 임의의 다른 비교가능한 타입의 시프터일 수 있다. 제 1 및 제 2 발진기(40,50)는 바람직하게는 링 발진기로서, 각각은 상이한 기수의 스테이지를 가지며, 제 1 발진기(40)는 바람직하게는 5스테이지 발진기이며, 제 2 발진기(50)는 바람직하게는 7스테이지 발진기이다. 그러나 주목할 것은, 제 1 및 제 2 발진기(40,50)가 각각 본 발명의 전술한 목적을 달성하는데 충분한 임의의 다른 비교가능한 타입의 발진기일 수 있다는 것이다. 제 1 및 제 2 발진기(40,50)는 바람직하게는 인터버, AND 게이트, NAND 게이트, NOR 게이트, XOR 게이트, 및/또는 임의의 다른 유사 타입의 컴포넌트의 조합으로부터 구성될 수 있다. 도 3에는, 본 발명에 따른 예시적인 컴포넌트들의 조합을 사용하는 일실시예의 시스템(10)이 도시된다.
도 2를 참조하면, 시스템(10)은 화이트닝 필터(whitening filter) 및/또는 시프터(30)와 마이크로프로세서(60) 간의 선형 피드백 시프트 레지스터("LFSR")를 포함한다. 이러한 장치는 바람직하게는 카운터 값을 사용하여 시프터(30)의 출력의 변경을 용이하게 한다. 바람직하게도, LFSR(70)은 본 발명의 전술한 목적을 달성하기에 적합한 임의의 개수의 스테이지를 가질 수 있다. 시스템(10)은 또한 제 2 발진기(50)와 시프터(30) 간의 원 핫 시프트 선택기(one-hot shift selector)(80)를 포함할 수 있다.
시스템(10)이 동작하는 방법을 설명하기 위해 도 4를 참조하면, 본 발명의 실시예에 따른 진정한 난수를 제공하는 하나의 방법을 참조 부호 100으로 하여 도시한 플로우차트가 도시된다. 적어도 단계 110, 120, 130 및 140을 포함한 방법(100)은 비트를 생성하기 위해 적어도 하나의 카운터(20)를 사용하는 것이다. 바람직하게도, 카운터(20)는 마이크로프로세서(60)로부터 카운터의 초기화 레지스터로의 기록(write)에 의해 초기화되며, 상기 마이크로프로세서는 약간의 레이트 혹은 주파수를 갖는다. 바람직하게도, 카운터(20)는 제 1 발진기(40)에 의해 소정의 레이트 혹은 주파수에서 클럭킹되며, 이 레이트 혹은 주파수는 바람직하게는 제 1 발진기를 형성하는데 사용되는 컴포넌트의 물리적 특성에 대해 칩 의존적이며 그리고 마이크로프로세서에 대해 비동기적이다. 단계 120은 적어도 하나의 시프터(30)를 사용하여 비트를 스크램블링하는데 사용된다. 바람직하게도, 시프터(30)는 카운터(20)와 협력하며, 시프터(30)는 제 2 발진기에 의해 카운터(20) 및 마이크로프로세서(60)에 비동기적인 소정의 레이트 혹은 주파수에서 지속적으로 동작된다. 바람직하게도, 시프터 레이트 혹은 주파수는 마이크로프로세서의 것보다 고속이다. 단계 130은 카운터(20) 및 시프터(30)와 각각 동시에 협력하는 발진기(40, 50)를 사용하는 것이다. 단계 140은 카운터(20) 및 시프터(30)로부터의 발진기(40, 50)에 대해 비동기 주파수 제어 비트를 교차 연결하도록 하는 것이다. 따라서, 마이크로프로세서(60)가 소정 개수의 비트, 가령 32비트를 갖는 난수를 판독할 때 시프터(30)는 바람직하게도 현재의 카운터(20)의 값을 입력하고 그것을 현재의 시프트 카운트(가령, 0 내지 31)만큼 시프트하는 것이 바람직하다. 바람직하게도, 각각의 컴포넌트(가령, 카운터, 시프터 및 마이크로프로세서)의 주파수가 서로에 대해 비동기이므로, 비트 수의 예측불가능한 패턴은 마이크로프로세서로 리턴된다.
본 발명은 바람직한 형태를 특정하게 참조하여 기술되었지만, 청구범위에 기술되는 본 발명의 사상과 영역 내에서 다양한 변화 및 변경이 가능할 것이라는 것이 명백하다.
Claims (21)
- 진정한 난수 생성 시스템에 있어서,제 1 주파수에서 동작하는 마이크로프로세서와,비트를 생성하기 위한 적어도 하나의 카운터와,비트를 스크램블링하기 위한 적어도 하나의 시프터와,상기 적어도 하나의 카운터와 협력하기 위한 적어도 하나의 제 1 발진기와,상기 적어도 하나의 시프터와 협력하기 위한 적어도 하나의 제 2 발진기를 포함하되,상기 발진기들은 상기 마이크로프로세서를 통해 초기화된 디지털 입력 신호에 기반한 주파수 교란을 제공하는진정한 난수 생성 시스템.
- 제 1 항에 있어서,상기 카운터는 초기화 비트값을 수신하기 위한 초기화 레지스터를 갖는 진정한 난수 생성 시스템.
- 제 2 항에 있어서,상기 초기화 비트값은 상기 마이크로프로세서의 초기화 기록의 트레일링 에지에 존재하는 진정한 난수 생성 시스템.
- 제 3 항에 있어서,상기 적어도 하나의 제 1 발진기는 제 1 기수 개의 스테이지를 갖는 링 발진기인 진정한 난수 생성 시스템.
- 제 4 항에 있어서,상기 적어도 하나의 제 1 링 발진기는 제 2 주파수를 제공하는 적어도 하나의 카운터와 협력하는 진정한 난수 생성 시스템.
- 제 5 항에 있어서,상기 적어도 하나의 시프터는 제 3 주파수에서 적어도 하나의 제 2 발진기에 의해 지속적으로 동작되는 배럴 시프터인 진정한 난수 생성 시스템.
- 제 6 항에 있어서,상기 적어도 하나의 제 2 발진기는 상기 제 1 기수 개의 스테이지와는 적어도 두개의 스테이지만큼 상이한 제 2 기수 개의 스테이지를 갖는 링 발진기인 진정한 난수 생성 시스템.
- 제 7 항에 있어서,상기 제 3 주파수는 상기 제 2 주파수에 대해 비동기인 진정한 난수 생성 시스템.
- 제 8 항에 있어서,상기 제 3 주파수는 상기 제 1 주파수에 대해 비동기인 진정한 난수 생성 시스템.
- 제 8 항에 있어서,상기 제 3 주파수는 상기 제 1 주파수보다는 더 고속이며, 상기 제 1 주파수에 대해 비동기인 진정한 난수 생성 시스템.
- 제 9 항에 있어서,상기 카운터는 상기 제 2 주파수에서 타이밍 혹은 클럭킹되며, 상기 제 2 주파수는 상기 제 3 주파수에 대해 비동기인 진정한 난수 생성 시스템.
- 제 11 항에 있어서,상기 제 2 주파수는 상기 제 1 주파수에 대해 비동기인 진정한 난수 생성 시스템.
- 제 12 항에 있어서,상기 마이크로프로세서는 난수를 판독하며, 상기 배럴 시프터는 현재 카운터 비트값을 입력하여 상기 비트값을 현재 배럴 시프트 카운트만큼 시프트시키는 진정한 난수 생성 시스템.
- 진정한 난수 생성기를 제공하는 방법에 있어서,(a) 제 1 주파수에서 동작하는 마이크로프로세서를 제공하는 단계와,(b) 적어도 하나의 카운터를 제공하는 단계와,(c) 제 2 주파수에서 상기 적어도 하나의 카운터를 클럭킹시키는 적어도 하나의 제 1 발진기를 제공하는 단계와,(d) 적어도 하나의 시프터를 제공하는 단계와,(e) 제 3 주파수에서 상기 적어도 하나의 시프터를 지속적으로 동작시키기 위한 적어도 하나의 제 2 발진기를 제공하는 단계를 포함하는진정한 난수 생성기 제공 방법.
- 제 13 항에 있어서,상기 적어도 하나의 제 1 발진기는 제 1 기수 개의 스테이지를 가지며, 상기 제 2 발진기는 상기 제 1 기수 개의 스테이지와는 적어도 두개의 스테이지만큼 상이한 제 2 기수 개의 스테이지를 갖는 진정한 난수 생성기 제공 방법.
- 제 13 항에 있어서,상기 제 1 주파수, 상기 제 2 주파수 및 제 3 주파수는 각각 서로에 대해 비동기인 진정한 난수 생성기 제공 방법.
- 제 15 항에 있어서,상기 마이크로프로세서가 난수를 판독할 때, 상기 시프터는 현재의 카운터 비트값을 입력하고 상기 비트값을 현재의 시프트 카운트만큼 시프트시키는 진정한 난수 생성기 제공 방법.
- 진정한 난수를 생성하는 방법에 있어서,(a) 제 1 주파수에서 동작하는 마이크로프로세서, 비트를 생성하기 위한 적어도 하나의 카운터, 비트를 스크램블링하기 위한 적어도 하나의 시프터, 상기 카운터 및 상기 시프터와 제각기 협력하는 제 1 및 제 2 발진기를 제공하는 단계와,(b) 상기 적어도 하나의 카운터의 초기화 레지스터에 대한 상기 마이크로프로세서의 기록에 의해 상기 카운터를 초기화하는 단계와,(c) 제 2 주파수에서 상기 제 1 발진기를 통해 상기 적어도 하나의 카운터를 클럭킹하는 단계와,(d) 제 3 주파수에서 상기 제 2 발진기를 통해 상기 적어도 하나의 시프터를 지속적으로 동작시키는 단계와,(e) 상기 마이크로프로세서가 난수를 판독할 때의 시점에서 현재의 카운터 비트값을 입력하고 상기 현재 비트값을 현재의 시프트 카운트만큼 시프트시키는 단계와,(f) 비트 수의 예측불가능한 패턴을 달성하기 위해 상기 마이크로프로세서에 상기 시프트된 비트값을 리턴시키는 단계를 포함하는진정한 난수 생성 방법.
- 제 17 항에 있어서,상기 적어도 하나의 제 1 발진기는 제 1 기수 개의 스테이지를 가지며, 상기 제 2 발진기는 상기 제 1 기수 개의 스테이지와는 적어도 두개의 스테이지만큼 상이한 제 2 기수 개의 스테이지를 갖는 진정한 난수 생성 방법.
- 제 17 항에 있어서,상기 제 1 주파수, 상기 제 2 주파수 및 상기 제 3 주파수는 각각 서로에 대해 비동기인 진정한 난수 생성 방법.
- 제 19 항에 있어서,상기 마이크로프로세서가 난수를 판독할 때 상기 시프터는 현재의 카운터 비트값을 입력하고 상기 비트값을 현재의 시프트 카운트만큼 시프트시키는 진정한 난수 생성 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US43134102P | 2002-12-05 | 2002-12-05 | |
| US60/431,341 | 2002-12-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050084153A true KR20050084153A (ko) | 2005-08-26 |
Family
ID=32469604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020057010124A KR20050084153A (ko) | 2002-12-05 | 2003-11-18 | 진정한 난수 생성 방법 및 시스템 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP1573509A2 (ko) |
| JP (1) | JP2006509286A (ko) |
| KR (1) | KR20050084153A (ko) |
| CN (1) | CN1720501A (ko) |
| AU (1) | AU2003280091A1 (ko) |
| WO (1) | WO2004051458A2 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101630791B1 (ko) | 2015-03-27 | 2016-06-16 | 황순영 | 의사 난수로부터 진성 난수를 생성하는 방법 및 이 방법을 컴퓨터상에서 실행할 수 있는 프로그램이 기록된 컴퓨터로 읽을 수 있는 기록매체 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE483197T1 (de) | 2004-10-15 | 2010-10-15 | Nxp Bv | Integrierte schaltung mit einem echten zufallszahlengenerator |
| CN100505540C (zh) * | 2004-11-24 | 2009-06-24 | 中国科学院物理研究所 | 一种产生真随机数的方法及其装置 |
| CN100461089C (zh) * | 2006-03-15 | 2009-02-11 | 中兴通讯股份有限公司 | 一种随机数的产生方法 |
| CN100458685C (zh) * | 2006-05-26 | 2009-02-04 | 北京中星微电子有限公司 | 产生随机数的装置及方法 |
| US8676870B2 (en) | 2007-09-18 | 2014-03-18 | Seagate Technology Llc | Active test and alteration of sample times for a ring based random number generator |
| CN103885747B (zh) * | 2014-02-27 | 2017-01-11 | 浙江大学 | 低功耗随机数发生器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4855690A (en) * | 1987-08-10 | 1989-08-08 | Dallas Semiconductor Corporation | Integrated circuit random number generator using sampled output of variable frequency oscillator |
| US5065256A (en) * | 1987-09-21 | 1991-11-12 | Fuji Photo Film Co., Ltd. | Method of and apparatus for processing image signal |
| JPH02242327A (ja) * | 1989-03-15 | 1990-09-26 | Oki Electric Ind Co Ltd | 乱数発生装置 |
| JP2002268874A (ja) * | 2001-03-07 | 2002-09-20 | Toshiba Corp | 乱数シード生成回路及びこれを備えたドライバ、並びに、ｓｄメモリカードシステム |
| JP4521708B2 (ja) * | 2001-03-12 | 2010-08-11 | ルネサスエレクトロニクス株式会社 | 乱数生成装置 |
-
2003
- 2003-11-18 CN CNA2003801052696A patent/CN1720501A/zh active Pending
- 2003-11-18 EP EP03772477A patent/EP1573509A2/en not_active Withdrawn
- 2003-11-18 JP JP2004556611A patent/JP2006509286A/ja active Pending
- 2003-11-18 AU AU2003280091A patent/AU2003280091A1/en not_active Abandoned
- 2003-11-18 WO PCT/IB2003/005265 patent/WO2004051458A2/en active Application Filing
- 2003-11-18 KR KR1020057010124A patent/KR20050084153A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101630791B1 (ko) | 2015-03-27 | 2016-06-16 | 황순영 | 의사 난수로부터 진성 난수를 생성하는 방법 및 이 방법을 컴퓨터상에서 실행할 수 있는 프로그램이 기록된 컴퓨터로 읽을 수 있는 기록매체 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004051458A3 (en) | 2004-12-02 |
| AU2003280091A1 (en) | 2004-06-23 |
| JP2006509286A (ja) | 2006-03-16 |
| CN1720501A (zh) | 2006-01-11 |
| EP1573509A2 (en) | 2005-09-14 |
| WO2004051458A2 (en) | 2004-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6240432B1 (en) | Enhanced random number generator | |
| US10498544B2 (en) | Security device having physical unclonable function | |
| US8209367B2 (en) | Random number generator | |
| US6480072B1 (en) | Method and apparatus for generating random numbers | |
| US8150900B2 (en) | Random number generation based on logic circuits with feedback | |
| US6480045B2 (en) | Digital frequency multiplier | |
| JP3696209B2 (ja) | シード生成回路、乱数生成回路、半導体集積回路、ｉｃカード及び情報端末機器 | |
| KR950009450A (ko) | 데이타 동기 시스템 및 방법 | |
| CN114968179A (zh) | 一种基于时钟抖动和亚稳态的真随机数产生电路 | |
| KR20050084153A (ko) | 진정한 난수 생성 방법 및 시스템 | |
| CN100359803C (zh) | 随机数产生器中的随机变化模拟偏压信号装置 | |
| JP4417389B2 (ja) | デジタルロジックを利用した乱数発生装置及び方法 | |
| JP5171420B2 (ja) | 擬似乱数生成装置 | |
| US6424691B1 (en) | Phase locked loop clock divider utilizing a high speed programmable linear feedback shift register | |
| WO2002069495A2 (en) | Circuit and method for generating a varying frequency clock signal | |
| JP5119417B2 (ja) | 擬似乱数生成装置 | |
| JP2007207054A (ja) | データ処理装置 | |
| JP4478643B2 (ja) | 乱数生成回路 | |
| CN111782179B (zh) | 一种真随机数发生器 | |
| US9116764B2 (en) | Balanced pseudo-random binary sequence generator | |
| JP6886700B2 (ja) | 乱数生成回路 | |
| Sekhar et al. | An Efficient Pseudo Random Number Generator for Cryptographic Applications | |
| KR100209218B1 (ko) | 가변 주파수 클럭 발생회로 | |
| Mehra et al. | Design of Hexagonal Oscillator for True Random Number Generation | |
| Krishnamurthy et al. | Variable Duty Cycle Pulse Generation for Low Complexity Randomization in Machine Learning |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |