CN100359803C - 随机数产生器中的随机变化模拟偏压信号装置 - Google Patents

Abstract

一种随机数产生器中的随机变化模拟偏压信号装置，包括：一数字转模拟转换逻辑，用于将数字随机数位群其中的m个位转换为一模拟电压信号；以及一总和逻辑，耦接于该数字转模拟转换逻辑，以将一状态模拟偏压信号与该模拟电压信号的值总和而产生一模拟偏压信号。

Description

随机数产生器中的随机变化模拟偏压信号装置

本案是申请日为2002年11月6日、申请号为02149815.6、发明名称为“振荡偏压变动装置”的发明专利申请的分案申请。

关于本申请的相关数据

本申请案是关于下述具有共同申请日与共同申请人的美国专利申请案，这些申请案在此并入本申请案作为参考对象。

序号文件编号名称

CNTR.2113随机数产生装置

CNTR.2156振荡频率变动装置

技术领域

本发明是有关于一种微电子装置，且特别是有关于一种将变动偏压信号提供给具有随机数产生器集成电路的振荡器的装置。

背景技术

许多目前以计算机为基础的应用均非常依赖随机数的可利用性。以前一直是程序设计师的技术领域的事物，最近已渐渐应用到商业界。

在过去几年中，强大计算系统将随机数用于仿真程序中，以真实地将感兴趣事物(如大型计算机网络内的流量)的现象的推测特性模型化。

然而，有关模型化及仿真方面，使随机数的产生有效率且方便的要求从未减少，这是因为近几年来，技术的增进已使桌上型计算机具有更强大的计算能力，而桌上型计算机本身中的组件已含有这样的要求。事实上，通过桌上型计算机的处理效能的增加，已将随机数的产生而被彻底地提升到新的应用领域。举例来说，随机数现已广泛的在计算机游戏中作为设置、设定小行星或是敌人战机的位置之用。为了使消费者能接受其为一真实的可信代表，因此计算机游戏必须仿真与在真实生活中的一个预期可能发生的现象相同的对应有趣现象。

根据随机数的可利用性，随机数的另一个应用领域为加密(cryptography)，此领域仍旧提供许多随机数产生的要求标准。在此领域之中，随机数用以作为加密的钥匙，其通过算法作为加密电子文件或用以储存或传输数据流。举例来说，随机数被产生作为将金融数据加密为安全的电子交易文件以在因特网上进行处理。值得注意的是，将原始电子邮件信息以及类似文件加密以传送于两地，似乎越来越常见。

现今，大部分的随机数为桌上型计算机系统利用一应用程序而产生。此产生形式即所谓的伪随机数(pseudo-random number)，其原因在于此随机数产生形式为使用数学算法产生与一相同可能性分布一致的连续独立数。通常，最初会选择一个“种子(seed)”数字，然后会执行算法而快速产生随机出现的数字，但是在本质上，其完全决定于已知的种子。为了确实达成随机的功能，随机数产生器必须依据一些物理组件的随机特性来产生，如利用二极管或是电阻所产生的热噪声。

一些以硬件为基础的随机数产生器，通常是单独的一颗集成电路，至目前为止，并没有任何硬件技术或方法可提供将随机数产生器与微处理器电路本身结合。既然，微处理器电路为桌上型计算机的心脏，因此，随机数直接在微处理器本身中产生是有利的。

故，一个能轻松合并于集成电路设计中的以硬件为基础的随机数产生器，是有必要的，特别是能否与现今微处理器设计结合。

此外，一个能使用到现今微处理器集成电路常见的逻辑组件的随机数产生装置，亦是有此需要的。

发明内容

本发明提供一种较好技术的以硬件为基础的随机数产生器。在一个优选实施例中，提供一种随机数产生器中的随机变化模拟偏压信号装置，其中该随机数产生器用以产生一数字随机数位群，并随机变化该数字随机数位群其中m个位的逻辑状态，m为大于0的整数，该随机变化模拟偏压信号装置包括：总和逻辑以及数字转模拟转换逻辑。其中，数字转模拟转换逻辑，用于将该数字随机数位群其中的m个位转换为一模拟电压信号；而总和逻辑，耦接于该数字转模拟转换逻辑，以将一状态模拟偏压信号与该模拟电压信号的值总和而产生一模拟偏压信号。

附图说明

为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。

配合以下的叙述，以及伴随的附图，将更佳地了解本发明的这些及其它的目的、特征、以及优点，其中：

图1绘示的是根据本发明的产生随机数的装置的电路方块图；

图2绘示的是根据本发明的如何使用可变偏压控制来修改振荡器频率的时序图；

图3绘示的是在图1中的随机数产生器中的区域同步化逻辑的电路方块图；

图4绘示的是根据本发明的平衡逻辑的电路方块图；

图5绘示的是在图1的随机数产生器中的并列转换逻辑的电路方块图；

图6绘示的是根据本发明的可变偏压产生器的一实施例的详细的电路方块图；

图7绘示的是可变偏压产生器的另一个实施例的电路方块图；

图8绘示的是根据本发明的慢速频率变化逻辑的电路方块图；

图9绘示的是根据本发明的慢速可变频率振荡器的电路方块图；

图10绘示的是当模拟偏压信号的许多电平作用时，快速振荡信号的一个例子的周期及频率的表；以及

图11绘示的是当模拟偏压信号的许多电平，因为随机变化的噪声位的不同逻辑状态而作用时，慢速振荡信号的一个例子的周期及频率的表。

具体实施方式

接下来的叙述会使一般的本领域技术人员能完成及使用本发明，就如同在特定应用及其要求的上下文中所提供的一样。然而，本领域技术人员显然可以了解到，可对优选实施例进行各种修饰，并且可将在此所定义的通则应用于其它的实施例。因此，本发明并非意图限定于在此所显示及叙述的特定实施例，而是符合最广的范围，其与在此所揭露的原则及新颖性一致。

有鉴于上述随机数产生的背景讨论，以及用来产生随机数的目前集成电路中所使用的相关技术，本发明的讨论现将参考图1-11做说明。

请参考图1，图1绘示的是根据本发明优选实施例中的随机数产生装置100的方块图。随机数产生装置100具有产生快速振荡信号SOS2的快速可变频率振荡器101。此快速振荡信号SOS2被提供给时域同步逻辑103。随机数产生装置100更具有产生随机变化的模拟偏压信号BIAS的可变偏压产生器108。此模拟偏压信号BIAS被提供给快速可变频率振荡器101、慢速可变频率振荡器102，以及频率变化逻辑107。频率变化逻辑107制造数字噪声信号以提供给慢速可变频率振荡器102。平衡逻辑104输出随机位信号RNDM，以及伴随输出随机位触发信号CLKRN给并行转换逻辑105。并行转换逻辑105输出预备信号RDY，以及伴随输出随机数总线RN[7:0]给缓冲器106。随机数总线RN[7:0]中的多个位群RN[1:0]被路由至可变偏压产生器108。

在一个优选实施例中，快速可变频率振荡器101以及慢速可变频率振荡器102都可为振铃摆振荡器，如目前集成电路中所使用的周期信号产生器。本领域技术人员可知，典型的振铃摆振荡器其所提供的振荡输出信号具有频率限制范围，而频率限制范围则由振铃摆振荡器本身的组件选择以及指标所决定。快速振荡信号SOS2以及慢速振荡信号BOS的标准频率通常为根据由可变偏压产生器108送出给快速可变频率振荡器101以及慢速可变频率振荡器102的模拟偏压信号BIAS的振幅所决定。在许多应用中，快速可变频率振荡器101以及慢速可变频率振荡器102期望被选择为具有个别输出频率范围的频率，且模拟偏压BIAS期望被设定为极好将快速可变频率振荡器101以及慢速可变频率振荡器102的个别输出频率调整为想要的频率。除了提供对期望输出频率的良好控制外，今日的微电子学更利用多种其它技术细微变化模拟偏压信号BIAS，以提供系统内电压及温度变动的补偿，以及补偿集成电路制造中的变化。

在操作过程中，虽然一般模拟偏压信号BIAS被提供给快速可变频率振荡器101以及慢速可变频率振荡器102，快速可变频率振荡器101以及慢速可变频率振荡器102亦分别产生独立且异步的快速振荡信号SOS2与慢速振荡信号BOS。在一个优选实施例中，快速可变频率振荡器101以及慢速可变频率振荡器102被选择为：快速可变频率振荡器101的频率范围介于慢速可变频率振荡器102的10至20倍之间。在另一个优选实施例中，快速可变频率振荡器101的频率至少较慢速可变频率振荡器102的2倍大。时域同步逻辑103使用慢速振荡信号BOS作为一取样周期以得到快速振荡信号SOS2的取样。在慢速振荡信号BOS的频率时被取的快速振荡信号SOS2的取样，被连续提供给随机位信号RNDUM，以作为随机数的潜在位群。

平衡逻辑104被提供作为制造变动或是任何形式变动的补偿，以导致在未来产生随机位信号RNDUM上潜在的随机数位群时，具会倾向特定有导向个别逻辑状态(如逻辑0或逻辑1)的偏压趋势。于是，平衡逻辑104会经由随机位信号RNDUM检查随机数的两个连续的潜在的位群对组，以确定每一对的两成员是否具有相同的逻辑状态。如果一对中的两成员位群为相同逻辑状态，平衡逻辑104会拒绝此对成员作为随机数的位群。如果两成员位群具有不同的逻辑状态，平衡逻辑104会选择两成员位群中的其一作为随机数中的一位。在一个优选实施例中，一对潜在位群中的两成员位群中的第一个被选择作为随机数位。在另一个优选的实施例中，为两成员位群中的第二个被选择。在选择之后，平衡逻辑104路由随机数字至随机数字输出信号RNDM，且产生一对应触发信号CLKRN指向至并行转换逻辑105，以使其它随机数为可用。

随机数的位群经由随机数位输出信号RNDM以及触发信号CLKRN被连续记录至并行转换逻辑105。并行转换逻辑105汇集连续被产生的随机数位群成n位的随机数，以经由总线RN[7:0]平行提供给缓冲器106。预备信号RDY致能缓冲器106拴锁住n位的随机数，以使其随后被撷取。在一个优选实施例中，8位的随机数刚好可使用整个总线RN[7:0]。在其它优选的实施例中，可提供随机数具有较佳的结构，以相称较佳应用的需求。

使用随机数的潜在位群的随机数随机性会透过独立分别变化快速可变频率振荡器101以及慢速可变频率振荡器102两者的频率而提高。首先，提供给快速可变频率振荡器101以及慢速可变频率振荡器102的模拟偏压信号BIAS的电平，为根据当随机数被配置为提供给缓冲器106时的随机数的多个位群的逻辑状态。当平衡转换逻辑105持续地将连续的随机数位群移位至平行的随机数群，总线RN[7:0]的状态改变会反映出被移位至新位位置的新位的逻辑状态。在本发明的一个实施例中，由总线RN[7:0]位群中取走两个位RN[1:0]，且路由这些位RN[1:0]至可变偏压产生器108。接着，可变偏压产生器108根据此两位RN[1:0]的状态变化模拟偏压信号BIAS的模拟值。模拟偏压信号BIAS的变化为围绕着模拟偏压信号BIAS的修正值，此修正值由一3位的修正点输入信号XRAY[2:0]所决定。在集成电路的实施例中，此修正点输入信号XRAY[2:0]长期为在制程部分时被确立。因此，集成电路设计师可以借助修正点输入信号XRAY[2:0]，在量产时，调整模拟偏压信号BIAS的值以补偿制程中的变动。虽然在图1的实施例中，为仅由随机数总线RN[7:0]中取用两位RN[1:0]以调整模拟偏压信号BIAS，但本领域技术人员可知，在本发明不同的实施例中，可配置为取走总线RN[7:0]中的其它位群以满足不同较佳的需求。

第二个提高潜在位群的随机数随机性的装置机制为借助频率变化逻辑107。频率变化逻辑107独立地产生数字噪声信号NOISE，而此数字噪声信号NOISE的逻辑状态随机地变化使慢速可变频率振荡器102的频率产生变化。此数字噪声信号NOISE为借助慢速可变频率振荡器102与模拟偏压信号BIAS连接，以改变慢速振荡信号BOS的频率，因此有效地改变快速振荡信号SOS2的取样频率。

根据本发明对随机数产生装置100的总结为：快速可变频率振荡器101的输出(快速振荡信号SOS2)状态被取样在慢速可变频率振荡器102所建立的比例上。慢速可变频率振荡器102与快速可变频率振荡器101相比，具有较小的频率。平衡逻辑104滤出具有相同逻辑电平的取样对组。由每一被接收对中的一位配置为n位的随机数，且将n位的随机数完成连续转平行后，提供给缓冲器106。多个位群RN[1:0]，当随机数被配置时，用以借助可变偏压产生器108持续变化模拟偏压信号BIAS的电平以提供给快速可变频率振荡器101以及慢速可变频率振荡器102两者，而持续变化其对应输出(快速振荡信号SOS2及慢速振荡信号BOS)。慢速可变频率振荡器102还依据被独立产生的数字噪声信号NOISE而持续被变化。

请参考图2，图2绘示的是根据本发明优选实施例的可变偏压控制如何修改振荡频率的时序图200。时序图200显示了快速振荡信号SOS2、慢速振荡信号BOS，以及模拟偏压信号BIAS。快速振荡信号SOS2、慢速振荡信号BOS，以及模拟偏压信号BIAS为代表图1中所讨论的同名输出。快速振荡信号SOS2、慢速振荡信号BOS、模拟偏压信号BIAS中的每一的振幅为以振幅界限HI、LO绘示，其可达到的范围为根据目前电子电路的所提供的供应电压以及所采用的电路技术。以1.5伏特技术的CMOS集成电路来说，代表HI的伏特数约为1.5伏特，而代表LO的伏特数约为0伏特。

根据本发明的一代表性实施例中可知，当模拟偏压信号BIAS在极值HI时，快速振荡信号SOS2，慢速振荡信号BOS均为在其最高频率。快速振荡信号SOS2具有1.0ns周期，且对应1GHz的频率。慢速振荡信号BOS具有15ns周期，且对应67MHz的频率。因此，模拟偏压信号BIAS在极值HI时，快速振荡信号SOS2几乎较慢速振荡信号BOS快15倍。

当模拟偏压信号BIAS在极值LO时，快速振荡信号SOS2，慢速振荡信号BOS均为在其最低频率。快速振荡信号SOS2具有2.0ns周期，且对应500MHz的频率。慢速振荡信号BOS具有45ns周期，且对应22MHz的取样频率。在此极值时，快速振荡信号SOS2几乎较慢速振荡信号BOS慢22倍。

模拟偏压信号BIAS在中间范围的振幅时结果为：快速振荡信号SOS2具有1.5ns周期(667MHz)，而慢速振荡信号BOS具有30ns周期(33MHz)。在此中间范围，慢速振荡信号BOS几乎较快速振荡信号SOS2慢20倍。

由时序图200可知，快速振荡信号SOS2，慢速振荡信号BOS的周期几乎呈现为线性变化，以响应模拟偏压信号BIAS的变动，但两信号SOS2，BOS间的关系，则并非为线性变化。由时序图200可知，以上本发明的实施例中，此随机数产生装置的任何震荡器并不需互相要为线性关系响应线性关系的振荡器组，且模拟偏压信号BIAS的变化也不需超过系统或在系统或是集成电路所提供的供应电压的整个范围内变化，即能实现本发明。此外，快速振荡信号SOS2亦不需几乎较慢速振荡信号BOS快上10至20倍。

请参考图3，图3绘示的是图1中的随机数产生装置100中的时域同步逻辑300的电路方块图。时域同步逻辑300包括两缓存器301、303，以将快速振荡信号SOS2同步为对应慢速振荡信号BOS的时域。在一个优选实施例中，缓存器301为D型触发器，且慢速振荡信号BOS作为缓存器301、303的脉冲输入。在慢速振荡信号BOS的第一个脉冲边缘(如借助指定电路所配置的上升缘或是下降缘所决定)，缓存器301对快速振荡信号SOS2取样，以产生输出信号SOS2REG。在慢速振荡信号BOS的下一个脉冲边缘，缓存器303拴锁住信号SOS2REG以产生输出信号RNDUM。本领域技术人员可知，通常至少需要两个连续的缓存器301，303克服两不同时域的转移问题，以将来自于不同时域的两数字信号同步化。因此，随着1个脉冲开始延迟，根据慢速振荡信号BOS的每个脉冲边缘，时域同步逻辑300在输出信号RNDUM后随即提供一随机数的新潜在位。

请参考图4，图4绘示的是根据本发明优选实施例中的平衡逻辑400的电路方块图。平衡逻辑400具有数据缓存器401，以通过输出信号RNDUM接收随机数的潜在位群。慢速振荡信号BOS被数据缓存器401作为一脉冲信号，用以记录连续通过平衡逻辑400的潜在位群。慢速振荡信号BOS亦被提供给位计数器402和与(AND)逻辑404。数据缓存器401提供一被拴锁数据输出信号RNDUMX，且将此输出信号RNDUMX路由至同位逻辑403以及数入的随机位选择缓冲器405。同位逻辑403具有一奇数同位输出信号DIFF以提供作为与逻辑404的输入。此外，位计数器402的偶数输出信号EVEN被提供作为与逻辑404的另一个输入。

在操作过程中，数据缓存器401使能平衡逻辑400处理由时域同步逻辑300所提供的以快速振荡信号SOS2在慢速振荡信号BOS时域的取样作为随机数的潜在位群中的一对。输出信号RNDUM提供第一潜在位的存取，而输出信号RNDUMX提供第二潜在位的存取。此对第一以及第二潜在位被提供至同位逻辑403。在一个优选实施例中，同位逻辑403为一异或(exclusive-OR)逻辑门。如果输出信号RNDUM、RNDUMX上的潜在位为不同的逻辑状态，同位逻辑403使能此奇数同位输出DIFF。如果此两潜在位为相同逻辑状态，此奇数同位输出DIFF则不被使能。

回想平衡逻辑400的一目的为检查由时域同步逻辑300所提供的连续潜在位群对组。因此，位计数器402用以使能慢速振荡信号BOS的每一偶数周期的输出信号EVEN，以及使能慢速振荡信号BOS的每一奇数周期的输出信号ODD。据此，位计数器402的偶数位输出信号EVEN用以作为与逻辑404的一限制，且确保潜在位群以对(pair)的方式被检查，以及不需考虑一潜在位会被接受两次以上。当同位逻辑403确实在潜在位群流上移位2位同位窗口时，使用输出信号EVEN与逻辑404的一限制，以确保潜在位群以对的方式被检查。在一个优选实施例中，与逻辑404为一与逻辑门。

如果潜在位群中的一对中的两位为不同逻辑状态时，此对中的第一位由输出信号RNDUMX被路由，且通过缓冲器405以产生一输出信号RNDM。

根据上述讨论，本领域技术人员可知，本发明亦可以使用较佳的结构完成的前所叙述的相同功能。举例来说，亦可使用位计数器402的奇数位输出信号ODD作为与逻辑404的一限制。此外，潜在位群中的一对中的第二位亦可作为一随机数位，而不是上述所讨论的第一位。

请参考图5，图5绘示的是图1的随机数产生器中的平衡转换逻辑的电路方块图。图1的随机数产生器中的平衡转换逻辑500耦接平衡逻辑400，以及接收输出信号RNDM以及触发信号CLKRN。平衡转换逻辑500包括位计数器501以及移位缓存器502。

在操作期间，当随机数位被接受时，随机数位的触发信号CLKRN为通过平衡逻辑400所使能。经由输出信号RNDM所提供的新随机数位，被提供至移位缓存器502，且经由触发信号CLKRN被记录在移位缓存器502中。位计数器501计数由触发信号CLKRN所提供的触发数。当触发信号CLKRN已触发相当于随机数尺寸的次数时，位计数器501指示在总线RN[7:0]上的新n位随机数为可用。在图5所绘示的实施例中，8位的位计数器501与8位的移位缓存器502为用以转换8个连续的随机位为平行的8位随机数。虽然图5绘示为产生8位随机数的组件，但本领域技术人员可知，本发明可使用其它较佳结构实现n位的随机数，以满足其它应用的需求。在图5所绘示的实施例中，总线RN[7:0]上信号状态的改变为：新随机数位群通过移位缓存器502移位且移进总线RN[7:0]上的位置，因此，本发明提供了一装置，使得总线RN[7:0]中的多个随机数位群可为本发明的可变偏压产生器用以变化模拟偏压信号BIAS。

请参考图6，图6绘示的是根据本发明优选实施例中的可变偏压产生器600的电路方块图。可变偏压产生器600包括2位的数字转模拟(digital-to-analog，简称D/A)转换逻辑602以及总和逻辑603。总线RN[7:0]中的两位RN0，RN1，如图5所讨论，被提供作为2位D/A转换器602的输入。

2位D/A转换器602转换两数字随机数位群RN0，RN1为模拟电压信号NSE，此模拟电压信号NSE变化在逻辑0电压与百分之二十的电源供应电压(如VDD/5)。举例来说，在一个1.5V的系统中，假设RN0为逻辑0且RN1为逻辑1，模拟电压信号NSE的振幅约为200mV。当RN0变为逻辑1，模拟电压信号NSE的值应变为300mV。

当随机数中的多个位群RN[1:0]持续在改变时，模拟电压信号NSE的值亦会随机改变。随机变化的模拟电压信号NSE而因此通过总和逻辑603与状态模拟偏压信号STATIC BIAS的值总和以产生模拟偏压信号BIAS。模拟偏压信号BIAS被提供给随机数产生器中的快速可变频率振荡器与慢速可变频率振荡器，以分别随机变化随机位产生频率与取样频率。在图6所绘示的实施例中，可以预期的是，状态模拟偏压信号STATIC BIAS为经由设计者选择所建立，如图1中所绘示的信号XRA[2:0]的逻辑电平。本领域技术人员可知，以D/A为基础的可变偏压产生器600的欲有的功能为提供一随机变化的模拟电压以附加调整被修正的状态模拟偏压信号STATIC BIAS，以产生模拟偏压信号BIAS。且此模拟偏压信号BIAS的变化，与一些偏压点有关。据此，D/A转换器602的逻辑高与逻辑低输入以及D/A转换器602本身的形式可根据本发明而轻易更改以实现优选实施例的需求。

图7绘示的是根据本发明优选实施例中的可变偏压产生器700。此优选实施例中的可变偏压产生器700包括3个P通道的金氧半导体(MOS)组件P1、P2、P3，其并联耦接于N信道组件N1的漏极。状态偏压信号XBIAS被提供给MOS组件N1的门极。可变偏压产生器700接收总线[7:0]中的两位RN0、RN1，此两位RN0、RN1分别通过反相器703，702路由至反相器703，702所对应的P信道组件P4、P5。P信道组件P4、P5的漏极分别耦接P信道组件P2、P23的源极。

在操作过程中，以组件为基础的可变偏压产生器700借助位RN0、RN1的状态，随机调整模拟偏压信号BIAS的电压，其中，根据本发明，此模拟偏压信号BIAS的电压为提供给振荡器组以确立其对应的振荡信号。进入N信道组件N1的状态偏压信号XBIAS的模拟电平决定了P信道组件P1与N信道组件N1间的供应电压VDD的电压分配。模拟偏压信号BIAS被提供于N信道组件N1的漏极。当位RN0、RN1为逻辑0状态时P信道组件P4与P5关闭，因此阻止了任何电流通过P信道组件P2与P3。当位RN0为逻辑1状态时，P信道组件P4打开，因此提供了一源流通过P通道P2，而上升了模拟偏压信号BIAS的电压电平。同样地，当位RN1为逻辑1状态时，P信道组件P5打开，因此提供了一源流通过P通道P3，而亦上升了模拟偏压信号BIAS的电压电平。本领域技术人员可知，当P信道组件P2、P3以并联方式耦接于P信道组件P1时，打开P信道组件P2以及/或P3将导致与P信道组件P2、P3尺寸(与P信道组件P1的尺寸相同)有关的偏压信号BIAS的电压值增加。本领域技术人员亦可知，N信道组件N1与P信道组件P1的尺寸可轻易的改变，以提供模拟偏压信号BIAS一个广的振幅范围，以满足本发明随机数产生装置的多数应用。

请参考图8，图8绘示的是根据本发明优选实施例中的慢速频率变化逻辑800。回想在图1中的讨论，慢速频率变化逻辑800(图1中的组件107)用可以是提供另外一种改变随机性额外的不可测性源的方式，以改变化慢速振荡或是用以取样的信号，即慢速振荡信号BOS。此慢速频率变化逻辑800包括两独立的快速可变频率振荡器801、8065。在一个优选实施例中，快速可变频率振荡器801、8065与图1中所讨论的随机数产生装置100中所讨论的快速可变频率振荡器101相同，因此可节省设计。快速可变频率振荡器801、8065分别提供异步振荡的输出信号SOS0、SOS1S1，而输出信号SOS0、SOS1S1为分别被提供给分频逻辑组件802、806。振荡信号DSOS0、DSOS1分别由驱动逻辑组件802、806被提供至信号比较逻辑803。在一个优选实施例中，信号比较逻辑803为一异或(exclusive-OR)逻辑组件。信号比较逻辑803输出随机变化数字噪声信号NOISE，而随机变化的数字噪声信号NOlSE为被提供至慢速可变频率振荡器102。一般来说，随机变化的数字噪声信号NOISE为通过比较两分别独立且异步的振荡信号DSOS0、DSOS1而实现。在本发明的一个优选实施例中，可以了解的是，信号比较逻辑803作一异或逻辑比较，其中，如果振荡信号DSOS0、DSOS1的逻辑状态为相同(即均为逻辑0或逻辑1)，数字噪声信号NOISE则不被使能(即逻辑0)。如果振荡信号DSOS0、DSOS1的逻辑状态为不相同(即一为逻辑0，另一为逻辑1)，数字噪声信号NOISE则被使能(即逻辑1)。由信号比较逻辑803所实现的异或比较亦可采用DOS0及DOS1的同位。当信号DSOS0、DSOS1具有奇同位(其为不同的逻辑状态)，则数字噪声信号NOISE会被设定为逻辑1。当信号DSOS0、DSOS1具有偶同位(即其具有相同的逻辑状态)，则数字噪声信号NOISE会被设定为逻辑0。在图8所绘示的实施例中，二个振荡信号DSOS0、DSOS1中的每一个，通过将快速可变频率振荡器801的输出SOS0、SOS1做分频而产生。在一个优选实施例中，分频逻辑组件802为除8的分频器。实施例中，使用分频逻辑组件802的系统响应，与慢速可变频率振荡器102的系统响应不同，以使符合慢速可变频率振荡器102的系统响应的数字噪声信号NOISE产生。有鉴于此特点，本领域技术人员将显然可知，实施例中的分频逻辑组件802，不需使用独立的可变频率振荡器801来符合慢速可变频率振荡器102的系统响应。本领域技术人员也将显然可知，因为可变频率振荡器801中的每一个为独立运作，以使用奇同位或偶同位(即奇同位的补码)的逻辑功能，以产生数字噪声信号NOISE。此外，本领域技术人员将会了解到，快速可变频率振荡器801不需相同。

回到图9，其绘示的是根据本发明的慢速可变频率振荡器的电路方块图。慢速可变频率振荡器900产生取样脉冲BOS，其会随着随机变化的模拟偏压信号BIAS及随机变化的数字噪声位NOISE的作用而变化。慢速可变频率振荡器900包括慢速振铃振荡器901，其在频率范围内产生慢速振荡信号BOS，此频率范围内的特定频率为根据被提供的模拟信号FRQDRV的值而变化。为了产生FRQDRV，慢速可变频率振荡器900具有二个串联的P信道组件P1、P2，其与另一个组件P3为并联连接。模拟信号FRQDRV的振幅由组件P1-P3所导通的程度所决定。

回忆有关图1、6、以及7的较早的讨论，信号BIAS为随机变化的模拟电压，其在大约的固定偏压点上做变化，因此会提供一个参考值，藉此，P2及P3会导通，以使模拟信号FRQDR能供应可接受的振幅范围给慢速振铃振荡器901。此外，回忆有关图1及8的讨论，数字信号NOISE会随机改变逻辑状态。NOISE经由低通滤波器而连接到P1的门极，而低通滤波器由电阻R1及电容C1所组成。本领域技术人员将显然可知，本发明的某实施例可使用另外的组件，来达成如绘示于图9中的组件R1及C1所提供的电阻及电容的效用。例如，在集成电路的实施例中，MOS组件可以提供R1及C1的功能。低通滤波器R1、C1用以提供NOISE的逻辑转态的变动(slew)。因此，信号NOISE的转态可通过使流经P1的电流变化，而用以使在送到慢速振铃振荡器901的可接受范围中的FRQDRV振幅随机地提高及降低。本领域技术人员将显然可知，因为串联的P信道组件P1及P2与组件P3并联，流经P1的电流程度将用来决定基于P1-P3的尺寸的FRQDRV的振幅。本领域技术人员也将会了解到，组件P1-P3的尺寸与特征可简单地做调整，以产生宽广范围的振幅，其将会符合许多慢速振铃振荡器901的要求，而许多慢速振铃振荡器901用于本发明的范围内，用以产生随机数。

本发明目前已讨论过的组件，会经由使独立产生且异步的振荡信号SOS2、BOS的频率随机变化，而产生随机数。特定1.5伏特CMOS微电路实施例中的细节，现将配合图10及11做讨论。

参照图10，表1000绘示的是当模拟偏压信号BIAS的许多电平作用时，快速振荡信号SOS_的一个例子的周期(SOS_PERIOD)及频率(SOS_FREQUENCY)。与随机位产生信号SOS2及异步振荡信号SOS0、SOS1有关的快速振荡信号SOS_，用以产生随机噪声位NOISE。这样的信号根据本发明的快速可变频率振荡器101，以及在慢速可变频率逻辑800中的类似的快速可变频率振荡器801所供应。根据本发明的可变偏压产生器108、600、700，使用的固定偏压信号XRAY[2:0]的的逻辑状态以设定BIAS的值，如先前有关图1、6、以及7的讨论。

关于绘示于图10中的实施例，快速可变频率振荡器101及快速可变频率振荡器801会使用范围从766mM到509mV的BIAS电压，以产生频率范围从大约500MHz到870MHz的振荡信号SOS2、SOS0、SOS1。回忆有关图1、6、以及7的讨论，当随机数的数个位改变随机数总线RN[7:0]的状态时，信号BIAS的电平可在极端点内随机地变化。

现在参照图11，其绘示的是当模拟偏压信号BIAS的许多电平，因为随机变化的数字噪声位NOISE的不同的逻辑状态而作用时，慢速振荡信号BOS的一个例子的周期(BOS PERIOD)及频率(BOS FREQUENCY)的表1100。有关取样脉冲信号BOS的慢速振荡信号BOS，藉由根据本发明的慢速可变频率振荡器102所供应。根据本发明的可变偏压产生器108,600,700，可使用固定偏压信号XRAY[2:0]的逻辑状态来设定BIAS的值，如先前有关图1、6、以及7的讨论。

关于绘示于图11中的实施例，慢速可变频率振荡器102使用范围从766mV到509mV的BIAS电压，以产生频率范围从大约为22MHz至63MHz的取样脉冲BOS。回忆有关图1、6、以及7的讨论，当随机数的多个位改变随机数总线RN[7:0]的状态时，信号BIAS的电平可在极端点内随机地变化，其显示于表1100中。参考图8的讨论，叙述如何产生数字噪声位NOISE，以提供取样脉冲频率的进一步的随机变化。

为了能了解本发明的内容，有关图10-11所讨论的例子只做为举例之用。然而，本领域技术人员将显然可知，有关图10-11所讨论的内容并非限制本发明的由于偏压电压及其相对应产生的频率所包含的应用的范围。

虽然本发明及其目的、特征、以及优点已详细叙述，但是本发明也可包含其它的实施例。例如，虽然本发明以随机数产生器的内容显示，而用于如微处理器的集成电路中，但是本发明的范围可超出这样的表示。可预期的是，本发明包含应用及实施例，其中在此所讨论的组件可具体实施为独立组件，或为隔开组件之间的分离电路。

除此之外，虽然在此所叙述的振荡器已显示为振铃振荡器，但是也可以使用其它的振荡器技术。在今日的微电子学中，通常会使用振铃振荡器技术来产生脉冲信号，但是不应该认为的是，这些组件只能使用在此所叙述的振荡器的实施例的方法。事实上，本发明的范围可扩展到任何的手段或方法，藉此，异步振荡信号可独立产生，并且其频率可在上述的限制中变化及使用。

此外，本发明已在内容中显示快速位产生振荡信号的范围是从500MHz到1 GHz，而取样振荡信号的范围是从大约20MHz到65MHz。这样的实施例只用来教导本发明在熟知的应用领域中。然而，本领域技术人员将显然可知，本发明中的组件的频率范围可扩展或下降，用以在符合除了在此讨论外的其它的应用要求的速率时，产生随机数。使用二个独立产生及异步的振荡信号之间的同位，以产生数字噪声位，其为用以更进一步变化随机数产生器的取样脉冲，以使设计者在随机数产生器中可达成的频率使用变化技术领域内，能达成更宽广范围的频率，如来自电阻的热噪声。

本领域技术人员应该显然可知，其能很容易地使用揭露的观念及特定的实施例，当做设计或修改其它结构的基础，用以完成本发明的相同目的，并且在此所做的各种各样的改变、取代及变化，不能脱离如后附的权利要求书所定义的本发明的精神及范围。

Claims (5)

1.一种随机数产生器中的随机变化模拟偏压信号装置，其中该随机数产生器用以产生一数字随机数位群，并随机变化该数字随机数位群其中m个位的逻辑状态，m为大于0的整数，该随机变化模拟偏压信号装置包括：

一数字转模拟转换逻辑，用于将该数字随机数位群其中的m个位转换为一模拟电压信号；以及

一总和逻辑，耦接于该数字转模拟转换逻辑，以将一状态模拟偏压信号与该模拟电压信号的值总和而产生一模拟偏压信号。

2.如权利要求1所述的随机数产生器中的随机变化模拟偏压信号装置，其中该模拟偏压信号为用以决定该随机数产生器中的一振荡器群的频率。

3.如权利要求2所述的随机数产生器中的随机变化模拟偏压信号装置，其中该振荡器群包括：

一快速振荡器，被配置为于一第一频率时产生一快速振荡信号；以及

一慢速振荡器，被配置为于一第二频率时产生一慢速振荡信号，其中该慢速振荡信号与该快速振荡信号为异步的两个信号，且该第一频率至少大于该第二频率的二倍；

其中，该随机数产生器通过该快速振荡信号对该慢速振荡信号的取样来连续产生该数字随机数位群。

4.如权利要求1所述的随机数产生器中的随机变化模拟偏压信号装置，其中m等于2。

5.如权利要求1所述的随机数产生器中的随机变化模拟偏压信号装置，其中，当该数字随机数位群其中的2个位分别表示为RN0和RN1时，该数字转模拟转换逻辑包括：

一第一P信道组件，其栅极用于接收RN0的反相信号，其源极用于接收一供应电压；

一第二P信道组件，其栅极用于接收RN1的反相信号，其源极用于接收该供应电压；

一第三P信道组件，其栅极与漏极相互耦接，且其源极耦接于该第一P信道组件的漏极；以及

一第四P信道组件，其栅极与漏极相互耦接，且其栅极耦接于该第三P信道组件的栅极，该第四P信道组件的源极耦接于该第二P信道组件的漏极。

Images