TWI220219B - Oscillator bias variation mechanism - Google Patents

Description

1220219 Γ ':.:93, 5*、- 4 . ^ _案號91108948 年 月 曰__ 五、發明說明（1) 關於申請案之相關資料 本申請案是關於下述具有共同申請日與共同申請人的 美國專利申請案，這些申請案在此會併入本申請案的參考 標的。 序號文件編號名稱 CNTR. 21 13亂#丈產生裝置 CNTR. 2156振盪頻率變動裝置 發明背景 本發明是有關於一種微電子裝置，且特別是有關於一 種變動偏壓信號給具有亂數產生器積體電路之振盪器的裝 置。 許多目前以電腦為基礎之應用均非常依賴亂數的可利 用性。以前一直是程式設計師的技術領域之事物，最近已 更漸漸應用至商業界。 在過去幾年中，強大計算系統係將亂數用於模擬程式 中，以真實地將感興趣事物（如大型電腦網路内的流量）之 現象的推測特性模型化。 然而，有關模型化及模擬方面，使亂數的產生有效率 且方便的要求從未減少，這是因為近幾年來，技術的增進 已使桌上型電腦具有更強大的計算能力，而桌上型電腦本 身中的元件已含有這樣的要求。事實上，藉由桌上型電腦 之處理效能的增加，已將亂數的產生而被徹底地提升到新 的應用領域。舉例來說，亂數現已廣泛的在電腦遊戲中作 為設置、設定小行星或是敵人戰機之用位置之用。為了使

8811twfl.ptc 第7頁 1220219

Κ;、· 09 .； - .· I _案號 91108948 | "W 月：：日 修是_ 五、發明說明（2) 消費者能接受其為一真實之可信代表，因此電腦遊戲必須 模擬與在真實生活中之一個預期可能發生之現象相同之對 應有趣現象。 根據亂數之可利用性，亂數的另一個應用領域為加密 (cryptography )，此領域仍舊提供許多亂數產生的要求 標準。在此領域之中，亂數用以作為加密之鑰匙，其藉由 演算法作為加密電子檔案或用以儲存或傳輸資料流。舉例 來說，亂數被產生作為將金融資料加密為安全之電子交易 檔案以處理於網際網路上。值得注意的是，將原始電子郵 件訊息以及類似檔案加密以傳送於兩地，似乎越來越常 見。 現今，大部分的亂數為桌上型電腦系統利用一應用程 式而產生。此產生形式即所謂擬似亂數（pSeud〇-random number )，其原因在於此亂數產生形式為使用數學演算法 產生與一相同可能性分佈一致之連續獨立數。通常，最初 會選擇一個「種子（seed)」數字，然後會執行演算法而快 速產生隨機出現的數字，但是在本質上，其完全決定於已 =Ϊ I s為：確實達成隨機的功能，亂數產生器必須依 據二物里兀件之隨機特性來產生，如利用—極體戋是電 阻所產生之熱雜訊。 如剌用一位體：¾疋电 積體電：，至目？ ίΪ之；生器，通常是單獨的一顆 供將亂數產生器與微處理器二37硬體技術或方法可提 器電路為桌上型電腦的" 本身結合。既然，微處理 U的心Μ 1此’亂數直接在微處理器

1220219 案號 91108948 瞀換頁 曰 修正 五、發明說明（3) 本身中產生是有利的。 故，一個能輕鬆合 礎之亂數產生器，是有 器設計結合。 此外，一個能使用到現今微處理器積體電路常見之邏 輯元件之亂數產生裝置，亦是有此需要的。 發明概述 併於積體電路設計中之以硬體為基 必要的，特別是能否與現今微處理 器。 置具 可變偏壓 一第一振 本發明提供一種較 在一個較佳實施例 有第一可變頻率振 號不 號， 取樣 與第 與第 根據 括： 產生 速振 速振 率之 同步 其中 所配 二可 二頻 亂數 本發 快速 器。 盪信 盪信 低之 產生器 盪信號 且具有 亂數之 置。可 變頻率 率根據 之位元 明另外 振盪器 其中， 號。慢 號不耦 第二頻 。第一 。第二 較第一 位元群 變偏壓 振盈器 類比偏 群中之 提供一 、慢速 快速振 速振盪 接於快 率·。Β夺 好技 中， 盪器 可變 可變 頻率 為由 產生 ，且 壓信 複數 種積 振盪 盪器 器被 速振 域同 術之以 提供一 、第二 頻率振 頻率振 低之第 第一振 器耦接 產生類 號變化 個之邏 體電路 器、時 被配置 配置為 蘯信號 步邏輯 硬體 產生 可變 盪器 蘯器 二頻 盪信 於第 比偏 ，且 輯狀 中之 域同 為於 產生 且具 輕接 為基 亂數 頻率振盪器 於第 產生 率之 礎之亂 之裝置 一頻率 與第一 號於 一可 壓信 類比 態變 亂數 步邏 第一 慢速 有較 於快 第二振 第二頻 變頻率 號。第 偏壓信 化。 產生裝輯，以 頻率時 振盪信 二分之 速振盪 數產生 。此裝 ，以及 時產生 振盪信 盛信 率時之 振蘯器 一頻率 號根據 置，包 及偏壓 產生快 號，慢 第一頻 器與慢

8811twfl.ptc 第9頁 1220219 案號 91108948 -------- 1 4 月1 日___ 五、發明說明（4) 速振盪器，且被配置為以慢速振盪信號之相位對快速振盪 信號取樣而得到亂數之位元群。偏壓產生器被配置為產生 一偏壓信號以分送給快速振盪器與慢速振盪器，其中第二 頻率之一範圍與第一頻率為根據偏壓信號以設定，且其中 偏壓產生器根據位元群中之複數個之狀態，變化偏壓信 號。 本發明另外又提供一種亂數產生器中之隨機變化類比 偏壓信號裝置，包括：總和邏輯以及產生隨機雜訊信號之 裝置。其中，總和邏輯將一狀態偏壓信號與一隨機雜訊信 號總和而產生類比偏壓信號。產生隨機雜訊信號之裝置耦 接於總和邏輯，且在亂數產生器配置一亂數時，根據亂數 之一位元群中之複數個之一邏輯狀態變化隨機雜訊信號。 重要元件標號·· 1 0 0 :亂數裝置 1 0 1 :快速可變頻率振盪器 1 0 2，9 0 0 :慢速可變頻率振盪器 103，300 :時域同步邏輯 104，400 :平衡邏輯 1 0 5，5 0 0 :平行轉換邏輯 1 0 6 :緩衝器 1 0 7 :頻率變化邏輯 108、600、700 :可變偏壓產生器 301 :暫存器 4 0 1 :資料暫存器

8811twf1.ptc 第10頁 1220219 / “ a _案號91108948 沿5年~~ 4月 日_ 五、發明說明（5) 4 0 2，5 0 1 :位元計數器 403 同位邏輯 404 及邏輯 405 隨機位元選擇 緩 衝 器 502 移位暫存器 602 2位元數位/類 比 轉 換邏輯 603 總和邏輯 702 ，7 0 3 :反相器 800 :慢速可變頻率 邏 輯 8 0 1 ，8 0 5 :快速可變頻率振盪器 802，806 :除頻邏輯元件 8 0 3 :信號比較邏輯 9 0 1 :慢速振鈴振盪器 較佳實施例 接下來的敘述會使一般的熟習此項技術者能完成及使 用本發明，就如同在特定應用及其要求的上下文中所提供 的一樣。然而，熟習此項技術者顯然可以了解到，可對較 佳實施例進行各種修飾，並且可將在此所定義的通則應用 於其他的實施例。因此，本發明並非意圖限定於在此所顯 示及敘述的特定實施例，而是符合最廣的範圍，其與在此 所揭露的原則及新穎性一致。 有鑒於上述亂數產生之背景討論，以及用來產生亂數 之目前積體電路中所使用之相關技術，本發明之討論現將 參考第1 - 1 1圖做說明。 斗

8811twfl.ptc 第11頁 1220219 一 安 Q1 1 λολ Β3. 0» - 4 ------^ 91108948 年 五、發明說明（6) 月 曰 修正 晴參考第1圖，第1圖繪示的是根據本發明較佳實施例 之亂數產生裳置1〇〇之方塊圖。亂數產生裝置1〇〇具有產 生快速振i信號S0S 2之快速可變頻率振盪器1 〇 1。此快速 振盈信號S0S2被提供給時域同步邏輯丨〇3。亂數產生裝置 1 0 0更具有產生隨機變化之類比偏壓信號B丨A s之可變偏壓 產生器1 0 8。此類比偏壓信號3丨AS被提供給快速可變頻率 振盪器1 0 1、慢速可變頻率振盪器丨〇 2，以及頻率變化邏輯 1 0 7。頻率變化邏輯丨〇 7製造數位雜訊信號以提供給慢速可 變頻率振盈器1 02。平衡邏輯1 〇4輸出隨機位元信號rnDM， 以及伴隨輸出隨機位元觸發信號CLkrn給平行轉換邏輯 1〇5。平行轉換邏輯105輸出預備信號RDY，以及伴隨輸出 礼數匯流排RN [ 7 : 0 ]給緩衝器1 〇6。亂數匯流排RN [ 7 : 〇 ]中 之複數個位元群RN[l:〇]被路由至可變偏壓產生器。 在一個較佳實施例中，快速可變頻率振盪器1 〇 1以及 ^速可變頻率振盪器1〇2皆可為振鈐擺振盪器，如目前積 電路中所使用之週期信號產生器。熟悉此技藝者可知， Γ丨，之振鈴擺振盪器其所提供之振盪輸出信號具有頻率限 =範圍，而頻率限制範圍則由振鈐擺振盪器本身之元件選 以及尺規所決定。快速振盪信號§〇32以及慢速振盪信號 s之標準頻率通常為根據由可變偏壓產生器丨〇 8送出給快 ，y變頻率振盪器1 ο 1以及慢速可變頻率振盪器丨0 2之類比 壓化唬B I A S之振幅所決定。在許多應用中，快速可變頻 二振盪器101以及慢速可變頻率振盪器1〇2期望被選擇為具 有個別輸出頻率範圍之頻率，且類比偏壓B丨AS期望被設定

1220219 i夏.

案號 9110894R ：9a 月丨 曰 修正 五、發明說明（7) 為極好將快速可變頻率振盪器丨以及慢速可變頻率振盪 器1 0 2之個別輸出頻率調整為想要之頻率。除了提供對期 望輸出頻率之良好控制外，今日之微電子學更利用多種其 他技術細微變化類比偏壓信號3丨As，以提供系統内電壓及 溫度變動之補償，以及補償積體電路製程中之變化。 在操作過程中’雖然一般類比偏壓信號B丨AS被提供給 快速可變頻率振盪器1 〇 1以及慢速可變頻率振盪器丨〇 2，快 速可變頻率振盪器1 0 1以及慢速可變頻率振盪器丨〇 2亦分別 產生獨立且非同步之快速振盪信號s〇s2與慢速振盪信號 B0S。在一個較佳實施例中，快速可變頻率振盪器丨〇 1以及 慢速可變頻率振盪器102被選擇為：快速可變頻率振盪器 101的頻率範圍介於慢速可變頻率振盪器1〇2的1〇至2〇倍之 間。在另一個較佳的實施例中，快速可變頻率振盪器丨 的頻率至少較慢速可變頻率振盪器1〇2的2倍大。時域同步 邏輯1 0 3使用慢速振盪信號B 〇 S作為一取樣週期以得到快速 振盪信號SOS2之取樣。在慢速振盪信號B0S之頻率時被取 之快速振盪信號SOS2之取樣，被連續提供給隨機位元信號 R N D U Μ，以作為亂數之潛在位元群。 平衡邏輯104被提供作為製程變動或是任何形式變動 之補償’以導致在未來產生隨機位元信號RNDUm上潛在之 爲匕數位元群時，具會傾向特定有導向個別邏輯狀態（如邏 輯0或邏輯1 )之偏壓趨勢。於是，平衡邏輯會經由隨 機位元信號RNDUM檢查亂數之兩個連續的潛在的位元群對 組’以確定每一對之兩成員是否具有相同之邏輯狀態。如

8811twfl.ptc 第13頁 1220219 ；： j ___案號 9110894^ ^ 日 修正__ 五、發明說明（8) 果一對中之兩成員位元群為相同邏輯狀態，平衡邏輯104 會拒絕此對成員作為亂數之位元群。如果兩成員位元群具 有不同之邏輯狀態，平衡邏輯104會選擇兩成員位元群中 之其一作為亂數中的之一位元。在一個較佳實施例中，一 對潛在位元群中之兩成員位元群中之第一個被選擇作為亂 數位元。在另一個較佳之實施例中，為兩成員位元群中之 第二個被選擇。在選擇之後，平衡邏輯104路由亂數位元 至亂數位元輸出信號RNDM，且產生一對應觸發信號CLKRN 指向至平行轉換邏輯1 0 5，以使其他亂數為可用。 亂數之位元群經由亂數位元輸出信號RNDM以及觸發信 號CLKRN被連續記錄至平行轉換邏輯1 05。平行轉換邏輯 1 〇 5匯集連續被產生之亂數位元群成η位元之亂數，以經由 匯流排RN [ 7 : 0 ]平行提供給緩衝器1 06。預備信號RDY致能 緩衝器1 0 6栓鎖住η位元之亂數，以使其隨後被擷取。在一 個較佳實施例中，8位元之亂數剛好可使用整個匯流排 R Ν [ 7 : 0 ]。在其他較佳的實施例中，可提供亂數具有較佳 之結構，以相稱較佳應用之需求。 使用亂數之潛在位元群之亂數隨機性會透過獨立分別 變化快速可變頻率振盪器丨〇 1以及慢速可變頻率振盪器丨〇 2 兩者之頻率而提高。首先，提供給快速可變頻率振盪器 1 0 1以及慢速可變頻率振盪器丨〇 2之類比偏壓信號]8丨A s之準 位’為根據當IL數被配置為提供給緩衝器丨〇 6時之亂數之 複數個位το群之邏輯狀態。當平衡轉換邏輯丨〇 5持續地將 連續之亂數位疋群移位至平行之亂數群，匯流排RN [ 7 : 0 ]

8811twfl.ptc 第14頁

Jr JJ-贫狹β 、年Vi 1220219 修正 曰 案號 91108948 五、發明說明（9) 之，態改變會反映出被移位至新位元位置之新位元之邏輯 狀態。在本發明的一個實施例中，由匯流排RN [ 7 : 〇 ]位元 群中取走兩個位元RN[ 1 ·· 〇 ]，且路由這些位元四[丨：〇 ]至可 變偏壓產生器1 〇 8 °接著，可變偏壓產生器丨〇 8根據此兩位 元RN [>1 ·· 0 ]之狀態變化類比偏壓信號b I as之類比值。類比 偏壓信號BIAS之變化為圍繞著類比偏壓信號^“之修正 值’此修正值由一 3位元之修正點輸入信號^“ [ 2 : 〇 ]所決 疋。在積體電路之實施例中，此修正點輸入信號 XRA/[ 2 : 0 ]長期為在製程部分時被確立。因此，積體電路 設^師可以藉由修正點輪入信號^“[2:〇]，在量產時， 員比#偏>壓信號BIAS之值以補償製程中之變動。雖然在 第圖「Λ 5施例中’為僅由亂數匯流排RN [ 7 : 0 ]中取用兩位 Γ L /調整類比偏壓信號B I AS，但熟悉此技藝者可 Μ η 1 明#不同的實施例中’可配置為取走匯流排 裳Λ-他位元群以滿足不同較佳之需求。 過頻率ί化邏二在位4元群之ι數隨機性之裝置機制為透 訊信號N〇ISE，而^赵f率變化邏輯107獨立地產生數位雜 變化使慢速可變頻a數扭位雜訊信號⑽1^之邏輯狀態隨機地 雜訊信號N〇ISE為器102之頻率$生變化。此數位蔽 苟轉由慢速可變頻率振盪器1 0 2與類比偏壓 σ ▲、接 以改變慢速振盪信號BOS之頻率，因此有 效地改變快速振逢信號S0S2之取樣頻率。 根據本發明對亂數產生裝置1 0 0之總結為：快速可變 頻率振盈器101之輪出（快速振盪信號S0S2 )狀態被取樣

8811twfl.ptc 第15頁 1220219 案號 91108948 9a .4 月 曰 五、發明說明（10) 在慢速可變頻率振盪器1 〇 2所建立之比例上。慢速可變頻 率振盪器1 0 2與快速可變頻率振盪器1 0 1相比，具有較小之 頻率。平衡邏輯1 〇 4渡出具有相同邏輯準位之取樣對組。 由每一被接收對中之一位元配置為η位元之亂數，且將n位 元之亂數完成連續轉平行後，提供給緩衝器1 〇 6。複數個 位元群R Ν [ 1 : 0 ]，當亂數被配置時，用以藉由可變偏壓產 生器1 0 8持續變化類比偏壓信號Β I A S之準位以提供給快速 可變頻率振盪器101以及慢速可變頻率振盪器1〇2兩者，而 持續變化其對應輸出（快速振盪信號SOS2及慢速振盪信號 BOS )。慢速可變頻率振盪器1 〇2更依據被獨立產生之數位 雜訊信號Ν Ο I S E而持續被變化。 請參考第2圖，第2圖繪示的是根據本發明較佳實施例 之可變偏壓控制如何修改振盛頻率之時序圖2 Q 〇。時序圖 2 0 0顯示了快速振盪快速振盪信號信號s〇S2、慢速振盪信 號B 0 S，以及類比偏壓信號β I a S。快速振蘯信號g & g 2、慢 速振盪信號BOS，以及類比偏壓信號BI As為代表第1圖中&所 討論之同名輸出。快速振盪信號S0S2、慢速振盪信號 BOS、類比偏壓信號β 中之每一之振幅為以振幅界限 Η I、LO繪示，其可達到之範圍為根據目前電子電路之所提 供之供應電壓以及所採用之電路技術。以1 5 CMOS積體電路來說，代表ΗΙ之伏特數約為丨· 5 =技t 表L0之伏特數約為〇伏特。 将而代 鎖根代表性實施例中可知，當類比偏壓信 唬BIAS在極值HI時，快速振盪信號s〇S2，慢速振盪信號

8811twfl.Dtc 第16頁 1220219 / r 丨 _案號91108948 站b ^暮 月 日 铬屯__ 五、發明說明（11) B0S均為在其最高頻率。快速振蘯信號s〇s2具有1.0 ns週 期，且對應1 GHz之頻率。慢速振盪信號B〇s具有15 ns週 期，且對應6 7 Μ Η z之頻率。因此，類比偏壓信號8丨A s在極 值HI時’快速振盪信號SOS2幾乎較慢速振盪信號b〇S快1 5 倍0 當類比偏壓k號B I A S在極值L 〇時，快速振盛信號 SOS2，慢速振盪信號B0S均為在其最低頻率。快速振蘯信 號SOS2具有2.0 ns週期，且對應5〇〇 MHz之頻率。慢速振 盪信號BOS具有4 5 ns週期，且對應2 2 MHz之取樣頻率。在 此極值時，快速振盪信號S0S2幾乎較慢速振盪信號B〇s慢 2 2倍。 類比偏壓信號B I AS在中間範圍之振幅時結果為：快速 信號SOS2具有1·5 ns週期（ 6 67 MHz)，而慢速振盪 仏號BOS具有30 ns週期（33 MHz )。在此中間範固，慢速 振盈信號BOS幾乎較快速振盪信號s〇s2慢2〇倍。 由時序圖2 0 0可知，快速振盪信號s〇S2，慢速振 號BOS之週期幾乎呈現為線性變化，以回應類比偏壓信^ BIAS之變動，但兩信號s〇S2，B〇s之 ，化。由時序圖2。〇可知，以上本發明之實施例；為； ^，產生裝置之任何震盪器並不需互相要為線性關係绝應 匕，，係之振盪器纟且，且類比偏麼信號B丨AS之變化‘不‘ ，j糸統或在系統或是積體電路所提供之供應電壓之整個 :内變化，即能實現本發明。此外，快速振盈信 亦不需幾乎較慢速振盈信號B〇s快上1〇至2〇倍。彳°谠S0S2

第17頁 1220219 ^^_9Π〇8948 曰 修正 五、發明說明（12) 置1 〇 〇月中\考時第j圖’第3圖綠示的是第1圖中之亂數產生裝 二二；邏i:r之電…圖。時域同步邏輯 暫存器301 L唬B〇S時域。在一個較佳實施例中，

30丨二03之時；器在Η速振蘯信號B〇S作為暫存II f緣。由指定電路所配置之上升緣或是下降緣個所= 號S〇S2REG =;S;f〇S:S2 取樣 速振盪彳5唬㈣3之下一個時脈邊緣，暫存 二蔽本叮a “號30321^6以產生輸出信號RNDUM。孰籴此 Ϊ ί 通常至少需要兩個連續的暫存器301 克 Ϊ 域之轉移問題，以將來自於不同時域之兩數ί 1 ,1 Λ J3此，隨耆1個時脈開始延遲，根據慢速振 之母個時脈邊緣，時域同步邏輯300在輸出信號 RNDUl^後卩通即提供一亂數之新潛在位元。 中之：：Ϊ I:3 ’ Ϊ4圖繪示的是根據本發明較佳實施例 广mi ^輯/〇之電路方塊圖。平衡邏輯4 0 0具有資料暫 Ϊ透過輸出信號RNDUM接收亂數之潛在位元群。 mi :s被資料暫存器4〇1作為-時脈信號，用以 BOS。亦被k供給位兀計數器與及（AND )邏輯4〇4。資料暫 子為401提供一被拴鎖資料輸出信號rndumx，且將此輸出 :! 路由至同位邏輯4 0 3以及數入之隨機位元選擇 緩衝“05。目位邏輯40 3具有一奇數同位輸出信號‘擇以 第18頁 8811twf1.ptc

k供作為及邏輯4 Ο 4之齡a 认山> ^ 科U4之輸入。此外，位元計數器402之偶數 輸出k號E V E N被提供作為另、班& β Λ j ^ , a 。 死仏扑钓及邏輯404之另一個輸入。 在操作過程中’資料暫存器4〇1致能平衡邏輯4〇〇處理 時域同步邏輯3〇〇所提供之以快速振盪信號s〇S2在慢速 振盪信號BOS時域之取樣作為亂數之潛在位元群中之一 對。輸出信號RNDUM提供第一潛在位元之存取，而輸出信 號RNDUMX提供第二潛在位元之存取。此對第一以及第二潛 在位^被提供至同位邏輯4〇3。在一個較佳實施例中，同 位輯403為一互斥或（exciusive — 〇R)邏輯閘。如果輸 出仏號RNDUM、RNDUMX上之潛在位元為不同之邏輯狀態， 同位邏輯4 0 3致能此奇數同位輸出DIFf。如果此兩潛在位 元為相同邏輯狀態，此奇數同位輸出D丨F ρ則不被致能。 回想平衡邏輯400之一目的為檢查由時域同步邏輯3〇〇 所k供之連續潛在位元群對組。因此，位元計數器4 〇 2用 以致能慢速振蓋信號BOS之每一偶數週期之輸出信號 EVEN，以及致能慢速振盪信號B0S之每一奇數週期之輸出

仏號ODD。據此，位元計數器4 0 2之偶數位元輸出信號EVEN 用以作為及邏輯4 〇 4之一限制，且確保潛在位元群以對 (pair )之方式被檢查，以及不需考慮一潛在位元會被接 受兩次以上。當同位邏輯4 0 3確實在潛在位元群流上移位2 位元同位視窗時，使用輸出仏说E V E N及邏輯4 0 4之'限 制’以確保潛在位元群以對之方式被檢查。在一個較佳實 施例中，及邏輯4 0 4為一及邏輯閘。 如果潛在位元群中之一對中之兩位元為不同邏輯狀態

8811twfl.ptc 第19頁 1220219 案號 91108948 粟 年

A 曰 修正 五、發明說明（14) 時，此對中之第一位元由輸出信號RNDUMX被路由，且通過 緩衝器405以產生一輸出信號RNDM。 根據上述討論，熟悉此技藝者可知，本發明亦可以使 用較佳之結構完成之前所敘述之相同功能。舉例來說，亦 可使用位元計數器402之奇數位元輸出信號〇j)D作為及邏輯 4 0 4之一限制。此外，潛在位元群中之一對中之第二位元 亦可作為一亂數位元，而不是上述所討論之第一位元。 請參考第5圖，第5圖繪示的是第1圖之亂數產生器中 之平衡轉換邏輯之電路方塊圖。第1圖之亂數產生器中之 平衡轉換邏輯5 0 0搞接平衡邏輯4 〇 〇，以及接收輸出信號 RNDM以及觸發信號CLKRN。平衡轉換邏輯5〇〇包括位^數 器501以及移位暫存器502。 在操作期間’當亂數位元被接受時，亂數位元之觸發 信號CLKRN為藉由平衡邏輯4 0 0所致能。經由輸出信號㈣⑽ 所提=之新亂數位元，被提供至移位暫存器5〇2，且經由 觸發信號CLKRN被記錄在移位暫存器5〇2中。位元計數器 501計數由觸發信號CLKRN所提供之觸發數。當觸發信^ C一LKRN已觸發相當於亂數尺寸之次數時，位元計數器5〇1指 示f匯机排R N [ 7 : 0 ]上之新n位元亂數為可用。在第5圖所 ===實施例中，8位元之位元計數器5〇1與8位元之移位 5 f I2為用以轉換8個連續之隨機位元為平行之8位元 數 f第5圖繪示為產生8位元亂數之元件，但熟悉此 Ϊ H 本發明可使用其他較佳結構實現η位元之亂 1 八他應用之需求。在第5圖所繪示之實施例 第20頁 1220219 93. 5.-4 --鎌 91108948 ^ 月 日___ 五、發明說明（15) 中’匯流排R N [ 7 : 0 ]上信號狀態之改變為：新亂數位元群 藉由移位暫存器5 0 2移位且移進匯流排RN [ 7 : 0 ]上之位置， 因此，本發明提供了 一裝置，使得匯流排RN [ 7 : 0 ]中之複 數個亂數位元群可為本發明之可變偏壓產生器用以變化類 比偏壓信號BIAS。 請參考第6圖，第6圖繪示的是根據本發明較佳實施例 中之可變偏壓產生器600之電路方塊圖。可變偏壓產生器 600包括2位元之數位轉類比（digital- to - analog，簡稱 D/A)轉換邏輯602以及綜合邏輯603。匯流排RN[7:0]中之 兩位元RN0，RN1 ，如第5圖所討論，被提供作為2位元D/A 轉換器6 0 2之輸入。 2位元D/A轉換器602轉換兩數位亂數位元群RNO，RN1 為類比電壓信號N S E，此類比電壓信號N S E變化在邏輯〇電 壓與百分之二十之電源供應電壓（如VDD/5)。舉例來 說，在一個1·5 V之系統中，假設RN0為邏輯〇且RN1為邏輯 1 ，類比電壓NSE之振幅約為200 mV。當RN0變為邏輯1 ，類 比電壓NSE之值應變為3 0 0 mV。 當亂數中之複數個位元群R N [ 1 : 0 ]持續在改變時，類 比電壓NSE之值亦會隨機改變。隨機變化之類比信號NSE而 因此藉由總和邏輯6 0 3與狀態類比偏壓信號STATIC BIAS之 值總和以產生類比偏壓信號B I AS。類比偏壓信號B I AS被提 供給亂數產生器中之快速可變頻率振盪器與慢速可變頻率 振盡器，以分別隨機變化隨機位元產生頻率與取樣頻率。 在第6圖所繪示之實施例中，可以預期的是，狀態類比偏

8811twf1.ptc 第21頁 1220219 _案號 91108948 五、發明說明（16)

壓信號STATIC BIAS為經由設計者選擇所建立，如 所繪示之信號XRA [ 2 : 〇 ]之邏輯準位。熟悉此技藝者可二， 以D/A為基礎之可變偏壓產生器6〇〇之欲有之功能為 隨機變化之類比電壓以附加調整被修正之狀態類比愿'

號STATIC BIAS，以產生類比偏壓信號BIAS。且此類 ° 壓信號BIAS之變化，與一些偏壓點有關。據此，D/a 器602之邏輯高與邏輯低輸入以及D/A轉換器6〇2本身之形 式可根據本發明而輕易更改以實現較佳實施例之需求。7 第7圖緣示的是根據本發明較佳實施例中之可變偏壓 產生器7 0 0。此較佳實施例.中之可變偏壓產生器7 〇 〇包括3 個P通道之金氧半導體（M0S )元件P1、P2、p3，其並聯麵 接於N通道το件N 1之汲極。狀態偏壓信號χ B丨A s被提供給 M0S兀件N1之閘極。可變偏壓產生器7〇〇接收匯流排口 ： 〇 ] 中之兩位元RN0、RN1 ，此兩位元!^〇、RN1分別透過反相器 7 0 3 ’ 7 0 2路由至反相器7〇3，702所對應之p通道元件P4、 P5。P通道元件P4、p5之汲極分別耦接p通道元件”、p23 之源極。

在操作過程中，以元件為基礎之可變偏壓產生器7 〇 〇 藉由位tgRNO、RN1之狀態，隨機調整類比偏壓信號BI AS之 ，壓，其中’根據本發明，此類比偏壓信號BIas之電壓為 提供給振盈器組以確立其對應之振盈信號。進入N通道元 件N1之狀態類比偏壓信號χβΙ AS之類比準位決定了p通道元 ^ ΐϋ通道元件^間之供應電壓VDD之電壓分配。類比偏 金化说BI AS被提供於N通道元件N1之汲極。當位元RN0、

RN1為邏輯0狀態時p通道元件p4盥 =電，通過P㈣元件P2糾。當位』R;〇為因此=了任 1220219 =上Λ類V牛P4打開’因此提供了一源流通過ί通道^， 而上升了類比偏壓信號BIAS之電壓準位。同 ^ 一 RN1、為邏輯1、狀態時，ρ通道元件以打開，因此 田一儿 流通過Ρ通道Ρ3，而亦上升了類比偏壓信號BUs ^電壓〆準 ΐ接JpVV支Λ者可主知，當ρ通道元件Ρ2、Ρ3以並聯方式 ΠΊ :件P1時，打開Ρ通道元件Ρ2以及/或Ρ3將導 致與Ρ通道π件Ρ2、Ρ3尺寸（與ρ通道元件^之尺寸相同） 有關之偏壓信號BI AS之電壓值增加。熟悉此技蓺者亦可 知，N通道元件…與卩通道元件^之尺寸可輕易二改變，以 提供類比偏壓信號B I AS —個廣的振幅範圍，以滿足本發明 亂數產生裝置之多數應用。 3月參考第8圖，第8圖繪示的是根據本發明較佳實施例 中之慢速頻率變化邏輯8 0 0。回想在第1圖中之討論，慢速 頻率變化邏輯8 00 (第1圖中之元件1〇7)用可以是提供另 外一種改變隨機性額外之不可測性源的方式，以改變化慢 速振盪或是用以取樣之信號，即慢速振盪信號B〇s。此慢 速頻率變化邏輯800包括兩獨立之快速可變頻率振盪器 8 0 1、8 0 6 5。在一個較佳實施例中，快速可變頻率振盪器 801、8065與第1圖中所討論之亂數產生裝置1〇〇中所討論 之快速可變頻率振盪器1 0 1相同，因此可節省設計。快速 可變頻率振盪器801、8065分別提供非同步振盪之輸出信 號SOSO、SOS1S1，而輸出信號SOSO、SOS1S1為分別被提供

8811twfl.ptc 第23頁 1220219

_ 案號 91108948 五、發明說明（18) 紫 ±jLMla 修正一 給除頻邏輯元件802、806。振盪信號dS〇s〇、DS0S1分別由 驅動邏輯元件802、806被提供至信號比較邏輯803。在一 個較佳實施例中，信號比較邏輯8 〇 3為一互斥或 (exclusive-OR)邏輯元件。信號比較邏輯8〇3輸出隨機 變化數位雜訊信號N0 I SE，而隨機變化之數位雜訊信號 N 0 I S E為被提供至慢速可變頻率振盪器丨〇 2。一般來說，隨 機變化之數位雜訊信號N 0 I S E為藉由比較兩分別獨立且非 同步之振盪信號DSOSO、DS0S1而實現。在本發明的一個較 佳實施例中，可以瞭解的是，信號比較邏輯8 〇 3作一互斥 或邏輯比較，其中，如果振盪信號DSOSO、DS0S1之邏輯狀 態為相同（即均為邏輯〇或邏輯1 )，數位雜訊信號N 0 I S E 則不被致能（即邏輯0 )。如果振盪信號DSOSO、DS0S1之 邏輯狀態為不相同（即一為邏輯〇，另一為邏輯1)，數位 雜訊信號N 0 I S E則被致能（即邏輯1 )。由信號比較邏輯 803所實現之互斥或比較亦可採用DOSO及D0S1之同位元。 當信號DSOSO、DS0S 1具有奇同位元（其為不同之邏輯狀 態），則數位雜訊信號N 0 I S E會被設定為邏輯1。當信號 DSOSO、DS0S1具有偶同位元（即其具有相同的邏輯狀態）， 則數位雜訊信號NOISE會被設定為邏輯0。在第8圖所緣示 的實施例中，二個振盪信號DSOSO、DS0S1中之每一個，係 藉由將快速可變頻率振盪器801之輸出SOS0、SOS1做除頻' 而產生。在一個較佳實施例中，除頻邏輯元件8 0 2為除8之 除頻器。實施例中，使用除頻邏輯元件8 0 2之系統響應， 與慢速可變頻率振盪器1 〇 2之系統響應不同，以使符合慢

8811twfl.ptc 第24頁

號 9110SQM 發明說明（19) 1220219 五 ί可ί ί ΐ ί i !102之系統響應之數位雜訊信號n〇ise產 t. ： ： ： ： ： ：s〇f ；Vb^^ """ 運作了以使用Ξ ί可變頻率振盪器801中之每一個為獨立 邏輯功#，以產Γ t70或偶同位元（即奇同位元之補數）的 避科功月b ’以產生數位雜印 人_ a , 土双促濰δί1化號NOISE。此外，孰習去蔣 會了解到银快速可變頻率振盪器8〇1 卜。者將

回到第9圖，Α έ合干的sJ m m H ^ t ^ ^ ^ ffl ^ it Τ ^ ^ ^ ni Hr?RnQ甘A 士 Γ又速可變頻率振盪器9 0 0產生取樣 變化1之數’位二變化之類比偏壓信mias及隨機 二m ise的作用而變化。慢速可變頻率 振i益9 0 0包括慢速振鈴振盪器9〇1，其在頻率 慢速振盪信號BOS，此頻率範圍内之特定頻率 ί ί ϊ Ϊ ί Γ_ν的值而變化。為了產生F_RV慢速 可變頻率振盪器9 0 0具有二個串聯之p通道元件^、p2，立 與另一個元件P3為並聯連接。類比信號FRQDRV之振幅係^ 元件P1-P3所導通之程度所決定。 ’、 回憶有關第1、6、以及7圖之較早的討論，信號BIAS 為隨機變化的類比電壓，其在大約之固定偏壓點上做變 化，因此會提供一個參考值，藉此，p2及p3會導通，以使 類比彳§號F R Q D R能供應可接受的振幅範圍給慢速振鈴振盪 器9 0 1。此外’回憶有關第1及8圖的討論，數位信號n 〇 I s E 會隨機改變邏輯狀態。NO I SE係經由低通濾波器^ ^接到

8811twfl.ptc 第25頁

__案號 91108948 五、發明說明（20) B_日 修正 1220219

P1的閘極’而低通濾波器係由電阻R丨及電容c i所組成。熟 習此項技術者將顯然可知，本發明之某實施例可使用另外 之元件，來達成如繪示於第9圖中的元件R i及〇 i所提供之 電阻及電容的效用。例如，在積體電路的實施例中，M'os 疋件可以提供R 1及C 1的功能。低通濾波器R 1、c丨係用以 提供NOISE之邏輯轉態的變動（slew)。因此，信號N〇ISE之 轉態可藉由使流經P1之電流變化，而用以使在送^慢 鈴振盪器901之可接受範圍中的FRQDRV振幅隨機地提"高及又 降低。熟習此項技術者將顯然可知，因為串聯的p通道一 件P1及P2係與元件P3並聯，流經pi的電流程度將用來決6 基於P1-P3的尺寸之FRQDRV的振幅。熟習者也將會了解、疋 到二元件P1-P3之尺寸與特徵可簡單地做調整，以產生寬 廣範圍的振幅，其將會符合許多慢速振鈴振盪器9〇1的要 求’而許多慢速振鈴振盪器9 〇 1係用於本發明的範圍内， 用以產生亂數。 ’ 本發明目前已討論過的元件，會經由使獨立產生且 同步之振盪信號S0S2、B0S的頻率隨機變化，而產生爲L 數。特定1· 5伏特CM OS微電路實施例中之細節，現將配人 第1 0及1 1圖做討論。 °

參照第1 0圖，表1 〇 〇 〇繪示的是當類比偏壓信號B丨A s 許多準位作用時，快速振盪信號S0S一之一個例子之週期、 (SOS —PERIOD)及頻率（SOS 一 FREQUENCY)。與隨機位元產生 信號S0S2及非同步振盪信號SOSO、S0S1有關之快速振盈^ 號SOS一，係用以產生隨機雜訊位元N0ISE。這樣的信號係s

8811twfl.ptc 第26頁

1220219 丨’於5，: 4 --— 案號 91108948 年 月丨 9____ 五、發明說明（21) 根據本發明之快速可變頻率振盪器1 〇 1 ，以及在慢速可變 頻率邏輯8 0 0中之類似之快速可變頻率振盪器8 0 1所供應。 根據本發明之可變偏壓產生器108、600、700，使用之固 定偏壓信號XRAY [ 2 : 0 ]之的邏輯狀態以設定B I AS之值，如 先前有關第1 、6、以及7圖的討論。 關於繪示於第1 0圖中之實施例，快速可變頻率振盪器 101及快速可變頻率振盪器801會使用範圍從7 6 6mV到5 0 9mV 的BIAS電壓，以產生頻率範圍從大約5 0 0 MHz到8 7 0 MHz之振 盪信號SOS2、SOSO、S0S1。回憶有關第1、6、以及7圖的 討論，當亂數之數個位元改變亂數匯流排RN [ 7 : 0 ]之狀態 時，信號B I A S的準位可在極端點内隨機地變化。 現在參照第1 1圖，其繪示的是當類比偏壓信號B I A S的 許多準位，因為隨機變化的數位雜訊位元NOISE之不同的 邏輯狀態而作用時，慢速振盪信號B0S的一個例子之週期 (BOS PERIOD)及頻率（BOS FREQUENCY)的表 1100。有關取 樣時脈信號B0S之慢速振盪信號B0S，係藉由根據本發明的 慢速可變頻率振盪器1 0 2所供應。根據本發明之可變偏壓 產生器108,600,700，可使用固定偏壓信號乂1^丫[2:0]之邏 輯狀態來設定BIAS的值，如先前有關第1 、6、以及7圖的 討論。 關於繪示於第1 1圖中的實施例，慢速可變頻率振盈器 102使用範圍從766mV到509mV的BIAS電壓，以產生頻率範 圍從大約為22MHz至63MHz之取樣時脈B0S。回憶有關第1 、 6、以及7圖的討論，當亂數之複數個位元改變亂數匯流排

8811twfl.ptc 第27頁 1220219 a π:.，、j 案號9110894# # 11丨車hlU 曰 修炎__ 五、發明說明（22) R N [ 7 : 0 ]之狀態時，信號B I A S之準位可在極端點内隨機地 變化，其顯示於表1 1 〇 〇中。參考第8圖的討論’係敘述如 何產生數位雜訊位元Ν Ο I S E，以提供取樣時脈頻率之進一 步的隨機變化。 為了能了解本發明的内容，有關第1 〇 - 1 1圖所討論的 例子只做為舉例之用。然而，熟習此項技術者將顯然可 知，有關第1 0 - 1 1圖所討論的内容並非限制本發明之由於 偏壓電壓及其相對應產生的頻率所包含的應用之範圍。 雖然本發明及其目的、特徵、以及優點已詳細敘述， 但是本發明也可包含其他的實施例。例如，雖然本發明以 亂數產生器之内容顯示，而用於如微處理器的積體電路 中，但是本發明的範圍可超出這樣的表示。可預期的是， 本發明包含應用及實施例，其中在此所討論的元件可具體 實施為獨立元件，或為隔開元件之間的分離電路。 除此之外，雖然在此所敘述的振盪器已顯示為振鈴振 盪器，但是也可以使用其他的振盪器技術。在今日的微電 子學中，通常會使用振鈐振盪器技術來產生時脈信號，但 是不應該認為的是，這些元件只能使用在此所敘述之振遺 器的實施例之方法。事實上，本發明的範圍可擴展到任何 的手段或方法，藉此，非同步振盪信號可獨立產生，並且 其頻率可在上述的限制中變化及使用。 此外，本發明已在内容中顯示快速位元產生振盪信號 的範圍是從5 0 0 MHz到1 GHz，而取樣振盪信號的範圍是從大 約2 0MHz到6 5MHz。這樣的實施例只用來教導本發明係在熟

8811twfl.ptc 第28頁 1220219 正替換負 " _案號91108948丨〜f 闺—&J 曰 修正__ 五、發明說明（23) 知的應用領域中。然而，熟習此項技術者將顯然可知，本 發明中之元件的頻率範圍可擴展或下降，用以在符合除了 在此討論外之其他的應用要求的速率時，產生亂數。使用 二個獨立產生及非同步的振盪信號之間的同位元，以產生 數位雜訊位元，其為用以更進一步變化亂數產生器之取樣 時脈，以使設計者在亂數產生器中可達成的頻率係使用變 化技術領域内，能達成更寬廣範圍的頻率，如來自電阻的 熱雜訊。 熟習此項技術者應該顯然可知，其能很容易地使用揭 露的觀念及特定的實施例，當做設計或修改其他結構的基 礎，用以完成本發明的相同目的，並且在此所做的各種各 樣的改變、取代及變化，不能脫離如後附的申請專利範圍 所定義之本發明的精神及範圍。

8811twfl.ptc 第29頁 案號 91108948

曰 1220219 修正 圖式簡單說明 為讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細 說明如下： 圖式之簡單說明： 配合以下的敘述，以及伴隨的圖式，將更佳了解本發 明的這些及其他的目的、特徵、以及優點，其中： 第1圖繪示的是根據本發明之產生亂數的裝置之電路 方塊圖； 第2圖繪示的是根據本發明之如何使用可變偏壓控制 來修改振盪器頻率之時序圖； 第3圖繪示的是在第1圖中之亂數產生器中之區域同步 化邏輯之電路方塊圖； 第4圖繪示的是根據本發明之平衡邏輯之電路方塊 圖， 第5圖繪示的是在第1圖的亂數產生器中之並列轉換邏 輯之電路方塊圖； 第6圖繪示的是根據本發明之可變偏壓產生器之一實 施例之詳細之電路方塊圖； 第7圖繪示的是可變偏壓產生器之另一個實施例之電 路方塊圖； 第8圖繪示的是根據本發明之慢速頻率變化邏輯之電 路方塊圖； 第9圖繪示的是根據本發明之慢速可變頻率振盪器之 電路方塊圖；

8811twfl.ptc 第30頁 1220219 案號 91108948

曰 修正 圖式簡單說明 第1 0圖繪示的是當類比偏壓信號的許多準位作用時， 快速振盪信號的一個例子之週期及頻率之表；以及 第1 1圖繪示的是當類比偏壓信號的許多準位，因為隨 機變化之雜訊位元之不同邏輯狀態而作用時，慢速振盪信 號之一個例子之週期及頻率之表。

8811twf1.ptc 第31頁

Claims (1)

1220219 案號 91108948 六、申請專利範圍 一第 第一振 不 信 與 中 之 I該 同步 號， 頻率 該第 該類 複數 2. 位元 盪信 第二 且具 其中 時之 可變 二可 比偏 個之 如申 群中 種亂數 一可變 號； 可變 有較 該亂 一取 偏壓 變頻 壓信 一邏 請專 之該 終 替換頁 L -4 勒]月B 曰 修正 產生裝置，包括： 頻率振盪器，係以於一第一頻率時產生 頻率 該苐 數之 樣所 產生 率振 號之 輯狀 利範 些個 3 .如申請專利範 P該位元群中之該些個 1變該邏輯狀態。 4.如申請專利範 該可變偏壓產生器包 一隨機雜訊信號 5.如申請專利範 該可變偏壓產生器更 一總和邏輯，係 振盪器，係以產生與該第一振盪信號 一頻率低之一第二頻率之一第二振盪 一位元群為由該第一振盪信號於該第 配置；以及 器，係耦接於該第一可變頻率振盪器 盪器，以產生一類比偏壓信號，且其 變化係為根據該亂數之中該位元群中 態來變化。 圍第1項所述之亂數產生裝置，其中 係包括該亂數之該位元群中之兩個位 圍第1項所述之亂數產生裝置，其中 於該取樣作為該亂數之配置期間，改 圍第3項所述之亂數產生裝置，其中 括： ，係被配置為根據該邏輯狀態以變 圍第4項所述之亂數產生裝置，其中 包括： 耦接於該隨機雜訊信號，以將該隨機

8811twf1.ptc 第32頁 1220219 案號 91108948 曰 修正 六、申請專利範圍 雜訊信號與一狀態偏壓信號總和而產生該類比偏壓信號。 6 .如申請專利範圍第4項所述之亂數產生裝置，其中 該可變偏壓產生器包括： 一數位/邏輯轉換器，係與該位元群中之該些個耦 接，且被配置為將該邏輯狀態轉換為該隨機雜訊信號。 7.如申請專利範圍第4項所述之亂數產生裝置，其中 該可變偏壓產生器包括： 複數個P通道元件，該些P通道元件中之每一對應耦接 於該位元群中之該些個中之其一，其中該些P通道元件被 配置為並聯且具有一節點共通於該類比偏壓信號，其中該 邏輯狀態之任一改變，產生該邏輯偏壓信號之一對應改 •變。 ~ 8. —種積體電路中之亂數產生裝置，包括： t 一快速振盪器，係被配置為於一第一頻率時產生一快 ί速振盪信號； 一慢速振盪器：係被配置為產生一慢速振盪信號，該 慢速振盪信號不耦接於該快速振盪信號且具有較二分之一 該第一頻率之一半為低之一第二頻率 一時域同步邏輯，係耦接於該快速振盪器與該慢速振 盪器，且被配置為以該慢速振盪信號之相位對該快速振盪 ί信號取樣而得到一亂數之一位元群；以及 一偏壓產生器，係被配置為產生一偏壓信號以分送給 該快速振盪器與該慢速振盪器，其中該第二頻率之一範圍 與該第一頻率為根據該偏壓信號以設定，且其中該偏壓產

8811twf1.ptc 第33頁 1220219 _案號91108948 、 日 條正_ 六、申請專利範圍 ‘ 生器係根據該位元群中之複數個之一狀態，來變化該偏壓 信號。 9 .如申請專利範圍第8項所述之積體電路中之亂數產 生裝置，其中該位元群中之該些個包括該亂數之該位元群 中之兩個。 1 0 .如申請專利範圍第8項所述之積體電路中之亂數產 生裝置，其中該位元群中之該些個於該亂數之配置期間， 改變該狀態。 1 1 .如申請專利範圍第1 0項所述之積體電路中之亂數 產生裝置，其中該偏壓產生器包括： 一雜訊信號，係被配置為根據該狀態以變化。 1 2.如申請專利範圍第1 0項所述之積體電路中之亂數 產生裝置，其中該偏壓產生器更包括： 一總和邏輯，係躺接於該雜訊信號，以將該雜訊信號 與一被修正偏壓信號總和而產生該偏壓信號。 卜 1 3.如申請專利範圍第1 1項所述之積體電路中之亂數 產生裝置，其中該偏壓產生器包括： 一數位/邏輯轉換器，係與該位元群中之該些個耦 。接，且被配置為將該狀態轉換為該雜訊信號。 14.如申請專利範圍第11項所述之積體電路中之亂數 ^產生裝置，其中該偏壓產生器包括： 複數個P通道元件，該些P通道元件中之每一對應耦接 於該位元群中之該些個中之其一，其中該些P通道元件被 配置為並聯，且其中該些P通道元件具有一節點共通於該

8811twf1.ptc 第34頁 1220219 _案號91108948 〆93.降一 4月 日 修正__ 六、申請專利範圍 偏壓信號，其中該狀態之任一改變，產生該偏壓信號之一 對應改變。 1 5 . —種亂數產生器中之隨機變化類比偏壓信號裝 置，包括： 一總和邏輯，係以將一狀態偏壓信號與一隨機雜訊信 號總和而產生該類比偏壓信號；以及 一產生該隨機雜訊信號之裝置，耦接於該總和邏輯， 且被配置為在該亂數產生器配置一亂數時，根據該亂數之 一位元群中之複數個之一邏輯狀態變化該隨機雜訊信號。 1 6 .如申請專利範圍第1 5項所述之亂數產生器中之隨 機變化類比偏壓信號裝置，其中該類比偏壓信號為用以決 定該亂數產生器中之一振蘯器群之頻率。 0 1 7 .如申請專利範圍第1 6項所述之亂數產生器中之隨 θ機變化類比偏壓信號裝置，其中該振盪器群包括： \ 一快速振盪器，係被配置為於一第一頻率時產生一快 1振盪信號；以及 一慢速振盪器，係被配置為產生一慢速振盪信號，該 慢速振盪信號不耦接於該快速振盪信號且具有較二分之一 :該第一頻率之低之一第二頻率; 其中，該亂數之位元群為藉由該快速振盪器於該第二 頻率時之一取樣以連續產生。 1 8.如申請專利範圍第1 5項所述之亂數產生器中之隨 機變化類比偏壓信號裝置，其中該位元群中之該些個包括 該亂數之該位元群中之兩個。

8811twfl.ptc 第35頁 1220219 案號 91108948

曰 修正 六 機 裝 接 賢機 I裝 云於 多並 S該r't斤 I 申請專利範圍 1 9.如申請專利範圍第1 5項所述之亂數產生器中之隨 變化類比偏壓信號裝置，其中該產生該隨機雜訊信號之 置包括： 一數位/邏輯轉換器，係與該位元群中之該些個耦 ，且被配置為將該邏輯狀態轉換為該隨機雜訊信號。 2 0 .如申請專利範圍第1 5項所述之亂數產生器中之隨 變化類比偏壓信號裝置，其中該產生該隨機雜訊信號之 置包括： 複數個P通道元件，該些P通道元件中之每一對應耦接 該位元群中之該些個中之其一，其中該些P通道元件為 聯，且其中該些P通道元件產生該隨機雜訊信號，其中 邏輯狀態之任一改變，產生該偏壓信號之一對應改變。

8811twfl.ptc 第36頁