KR100735953B1 - 일련 번호 생성 장치, 그 방법 및 컴퓨터 판독가능 저장매체 - Google Patents
일련 번호 생성 장치, 그 방법 및 컴퓨터 판독가능 저장매체 Download PDFInfo
- Publication number
- KR100735953B1 KR100735953B1 KR1020050071469A KR20050071469A KR100735953B1 KR 100735953 B1 KR100735953 B1 KR 100735953B1 KR 1020050071469 A KR1020050071469 A KR 1020050071469A KR 20050071469 A KR20050071469 A KR 20050071469A KR 100735953 B1 KR100735953 B1 KR 100735953B1
- Authority
- KR
- South Korea
- Prior art keywords
- shift register
- memory cells
- output
- sequence
- combining means
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/582—Pseudo-random number generators
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Error Detection And Correction (AREA)
- Logic Circuits (AREA)
Abstract
Description
Claims (20)
- 일련 번호를 생성하는 장치에 있어서,비선형 피드백(101)과, 제 1 개수의 메모리 셀(102)과, 제 1 결합 수단(103)에 의해 상기 제 1 개수의 메모리 셀에 결합된 제 1 출력(104)을 가진 제 1 시프트 레지스터(10)와,비선형 피드백과, 제 2 개수의 메모리 셀과, 제 2 결합 수단에 의해 상기 제 2 개수의 메모리 셀에 결합된 제 2 출력(204)을 가진 제 2 시프트 레지스터(20)와,상기 제 1 출력(104)에서의 데이터 시퀀스와 상기 제 2 출력(204)에서의 데이터 시퀀스를 조합하여 상기 일련 번호를 얻는 조합 수단(12)을 포함하는 일련 번호 생성 장치.
- 제 1 항에 있어서,상기 제 1 결합 수단(103) 또는 상기 제 2 결합 수단은 선형 결합 수단인 일련 번호 생성 장치.
- 제 1 항 또는 제 2 항에 있어서,상기 제 1 시프트 레지스터(10) 또는 상기 제 2 시프트 레지스터(20)는, 상 기 제 1 개수의 메모리 셀과 상기 제 2 개수의 메모리 셀이 쌍을 이루는 소수, 즉, "1"을 제외한 공통 약수를 갖지 않도록 형성되는 일련 번호 생성 장치.
- 제 1 항 또는 제 2 항에 있어서,상기 제 1 개수와 상기 제 2 개수는 5 이상인 일련 번호 생성 장치.
- 제 1 항 또는 제 2 항에 있어서,상기 제 1 시프트 레지스터 또는 상기 제 2 시프트 레지스터는, 메모리 셀에서의 상기 시프트 레지스터의 출력 시퀀스는 2N-1 이하의 주기를 갖도록 형성되며, N은 상기 시프트 레지스터의 메모리 셀의 개수인 일련 번호 생성 장치.
- 제 1 항 또는 제 2 항에 있어서,상기 제 1 시프트 레지스터 또는 상기 제 2 시프트 레지스터는, 상기 시프트 레지스터의 출력 시퀀스가 2N-1 이상의 주기를 갖도록 형성되며, N은 상기 시프트 레지스터의 메모리 셀의 개수인 일련 번호 생성 장치.
- 제 1 항 또는 제 2 항에 있어서,상기 제 1 시프트 레지스터(10) 또는 상기 제 2 시프트 레지스터(20)는, 상기 시프트 레지스터의 적어도 2개의 메모리 셀의 출력을 조합하도록 형성된 피드백 수단(101)을 포함하도록 형성된 일련 번호 생성 장치.
- 제 7 항에 있어서,상기 제 1 시프트 레지스터(10) 또는 상기 제 2 시프트 레지스터(20)는, N/2 이하의 메모리 셀의 출력을 조합하도록 형성된 피드백 수단(101)을 포함하도록 형성되며, 여기서, N은 상기 시프트 레지스터의 메모리 셀의 개수인 일련 번호 생성 장치.
- 제 1 항 또는 제 2 항에 있어서,상기 제 1 결합 수단(103) 또는 상기 제 2 결합 수단은 적어도 2개의 메모리 셀의 출력 시퀀스 또는 적어도 2개의 메모리 셀의 출력 시퀀스로부터 도출되는 시퀀스를 조합하도록 형성된 일련 번호 생성 장치.
- 제 9 항에 있어서,상기 제 1 결합 수단(103) 또는 상기 제 2 결합 수단은 상기 출력 시퀀스 또는 XOR 게이트(103a) 또는 XNOR 게이트에 의해 비트 단위로 상기 출력 시퀀스로부터 도출된 시퀀스를 조합하여 상기 일련 번호를 얻도록 형성된 일련 번호 생성 장치.
- 제 9 항에 있어서,상기 제 1 시프트 레지스터(10) 또는 상기 제 2 시프트 레지스터(20)는, 상기 메모리 셀이 직렬로 접속되도록 형성되며, 여기서, 하위 메모리 셀(102a)과 상위 메모리 셀(102b)이 존재하며, 피드백 수단(101)의 출력은 상기 상위 메모리 셀의 입력에 연결되며, 상기 결합 수단(103)은 하위 메모리 셀만을 결합하지만 상위 메모리 셀을 서로 결합하지 않도록 형성된 일련 번호 생성 장치.
- 제 11 항에 있어서,상기 결합 수단은 N-3 이하의 상위 메모리 셀을 서로 결합하도록 형성되지 만 적어도 3개의 하위 메모리 셀을 서로 결합하지 않도록 형성된 일련 번호 생성 장치.
- 제 1 항 또는 제 2 항에 있어서,상기 결합 수단(103)은 유한 본체로부터의 번호로 메모리 셀의 출력 시퀀스를 가중하도록 형성되며, 여기서 상기 일련 번호가 규정되는 일련 번호 생성 장치.
- 제 9 항에 있어서,상기 결합 수단(103)은 상기 유한 본체로부터의 번호로 출력 시퀀스를 가중하여 상기 출력 시퀀스로부터 도출된 일련 번호를 얻도록 형성된 일련 번호 생성 장치.
- 제 13 항에 있어서,상기 제 1 결합 수단(103) 또는 제 2 결합 수단은 가중 목적으로 상기 일련 번호의 고정 번호를 이용하도록 형성된 일련 번호 생성 장치.
- 제 1 항 또는 제 2 항에 있어서,상기 조합 수단(12)은 상기 제 1 출력(104)에서의 상기 데이터 시퀀스와, 부울 조합 함수에 의해 항 단위로 상기 제 2 출력(204)에서의 데이터 시퀀스를 링크 하도록 형성된 일련 번호 생성 장치.
- 제 16 항에 있어서,상기 제 1 데이터 시퀀스(104)와 상기 제 2 데이터 시퀀스(204)는 2진수이며, 상기 조합 수단(12)은 AND 게이트, NAND 게이트, OR 게이트, NOR 게이트, XOR 게이트 및 XNOR 게이트로 구성된 게이트 그룹으로부터 적어도 하나의 게이트를 이용하도록 형성된 일련 번호 생성 장치.
- 제 1 항 또는 제 2 항에 있어서,상기 결합 수단(103)은 메모리 셀(102)의 스위치(103b)를 가지도록 형성되어, 결합 용도 등의 스위치(103b)의 제어 신호에 따라서 상기 메모리 셀의 출력 시퀀스를 이용하는 일련 번호 생성 장치.
- 일련 번호를 생성하는 방법에 있어서,비선형 피드백(101)과, 제 1 개수의 메모리 셀(102)과, 제 1 결합 수단(103)에 의해 상기 제 1 개수의 메모리 셀에 결합된 제 1 출력(104)을 가진 제 1 시프트 레지스터(10)로 제 1 데이터 시퀀스를 생성하는 단계와,비선형 피드백과, 제 2 개수의 메모리 셀과, 제 2 결합 수단에 의해 상기 제 2 개수의 메모리 셀에 결합된 제 2 출력(204)을 가진 제 2 시프트 레지스터(20)로 제 2 데이터 시퀀스를 생성하는 단계와,상기 제 1 출력(104)에서의 데이터 시퀀스와 상기 제 2 출력(204)에서의 데이터 시퀀스를 조합하여 상기 일련 번호를 얻는 단계를 포함하는 일련 번호 생성 방법.
- 컴퓨터 프로그램이 컴퓨터 상에서 동작할 때, 제 19 항에 따른 일련 번호 생성 방법을 수행하는 프로그램 코드를 가진 컴퓨터 프로그램을 저장하는 컴퓨터 판독가능 저장 매체.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004037814.2 | 2004-08-04 | ||
DE102004037814A DE102004037814B4 (de) | 2004-08-04 | 2004-08-04 | Vorrichtung und Verfahren zum Erzeugen einer Folge von Zahlen |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060049298A KR20060049298A (ko) | 2006-05-18 |
KR100735953B1 true KR100735953B1 (ko) | 2007-07-06 |
Family
ID=35853321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050071469A KR100735953B1 (ko) | 2004-08-04 | 2005-08-04 | 일련 번호 생성 장치, 그 방법 및 컴퓨터 판독가능 저장매체 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20060161610A1 (ko) |
KR (1) | KR100735953B1 (ko) |
DE (1) | DE102004037814B4 (ko) |
FR (1) | FR2875316B1 (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IL188089A (en) * | 2007-12-12 | 2013-02-28 | Nds Ltd | Bit generator |
US9513872B2 (en) * | 2009-11-25 | 2016-12-06 | Aclara Technologies Llc | Random number generator |
US10514892B2 (en) | 2013-07-26 | 2019-12-24 | Infineon Technologies Ag | Apparatus and method for detecting integrity violation |
KR101717946B1 (ko) * | 2015-09-24 | 2017-03-20 | 한국철도기술연구원 | 디지털 신호 처리 장치 및 방법 |
US11722298B2 (en) * | 2020-09-15 | 2023-08-08 | Globalfoundries U.S. Inc. | Public-private encryption key generation using Pcell parameter values and on-chip physically unclonable function values |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950704733A (ko) * | 1993-08-30 | 1995-11-20 | 안소니 제이. 살리,주니어 | 선택 가능한 탭이 있는 피드백 레지스터를 갖는 암호화 방법 및 장치(method and apparatus for encrypion having a feedback register with selectable taps) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3911330A (en) * | 1974-08-27 | 1975-10-07 | Nasa | Nonlinear nonsingular feedback shift registers |
US4852023A (en) * | 1987-05-12 | 1989-07-25 | Communications Satellite Corporation | Nonlinear random sequence generators |
JP4460772B2 (ja) * | 1998-06-25 | 2010-05-12 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 同期ストリーム暗号 |
JP2000020284A (ja) * | 1998-06-26 | 2000-01-21 | Toyo Commun Equip Co Ltd | 疑似乱数発生装置 |
US6707914B1 (en) * | 1999-11-29 | 2004-03-16 | Cisco Technology, Inc. | System and method for encrypting information within a communications network |
US6763363B1 (en) * | 1999-12-02 | 2004-07-13 | Honeywell International Inc. | Computer efficient linear feedback shift register |
DE10216240A1 (de) * | 2002-04-12 | 2003-10-30 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Berechnung eines iterierten Zustands einer rückgekoppelten Schieberegisteranordnung |
US7571200B2 (en) * | 2002-04-24 | 2009-08-04 | Hewlett-Packard Development Company, L.P. | Seedable pseudo-random number generator |
DE10229999A1 (de) * | 2002-07-03 | 2004-01-15 | Mark Diener | Metallbandsäge mit aufgehängtem Sägerahmen |
DE10339999B4 (de) * | 2003-08-29 | 2005-07-14 | Infineon Technologies Ag | Pseudozufallszahlengenerator |
-
2004
- 2004-08-04 DE DE102004037814A patent/DE102004037814B4/de not_active Expired - Fee Related
-
2005
- 2005-07-29 FR FR0508142A patent/FR2875316B1/fr not_active Expired - Fee Related
- 2005-08-03 US US11/197,776 patent/US20060161610A1/en not_active Abandoned
- 2005-08-04 KR KR1020050071469A patent/KR100735953B1/ko active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950704733A (ko) * | 1993-08-30 | 1995-11-20 | 안소니 제이. 살리,주니어 | 선택 가능한 탭이 있는 피드백 레지스터를 갖는 암호화 방법 및 장치(method and apparatus for encrypion having a feedback register with selectable taps) |
Also Published As
Publication number | Publication date |
---|---|
DE102004037814B4 (de) | 2010-12-16 |
FR2875316A1 (fr) | 2006-03-17 |
DE102004037814A1 (de) | 2006-03-16 |
US20060161610A1 (en) | 2006-07-20 |
FR2875316B1 (fr) | 2009-05-22 |
KR20060049298A (ko) | 2006-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Nandi et al. | Theory and applications of cellular automata in cryptography | |
JP4453697B2 (ja) | 演算処理装置、および演算処理制御方法、並びにコンピュータ・プログラム | |
EP1776757B1 (en) | Random number generation based on logic circuits with feedback | |
US10007488B2 (en) | Secured pseudo-random number generator | |
US20050097153A1 (en) | Pseudorandom number generator | |
US7979482B2 (en) | Random number generator configured to combine states of memory cells | |
Sen et al. | Cellular automata based cryptosystem (CAC) | |
US7480687B2 (en) | Pseudorandom number generator for a stream cipher | |
WO1999009471A1 (en) | Hardware efficient implementation of software efficient pseudo-random number generator | |
WO2010034326A1 (en) | State machine and generator for generating a description of a state machine feedback function | |
US7003109B2 (en) | Compact crypto-engine for random number and stream cipher generation | |
KR100735953B1 (ko) | 일련 번호 생성 장치, 그 방법 및 컴퓨터 판독가능 저장매체 | |
Gupta et al. | Coupled variable‐input LCG and clock divider‐based large period pseudo‐random bit generator on FPGA | |
Mars et al. | Random stream cipher as a PUF-like identity in FPGA environment | |
Panda et al. | FPGA prototype of low latency BBS PRNG | |
Lam et al. | Hardware implementations of multi-output Welch-Gong ciphers | |
KR100576714B1 (ko) | 디지털 로직을 이용한 난수 발생 장치 및 방법 | |
Anghelescu et al. | FPGA implementation of hybrid additive programmable cellular automata encryption algorithm | |
Rubio et al. | The Use of Linear Hybrid Cellular Automata as Pseudo Random Bit Generators in Cryptography. | |
US7502814B2 (en) | Device and method for generating a pseudorandom sequence of numbers | |
Thomas et al. | High quality uniform random number generation through LUT optimised linear recurrences | |
Garipcan et al. | FPGA modeling of a novel fully-synthesizable and secure TRNG based on key-dependent s-box | |
Sekhar et al. | An Efficient Pseudo Random Number Generator for Cryptographic Applications | |
Mita et al. | Pseudo-random sequence generators with improved inviolability performance | |
KR20130014003A (ko) | 인체 관심영역에 적합한 fcsr을 이용한 비선형 이진 난수 발생기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130621 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140623 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150619 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160621 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170616 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180619 Year of fee payment: 12 |