JPH06314188A - 乱数生成装置 - Google Patents
乱数生成装置Info
- Publication number
- JPH06314188A JPH06314188A JP5102883A JP10288393A JPH06314188A JP H06314188 A JPH06314188 A JP H06314188A JP 5102883 A JP5102883 A JP 5102883A JP 10288393 A JP10288393 A JP 10288393A JP H06314188 A JPH06314188 A JP H06314188A
- Authority
- JP
- Japan
- Prior art keywords
- data
- random number
- conductor
- shift register
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】 （修正有）
【目的】 導線に発生するノイズを利用して乱数を生成
する乱数生成装置に係り、特に全く規則性のない乱数を
任意に抽出することができる乱数生成装置を提供する。 【構成】 導線２に存在するノイズを帯域フィルタ３で
抽出し、Ａ／Ｄ変換器４へ出力し乱数データとする。ク
ロック信号をＡ／Ｄ変換器４及びシフトレジスタ８へ出
力し、このクロック信号に同期してＡ／Ｄ変換器４から
ノイズレベルに対応したデジタルデータがシフトレジス
タ８に格納され、シフトレジスタ８にデジタルデータが
格納された時、ＣＰＵ６がこのデータを読み出し、乱数
データとするものである。
する乱数生成装置に係り、特に全く規則性のない乱数を
任意に抽出することができる乱数生成装置を提供する。 【構成】 導線２に存在するノイズを帯域フィルタ３で
抽出し、Ａ／Ｄ変換器４へ出力し乱数データとする。ク
ロック信号をＡ／Ｄ変換器４及びシフトレジスタ８へ出
力し、このクロック信号に同期してＡ／Ｄ変換器４から
ノイズレベルに対応したデジタルデータがシフトレジス
タ８に格納され、シフトレジスタ８にデジタルデータが
格納された時、ＣＰＵ６がこのデータを読み出し、乱数
データとするものである。
Description
【０００１】
【産業上の利用分野】本発明は乱数生成装置に係り、特
に導線にのるノイズを利用して乱数を生成する乱数生成
装置に関する。
に導線にのるノイズを利用して乱数を生成する乱数生成
装置に関する。
【０００２】
【従来の技術】今日、ＬＡＮ（ローカルエリアネットワ
ークシステム）、ＷＡＮ（ワイドエリアネットワークシ
ステム）等のコンピュータネットワークシステムの発達
により多くのエンドユーザが通信線で結ばれ、重要デー
タの保持等のセキュリティーの確保が重要になってい
る。また、ＩＳＤＮ通信や高速データ通信の発達によ
り、送受信間のデータのセキュリティーも重要である。
この為、データのアクセスにはＩＤやパスワード等が使
用され、また送受信機間（端末装置間）でのデータの授
受には暗号が使用されている。特に暗号については、例
えば一方の端末装置からデータを送る時、そのデータに
暗号である所謂鍵数字列を加算し、第三者には意味のわ
からない暗号データとして他方の端末装置へ送る。他方
の端末装置ではこの暗号データを所定の鍵データにより
復号化し、データを使用することで送受信データのセキ
ュリティーを確保している。
ークシステム）、ＷＡＮ（ワイドエリアネットワークシ
ステム）等のコンピュータネットワークシステムの発達
により多くのエンドユーザが通信線で結ばれ、重要デー
タの保持等のセキュリティーの確保が重要になってい
る。また、ＩＳＤＮ通信や高速データ通信の発達によ
り、送受信間のデータのセキュリティーも重要である。
この為、データのアクセスにはＩＤやパスワード等が使
用され、また送受信機間（端末装置間）でのデータの授
受には暗号が使用されている。特に暗号については、例
えば一方の端末装置からデータを送る時、そのデータに
暗号である所謂鍵数字列を加算し、第三者には意味のわ
からない暗号データとして他方の端末装置へ送る。他方
の端末装置ではこの暗号データを所定の鍵データにより
復号化し、データを使用することで送受信データのセキ
ュリティーを確保している。
【０００３】従来、上述のような暗号データを作成のた
めには乱数が使用されている。乱数は規則性のないラン
ダムな数であり、この乱数の生成は、ソフトウェア処理
で行っていた。例えば、現在時刻のデータなどを利用
し、乱数生成の為の簡単なプログラムを作成し、このプ
ログラムをコンピュータで実行することにより乱数の生
成処理を行っていた。
めには乱数が使用されている。乱数は規則性のないラン
ダムな数であり、この乱数の生成は、ソフトウェア処理
で行っていた。例えば、現在時刻のデータなどを利用
し、乱数生成の為の簡単なプログラムを作成し、このプ
ログラムをコンピュータで実行することにより乱数の生
成処理を行っていた。
【０００４】
【発明が解決しようとする課題】しかしながら、上述の
ようなソフトウェア処理により作成した乱数は、いわゆ
る疑似乱数とよばれるものであり、本来の乱数ではな
い。すなわち、人為的に作成したプログラムに基づいて
生成される乱数は一定の規則性を有するものである。し
たがって、初期値が既知である場合推測が可能であり、
逆にコンピュータ等で解析することによりそのプログラ
ムが解析され、暗号としての機能が充分果たせない。
ようなソフトウェア処理により作成した乱数は、いわゆ
る疑似乱数とよばれるものであり、本来の乱数ではな
い。すなわち、人為的に作成したプログラムに基づいて
生成される乱数は一定の規則性を有するものである。し
たがって、初期値が既知である場合推測が可能であり、
逆にコンピュータ等で解析することによりそのプログラ
ムが解析され、暗号としての機能が充分果たせない。
【０００５】本発明は、ソフトウェア処理を使用するこ
となく、乱数として全く規則性のないデータを生成し、
解読されることのない暗号を作成することを可能とした
乱数生成装置を提供することを目的とする。
となく、乱数として全く規則性のないデータを生成し、
解読されることのない暗号を作成することを可能とした
乱数生成装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明の乱数生成装置の
ひとつの構成例としては、導線と、該導線のノイズをデ
ジタルデータに変換するアナログ／デジタル変換手段
と、該アナログ／デジタル変換手段から出力されるデジ
タルデータを乱数データとする制御手段とから構成され
ている。
ひとつの構成例としては、導線と、該導線のノイズをデ
ジタルデータに変換するアナログ／デジタル変換手段
と、該アナログ／デジタル変換手段から出力されるデジ
タルデータを乱数データとする制御手段とから構成され
ている。
【０００７】また、前記アナログ／デジタル変換手段へ
出力されるノイズは、フィルタ手段で前記導線のノイズ
が抽出されたものである。この構成により導線から本来
流れる信号成分を除いたノイズ成分のみを抽出できる。
出力されるノイズは、フィルタ手段で前記導線のノイズ
が抽出されたものである。この構成により導線から本来
流れる信号成分を除いたノイズ成分のみを抽出できる。
【０００８】さらに、前記制御手段は、前記アナログ／
デジタル変換手段からデジタルデータを読み出すタイミ
ングを出力するクロック信号を作成する為のクロック信
号発生手段と、このクロック信号の出力タイミングに同
期して出力される前記アナログ／デジタル変換手段から
のデジタルデータをクロック信号が出力される度に格納
するシフトレジスタと、該シフトレジスタに格納された
データを乱数として読み出す読み出し制御手段とで構成
されている。尚、前記シフトレジスタは、例えばＮビッ
トのデータを格納し、このＮビットのデータを出力する
ことによりＮビットの乱数データを得ることができる。
デジタル変換手段からデジタルデータを読み出すタイミ
ングを出力するクロック信号を作成する為のクロック信
号発生手段と、このクロック信号の出力タイミングに同
期して出力される前記アナログ／デジタル変換手段から
のデジタルデータをクロック信号が出力される度に格納
するシフトレジスタと、該シフトレジスタに格納された
データを乱数として読み出す読み出し制御手段とで構成
されている。尚、前記シフトレジスタは、例えばＮビッ
トのデータを格納し、このＮビットのデータを出力する
ことによりＮビットの乱数データを得ることができる。
【０００９】
【作用】本発明は、アナログ／デジタル変換手段によ
り、導線にのるノイズをデジタルデータに変換し、この
データを利用して規則性のない乱数を生成するものであ
り、従来の疑似乱数に比べ乱数としての機能を拡大する
ことができる。
り、導線にのるノイズをデジタルデータに変換し、この
データを利用して規則性のない乱数を生成するものであ
り、従来の疑似乱数に比べ乱数としての機能を拡大する
ことができる。
【００１０】また、アナログ／デジタル変換手段のサン
プリング周波数を換え、又はシフトレジスタに格納する
Ｎビットのデータのビット数を増すことにより、極めて
ランダム性の高い乱数を得ることができ、解読されるこ
とのない暗号の作成が可能となる。
プリング周波数を換え、又はシフトレジスタに格納する
Ｎビットのデータのビット数を増すことにより、極めて
ランダム性の高い乱数を得ることができ、解読されるこ
とのない暗号の作成が可能となる。
【００１１】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。図１は本実施例の乱数生成装置の
システムブロック図である。尚、本実施例の乱数生成装
置はＳＭＤ（セイフティーモデム）に適用するものであ
る。同図において、乱数生成装置１は導線２に接続され
た帯域フィルタ３と、アナログ／デジタル変換器（以下
Ａ／Ｄ変換器で示す）４と、制御部５で構成されてい
る。また、制御部５はＣＰＵ６、クロック発生部７、シ
フトレジスタ８で構成されている。
照しながら説明する。図１は本実施例の乱数生成装置の
システムブロック図である。尚、本実施例の乱数生成装
置はＳＭＤ（セイフティーモデム）に適用するものであ
る。同図において、乱数生成装置１は導線２に接続され
た帯域フィルタ３と、アナログ／デジタル変換器（以下
Ａ／Ｄ変換器で示す）４と、制御部５で構成されてい
る。また、制御部５はＣＰＵ６、クロック発生部７、シ
フトレジスタ８で構成されている。
【００１２】導線２は端末装置に入力するラインや、装
置内の通信回線、回路基板のパターン線などの信号線で
あり、この導線２には所定の信号が流れる。また、この
信号には各種のノイズ（雑音）がのっている。例えば、
導線２が端末装置の入力ラインであれば外部の各種ノイ
ズを含んでおり、また導線１が装置内の通信回線、回路
基板のパターン線などの信号線であれば、装置内の発振
素子の発信信号や、電源回路から発せられる電磁波によ
るノイズなどが含まれている。また、回路基板の接地線
（アース）の配線方法によっても導線２が影響を受け、
導線２にノイズがのる（発生する）。
置内の通信回線、回路基板のパターン線などの信号線で
あり、この導線２には所定の信号が流れる。また、この
信号には各種のノイズ（雑音）がのっている。例えば、
導線２が端末装置の入力ラインであれば外部の各種ノイ
ズを含んでおり、また導線１が装置内の通信回線、回路
基板のパターン線などの信号線であれば、装置内の発振
素子の発信信号や、電源回路から発せられる電磁波によ
るノイズなどが含まれている。また、回路基板の接地線
（アース）の配線方法によっても導線２が影響を受け、
導線２にノイズがのる（発生する）。
【００１３】帯域フィルタ３は導線２に流れる本来の信
号と、導線２に発生する上述の各種ノイズを分離するも
のであり、導線２からノイズ成分のみを抽出する回路で
ある。この帯域フィルタ３としては、例えば導線２にＭ
Hzオーダの所定信号が流れる時、数百Hz〜ｋHzオーダの
ノイズ（雑音）を抽出する。
号と、導線２に発生する上述の各種ノイズを分離するも
のであり、導線２からノイズ成分のみを抽出する回路で
ある。この帯域フィルタ３としては、例えば導線２にＭ
Hzオーダの所定信号が流れる時、数百Hz〜ｋHzオーダの
ノイズ（雑音）を抽出する。
【００１４】Ａ／Ｄ変換器４には、帯域フィルタ３を通
過したノイズ成分（アナログ信号）が入力し、入力する
アナログ信号のレベル（振幅）に対応するレベルのデジ
タル信号に変換する。例えば、このＡ／Ｄ変換器４とし
て、入力するアナログ信号を「０」、「１」の２階調の
振幅レベルでデジタル変換すると、「０」、又は「１」
の２値のデジタルデータを得ることができる。尚、この
Ａ／Ｄ変換はクロック発生部７から出力されるクロック
信号に同期して行われる。
過したノイズ成分（アナログ信号）が入力し、入力する
アナログ信号のレベル（振幅）に対応するレベルのデジ
タル信号に変換する。例えば、このＡ／Ｄ変換器４とし
て、入力するアナログ信号を「０」、「１」の２階調の
振幅レベルでデジタル変換すると、「０」、又は「１」
の２値のデジタルデータを得ることができる。尚、この
Ａ／Ｄ変換はクロック発生部７から出力されるクロック
信号に同期して行われる。
【００１５】このようにして得られたデジタルデータ
は、Ａ／Ｄ変換器４からシフトレジスタ８へ出力され
る。シフトレジスタ８は８ビット構成の所謂シリアルイ
ン／パラレルアウト形のレジスタであり、Ａ／Ｄ変換器
４から出力されるデジタルデータを８ビット保持する。
また、このデジタルデータのシフトもクロック発生部７
から出力されるクロック信号に同期して行われる。
は、Ａ／Ｄ変換器４からシフトレジスタ８へ出力され
る。シフトレジスタ８は８ビット構成の所謂シリアルイ
ン／パラレルアウト形のレジスタであり、Ａ／Ｄ変換器
４から出力されるデジタルデータを８ビット保持する。
また、このデジタルデータのシフトもクロック発生部７
から出力されるクロック信号に同期して行われる。
【００１６】一方、ＣＰＵ６は本実施例の乱数生成装置
１のシステム制御を行う中央処理部であり、クロック発
生部７へ制御信号を出力する。クロック発生部７はＣＰ
Ｕ６の制御信号に基づき、Ａ／Ｄ変換器４及びシフトレ
ジスタ８へ８回のクロック信号を出力すると供に、８回
のクロック信号の出力が終了すると、出力終了信号をＣ
ＰＵ６へ出力する。尚、ＣＰＵ６には上述の出力終了信
号と共に、シフトレジスタ８から８ビットのパラレルデ
ータが入力し、このデータを乱数データとして使用す
る。
１のシステム制御を行う中央処理部であり、クロック発
生部７へ制御信号を出力する。クロック発生部７はＣＰ
Ｕ６の制御信号に基づき、Ａ／Ｄ変換器４及びシフトレ
ジスタ８へ８回のクロック信号を出力すると供に、８回
のクロック信号の出力が終了すると、出力終了信号をＣ
ＰＵ６へ出力する。尚、ＣＰＵ６には上述の出力終了信
号と共に、シフトレジスタ８から８ビットのパラレルデ
ータが入力し、このデータを乱数データとして使用す
る。
【００１７】次に、上述の構成の乱数生成装置１におい
て、以下に乱数生成動作を説明する。先ず、導線２にの
っている各種ノイズは帯域フィルタ３へ出力され、帯域
フィルタ３により導線２に流れる本来の信号からノイズ
成分が抽出される。そして、このノイズ成分であるアナ
ログ信号は、Ａ／Ｄ変換器４へ出力される。このように
Ａ／Ｄ変換器４に帯域フィルタ３を介して導線２に含ま
れるノイズが供給されている状態において、ＣＰＵ６が
図２に示すシーケンス図に示す如くクロック発生指示を
クロック発生部７へ出力すると、クロック発生部７は図
３に示すフローチャートに従って乱数生成処理を実行す
る。
て、以下に乱数生成動作を説明する。先ず、導線２にの
っている各種ノイズは帯域フィルタ３へ出力され、帯域
フィルタ３により導線２に流れる本来の信号からノイズ
成分が抽出される。そして、このノイズ成分であるアナ
ログ信号は、Ａ／Ｄ変換器４へ出力される。このように
Ａ／Ｄ変換器４に帯域フィルタ３を介して導線２に含ま
れるノイズが供給されている状態において、ＣＰＵ６が
図２に示すシーケンス図に示す如くクロック発生指示を
クロック発生部７へ出力すると、クロック発生部７は図
３に示すフローチャートに従って乱数生成処理を実行す
る。
【００１８】この乱数生成処理は、先ずクロック発生部
７がＡ／Ｄ変換器４及びシフトレジスタ８へクロック信
号を出力する処理から開始される（ステップ（以下ＳＴ
という）１）。Ａ／Ｄ変換器４はクロック信号が入力す
ると、前述の如く帯域フィルタ３から供給されるアナロ
グ信号（ノイズ成分）をデジタルデータに変換する。こ
の変換処理は、アナログ信号がある基準レベル（シュレ
ッショルドレベル）より小さい時データ「０」を出力
し、アナログ信号が基準レベルより大きい時データ
「１」を出力する。そして、このデジタルデータはシフ
トレジスタ８に格納される（ＳＴ２）。例えば、最初の
Ａ／Ｄ変換処理の出力が「１」であれば、データ「１」
がＡ／Ｄ変換器４から出力され、シフトレジスタ８にデ
ータ「１」が格納される。
７がＡ／Ｄ変換器４及びシフトレジスタ８へクロック信
号を出力する処理から開始される（ステップ（以下ＳＴ
という）１）。Ａ／Ｄ変換器４はクロック信号が入力す
ると、前述の如く帯域フィルタ３から供給されるアナロ
グ信号（ノイズ成分）をデジタルデータに変換する。こ
の変換処理は、アナログ信号がある基準レベル（シュレ
ッショルドレベル）より小さい時データ「０」を出力
し、アナログ信号が基準レベルより大きい時データ
「１」を出力する。そして、このデジタルデータはシフ
トレジスタ８に格納される（ＳＴ２）。例えば、最初の
Ａ／Ｄ変換処理の出力が「１」であれば、データ「１」
がＡ／Ｄ変換器４から出力され、シフトレジスタ８にデ
ータ「１」が格納される。
【００１９】次に、クロック信号が８回出力されたか判
断し（ＳＴ３）、上述の処理では未だ８回のクロック信
号が出力されていない為（ＳＴ３がＮo （ノー））、処
理（ＳＴ１）に戻って２回目のクロック信号をＡ／Ｄ変
換器４及びシフトレジスタ８へ出力する。Ａ／Ｄ変換器
４は２回目のクロック信号が入力すると、上述と同様帯
域フィルタ３からその時出力されたアナログ信号をデジ
タルデータに変換し、シフトレジスタ８に出力する。例
えば、この時Ａ／Ｄ変換器４から出力されたデータが
「０」であれば、シフトレジスタ８にデータ「０」が格
納される（ＳＴ２）。
断し（ＳＴ３）、上述の処理では未だ８回のクロック信
号が出力されていない為（ＳＴ３がＮo （ノー））、処
理（ＳＴ１）に戻って２回目のクロック信号をＡ／Ｄ変
換器４及びシフトレジスタ８へ出力する。Ａ／Ｄ変換器
４は２回目のクロック信号が入力すると、上述と同様帯
域フィルタ３からその時出力されたアナログ信号をデジ
タルデータに変換し、シフトレジスタ８に出力する。例
えば、この時Ａ／Ｄ変換器４から出力されたデータが
「０」であれば、シフトレジスタ８にデータ「０」が格
納される（ＳＴ２）。
【００２０】以下同様にクロック発生部７からクロック
信号が８回出力され、シフトレジスタ８に８ビットのデ
ータが格納されるまで上述の処理を繰り返す（ＳＴ３が
Ｎo→ＳＴ１→ＳＴ２→ＳＴ３）。この処理中、Ａ／Ｄ
変換器４へ出力されるアナログ信号は導線２に含まれる
ノイズ成分であり、導線２にのっているノイズは時々刻
々そのレベルが変化している為、クロック信号の出力タ
イミング毎に異なったレベルのアナログ信号がＡ／Ｄ変
換器４へ出力され、従ってシフトレジスタ８にはランダ
ムなデータが８ビット分格納される。
信号が８回出力され、シフトレジスタ８に８ビットのデ
ータが格納されるまで上述の処理を繰り返す（ＳＴ３が
Ｎo→ＳＴ１→ＳＴ２→ＳＴ３）。この処理中、Ａ／Ｄ
変換器４へ出力されるアナログ信号は導線２に含まれる
ノイズ成分であり、導線２にのっているノイズは時々刻
々そのレベルが変化している為、クロック信号の出力タ
イミング毎に異なったレベルのアナログ信号がＡ／Ｄ変
換器４へ出力され、従ってシフトレジスタ８にはランダ
ムなデータが８ビット分格納される。
【００２１】上述のようにして８ビットのデータがシフ
トレジスタ８に格納されると（ＳＴ３がＹes（イエ
ス））、乱数生成処理が終了し、図２に示す如く処理が
終了したことを示す終了通知をＣＰＵ６へ出力する。Ｃ
ＰＵ６はこの終了通知を受信すると、シフトレジスタ８
に格納されている８ビットのデータの読み込み処理を実
行する。このデータの読み込み処理は、シフトレジスタ
８から８ビットのデータをパラレルに読み出すものであ
る。シフトレジスタ８に格納された８ビットのデータ
は、上述のようにランダムな「０」、又は「１」のデー
タであり、ＣＰＵ６はこの８ビットのデータを読み込む
ことにより、乱数データとして使用することができる。
例えば、前述のＳＭＤ（セイフティーモデム）がデータ
を送信する際に、上述の処理により得られた乱数を使用
することにより暗号データを作成することができる。
トレジスタ８に格納されると（ＳＴ３がＹes（イエ
ス））、乱数生成処理が終了し、図２に示す如く処理が
終了したことを示す終了通知をＣＰＵ６へ出力する。Ｃ
ＰＵ６はこの終了通知を受信すると、シフトレジスタ８
に格納されている８ビットのデータの読み込み処理を実
行する。このデータの読み込み処理は、シフトレジスタ
８から８ビットのデータをパラレルに読み出すものであ
る。シフトレジスタ８に格納された８ビットのデータ
は、上述のようにランダムな「０」、又は「１」のデー
タであり、ＣＰＵ６はこの８ビットのデータを読み込む
ことにより、乱数データとして使用することができる。
例えば、前述のＳＭＤ（セイフティーモデム）がデータ
を送信する際に、上述の処理により得られた乱数を使用
することにより暗号データを作成することができる。
【００２２】尚、上述の実施例では、Ａ／Ｄ変換器２と
して、入力するアナログ信号を「０」、「１」の２階調
の振幅レベルでデジタル変換する構成としたが、Ｎ階調
のレベルでデジタル変換すれば、Ｎ値のデジタルデータ
を得ることができ、さらに複雑な乱数データを得ること
ができる。尚、この場合にはシフトレジスタとしてＮ×
８ビット構成のレジスタが必要となる。
して、入力するアナログ信号を「０」、「１」の２階調
の振幅レベルでデジタル変換する構成としたが、Ｎ階調
のレベルでデジタル変換すれば、Ｎ値のデジタルデータ
を得ることができ、さらに複雑な乱数データを得ること
ができる。尚、この場合にはシフトレジスタとしてＮ×
８ビット構成のレジスタが必要となる。
【００２３】また、本実施例では、１つの乱数の作成に
クロック信号を８回発生させる構成としたが、８回に限
定されるものではないことは勿論である。
クロック信号を８回発生させる構成としたが、８回に限
定されるものではないことは勿論である。
【００２４】
【発明の効果】以上詳細に説明したように、本発明によ
れば導線に発生する各種ノイズをアナログ／デジタル変
換し、そのデジタルデータを乱数として利用するのでラ
ンダムな乱数データを得ることができる。
れば導線に発生する各種ノイズをアナログ／デジタル変
換し、そのデジタルデータを乱数として利用するのでラ
ンダムな乱数データを得ることができる。
【００２５】また、本発明によれば乱数の作成が容易で
あり、極めて簡単に乱数生成装置が構成できる。さら
に、本発明の乱数生成装置により生成した乱数を暗号デ
ータの作成に使用することにより、解読されることのな
い暗号データを作成でき、コンピュータシステムや、Ｉ
ＳＤＮデータ通信、高速データ通信等の通信システムに
使用する送受信データの安全を確実に確保でき、セキュ
リティー性の優れたシステムを開発できる。
あり、極めて簡単に乱数生成装置が構成できる。さら
に、本発明の乱数生成装置により生成した乱数を暗号デ
ータの作成に使用することにより、解読されることのな
い暗号データを作成でき、コンピュータシステムや、Ｉ
ＳＤＮデータ通信、高速データ通信等の通信システムに
使用する送受信データの安全を確実に確保でき、セキュ
リティー性の優れたシステムを開発できる。
【図１】一実施例の乱数生成装置のシステムブロック図
である。
である。
【図２】一実施例の乱数生成装置の動作を説明するシー
ケンス図である。
ケンス図である。
【図３】一実施例の乱数生成装置の動作を説明するフロ
ーチャートである。
ーチャートである。
１ 乱数生成装置 ２ 導線 ３ 帯域フィルタ ４ Ａ／Ｄ変換器 ５ 制御部 ６ ＣＰＵ ７ クロック発生部 ８ シフトレジスタ
Claims (3)
- 【請求項１】 導線と、該導線のノイズをデジタルデー
タに変換するアナログ／デジタル変換手段と、該アナロ
グ／デジタル変換手段から出力されるデジタルデータを
乱数データとする制御手段とを有することを特徴とする
乱数生成装置。 - 【請求項２】 前記アナログ／デジタル変換手段へ出力
されるノイズは、フィルタ手段で前記導線のノイズが抽
出されたものであることを特徴とする請求項１記載の乱
数生成装置。 - 【請求項３】 前記制御手段は、前記アナログ／デジタ
ル変換手段からデジタルデータを読み出すクロック信号
発生手段と、前記アナログ／デジタル変換手段から読み
出されたデータをＮビット格納するシフトレジスタと、
該シフトレジスタに格納されたデータを乱数として読み
出す読み出し制御手段とを有することを特徴とする請求
項１記載の乱数生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5102883A JPH06314188A (ja) | 1993-04-28 | 1993-04-28 | 乱数生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5102883A JPH06314188A (ja) | 1993-04-28 | 1993-04-28 | 乱数生成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06314188A true JPH06314188A (ja) | 1994-11-08 |
Family
ID=14339273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5102883A Pending JPH06314188A (ja) | 1993-04-28 | 1993-04-28 | 乱数生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06314188A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002152193A (ja) * | 2000-11-15 | 2002-05-24 | Sony Corp | 暗号化装置、通信装置、情報再生装置及びそれらの方法 |
| US8260835B2 (en) | 2003-06-24 | 2012-09-04 | Renesas Electronics Corporation | Random number generator with ring oscillation circuit |
| JP2014102768A (ja) * | 2012-11-21 | 2014-06-05 | Toshiba Corp | 乱数生成回路 |
-
1993
- 1993-04-28 JP JP5102883A patent/JPH06314188A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002152193A (ja) * | 2000-11-15 | 2002-05-24 | Sony Corp | 暗号化装置、通信装置、情報再生装置及びそれらの方法 |
| US8260835B2 (en) | 2003-06-24 | 2012-09-04 | Renesas Electronics Corporation | Random number generator with ring oscillation circuit |
| US9052975B2 (en) | 2003-06-24 | 2015-06-09 | Renesas Electronics Corporation | Random number generator with ring oscillation circuit |
| JP2014102768A (ja) * | 2012-11-21 | 2014-06-05 | Toshiba Corp | 乱数生成回路 |
| US9547475B2 (en) | 2012-11-21 | 2017-01-17 | Kabushiki Kaisha Toshiba | Random number generating circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6112187A (en) | Encryption communication system for generating passwords on the basis of start information on both parties of communication | |
| US4890324A (en) | Enciphering/deciphering method and arrangement for performing the method | |
| US4924516A (en) | Method and system for a synchronized pseudo-random privacy modem | |
| WO2002037260A1 (fr) | Generateur de nombres aleatoires | |
| US20060242216A1 (en) | Method and an electrical device for efficient generation of multi-rate pseudo random noise (pn) sequence | |
| US7512794B2 (en) | System and method for authentication | |
| JPH06314188A (ja) | 乱数生成装置 | |
| US4875021A (en) | Pseudo-noise sequence generator | |
| US3936601A (en) | Method and apparatus for altering the synchronous compare character in a digital data communication system | |
| JPH06291760A (ja) | ディジタル信号処理システム | |
| US20030053627A1 (en) | Random-number generation apparatus, random-number generation method, and random-number generation program | |
| JPH11224183A (ja) | 擬似乱数発生装置 | |
| KR20030054340A (ko) | 코드 롬의 테스트시 데이터를 보호하기 위한 장치 | |
| RU2007884C1 (ru) | Устройство шифрования двоичной информации "албер" | |
| JPH01265609A (ja) | 擬似乱数発生装置 | |
| JPS592219B2 (ja) | 秘匿通信装置 | |
| JP3576589B2 (ja) | Ｐｃｍ信号ノイズ除去方式 | |
| KR20040084422A (ko) | 디지털 생체 정보를 이용한 난수 생성기 및 방법 | |
| KR0167449B1 (ko) | 3개 직렬신호의 병렬변환 우선처리 회로 | |
| KR910007307A (ko) | 통신제어장치 | |
| JPS59122221A (ja) | パタ−ン発生器 | |
| JPH05191297A (ja) | シリアル／パラレル変換回路 | |
| WO2018016015A1 (ja) | 拡散符号生成装置、拡散符号生成プログラム及び拡散符号生成方法 | |
| JP3046706B2 (ja) | 任意の周期とパターンを持つ矩形波発生装置 | |
| JPH04246681A (ja) | 乱数発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981215 |