KR20020087745A - 박막의 파괴강도 시험방법 - Google Patents

박막의 파괴강도 시험방법 Download PDF

Info

Publication number
KR20020087745A
KR20020087745A KR1020010026737A KR20010026737A KR20020087745A KR 20020087745 A KR20020087745 A KR 20020087745A KR 1020010026737 A KR1020010026737 A KR 1020010026737A KR 20010026737 A KR20010026737 A KR 20010026737A KR 20020087745 A KR20020087745 A KR 20020087745A
Authority
KR
South Korea
Prior art keywords
wiring
thin film
atoms
alloy
fracture strength
Prior art date
Application number
KR1020010026737A
Other languages
English (en)
Other versions
KR100450260B1 (ko
Inventor
박영준
신경호
이우영
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR10-2001-0026737A priority Critical patent/KR100450260B1/ko
Publication of KR20020087745A publication Critical patent/KR20020087745A/ko
Application granted granted Critical
Publication of KR100450260B1 publication Critical patent/KR100450260B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 반도체 소자, 통신소자 등 미세소자에 사용되는 두께가 매우 얇은 박막의 파괴강도를 시험 및 평가하기 위한 방법에 관한 것으로서, 종래의 기계적 힘을 인가하는 방식을 탈피하여, 전기회로에 전류가 흐를때 발생하는 응력을 이용하는 방식을 채택함으로써, 보다 진일보한 박막의 파괴강도 시험방법을 제시하고자 하는 것이다.

Description

박막의 파괴강도 시험방법 {METHOD FOR DESTRUCTIVE STRENGTH TEST OF THIN FILM}
본 발명은 박막의 파괴강도 시험방법에 관한 것으로서, 상세하게는 반도체 소자, 통신소자 등 미세소자에 사용되는 두께가 매우 얇은 박막의 기계적 성질중 파괴강도를 시험 및 평가하기 위한 방법에 관한 것이다.
종래의 박막의 파괴강도 시험방법에서는 미소 압입기, 스크래치 시험기, 미소 인장기 등의 측정장비를 이용하여, 기계적인 힘을 박막에 실제로 인가하고, 이때 발생하는 박막에서의 변형현상을 분석함으로써, 박막의 기계적 성질을 평가하였다.
최근 급격한 박막형성 기술의 발달 및 고성능 소자의 필요성 증대에 따라, 각종 소자에는 매우 얇은 두께의 박막이 사용되고 있고, 더욱 얇은 두께의 박막의 개발이 요구되고 있다.
박막의 두께가 얇을 경우, 박막이 코팅된 소자의 제조 및 사용 중에 발생하는 응력에 의해 박막의 파괴의 위험이 높으므로, 고성능 차세대 소자에 요구되는 물성을 지닌 박막을 개발하기 위해서는, 박막의 파괴강도 등을 시험 및 평가하는 방법의 개발이 필수적이다.
그런데, 종래의 기계적 방법에 의한 박막의 파괴강도 시험방법에는 다음과 같은 문제점이 있었다.
첫째, 막의 두께가 얇아지는 경우, 막의 물성이 후막과는 매우 다른 성질을가지게 되므로, 기존에 사용되어 오던 후막의 성질을 측정하는 방법으로는 박막의 성질을 정확히 시험 및 평가할 수 없다.
둘째, 두께가 얇은 막이 소자나 기판에 코팅된 경우, 소자나 기판 등의 영향을 받지 않고, 막에만 정확히 기계적 힘을 가하기가 매우 어렵다.
셋째, 막에 기계적 힘을 가하더라도, 이는 막이 코팅된 소자나 기판의 동작 중에 발생하는 실제의 응력 양상과 다를 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해, 종래의 기계적 힘을 인가하는 방식을 탈피하여, 보다 진일보한 박막의 파괴강도 시험방법을 제시하고자 하는 것이다.
도 1은 본 발명의 기본적인 일실시례를 도시한 구성도.
도 2는 본 발명의 일실시례로서, 배선의 양측에 원자의 확산이 어려운 물질로 패드를 형성한 경우를 도시한 구성도.
도 3은 배선에 발생하는 응력분포를 나타낸 그래프.
도 4는 본 발명의 일실시례로서, 배선의 음극측에 배선의 재료와 동일한 물질에 의해 배선의 폭에 비해 큰 패드를 형성한 경우를 도시한 구성도.
도 5a 및 도 5b는 본 발명의 일실시례로서, 박막의 파괴강도의 시험을 위한 2층 단선 배선 구조의 평면도 및 측단면도.
도 6는 본 발명의 일실시례로서, 박막의 파괴강도의 시험을 위하여, 각각 길이가 상이한 수 개의 배선을 설치한 2층 단선 배선 구조를 도시한 평면도.
** 도면의 주요부분에 대한 부호의 설명 **
10 : 음극측 패드14 : 전자의 흐름 방향
11,12 : 원자의 확산이 어려운 물질(예 : 텅스텐)로 이루어진 패드
13 : 원자의 확산이 쉬운 물질(예 : 알루미늄)로 이루어진 배선
15 : 배선의 음극측16 : 배선의 양극측
17 : 배선의 음극측에 발생한 최대 인장응력
18 : 배선의 양극측에 발생한 최대 압축응력
20 : 윗층 배선21 : 아래층 배선
22 : 시험용 박막23 : 층간 박막
24 : 층간 연결 부분25 : 전자의 흐름 방향
26 : 윗층 배선의 양극측27 : 윗층 배선의 음극측
28 : 윗층 패드29 : 아래층 패드
31 : 윗층 배선32 : 아래층 배선
33 : 시험용 박막34 : 윗층 패드
35 : 아래층 패드
본 발명은, 배선에 전류가 흘러 배선을 형성하는 물질의 원자가 움직임에 따라, 배선에 응력이 발생하는 일렉트로마이그레이션(Electromigration)현상을 이용하여, 배선위에 코팅된 박막에 전기적 방식으로 응력을 가하고 그 양을 조절함으로써, 박막의 파괴강도를 평가하고자 하는 것이다.
다만, 본 발명에 의한 시험방법은 전기적 방식에 의한 것이므로, 시험의 대상이 되는 박막은 전기 전도성이 없는 물질이어야 한다. 따라서, 전기 절연의 목적으로 사용되는 박막인 절연막의 경우가 대표적인 예라 할 수 있다.
일렉트로마이그레이션 현상이란, 배선에 전류가 흐르는 경우, 이에 의해 배선을 형성하는 물질의 원자가 움직이는 현상을 말하는 것으로, 이러한 원자의 움직임에 의해 배선에는 응력이 발생하게 된다.
일렉트로마이그레이션에 의해 배선에 발생하는 응력은, 임의의 어느 지점에 유입되는 원자의 양과 유출되는 원자의 양이 달라서, 그 지점의 원자의 수가 시간에 따라 변화할 때 발생하는 것으로서, 이러한 원자의 수의 변화는 배선의 끝부분에 배선을 형성하는 물질과 다른 물질이 연결되는 경우 가장 심하게 발생하며, 원자의 수가 증가하면 압축응력이, 원자의 수가 감소하면 인장응력이 발생한다.
특히, 원자의 확산이 쉬운 물질{예컨데, Al, Al합금(Al-Si, Al-Cu, Al-Si-Cu), Cu, Cu합금, Ag, Ag합금, Au, Au합금 등}과 원자의 확산이 어려운 물질{예컨데, W, Ta, Ta합금(TaN등), Ti, Ti합금(TiN등) 등}을 연결하고 전류를 흐르게 하는 경우, 가장 확실하게 응력의 발생을 관찰할 수 있다.
예를 들어, 원자의 확산이 쉬운 알루미늄으로 형성된 배선의 양극측에 원자의 확산이 어려운 텅스텐을 연결하고 전류를 인가하는 경우, 원자가 알루미늄 배선을 따라서는 일렉트로마이그레이션 현상에 의해 이동할 수 있으나, 배선의 끝 부분의 텅스텐을 만나면 더이상 이동할 수 없으므로, 원자의 흐름이 막히게 된다.
즉, 텅스텐을 통해 전자는 계속 흐르는 상황(전류가 계속 흐르는 상황)에서 원자의 흐름만이 막히는 상황이 발생하므로, 텅스텐이 연결된 배선의 끝 부분에는 전자의 양의 변화없이 전류의 방향에 따라 알루미늄 원자의 유입 또는 유출만이 생기므로, 상기에서 설명한 바와 같은 응력이 발생하게 된다.
보다 상세히 설명하면, 배선의 양극측에는 원자의 유입만이 일어나므로 압축응력이 발생하고, 배선의 음극측에는 원자의 유출만이 일어나므로 인장응력이 발생하는 바, 이러한 배선 위에 박막이 존재하는 경우, 박막은 상기와 같은 응력을 받게 된다.
또한, 상기의 응력은 배선의 길이 및 배선에 흐르는 전류밀도에 선형비례하므로, 종래의 기계적 방식의 경우와 달리, 배선의 길이 또는 배선에 흐르는 전류밀도의 변화를 통해 박막에 가해지는 응력을 체계적으로 변화시킬 수 있고, 이에 따라 박막의 파괴강도를 체계적으로 시험 및 평가하는 것이 가능하다.
본 발명은 이와 같은 원리를 이용하여, 박막의 파괴강도를 시험 및 평가하는 방법을 제시하고자 하는 것이다.
이하, 본 발명의 실시례를 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 기본적인 일실시례를 도시한 구성도로서, 원자의 확산이 쉬운 물질로 배선(13)을 형성하고, 상기 배선의 양극측(16)은 원자의 확산이 어려운 물질로 형성하며, 상기 배선 위에 전기 전도성이 없는 물질로 이루어진 박막(미도시)을 형성한 후, 상기 배선(13)에 전류를 인가하고, 상기 배선의 길이 또는 상기 배선에 흐르는 전류밀도를 변화시키면서, 상기 배선의 양극측에 발생하는 압축응력에 의한 상기 박막의 파괴여부를 조사할 수 있다.
도 2는 본 발명의 일실시례로서, 배선의 양측에 원자의 확산이 어려운 물질로 패드를 형성한 경우를 도시한 구성도이다.
도시된 바와 같이, 알루미늄 배선(13)의 양측에 텅스텐(11,12)을 연결하고 전자의 방향이 그림(14)과 같이 설정되어 전류가 흐르는 경우, 배선의 음극측(15)에서는 알루미늄 원자의 유출만이 존재하게 되어 인장응력이 발생하고, 배선의 양극측(16)에서는 알루미늄 원자의 유입만이 존재하게 되어 압축응력이 발생한다.
이후, 시간이 충분히 경과하여 원자의 흐름이 평형상태에 도달하면, 도 3에 도시된 바와 같이, 양극측(16)에서는 최대의 압축응력(18)이, 음극측(15)에서는 최대의 인장응력(17)이 발생하여, 배선에는 응력의 기울기가 형성된다.
이때, 배선 위에 얇은 박막이 코팅되어 있을 경우, 박막은 상기와 같은 응력을 받게 된다.
또한, 상기의 응력은 배선의 길이 및 배선에 흐르는 전류밀도에 선형비례하므로, 종래의 기계적 방식의 경우와 달리, 배선의 길이 또는 배선에 흐르는 전류밀도의 변화를 통해 박막에 가해지는 응력을 체계적으로 변화시킬 수 있고, 이에 따라 박막의 파괴강도를 체계적으로 시험 및 평가하는 것이 가능하다.
다만, 상기한 바와 같이 텅스텐과 같이 원자의 확산이 어려운 물질로 막힌 배선의 양끝에는 전자의 방향에 따라 2종류의 응력이 발생하는데, 이러한 응력의 종류에 따라 파괴의 양상이 달라지게 된다.
즉, 압축응력이 발생하는 양극측(16)에서는 박막의 파괴가 진행됨에 비해,인장응력이 발생하는 음극측(15)에서는 박막보다 배선 자체가 파괴되어 공공(void)이 형성되기 쉽다.
따라서, 인장응력보다는 압축응력을 발생시키는 편이 박막의 파괴강도의 시험에 있어서 유리하므로, 배선에 인장응력의 발생없이 압축응력만이 발생하는 구조가 가장 이상적인 것인 바, 이는 다음과 같은 구성을 통해 구현할 수 있다.
즉, 인장응력이 발생하는 배선의 음극측을 텅스텐과 같이 원자의 확산이 어려운 물질로 막는 대신에, 배선의 재료와 동일한 물질(원자의 확산이 쉬운 물질)로 배선의 폭에 비해 큰 패드를 형성하면, 배선의 음극측의 패드로부터 원자가 지속적으로 공급되어 인장응력이 발생하지 않게 되므로, 배선의 양극측에 압축응력만이 발생하는 이상적인 구성을 구현할 수 있다.
도 4는 이와 같은 내용을 구현한 일실시례로서, 배선의 음극측에 배선의 재료와 동일한 물질에 의해 배선의 폭에 비해 큰 폭의 패드를 형성한 경우를 도시한 구성도이다.
즉, 상기 배선(13)의 양극측(16)은 원자의 확산이 어려운 물질로 형성하는 점은 동일하나, 상기 배선(13)의 음극측(15)은 상기 배선의 재료와 동일한 물질에 의해 배선의 폭에 비해 큰 패드(10)를 형성하고, 상기 배선 위에 전기 전도성이 없는 물질로 이루어진 박막을 형성한 후, 상기 배선(13)에 전류를 인가하고, 상기 배선의 길이 또는 상기 배선에 흐르는 전류밀도를 변화시키면서, 상기 배선의 양극측에 발생하는 압축응력에 의한 상기 박막의 파괴여부를 조사하도록 하는 것이다.
도 5a 및 도 5b는 본 발명에 관한 일실시례로서, 반도체 다층 배선 형성 공정을 이용하여 2층 단선 배선 구조를 취함으로써, 상기와 같은 원리를 구현한 것이다.
도 5a에 도시된 바와 같이, 윗층(20)과 아래층(21)의 배선 부분은 알루미늄으로 형성되어 있고, 이 두 층간을 전기적으로 연결하는 부분(24)은 텅스텐으로 형성되어 있으며, 상기 연결 부분(24)의 상측에는 시험용 박막(22)이 형성되어 있고, 윗층 배선의 음극측에는 배선의 폭에 비해 큰 폭의 알루미늄 패드(28)가 형성되어있다.
도 5b에 도시된 바와 같이, 윗층 배선(20)으로부터 아래층 배선(21)의 방향으로 전자가 흐르면, 전자는 전체 배선을 통해 흐르게 되지만, 원자는 윗층 배선의 양극측(26)에서 텅스텐으로 형성된 층간 연결 부분(24)에 막혀 흐르지 못하게 되어 압축응력이 발생하게 되고, 이러한 압축응력은 윗층 배선의 양극측(26)의 상측에 형성되어 있는 박막이 받게 되므로, 박막의 파괴강도 시험이 가능하게 된다.
한편, 윗층 배선의 음극측(27)에서는 패드(28)로부터 원자가 지속적으로 공급되므로 인장응력이 발생하지 않는다.
도 6은 본 발명에 관한 또 다른 실시례로서, 한 번의 시험에 의해 여러 종류의 크기의 압축응력을 발생시킴으로써, 시험의 편의를 도모한 것이다.
윗층 배선으로서, 하나의 패드(34)에 각각 길이가 상이한 수 개의 배선(31)이 길이의 순서대로 형성되어 있고, 아래층 배선도 하나의 패드(35)에 각각 길이가 상이한 수개의 배선(32)이 상기 윗층 배선의 길이에 맞추어 그 길이의 합이 동일한 값이 되도록 형성되어 있으며, 윗층 배선과 아래층 배선의 층간을 전기적으로 연결하는 부분은 텅스텐으로 형성되어 있고, 윗층 배선의 상측에는 시험용 박막이 형성되어 있다.
이와 같은 구성에 전류를 흐르게 하면, 각 배선에 흐르는 전류의 크기는 일정한데 배선의 길이가 서로 다르기 때문에, 윗층 각 배선의 연결부에는 서로 다른 크기의 응력이 발생한다.
이때, 박막의 파괴강도보다 더 큰 압축응력이 발생한 소정 길이의 배선위에형성된 박막에는 부분적인 파손이 발생하므로, 이러한 파손 여부를 현미경 관찰 등의 방법에 의해 조사하면, 당해 박막의 파괴강도를 평가할 수 있다.
즉, 박막의 파괴강도는, 배선에 흐른 전류밀도와, 박막이 파손되지 않고 견딘 부분에 해당하는 배선의 최대 길이의 곱에 비례하는 것인 바, 본 발명에 의한 시험방법은 박막의 파괴강도를 절대값에 의해 평가하는 것이 아니라, 재료 및 제조공정에 따른 박막의 강도변화를 상대적으로 비교평가할 수 있도록 하는 것이다.
다음은 도 6에 도시된 배선 구조를 반도체 공정에 따라 형성하고, 서로 다른 A, B, C 세 종류의 박막을 배선의 상측에 형성한 후, 전류를 인가하면서 박막의 파손여부를 관찰한 실시례이다.
초기 기판으로는 실리콘 산화막이 표면에 형성된 실리콘 웨이퍼를 사용하였으며, 아래층 배선으로서 상기 기판 위에 스퍼터링 기법 및 마스크 기법에 의해 알루미늄 배선을 형성하였고, 실리콘 산화막을 그 위에 도포하여 절연한 후, 아래층과 윗층 배선을 연결하는 부분은 텅스텐으로 형성하였으며, 윗층 배선은 상기 아래층 배선의 경우와 동일한 방법을 사용하여 형성하였다.
이러한 배선 구조 위에 시험하고자 하는 박막을 증착하고, 윗층 배선으로부터 아래층 배선으로 전자가 흐를 수 있도록 전류를 인가하면서, 박막의 파손 위치를 관찰하였다.
이때, 전류밀도는 1×106A/cm2, 시험용 박막의 두께는 1000Å이었으며, 각 배선의 길이(ℓ)는 100㎛에서 500㎛까지 10㎛씩 증가시켰다.
측정 결과, A 박막은 240㎛이상의 배선에서, B 박막은 160㎛이상의 배선에서, C 박막은 320㎛이상의 배선에서 각각 파손이 관찰되었는바, 각 박막의 파괴강도는 C가 가장 우수하고, 그 다음 A, B의 순서임을 알 수 있었다.
본 발명은 박막의 파괴강도 시험방법으로서 전기적 방식을 채택하여 종래의 기계적 방식을 채택함에 따른 문제점을 해소하고; 박막이 기판에 코팅되어 있는 상태에서 시험이 진행되므로, 소자나 기판 등의 영향을 받지 않고, 막에만 정확히 기계적 힘을 가하기가 매우 어렵다는 문제점 및 막에 기계적 힘을 가하더라도, 이는 막이 코팅된 소자나 기판의 동작 중에 발생하는 실제의 응력 양상과 다를 수 있다는 문제점을 해소할 수 있다.
또한, 동일한 물질에 의해 형성되는 박막이라도 그 제조 공정에 따라 그 성질이 크게 달라질 수 있는데, 본 발명에 따르면, 실제 박막의 제조 공정에서 상기한 바와 같은 배선을 형성하여 그 파괴강도를 시험할 수 있으므로, 실제 박막이 사용되는 조건에서의 성질을 간단히 평가할 수 있다.

Claims (11)

  1. 원자의 확산이 쉬운 물질로 배선을 형성하고, 상기 배선의 양극측은 원자의 확산이 어려운 물질로 형성하는 제1과정과;
    상기 배선 위에 전기 전도성이 없는 물질로 이루어진 박막을 형성하는 제2과정과;
    상기 배선에 전류를 인가하고, 상기 배선의 길이 또는 상기 배선에 흐르는 전류밀도를 변화시키면서, 상기 배선의 양극측에 발생하는 압축응력에 의한 상기 박막의 파괴여부를 조사하는 제3과정으로; 이루어진 박막의 파괴강도 시험방법.
  2. 제1항에 있어서,
    제1과정은, 원자의 확산이 쉬운 물질로 배선을 형성하고, 상기 배선의 양극측은 원자의 확산이 어려운 물질로 형성하고, 상기 배선의 음극측은 원자의 확산이 어려운 물질로 형성하는 과정인 것을 특징으로 하는 박막의 파괴강도 시험방법.
  3. 제1항에 있어서,
    제1과정은, 원자의 확산이 쉬운 물질로 배선을 형성하고, 상기 배선의 양극측은 원자의 확산이 어려운 물질로 형성하고, 상기 배선의 음극측은 상기 배선의 재료와 동일한 물질에 의해 상기 배선의 폭에 비해 큰 폭의 패드를 형성하는 과정인 것을 특징으로 하는 박막의 파괴강도 시험방법.
  4. 제1항에 있어서,
    제1과정은 원자의 확산이 쉬운 물질로 2층의 배선을 형성하고, 상기 2층의 배선 사이의 층간을 전기적으로 연결하는 부분은 원자의 확산이 어려운 물질로 형성하는 과정이고,
    제2과정은 상기 2층의 배선중 윗층의 배선 위에 전기 전도성이 없는 물질로 이루어진 박막을 형성하는 과정인 것을 특징으로 하는 박막의 파괴강도 시험방법.
  5. 제4항에 있어서,
    제1과정은 원자의 확산이 쉬운 물질로 2층의 배선을 형성하고, 상기 배선중 윗층 배선은 하나의 패드에 각각 길이가 상이한 수 개의 배선을 길이의 순서대로 형성하고, 상기 배선중 아래층 배선은 하나의 패드에 각각 길이가 상이한 수개의 배선을 상기 윗층 배선의 길이에 맞추어 그 길이의 합이 동일한 값이 되도록 형성하며, 윗층 배선과 아래층 배선의 층간을 전기적으로 연결하는 부분은 원자의 확산이 어려운 물질로 형성하는 과정인 것을 특징으로 하는 박막의 파괴강도 시험방법.
  6. 제1항 내지 제5항의 어느 한 항에 있어서,
    상기 원자의 확산이 쉬운 물질은 Al, Al합금, Cu, Cu합금, Ag, Ag합금, Au, Au합금 중 어느 하나인 것을 특징으로 하는 박막의 파괴강도 시험방법.
  7. 제6항에 있어서,
    Al합금은 Al-Si합금, Al-Cu합금, Al-Si-Cu합금 중 어느 하나인 것을 특징으로 하는 박막의 파괴강도 시험방법.
  8. 제1항 내지 제5항의 어느 한 항에 있어서,
    상기 원자의 확산이 어려운 물질은 W, Ta, Ta합금, Ti, Ti합금 중 어느 하나인 것을 특징으로 하는 박막의 파괴강도 시험방법.
  9. 제8항에 있어서,
    상기 Ta합금은 TaN인 것을 특징으로 하는 박막의 파괴강도 시험방법.
  10. 제8항에 있어서,
    상기 Ti합금은 TiN인 것을 특징으로 하는 박막의 파괴강도 시험방법.
  11. 제1항 내지 제5항의 어느 한 항에 있어서,
    상기 박막은 절연막인 것을 특징으로 하는 박막의 파괴강도 시험방법.
KR10-2001-0026737A 2001-05-16 2001-05-16 박막의 파괴강도 시험방법 KR100450260B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0026737A KR100450260B1 (ko) 2001-05-16 2001-05-16 박막의 파괴강도 시험방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0026737A KR100450260B1 (ko) 2001-05-16 2001-05-16 박막의 파괴강도 시험방법

Publications (2)

Publication Number Publication Date
KR20020087745A true KR20020087745A (ko) 2002-11-23
KR100450260B1 KR100450260B1 (ko) 2004-09-30

Family

ID=27705125

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0026737A KR100450260B1 (ko) 2001-05-16 2001-05-16 박막의 파괴강도 시험방법

Country Status (1)

Country Link
KR (1) KR100450260B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979918A (zh) * 2019-03-29 2019-07-05 上海华力集成电路制造有限公司 电迁移测试结构及其测试方法
US10794950B2 (en) 2016-04-19 2020-10-06 Analog Devices Global Wear-out monitor device
CN117184744A (zh) * 2023-10-26 2023-12-08 沧州美枣王食品有限公司 裹料输送装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07286983A (ja) * 1994-04-19 1995-10-31 Nippon Telegr & Teleph Corp <Ntt> 金属薄膜の膜質評価法
JPH0870187A (ja) * 1994-08-30 1996-03-12 Furukawa Electric Co Ltd:The 高耐圧大電流配線板
KR960026519A (ko) * 1994-12-31 1996-07-22 김주용 유전체에 대한 신뢰성 측정 방법
JPH11330180A (ja) * 1998-05-08 1999-11-30 Mitsubishi Electric Corp 薄膜絶縁膜の評価方法及び評価装置
JP2000009553A (ja) * 1998-06-26 2000-01-14 Toshiba Corp 薄膜評価装置、薄膜評価方法、半導体シミュレーション装置、半導体シミュレーション方法、薄膜評価プログラムを格納したコンピュータ読み取り可能な記録媒体、及びシミュレーションプログラムを格納したコンピュータ読み取り可能な記録媒体
JP2000077493A (ja) * 1998-08-28 2000-03-14 Sony Corp 半導体絶縁膜の特性試験方法及びその特性試験装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10794950B2 (en) 2016-04-19 2020-10-06 Analog Devices Global Wear-out monitor device
US11269006B2 (en) 2016-04-19 2022-03-08 Analog Devices International Unlimited Company Exposure monitor device
US11686763B2 (en) 2016-04-19 2023-06-27 Analog Devices International Unlimited Company Exposure monitor device
US11988708B2 (en) 2016-04-19 2024-05-21 Analog Devices International Unlimited Company Exposure monitor device
CN109979918A (zh) * 2019-03-29 2019-07-05 上海华力集成电路制造有限公司 电迁移测试结构及其测试方法
CN117184744A (zh) * 2023-10-26 2023-12-08 沧州美枣王食品有限公司 裹料输送装置
CN117184744B (zh) * 2023-10-26 2024-03-05 沧州美枣王食品有限公司 裹料输送装置

Also Published As

Publication number Publication date
KR100450260B1 (ko) 2004-09-30

Similar Documents

Publication Publication Date Title
KR100301647B1 (ko) 집적회로,집적회로용 호접속부부 제공방법 및 전도성 스트라이프
KR101427506B1 (ko) 콘택트 프로브
US20090058434A1 (en) Method for measuring a property of interconnections and structure for the same
JP5011459B2 (ja) 集積回路の試験方法
DE102006062034B4 (de) Teststruktur mit erhöhter Robustheit im Hinblick auf Barrieredefekte in Kontaktlochöffnungen beim Abschätzen von Elektromigrationseffekten sowie dazugehöriges Herstellungsverfahren
US7301239B2 (en) Wiring structure to minimize stress induced void formation
US8174010B2 (en) Unified test structure for stress migration tests
US5612627A (en) Method for evaluating the effect of a barrier layer on electromigration for plug and non-plug interconnect systems
KR100450260B1 (ko) 박막의 파괴강도 시험방법
US6091080A (en) Evaluation method for wirings of semiconductor device
JP2974068B1 (ja) エレクトロマイグレーション試験用半導体素子
US20110037477A1 (en) Test structure for highly accelerated electromigration tests for thick metallization systems of solid integrated circuits
US8344510B2 (en) Semiconductor device with void detection monitor
KR100346179B1 (ko) 반도체장치의 일렉트로마이그레이션의 신뢰성 평가장치 및 그 방법
US6784000B2 (en) Method for measurement of electromigration in semiconductor integrated circuits
Lin et al. Copper interconnect electromigration behaviors in various structures and lifetime improvement by cap/dielectric interface treatment
KR100823043B1 (ko) 집적 회로 및 집적 회로 제조 방법
JP2000277580A (ja) 半導体用配線評価装置
US11994556B2 (en) Probe position monitoring structure and method of monitoring position of probe
KR100290915B1 (ko) 반도체 소자의 금속 배선 테스트 패턴
JP3073871B2 (ja) 多層金メッキ電極とその製造方法
JP2000243800A (ja) 配線のエレクトロマイグレーション耐性評価方法
Ohmori et al. The effect of crystal phase of Ta barrier on via resistance and reliability performance for Cu line
KR20050118464A (ko) 금속배선의 배리어 메탈층 신뢰성 평가 방법
KR20030048896A (ko) 금속 배선의 침식 평가용 패턴 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080905

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee